JP2000011129A - Ic card and manufacture of the same - Google Patents
Ic card and manufacture of the sameInfo
- Publication number
- JP2000011129A JP2000011129A JP10177029A JP17702998A JP2000011129A JP 2000011129 A JP2000011129 A JP 2000011129A JP 10177029 A JP10177029 A JP 10177029A JP 17702998 A JP17702998 A JP 17702998A JP 2000011129 A JP2000011129 A JP 2000011129A
- Authority
- JP
- Japan
- Prior art keywords
- card
- chip
- circuit
- thickness
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＩＣカードおよび
その製造方法に関し、特にＩＣカード内の情報を不正な
解読から防止する技術に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IC card and a method for manufacturing the same, and more particularly to a technique for preventing information in an IC card from being illegally decoded.
【０００２】[0002]
【従来の技術】テレホンカードのようなプリペイドカー
ドとして広く使われている磁気カードは、比較的容易に
カード内の情報を解読したり、書き換えることができる
ため、最近、磁気カードに代わってＩＣカード（スマー
トカードとも呼ばれるが、本発明においてはＩＣカード
と呼ぶ）が電子マネーやテレホンカード等に使用されよ
うとしている。ＩＣカードは、半導体基板の回路面にメ
モリ回路、演算回路等の集積回路が形成された半導体素
子（以下、ＩＣチップという）を搭載しており、メモリ
回路に情報を電気的に書き込んでいるため、磁気カード
に較べて直接データを解読したり書き換えたりすること
が難しく、情報のセキュリティ性が高いことが特長とな
っている。しかし、ＩＣカードといえども、ＩＣチップ
内の情報を解読し、情報を書き換えるなど、ＩＣカード
を不正使用しようとすることが絶対にできないというも
のではない。2. Description of the Related Art A magnetic card widely used as a prepaid card such as a telephone card can relatively easily decipher and rewrite information in the card. (Although it is also called a smart card, it is called an IC card in the present invention) is being used for electronic money, telephone cards, and the like. An IC card has a semiconductor element (hereinafter referred to as an IC chip) in which an integrated circuit such as a memory circuit and an arithmetic circuit is formed on a circuit surface of a semiconductor substrate, and information is electrically written to the memory circuit. It is difficult to directly decode or rewrite data as compared with a magnetic card, and the feature is that information security is high. However, even with an IC card, it is not impossible to illegally use the IC card, such as decoding information in the IC chip and rewriting the information.
【０００３】不正行為者は、ＩＣカードを破壊すること
なくＩＣカードの電極からＩＣチップに様々な信号を送
り込み、ＩＣチップから出力される信号を解読し、ＩＣ
カード内部から情報を引き出すことを試みたり、ＩＣカ
ードを分解してＩＣチップを取り出し、ＩＣチップのレ
イアウトパタンの解読や、ＩＣチップの動作時の電気、
光、熱情報等の解読などから情報の解読を行おうとす
る。A fraudster sends various signals from the electrodes of the IC card to the IC chip without breaking the IC card, decodes the signals output from the IC chip,
Attempt to extract information from the inside of the card, disassemble the IC card, take out the IC chip, decode the layout pattern of the IC chip,
Attempts to decipher information from deciphering light and heat information.
【０００４】そこで、このような不正行為に対する対策
として、ＩＣカードの電極から様々な信号を送り込んで
ＩＣチップ内の情報を解読しようとする行為に対しては
規定外の電圧や電流がＩＣチップ内に入ってくると情報
を破壊するような回路を組み込んだり、ＩＣカードから
ＩＣチップを取り出そうとするとカード内部に組み込ま
れたセンサによって不正行為を検知して情報を消去する
方法など、ＩＣチップ内の情報を読み出せないような方
策が提案されている。[0004] As a countermeasure against such fraudulent acts, an unspecified voltage or current may be applied to the act of sending various signals from the electrodes of the IC card to decode the information in the IC chip. Incorporating a circuit that destroys information when it enters the IC card, or trying to remove the IC chip from the IC card, such as a method of detecting fraud by a sensor built in the card and erasing the information, etc. A measure has been proposed that prevents information from being read.
【０００５】一方、ＩＣチップのレイアウトパタンの観
察を防止する方法としては、ＩＣチップの製造工程で最
上配線層にダミーの配線を形成し、可視光や赤外光でＩ
Ｃチップのレイアウトパタンを観察できないようにする
などの対策が提案されている。On the other hand, as a method for preventing the layout pattern of an IC chip from being observed, a dummy wiring is formed on the uppermost wiring layer in the manufacturing process of the IC chip, and the I / O layer is exposed to visible or infrared light.
Countermeasures have been proposed to prevent the layout pattern of the C chip from being observed.
【０００６】[0006]
【発明が解決しようとする課題】上記したように従来の
ＩＣカードにおいては、不正行為による情報の解読、書
き換え、ＩＣチップのレイアウトパタンの観察等を防止
するために種々の対策を講じている。しかし、これだけ
では必ずしも十分とは言えず、これらの対策に対抗する
方策も考案されることが予想されるため、不正行為をよ
り一層確実に防止するための対策を講じ、物理的セキュ
リティを高める必要がある。As described above, in the conventional IC card, various countermeasures are taken in order to prevent the information from being deciphered or rewritten due to illegal acts, observing the layout pattern of the IC chip, and the like. However, this alone is not always sufficient, and it is expected that measures to counter these measures will be devised, so it is necessary to take measures to more reliably prevent fraud and increase physical security. There is.
【０００７】本発明は、上記した従来の問題を解決する
ためになされたもので、その目的とするところは、集積
回路のメモリに格納されている情報が第三者によって解
読されたり、書き換えられたりしないようにすることに
より、物理的セキュリティに優れたＩＣカードおよびそ
の製造方法を提供することにある。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems, and an object of the present invention is to allow information stored in a memory of an integrated circuit to be decrypted or rewritten by a third party. An object of the present invention is to provide an IC card excellent in physical security and a method of manufacturing the same by preventing such a situation.
【０００８】[0008]
【課題を解決するための手段】上記目的を達成するため
に、第１の発明は、半導体基板の回路面にメモリ回路、
演算回路等の集積回路が形成されたＩＣチップを備えた
ＩＣカードにおいて、前記半導体基板の厚さを０．１μ
ｍ〜２０μｍとし、回路面を下にして実装基板に実装し
たことを特徴とする。第１の発明においては、半導体基
板の厚さが０．１μｍ〜２０μｍであり、一般に使用さ
れている半導体基板より極端に薄く形成されている。半
導体基板の厚さが０．１μｍ〜２０μｍであると、ゆっ
くりした曲げの力には強く紙のような可撓性を呈する
が、急激な力には弱く非常に壊れ易い薄いガラスのよう
な性質をもっている。したがって、ＩＣカードからＩＣ
チップを取り出そうとしたときに、半導体基板が破損
し、その機能を全く果たさなくなる。０．１μｍの厚さ
は、ＩＣチップを構成する上で必要最小限の厚さであ
る。２０μｍの厚さは、５０％近い割合で破損する厚さ
で、実用上不正行為を十分に排除することができる厚さ
である。回路面を下にしているので、半導体基板を実装
基板から剥離しない限りレイアウトパタンを観察するこ
とができない。According to a first aspect of the present invention, a memory circuit is provided on a circuit surface of a semiconductor substrate.
In an IC card having an IC chip on which an integrated circuit such as an arithmetic circuit is formed, the thickness of the semiconductor substrate is set to 0.1 μm.
m to 20 μm, and is mounted on a mounting board with the circuit surface facing down. In the first invention, the thickness of the semiconductor substrate is 0.1 μm to 20 μm, which is extremely thinner than a generally used semiconductor substrate. When the thickness of the semiconductor substrate is 0.1 μm to 20 μm, it exhibits strong paper-like flexibility to a slow bending force, but is weak to a sudden force and very fragile like a thin glass. Have. Therefore, from IC card to IC
When the chip is to be taken out, the semiconductor substrate is damaged and the function is not fulfilled at all. The thickness of 0.1 μm is the minimum thickness necessary for forming an IC chip. The thickness of 20 μm is a thickness that breaks at a rate close to 50%, and is a thickness that can sufficiently eliminate fraud in practical use. Since the circuit surface is facing down, the layout pattern cannot be observed unless the semiconductor substrate is separated from the mounting substrate.
【０００９】第２の発明は、上記第１の発明において、
半導体基板の回路面とは反対側の面には結晶歪層や結晶
欠陥層が存在しないことを特徴とする。第２の発明にお
いては、結晶歪層や結晶欠陥層がないので、歪層の応力
のために半導体基板が変形したり、割れたりすることが
なく、歩留りよく実装することができる。[0009] The second invention is the above-mentioned first invention, wherein:
The semiconductor substrate is characterized in that a crystal strain layer and a crystal defect layer do not exist on the surface opposite to the circuit surface. In the second aspect, since there is no crystal strain layer or crystal defect layer, the semiconductor substrate can be mounted with good yield without being deformed or cracked by the stress of the strain layer.
【００１０】第３の発明は、半導体基板の回路面にメモ
リ回路、演算回路等の集積回路が形成されたＩＣチップ
を備えたＩＣカードの製造方法において、シリコンウエ
ハの回路面とは反対側の面を研削して薄膜化する第１の
薄膜化工程と、物理的または化学的処理によって前記シ
リコンウエハをさらに薄膜化し厚さを０．１μｍ〜２０
μｍにする第２の薄膜化工程と、第２の薄膜化工程で薄
膜化したシリコンウエハを所要の大きさに分割してＩＣ
チップを形成し、このＩＣチップを実装基板に回路面を
下にして実装することによりＩＣモジュールを形成する
工程と、前記ＩＣモジュールをカードに組込む工程とを
備えたことを特徴とする。第３の発明においては、第２
の薄膜化工程でシリコンウエハの厚さを０．１μｍ〜２
０μｍにし、結晶歪層や結晶欠陥層をなくしている。物
理的処理としては研磨が考えられる。化学的処理として
は薬液によるエッチング等が考えられる。A third invention relates to a method of manufacturing an IC card having an IC chip in which an integrated circuit such as a memory circuit and an arithmetic circuit is formed on a circuit surface of a semiconductor substrate. A first thinning step of grinding and thinning the surface; and further thinning the silicon wafer by physical or chemical treatment to a thickness of 0.1 μm to 20 μm.
μm, and a silicon wafer thinned in the second thinning step is divided into required sizes to form an IC
Forming an IC module by forming a chip and mounting the IC chip on a mounting board with the circuit surface down; and incorporating the IC module into a card. In the third invention, the second invention
The thickness of the silicon wafer is reduced from 0.1 μm to 2
The thickness is set to 0 μm to eliminate a crystal strain layer and a crystal defect layer. Polishing is considered as the physical treatment. Etching with a chemical solution or the like can be considered as the chemical treatment.
【００１１】第４の発明は、半導体基板の回路面にメモ
リ回路、演算回路等の集積回路が形成されたＩＣチップ
を備えたＩＣカードの製造方法において、シリコンウエ
ハの回路面とは反対側の面を物理的または化学的処理に
よって薄膜化し厚さを０．１μｍ〜２０μｍにする薄膜
化工程と、この薄膜化工程で薄膜化したシリコンウエハ
を所要の大きさに分割してＩＣチップを形成し、このＩ
Ｃチップを実装基板に回路面を下にして実装してＩＣモ
ジュールを形成する工程と、前記ＩＣモジュールをカー
ドに組込む工程とを備えたことを特徴とする。第４の発
明においては、薄膜化工程でシリコンウエハの厚さを
０．１μｍ〜２０μｍにし、結晶歪層や結晶欠陥層をな
くしている。物理的処理としては研磨が考えられる。化
学的処理としては薬液によるエッチング等が考えられ
る。According to a fourth aspect of the present invention, there is provided a method of manufacturing an IC card including an IC chip having an integrated circuit such as a memory circuit and an arithmetic circuit formed on a circuit surface of a semiconductor substrate. A thinning step of reducing the thickness of the surface by physical or chemical treatment to a thickness of 0.1 μm to 20 μm, and dividing the silicon wafer thinned in the thinning step into required sizes to form IC chips. This I
The method is characterized by comprising a step of forming an IC module by mounting a C chip on a mounting substrate with a circuit surface down, and a step of incorporating the IC module into a card. In the fourth invention, the thickness of the silicon wafer is reduced to 0.1 μm to 20 μm in the thinning step to eliminate a crystal strain layer and a crystal defect layer. Polishing is considered as the physical treatment. Etching with a chemical solution or the like can be considered as the chemical treatment.
【００１２】[0012]
【発明の実施の形態】以下、本発明を図面に示す実施の
形態に基づいて詳細に説明する。図１は本発明に係る１
Ｃカードの一実施の形態を示す要部の断面図で、ＩＣチ
ップを実装基板にフリップチップ実装した例を示す。同
図において、１０は半導体基板、１１は半導体基板１０
の回路面に形成されたメモリ回路、演算回路等の集積回
路、１２は電極端子で、これらによってＩＣチップ１３
を構成している。１４はＩＣチップ１３が半導体基板１
０の回路面を下にして実装されるシリコン等の実装基
板、１５はＩＣチップ１３と実装基板１４との間に介在
された異方性導電シート（Anisotropic Conductive Fil
m ：ＡＣＦ）、１６はＡＣＦ１５に混入された導電性粒
子である。１７はバンプ、１８は実装基板１４側の電極
端子で、前記ＩＣチップ１３の電極端子１２がバンプ１
７を介して電気的に接続されている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail based on an embodiment shown in the drawings. FIG. 1 shows one embodiment of the present invention.
FIG. 4 is a cross-sectional view of a main part showing an embodiment of a C card, showing an example in which an IC chip is flip-chip mounted on a mounting substrate. In the figure, 10 is a semiconductor substrate, 11 is a semiconductor substrate 10
An integrated circuit such as a memory circuit and an arithmetic circuit formed on a circuit surface of the IC chip;
Is composed. Reference numeral 14 denotes an IC chip 13 that is a semiconductor
Reference numeral 15 denotes a mounting board made of silicon or the like which is mounted with the circuit surface of the IC chip 0 facing downward, and 15 denotes an anisotropic conductive sheet (anisotropic conductive sheet) interposed between the IC chip 13 and the mounting board 14.
m: ACF) and 16 are conductive particles mixed in the ACF 15. 17 is a bump, 18 is an electrode terminal on the mounting substrate 14 side, and the electrode terminal 12 of the IC chip 13 is a bump 1
7 are electrically connected.
【００１３】ＩＣチップ１３は、半導体基板１０の厚さ
が０．１μｍ〜２０μｍとすることにより、従来のＩＣ
カードに搭載されているＩＣチップの半導体基板の厚さ
（例えば、４００μｍ）よりきわめて薄く形成されてい
る。半導体基板１０は、厚さが０．１μｍ〜２０μｍで
あると、ゆっくりした曲げの力には相対的に強く紙のよ
うに可撓性を有するが、急激な力には弱く非常に壊れ易
い薄いガラスのような性質をもっている。０．１μｍ
は、半導体チップ１３を構成する上で必要最小限の厚さ
で、これ以下であると実装基板１４に実装するとき破損
し易いため好ましくない。２０μｍは破損する割合と破
損しない割合が略等しくなる厚さで、不正行為を十分に
抑制することができる。これ以上の厚さであると実装基
板１４から破損させないで剥離することができる割合が
高くなるため好ましくない。ＩＣチップ１３の回路面を
下にして実装する理由は、ＩＣチップ１３を実装基板１
４から剥離しない限り回路面のレイアウトパタンを観察
することができないようにするためである。The IC chip 13 has a thickness of 0.1 .mu.m to 20 .mu.m.
The thickness is extremely thinner than the thickness (for example, 400 μm) of the semiconductor substrate of the IC chip mounted on the card. When the thickness of the semiconductor substrate 10 is 0.1 μm to 20 μm, the semiconductor substrate 10 is relatively strong against slow bending force and flexible like paper, but is weak against sudden force and very fragile. It has properties like glass. 0.1 μm
Is a minimum thickness necessary for constituting the semiconductor chip 13, and if it is less than this, it is not preferable because it is easily damaged when mounted on the mounting board 14. The thickness of 20 μm is such that the ratio of breakage and the ratio of non-breakage are substantially equal, and it is possible to sufficiently suppress fraud. If the thickness is more than this, the ratio that can be peeled from the mounting substrate 14 without being damaged is increased, which is not preferable. The reason for mounting the IC chip 13 with the circuit side down is that the IC chip 13 is mounted on the mounting substrate 1.
This is so that the layout pattern on the circuit surface cannot be observed unless it is peeled off from the substrate.
【００１４】このように薄く形成されたＩＣチップ１３
を実装基板１４上に実装した後、ＩＣチップ１３をエポ
キシ樹脂やポリイミド等の合成樹脂からなる防御膜１９
によって覆い簡単に取り出せないように保護することに
より、ＩＣモジュール２０が完成する。また、このＩＣ
モジュール２０をカード２１に組み込むことにより、最
終製品であるＩＣカード２２が完成する。なお、図中の
バンプ１７はシリコンウエハを薄膜化してＩＣチップ１
３を形成する前に形成する場合とシリコンウエハを薄膜
化してＩＣチップ１３を形成した後に形成する場合の二
通りが考えられるがどちらであってもよい。実装後のバ
ンプ１７の高さは約１０μｍである。異方導電性シート
１５の厚さは約２０μｍ、実装基板１４の厚さは約６０
μｍ、ＩＣカード２２の厚さは０．２５ｍｍである。The IC chip 13 thus formed thinly
After mounting the IC chip 13 on the mounting board 14, the IC chip 13 is protected by a protective film 19 made of a synthetic resin such as epoxy resin or polyimide.
Thus, the IC module 20 is completed by protecting it from being easily taken out. Also, this IC
By incorporating the module 20 into the card 21, an IC card 22 as a final product is completed. The bumps 17 in the figure are formed by thinning a silicon wafer to make the IC chip 1
3 may be formed before the formation of the IC chip 13 and after the IC chip 13 is formed by thinning the silicon wafer. The height of the bump 17 after mounting is about 10 μm. The thickness of the anisotropic conductive sheet 15 is about 20 μm, and the thickness of the mounting board 14 is about 60
μm, and the thickness of the IC card 22 is 0.25 mm.
【００１５】このようにきわめて薄いＩＣチップ１３を
搭載したＩＣカード２２においては、ＩＣカード２２か
らＩＣチップ１３を取り出そうとしたときに、半導体基
板１０がきわめて薄いために僅かな外力によって簡単に
破壊されて使用不能になる。したがって、メモリ回路の
記憶情報の機密が保持され、情報の解読、書き換え等の
不正行為を防止することができる。In the IC card 22 on which the extremely thin IC chip 13 is mounted, when the IC chip 13 is taken out from the IC card 22, the semiconductor substrate 10 is extremely thin and is easily destroyed by a slight external force. Becomes unusable. Accordingly, the confidentiality of the information stored in the memory circuit is maintained, and illegal acts such as decoding and rewriting of the information can be prevented.
【００１６】従来、ＩＣカード用のＩＣチップに限ら
ず、ほとんどの場合、シリコンウエハ上に集積回路を形
成した後にシリコンウエハを薄くしているが、その主た
る目的は、その後のダイシング時のダイシング時間を短
縮し、かつ分割したＩＣチップのエッジに入る傷を小さ
くするためである。パッケージ内に封止する場合、従来
はシリコンウエハの厚さを４００μｍ程度まで薄くして
いた。さらに、パッケージに封止せず、ＩＣチップを直
接実装基板にボンディングする場合は、シリコンウエハ
の厚さを２５０μｍ程度にまで薄くしていた。Conventionally, not only IC chips for IC cards, but in most cases, the silicon wafer is thinned after forming an integrated circuit on the silicon wafer, but the main purpose is to reduce the dicing time during the subsequent dicing. This is to reduce the number of scratches entering the edge of the divided IC chip. Conventionally, when sealing in a package, the thickness of a silicon wafer has been reduced to about 400 μm. Further, when an IC chip is directly bonded to a mounting substrate without being sealed in a package, the thickness of the silicon wafer has been reduced to about 250 μm.
【００１７】また、ＩＣカードの場合は、ＩＣチップ１
３を５０μｍ程度にまで薄くするケースも現われてい
る。ＩＣカード全体の厚さを磁気カード並みの０．２５
ｍｍ程度にしようとすると、ＩＣチップ１３の厚さを５
０μｍ程度にしなければならないからである。したがっ
て、これ以上ＩＣカード自体の厚さが薄くならなければ
ＩＣチップ１３を５０μｍ以下とする必要はない。In the case of an IC card, the IC chip 1
3 has been reduced to about 50 μm. The thickness of the entire IC card is 0.25, comparable to a magnetic card
mm, the thickness of the IC chip 13 becomes 5 mm.
This is because it must be about 0 μm. Therefore, the IC chip 13 does not need to be 50 μm or less unless the thickness of the IC card itself becomes thinner.
【００１８】しかし、本発明におけるＩＣチップ１３の
薄膜化の目的は、実装後のＩＣチップ１３に何らかの加
工を施そうとするときに半導体基板１０自体が容易に破
損して使用不能になる程度にまでＩＣチップ１３を薄く
することにより情報のセキュリティを高めることにあ
り、半導体基板１０の厚さの領域が従来とは全く異なる
点に最大の特長を有している。However, the purpose of the thinning of the IC chip 13 in the present invention is such that when the IC chip 13 after mounting is subjected to some processing, the semiconductor substrate 10 itself is easily damaged and becomes unusable. The purpose of this is to increase the security of information by making the IC chip 13 thinner until now, and the greatest feature is that the thickness region of the semiconductor substrate 10 is completely different from the conventional one.
【００１９】また、ＩＣチップ１３を極薄膜化しようと
すると、シリコンウエハを所定の厚さまで薄膜化した
後、このシリコンウエハを分割してＩＣチップ１３と
し、さらにこのＩＣチップ１３を実装基板１４に実装す
るまでの工程中にＩＣチップ１３自体が損傷してしまう
恐れがある。このようなことをできるだけ回避するため
には、シリコンウエハを薄膜化した後に、裏面、すなわ
ち集積回路１１が形成されている回路面とは反対側の面
に歪層を残さないことが重要である。歪層は半導体結晶
に加わった外力により結晶欠陥が大量に存在する層を指
す。歪層は研削工程により必ず発生する。歪層の厚さは
研削条件によりさまざまであるが、厚い場合は１０μｍ
近くも存在するといわれている。薄膜化した後でもシリ
コンウエハが厚ければこの歪層が全膜厚に占める割合は
僅かであり、歪層がその後の工程に与える影響は僅かで
ある。しかし、シリコンウエハの厚さが薄くなるにつれ
て歪層の影響は顕著となり、歪層の応力によりシリコン
ウエハが変形したり割れたりする。さらに、シリコンウ
エハの分割時に欠けや割れが生じ易いことも実験から判
っている。したがって、歩留まり良く実装するために
は、シリコンウエハの薄膜化工程で発生した歪層を完全
に除去することが重要である。In order to make the IC chip 13 extremely thin, the silicon wafer is thinned to a predetermined thickness, the silicon wafer is divided into IC chips 13, and the IC chips 13 are mounted on the mounting substrate 14. There is a possibility that the IC chip 13 itself may be damaged during the process until mounting. In order to avoid such a situation as much as possible, it is important not to leave a strained layer on the back surface, that is, the surface opposite to the circuit surface on which the integrated circuit 11 is formed, after thinning the silicon wafer. . The strained layer indicates a layer in which a large number of crystal defects exist due to an external force applied to the semiconductor crystal. The strained layer is always generated by the grinding process. The thickness of the strained layer varies depending on the grinding conditions.
It is said that there is nearby. If the silicon wafer is thick even after thinning, the proportion of this strained layer in the total film thickness is small, and the influence of the strained layer on subsequent steps is small. However, as the thickness of the silicon wafer becomes thinner, the influence of the strained layer becomes remarkable, and the silicon wafer is deformed or cracked by the stress of the strained layer. Further, it has been found from experiments that chipping or cracking is likely to occur when the silicon wafer is divided. Therefore, it is important to completely remove the strained layer generated in the thinning process of the silicon wafer in order to mount the semiconductor device with a high yield.
【００２０】次に、本発明に係るＩＣカードの製造方法
について説明する。本発明においては、集積回路が回路
面に形成されたシリコンウエハの裏面、すなわち回路面
とは反対側の面を研削して薄膜化する第１の薄膜化工程
と、物理的または化学的処理によって前記シリコンウエ
ハをさらに薄膜化し厚さを０．１μｍ〜２０μｍにする
第２の薄膜化工程を備えている。また、他の方法として
は、物理的または化学的処理によってシリコンウエハを
薄膜化し厚さを０．１μｍ〜２０μｍにする薄膜化工程
を備えている。Next, a method for manufacturing an IC card according to the present invention will be described. In the present invention, a first thinning step of grinding and thinning the back surface of a silicon wafer having an integrated circuit formed on a circuit surface, that is, a surface opposite to the circuit surface, and a physical or chemical treatment There is provided a second thinning step of further reducing the thickness of the silicon wafer to a thickness of 0.1 μm to 20 μm. As another method, there is provided a thinning step of reducing the thickness of the silicon wafer to 0.1 μm to 20 μm by physical or chemical treatment.
【００２１】シリコンウエハの回路面に集積回路１１を
形成した後、このシリコンウエハの裏面を研削装置で機
械的に研削して薄膜化する（第１の薄膜化工程）。従
来、研削工程で薄膜化できる厚さはシリコンウエハの場
合、２００μｍ程度までであった。しかし、研削装置の
改良により、研削後のシリコンウエハの厚さの均一性が
向上し、さらに、研削時の砥石の回転数を５０００回転
前後から３０００回転まで下げたり砥石の降下速度を従
来の半分以下にするなど研削条件を調整することによ
り、研削だけでも１００μｍ程度まで薄膜化することが
可能である。After the integrated circuit 11 is formed on the circuit surface of the silicon wafer, the back surface of the silicon wafer is mechanically ground by a grinding device to reduce the thickness (first thinning step). Conventionally, the thickness that can be reduced in the grinding step is up to about 200 μm in the case of a silicon wafer. However, by improving the grinding device, the uniformity of the thickness of the silicon wafer after grinding has been improved, and the number of rotations of the grinding wheel during grinding has been reduced from around 5000 rotations to 3000 rotations, and the descent speed of the grinding wheel has been reduced to half of the conventional speed. By adjusting the grinding conditions such as the following, it is possible to reduce the thickness to about 100 μm by grinding alone.
【００２２】さらに、最近では研削時にシリコンウエハ
の回路面の保護用に貼るテープ材の適正化を図ったり、
回路面側に補強用にガラス、セラミック材あるいは石英
などの硬い材料からなる支持基板を貼るなどの対策を講
じることにより、研削工程だけで５０μｍ程度までシリ
コンウエハを薄膜化することができるようになってき
た。しかし、現状の技術では研削工程だけではシリコン
ウエハの厚さを２０μｍ以下にすることは困難である。
何故なら、研削中にシリコンウエハが破損したり、研削
装置の砥石が摩耗してしまうからである。Furthermore, recently, the tape material for protecting the circuit surface of the silicon wafer at the time of grinding has been optimized.
By taking measures such as attaching a support substrate made of a hard material such as glass, ceramic material or quartz to the circuit surface side for reinforcement, the silicon wafer can be thinned to about 50 μm only by the grinding process. Have been. However, with the current technology, it is difficult to reduce the thickness of the silicon wafer to 20 μm or less only by the grinding process.
This is because the silicon wafer may be damaged during grinding or the grindstone of the grinding device may be worn.
【００２３】そこで、研削後に、研磨装置やウエットエ
ッチング装置でさらにシリコンウエハを薄膜化する（第
２の薄膜化工程）。これらの装置による薄膜化は、シリ
コンウエハの厚さを０．１μｍ〜２０μｍにすると同時
に研削時にできた歪層を除去することができる。研磨
は、クロスとシリコンウエハを擦り合わせることにより
シリコンウエハを薄くする物理的な方法である。しか
し、最近は物理的方法だけでなく、薬液によるエッチン
グという化学的方法も同時に行う方法が開発され、この
物理化学的研磨も有効な手段といえる。ただし、いずれ
も研磨速度は１μｍ／分以下程度である。Therefore, after grinding, the silicon wafer is further thinned by a polishing apparatus or a wet etching apparatus (second thinning step). The thinning by these devices makes it possible to reduce the thickness of the silicon wafer to 0.1 μm to 20 μm and at the same time to remove the strained layer formed during grinding. Polishing is a physical method of thinning the silicon wafer by rubbing the cloth with the silicon wafer. However, recently, not only a physical method but also a chemical method of etching with a chemical solution has been developed at the same time, and this physicochemical polishing can be said to be an effective means. However, in each case, the polishing rate is about 1 μm / min or less.
【００２４】一方、エッチングはふっ酸と硝酸の混合液
を主体とした酸系薬液か、水酸化カリウム（ＫＯＨ）や
アミン系のアルカリ系薬液を用いる。酸系薬液は常温で
エッチングが可能であり、エッチング速度は数μｍ／分
〜数十μｍ／分と速いために生産性に優れているが、エ
ッチング速度が速いということは薬液濃度、温度、時間
の管理をより厳密に制御しなければならないなどの注意
が必要である。On the other hand, for the etching, an acid-based chemical solution mainly containing a mixed solution of hydrofluoric acid and nitric acid, or a potassium hydroxide (KOH) or amine-based alkaline chemical solution is used. Acid-based chemicals can be etched at room temperature, and the etching rate is as fast as several μm / min to several tens of μm / min, so that the productivity is excellent. However, the high etching rate means that the chemical concentration, temperature, and time It is necessary to pay attention to the need to control stricter management.
【００２５】アルカリ系薬液の場合は、エッチング速度
が遅いために膜厚制御は比較的容易であるが、薬液を６
０°Ｃ以上に加熱する必要がある。また、エッチング速
度は薬液温度依存性があるものの、１μｍ／分以下であ
る。In the case of an alkaline chemical, the control of the film thickness is relatively easy because the etching rate is low.
It is necessary to heat to above 0 ° C. Further, although the etching rate depends on the temperature of the chemical solution, it is 1 μm / min or less.
【００２６】このように本発明においては、第１の薄膜
化工程において研削により予めシリコンウエハを５０μ
ｍ程度にまで薄くし、第２の薄膜化工程において研磨処
理やエッチング処理を行うことによってシリコンウエハ
の厚さを０．１μｍ〜２０μｍにまで薄膜化するもので
ある。しかし、他の方法として、生産性、製造コストを
考慮しない場合は、第１の薄膜化工程を省略してもよ
い。その場合は、最初から研磨やエッチングでシリコン
ウエハの厚さを０．１μｍ〜２０μｍまで薄膜化すれば
よい。As described above, in the present invention, in the first thinning step, a silicon wafer is previously ground by 50 μm by grinding.
m, and the thickness of the silicon wafer is reduced to 0.1 μm to 20 μm by performing a polishing process or an etching process in the second thinning process. However, as another method, when productivity and manufacturing cost are not considered, the first thinning step may be omitted. In that case, the thickness of the silicon wafer may be reduced to 0.1 μm to 20 μm by polishing or etching from the beginning.
【００２７】そして、薄膜化したシリコンウエハをダイ
シングテープに転写し、ダイサーにより所定の大きさに
分割してＩＣチップ１３とし、このＩＣチップ１３を実
装基板１４に実装し、ＩＣモジュール２０を製作する。
次いで、このＩＣモジュール２０をカード２１に組込む
ことによりＩＣカード２２が完成する。Then, the thinned silicon wafer is transferred to a dicing tape, divided into predetermined sizes by a dicer to form an IC chip 13, and the IC chip 13 is mounted on a mounting substrate 14 to manufacture an IC module 20. .
Next, the IC module 20 is completed by incorporating the IC module 20 into the card 21.
【００２８】このようなＩＣカード２２においては、不
正な情報の解読、書き換え、レイアウトパタンの解読等
を確実に防止することができる。すなわち、不正使用を
目的としてＩＣカード２２からＩＣモジュール２０を取
り出そうとしたり、さらに防御膜１９を除去してＩＣチ
ップ１３を実装基板１４から剥離しようとするときに半
導体基板１０に外力が加わると、半導体基板１０はきわ
めて薄いためにきわめて小さな外力でも簡単に破損して
使用不能になり、ＩＣカード２２の機能が完全に損なわ
れる。したがって、ＩＣチップ１３内の情報を解読した
り、書き換えたりすることができず、高いセキュリティ
を確保することができる。また、半導体基板１０は薄い
にも拘わらず裏面側に結晶歪層や結晶欠陥層がないの
で、変形したり割れたりすることが少なく、歩留まりよ
く実装することができる。In such an IC card 22, it is possible to reliably prevent unauthorized information decoding and rewriting, layout pattern decoding and the like. That is, when an external force is applied to the semiconductor substrate 10 when attempting to remove the IC module 20 from the IC card 22 for the purpose of unauthorized use, or when removing the protective film 19 and peeling the IC chip 13 from the mounting substrate 14, Since the semiconductor substrate 10 is extremely thin, it is easily broken even with an extremely small external force and becomes unusable, and the function of the IC card 22 is completely impaired. Therefore, information in the IC chip 13 cannot be decrypted or rewritten, and high security can be ensured. Further, although the semiconductor substrate 10 is thin, there is no crystal strain layer or crystal defect layer on the back surface side, so that the semiconductor substrate 10 is not easily deformed or cracked, and can be mounted with a high yield.
【００２９】本発明者等は、実装基板１４にＩＣチップ
１３を実際に実装したときの接合力（２０〜３０ｋｇｆ
／ｍｍ2 程度）と略等しい接着力で厚さが異なる種々の
ＩＣチップ１３をテープに接着し、このＩＣチップ１３
をテープから剥離する実験を行った。そのとき、半導体
基板１０に何等損傷を与えずに剥離することができる割
合（引き剥がし歩留り）と半導体基板１０の厚さの関係
を図２に示す。The present inventors have determined that the bonding force (20 to 30 kgf) when the IC chip 13 is actually mounted on the mounting substrate 14.
/ Mm 2 ), and various IC chips 13 having different thicknesses are adhered to a tape with an adhesive force substantially equal to that of the IC chip 13.
The experiment which peeled off from the tape was performed. FIG. 2 shows the relationship between the ratio at which the semiconductor substrate 10 can be peeled without any damage (peeling yield) and the thickness of the semiconductor substrate 10.
【００３０】この図から明らかなように、従来の５０μ
ｍ程度の厚さを有するＩＣチップの場合は、殆ど破損す
ることなく剥離することができるのに対し、半導体基板
１０の厚さを２０μｍにすると、剥離するとき破損する
割合と破損しない割合を略等しくすることができるの
で、不正使用の抑制効果を従来に較べてより一層高める
ことができる。特に、厚さが５μｍ程度以下であると、
剥離しようとしたとき殆ど破損するため、不正使用を完
全に防止することができる。厚さが２０μｍ以上である
とかなり高い歩留りでＩＣチップ１３を剥離することが
できるため好ましくない。なお、厚さが０．１μｍ以上
であることは、ＩＣチップ１３を構成する上で必要最小
限の厚さで、これ以下であると実装基板１４への実装す
るとき歩留りが低下するので好ましくない。したがっ
て、様々な手段でより慎重にＩＣチップ１３を実装基板
１４から剥離しようとした場合でも半導体基板１０の厚
さが２０μｍ以下であることは、不正行為者からＩＣチ
ップ１３内の情報を保護するための最も有効な対策であ
るといえる。As is apparent from FIG.
In the case of an IC chip having a thickness of about m, the semiconductor chip 10 can be peeled with almost no breakage. On the other hand, when the thickness of the semiconductor substrate 10 is set to 20 μm, the ratio of breakage when peeling and the ratio of no breakage are substantially reduced. Since they can be equalized, the effect of suppressing unauthorized use can be further enhanced as compared with the conventional case. In particular, when the thickness is about 5 μm or less,
Since it is almost broken when it is peeled, illegal use can be completely prevented. If the thickness is 20 μm or more, the IC chip 13 can be peeled with a considerably high yield, which is not preferable. Note that the thickness of 0.1 μm or more is the minimum thickness necessary for configuring the IC chip 13, and if it is less than 0.1 μm, the yield decreases when the semiconductor device is mounted on the mounting substrate 14, which is not preferable. . Therefore, even when the IC chip 13 is more carefully peeled from the mounting substrate 14 by various means, the fact that the thickness of the semiconductor substrate 10 is 20 μm or less protects information in the IC chip 13 from fraudsters. It can be said that this is the most effective measure.
【００３１】[0031]
【発明の効果】以上説明したように、本発明に係るＩＣ
カードおよびその製造方法によれば、半導体基板の厚さ
を０．１μｍ〜２０μｍにしたので、ＩＣチップ内の情
報を解読したり書き換えたりするためにＩＣカードから
ＩＣチップを取り出そうとすると、半導体基板が破損し
て使用不能になり、内部の情報が守られるので、機密保
持が確実で情報の解読等を防止でき、物理的セキュリテ
ィの優れたＩＣカードを提供することができる。また、
半導体基板の裏面側には結晶歪層や結晶欠陥層がないの
で、半導体基板が変形したり、割れたりすることが少な
く、実装時の歩留まりを向上させることができる。As described above, the IC according to the present invention is
According to the card and the method for manufacturing the same, the thickness of the semiconductor substrate is set to 0.1 μm to 20 μm. Therefore, when the IC chip is taken out from the IC card in order to decode or rewrite the information in the IC chip, The IC card is damaged and cannot be used, and the internal information is protected. Therefore, confidentiality can be secured, information can be prevented from being decoded, and an IC card with excellent physical security can be provided. Also,
Since there is no crystal strain layer or crystal defect layer on the back side of the semiconductor substrate, the semiconductor substrate is less likely to be deformed or cracked, and the yield during mounting can be improved.
【図１】 本発明に係るＩＣカードの一実施の形態を示
す要部の断面図で、ＩＣチップをフリップチップ実装し
た例を示す。FIG. 1 is a cross-sectional view of a main part showing an embodiment of an IC card according to the present invention, showing an example in which an IC chip is flip-chip mounted.
【図２】 シートからＩＣチップを剥離したときの半導
体基板の厚さと歩留まりの関係を示す図である。FIG. 2 is a diagram illustrating a relationship between a thickness of a semiconductor substrate and a yield when an IC chip is separated from a sheet.
１０…半導体基板、１１…集積回路、１２…電極端子、
１３…ＩＣチップ（半導体素子）、１４…実装基板、１
５…異方性導電シート、１７…バンプ、１８…電極端
子、１９…防御膜、２０…ＩＣモジュール、２１…カー
ド、２２…ＩＣカード。10: semiconductor substrate, 11: integrated circuit, 12: electrode terminal,
13: IC chip (semiconductor element), 14: mounting board, 1
5: anisotropic conductive sheet, 17: bump, 18: electrode terminal, 19: protective film, 20: IC module, 21: card, 22: IC card.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大藤 晋一 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 (72)発明者 前田 正彦 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 (72)発明者 竹田 忠雄 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 Ｆターム(参考） 4M105 AA02 BB09 BB11 FF01 GG18 5B035 AA04 AA15 BA05 BB09 CA01 CA38 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Shinichi Ohto 3-19-2 Nishi-Shinjuku, Shinjuku-ku, Tokyo Within Japan Telegraph and Telephone Corporation (72) Inventor Masahiko Maeda 3- 192-1 Nishi-Shinjuku, Shinjuku-ku, Tokyo No. Nippon Telegraph and Telephone Corporation (72) Inventor Tadao Takeda 3-19-2 Nishi-Shinjuku, Shinjuku-ku, Tokyo F-Term within Nippon Telegraph and Telephone Corporation 4M105 AA02 BB09 BB11 FF01 GG18 5B035 AA04 AA15 BA05 BB09 CA01 CA38
Claims (4)
回路等の集積回路が形成されたＩＣチップを備えたＩＣ
カードにおいて、 前記半導体基板の厚さを０．１μｍ〜２０μｍとし、回
路面を下にして実装基板に実装したことを特徴とするＩ
Ｃカード。1. An IC comprising an IC chip having an integrated circuit such as a memory circuit and an arithmetic circuit formed on a circuit surface of a semiconductor substrate.
The card according to claim 1, wherein said semiconductor substrate has a thickness of 0.1 μm to 20 μm, and is mounted on a mounting substrate with a circuit surface facing down.
C card.
欠陥層が存在しないことを特徴とするＩＣカード。2. The IC card according to claim 1, wherein a crystal strain layer and a crystal defect layer do not exist on the surface of the semiconductor substrate opposite to the circuit surface.
回路等の集積回路が形成されたＩＣチップを備えたＩＣ
カードの製造方法において、 シリコンウエハの回路面とは反対側の面を研削して薄膜
化する第１の薄膜化工程と、 物理的または化学的処理によって前記シリコンウエハを
さらに薄膜化し厚さを０．１μｍ〜２０μｍにする第２
の薄膜化工程と、 第２の薄膜化工程で薄膜化したシリコンウエハを所要の
大きさに分割してＩＣチップを形成し、このＩＣチップ
を実装基板に回路面を下にして実装することによりＩＣ
モジュールを形成する工程と、 前記ＩＣモジュールをカードに組込む工程と、を備えた
ことを特徴とするＩＣカードの製造方法。3. An IC provided with an IC chip having an integrated circuit such as a memory circuit and an arithmetic circuit formed on a circuit surface of a semiconductor substrate.
In the method for manufacturing a card, a first thinning step in which a surface of the silicon wafer opposite to the circuit surface is ground and thinned, and the silicon wafer is further thinned by physical or chemical treatment to reduce the thickness to zero. 2nd to 1 μm to 20 μm
And forming the IC chip by dividing the silicon wafer thinned in the second thinning step into a required size, and mounting the IC chip on a mounting board with the circuit surface down. IC
A method of manufacturing an IC card, comprising: forming a module; and incorporating the IC module into a card.
回路等の集積回路が形成されたＩＣチップを備えたＩＣ
カードの製造方法において、 シリコンウエハの回路面とは反対側の面を物理的または
化学的処理によって薄膜化し厚さを０．１μｍ〜２０μ
ｍにする薄膜化工程と、 この薄膜化工程で薄膜化したシリコンウエハを所要の大
きさに分割してＩＣチップを形成し、このＩＣチップを
実装基板に回路面を下にして実装してＩＣモジュールを
形成する工程と、 前記ＩＣモジュールをカードに組込む工程と、 を備えたことを特徴とするＩＣカードの製造方法。4. An IC including an IC chip having an integrated circuit such as a memory circuit and an arithmetic circuit formed on a circuit surface of a semiconductor substrate.
In a method for manufacturing a card, a surface opposite to a circuit surface of a silicon wafer is thinned by physical or chemical treatment to have a thickness of 0.1 μm to 20 μm.
m, and a silicon wafer thinned in the thinning step is divided into required sizes to form IC chips, and the IC chips are mounted on a mounting board with the circuit surface facing down. A method of manufacturing an IC card, comprising: forming a module; and incorporating the IC module into a card.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10177029A JP2000011129A (en) | 1998-06-24 | 1998-06-24 | Ic card and manufacture of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10177029A JP2000011129A (en) | 1998-06-24 | 1998-06-24 | Ic card and manufacture of the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000011129A true JP2000011129A (en) | 2000-01-14 |
Family
ID=16023910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10177029A Pending JP2000011129A (en) | 1998-06-24 | 1998-06-24 | Ic card and manufacture of the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000011129A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001071516A1 (en) * | 2000-03-23 | 2001-09-27 | Tietech Co., Ltd. | Method and apparatus for personal identification |
| US6847121B2 (en) | 2001-12-28 | 2005-01-25 | Sharp Kabushiki Kaisha | Semiconductor device and package product of the semiconductor device |
| US7327041B2 (en) | 2001-05-28 | 2008-02-05 | Sharp Kabushiki Kaisha | Semiconductor package and a method for producing the same |
| US7684781B2 (en) | 2005-11-25 | 2010-03-23 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device |
| US7681406B2 (en) | 2006-01-13 | 2010-03-23 | Electrolux Home Products, Inc. | Ice-making system for refrigeration appliance |
| US7912439B2 (en) | 2005-11-25 | 2011-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and operating method thereof |
| US8076769B2 (en) | 2008-03-26 | 2011-12-13 | Fujitsu Semiconductor Limited | Semiconductor device and manufacturing method of semiconductor device |
| JP2012216616A (en) * | 2011-03-31 | 2012-11-08 | Internatl Business Mach Corp <Ibm> | Semiconductor bonding device |
| US8408016B2 (en) | 2010-04-27 | 2013-04-02 | Electrolux Home Products, Inc. | Ice maker with rotating ice mold and counter-rotating ejection assembly |
-
1998
- 1998-06-24 JP JP10177029A patent/JP2000011129A/en active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001071516A1 (en) * | 2000-03-23 | 2001-09-27 | Tietech Co., Ltd. | Method and apparatus for personal identification |
| US7284125B2 (en) | 2000-03-23 | 2007-10-16 | Tietech Co. Ltd. | Method and apparatus for personal identification |
| US7327041B2 (en) | 2001-05-28 | 2008-02-05 | Sharp Kabushiki Kaisha | Semiconductor package and a method for producing the same |
| US6847121B2 (en) | 2001-12-28 | 2005-01-25 | Sharp Kabushiki Kaisha | Semiconductor device and package product of the semiconductor device |
| US7684781B2 (en) | 2005-11-25 | 2010-03-23 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device |
| US7912439B2 (en) | 2005-11-25 | 2011-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and operating method thereof |
| US8983421B2 (en) | 2005-11-25 | 2015-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and operating method thereof |
| US7681406B2 (en) | 2006-01-13 | 2010-03-23 | Electrolux Home Products, Inc. | Ice-making system for refrigeration appliance |
| US8076769B2 (en) | 2008-03-26 | 2011-12-13 | Fujitsu Semiconductor Limited | Semiconductor device and manufacturing method of semiconductor device |
| US8408016B2 (en) | 2010-04-27 | 2013-04-02 | Electrolux Home Products, Inc. | Ice maker with rotating ice mold and counter-rotating ejection assembly |
| JP2012216616A (en) * | 2011-03-31 | 2012-11-08 | Internatl Business Mach Corp <Ibm> | Semiconductor bonding device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW388942B (en) | Anti-tamper bond wire shield for an intergated circuit | |
| KR101013478B1 (en) | IC card and booking-account system using the IC card | |
| EP0862134B1 (en) | Chip card and fabrication method | |
| US7808098B2 (en) | Semiconductor device and manufacturing method thereof | |
| EP1148440B1 (en) | Device with semiconductor chip | |
| US20140368230A1 (en) | Semiconductor device, manufacturing method thereof, and measuring method thereof | |
| US20120049309A1 (en) | Smartcard integrated with a fingerprint image acquisition sensor and a method for manufacturing the smartcard | |
| JP2000011129A (en) | Ic card and manufacture of the same | |
| US6046073A (en) | Process for producing very thin semiconductor chips | |
| JPH1095189A (en) | Manufacture of semiconductor device | |
| JP2000124162A (en) | Manufacture of semiconductor device | |
| JP2970411B2 (en) | Semiconductor device | |
| JP2005191508A (en) | Semiconductor device and manufacturing method for the same | |
| JP4566412B2 (en) | A device having an integrated circuit protected against attacks made by controlled destruction of additional thin films. | |
| JP2004220587A (en) | Ic card and entry system using the ic card | |
| EP1490902B1 (en) | Semiconductor device with a protective security coating and method of manufacturing the same | |
| JP2004062572A (en) | Semiconductor integrated circuit device, its manufacturing method and ic card | |
| JP2000099678A (en) | Ic card and its production | |
| JPH01270216A (en) | Semiconductor integrated circuit module | |
| JP3350405B2 (en) | Semiconductor device | |
| JP2009134710A (en) | Thinned ic inlet, ic card using this, and its manufacturing method | |
| JPH0745782A (en) | Semiconductor device | |
| JP2004127179A (en) | Semiconductor chip and its manufacturing method | |
| JPH11163309A (en) | Thin-film semiconductor device and its manufacture | |
| JPH0780379B2 (en) | IC card |