JP2000003885A - 改良型薄膜誘電体を使用して電界効果デバイスおよびコンデンサを製造する方法および得られるデバイス - Google Patents

改良型薄膜誘電体を使用して電界効果デバイスおよびコンデンサを製造する方法および得られるデバイス

Info

Publication number
JP2000003885A
JP2000003885A JP11107329A JP10732999A JP2000003885A JP 2000003885 A JP2000003885 A JP 2000003885A JP 11107329 A JP11107329 A JP 11107329A JP 10732999 A JP10732999 A JP 10732999A JP 2000003885 A JP2000003885 A JP 2000003885A
Authority
JP
Japan
Prior art keywords
dielectric
plasma
silicon
dielectric substance
exposing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11107329A
Other languages
English (en)
Inventor
Glenn B Alers
ビー．アラーズ グレン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Publication of JP2000003885A publication Critical patent/JP2000003885A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 本発明は、改良型薄膜誘電体を使用して電界
効果デバイスおよびコンデンサを製造する方法および得
られるデバイスを提供する。 【解決手段】 シリコン基板上に高誘電率材料の薄膜を
蒸着し、構造物をプラズマに露出した後、上部電極を形
成することによって電子デバイスが形成される。プラズ
マは誘電体／シリコン境界面の電荷トラップ密度を大き
く低減する。誘電体膜は、上部電極を形成する前に窒素
を含む材料によって保護されるので、電極と誘電体の相
互拡散が防止されるので有利である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、改良型薄膜誘電体
を使用して電子デバイスを製造する方法およびその結果
として得られるデバイスに関する。
【０００２】
【発明の背景】電界効果トランジスタ等の電界効果デバ
イスは、今日の電子工学における重要な構成部分であ
る。それらは、データ処理および電気通信用回路を含む
大部分のデジタル回路と多くのアナログ回路の基本構成
部分である。実際、電界効果トランジスタは人間が作り
出したものの中で最も多数存在するものの１つであると
考えられてきた。
【０００３】電界効果デバイスは、通常、ソースとドレ
インの間に配置された、チャネルと呼ばれる導電率制御
可能経路を備えている。ゲート電極が、チャネルの上を
覆う誘電体薄膜の上に形成される。例えば、ソースとド
レインはシリコンのｎ形領域であり、チャネルはそれら
を連結するｐ形領域である。ゲート電極は、チャネルの
上を覆う酸化シリコン誘電体の薄層の上に形成された導
電性ドーピング・ポリシリコン層とすることができる。
【０００４】ゲートに電圧が印加されない場合、電流は
ソースからチャネル、またはチャネルからドレインに流
れることができない。しかし、十分な正電圧がゲートに
印加されると、電子はチャネル領域に誘導され、ソース
とドレインの間に連続したｎ形導電性経路を形成する。
【０００５】コンデンサはまた集積回路の重要な構成部
分である。通常のコンデンサは、誘電体薄膜によって分
離された第１および第２の導電性層を備えている。
【０００６】集積回路の動作の信頼性は、回路デバイス
で使用されるますます薄くなる誘電体層の信頼性に大き
く依存している。トランジスタがますます小さくなり稠
密に実装されるようになるにつれて、誘電体は薄くなっ
た。コンデンサとゲートの誘電体は厚さ８０オングスト
ローム以下であることが多い。ＵＬＳＩ技術の登場と共
に、ゲートの誘電体は５０オングストローム以下に近づ
いている。集積回路を動作させるには、数千個の種々の
トランジスタの各々のこうした薄層がデバイスを駆動す
る十分な静電容量を提供し、不純物の移動からチャネル
を保護し、境界面に電荷トラップが発生するのを避けな
ければならない。こうした厳しい要求はすぐに従来の酸
化シリコン層の能力を超えるだろう。２ｎｍ未満の酸化
シリコン層は法外に大きな漏れ電流を有している。
【０００７】ゲート誘電体を酸化シリコン以外の物質に
置き換える努力はこれまで満足すべきものではなかっ
た。誘電率が比較的低い（≒３．９）ため、酸化シリコ
ンの薄層によって得られる最大静電容量は、約２５ｆＦ
／μｍ2 である。これは、静電容量がデバイスを駆動す
るのに十分でないため、トランジスタを小さいサイズに
縮小することを制限する。より誘電率の高い酸化タンタ
ルが試用されたが、誘電体／シリコン境界面の高い電荷
トラップ密度のため結果はよくない。ＳｉＯ2 ／Ｔａ2
Ｏ5 とＳｉＯ2 ／Ｔａ2 Ｏ5 ／ＳｉＯ2 の複合層が試用
されたが、複合層のため必要な厚さが獲得できる静電容
量を制限している。酸化シリコンおよび酸化タンタルの
間に窒化シリコンの薄層を蒸着することによって電荷ト
ラップを防止する努力もなされた。しかし、窒化物層は
静電容量も低減するので、やはりデバイスの縮小を制限
している。１９９５年１１月２１日Ｄ．Ｃａｒｌ他に対
して発行された米国特許第５，４６８，６８７号と、
Ｙ．Ｍｏｍｉｙａｍａ他、「ＴｉＮゲートを有する超薄
型Ｔａ2 Ｏ5 ／ＳｉＯ2 ゲート絶縁体」、１９９７年度
ＶＬＳＩ技術シンポジウム、技術論文要録、１３５〜１
３６ページを参照されたい。従って、高い誘電率の薄層
を有するデバイスを製造する改良された方法が必要であ
る。
【０００８】
【発明の概要】本発明によれば、シリコン基板上に高誘
電率材料の薄膜を蒸着し、構造物をプラズマに露出した
後上部電極を形成することによって電子デバイスが形成
される。プラズマは誘電体／シリコン境界面の電荷トラ
ップ密度を大きく低減する。誘電体膜は上部電極を形成
する前に窒素を含む材料によって保護されるので、電極
と誘電体の相互拡散が防止されるので有利である。本発
明の利点、性質および様々な付加的特徴は、以下詳細に
説明される例示としての実施形態を検討すれば、より完
全に理解することができるであろう。
【０００９】
【発明の実施の形態】図面について説明すると、図１
は、改良型薄膜誘電体を有する電子デバイスを製造する
ステップを示す。図１のブロックＡに示すように、第１
ステップでは露出したシリコン表面を有する基板が提供
される。好適には、基板は従来の単結晶シリコン・ウェ
ハである。予備ステップとして、シリコン基板は、周知
の「ＲＣＡ」クリーン等の固有の酸化物や表面汚染物質
を除去するために使用される従来の処理によって清掃さ
れる。
【００１０】ブロックＢに示す次のステップでは、２〜
１０ｎｍの範囲の厚さを有する酸化タンタルまたは窒化
シリコンといった高誘電率材料の薄層が蒸着される。誘
電体は化学蒸着によるなどしてシリコン基板上に直接蒸
着される。蒸着中に清掃されたシリコン表面が酸化する
のを防止するため、蒸着は５００℃以下の温度で行われ
る。
【００１１】第３ステップ（ブロックＣ）では、誘電体
／シリコン境界面を保護し漏れ電流を低減するため蒸着
された誘電体がプラズマに露出される。好適には、この
露出はリモート・マイクロ波ダウンストリーム・プラズ
マに対して行われる。酸素および／または窒素のプラズ
マが満足であると判明した。例えば、気圧２ｔｏｒｒ、
基板温度１００〜４００℃（好適には、３００℃）の酸
素プラズマが境界面を保護し安定にして、漏れ電流を低
減する。境界面は、その後窒素プラズマに同様に露出す
ることによってさらに安定する。また、気圧２トル、基
板温度１００〜４００℃の窒素プラズマを使用して境界
面を安定にし、その後酸素プラズマ（同様の条件）によ
って漏れ電流を低減することもできる。
【００１２】ブロックＤに示す必要に応じて追加される
ステップでは、誘電体表面が窒化される。すなわち上部
表面に窒素を含む材料が追加されるので、上部電極を付
着させるときゲート／誘電体境界面を保護する。この窒
化は、酸化物表面への窒素のイオン注入、ＮＨ4 の熱分
解、またはプラズマ強化蒸着または熱分解等による窒化
シリコン層の蒸着によって達成される。
【００１３】第５ステップ（ブロックＥ）では上部電極
が蒸着される。このステップは、通常ポリシリコン、ま
たはＴｉＮ、ＴａＮ、ＷまたはＷＮといった金属の上部
電極の蒸着を伴う。蒸着は、好適には、８００℃以下の
温度でのＣＶＤまたはＰＶＤによって行われる。
【００１４】ブロックＦに示す最終ステップでは従来の
方法でデバイスが完成する。例えば、ポリシリコン層が
パターン成形され、広く使用される自己整合性シリコン
・ゲート・プロセスに従って電界効果トランジスタのゲ
ート、ソースおよびドレインが形成される。このプロセ
スは、例えば、引用によって本明細書の記載に援用す
る、Ｓ．Ｊ．Ｈｉｌｌｅｎｉｕｓ他、「対称サブミクロ
ンＣＭＯＳ技術」、ＩＥＤＭ技術要録、２５２（１９８
６年）で説明されている。また、ポリシリコンを誘電体
の上に付着させ、ポリシリコンをパターン成形してコン
デンサの上部電極を形成することによってコンデンサが
完成する。
【００１５】図２は、各々本発明による改良型誘電体層
を有する電界効果デバイス１０とコンデンサ１１を示す
電子デバイスの一例の略断面図である。本発明にとって
必須ではないが、この特定の場合、電界効果デバイスお
よびコンデンサはどちらも結晶シリコン・ウェハ等の共
通の基板１２の上に形成される。
【００１６】電界効果デバイス１０（ここではトランジ
スタ）は、本質的にソース１３、ドレイン１４およびチ
ャネル１５を備え、それらの各々が、基板１２に支持さ
れるシリコンのドーピング領域を備えることがある。ゲ
ート電極１６はチャネル１５の上を覆い、誘電体薄膜１
７によってチャネルと分離されている。図示されるよう
に、誘電体膜は、ゲート電極１６（ゲート／誘電体の境
界面）とチャネル１５（誘電体／Ｓｉの境界面）一組の
主要な境界面を有する。誘電体膜は通常約８０オングス
トローム未満の厚さを有する。
【００１７】ゲート電極１６は、通常導電性を示すよう
にドーピングされた多結晶シリコンの薄層である。
【００１８】電界効果デバイスがＯＮ状態にあるとき、
電流がチャネルを通じてソースとドレインの間を流れ
る。
【００１９】本発明によれば、誘電体膜１７は、酸化タ
ンタルまたは窒化シリコンといった高誘電率（定数）
（誘電率（定数）＞５）の薄層を備え、その誘電体／Ｓ
ｉ境界面はプラズマで保護されている。ゲート／誘電体
境界面は窒化によって保護されているので有利である。
【００２０】コンデンサ１１は、誘電体薄膜２２によっ
て分離された一組の導電性層２０および２１を備えてい
る。層２０は、導電性ドーピングされた結晶シリコン膜
でよく、層２１は導電性ドーピングされた多結晶シリコ
ン膜でよい。誘電体膜２２は、膜１７と同じ種類の誘電
体膜でよい。実際には、誘電体１７と２２は同じ層から
製造することができる。
【００２１】図３は、シリコンに蒸着された１００オン
グストロームの酸化タンタル膜の静電容量に対するプラ
ズマ処理の効果を示すグラフである。曲線１は、未処理
膜の様々な温度での静電容量を示す。電圧が１ボルトを
超えると著しく低下することに留意されたい。曲線２
は、３００℃のＯ2 プラズマで１分間処理した場合の効
果を示し、曲線３は、Ｎ2 プラズマで同様の処理を行
い、その後Ｏ2 プラズマで処理を行った場合を示す。４
ボルトでは、処理済膜の静電容量は、未処理膜の６０％
以上大きい。
【００２２】図４は、境界面状態密度に対するプラズマ
処理の効果を示すグラフである。Ｎ2プラズマ、Ｏ2プラ
ズマまたはＮ2／Ｏ2プラズマのすべてで、それらに露出
することによって、通常の印加電圧に対して境界面状態
密度の変化が非常に小さいデバイスが得られた。
【００２３】上記で説明した実施形態は、本発明の原理
の適用業務を示す多くの可能な特定実施形態の中の小数
のものを例示したものに過ぎないことを理解されたい。
当業技術分野に熟練した者によって、非常に多くの多様
な他の装置が、本発明の原理により、本発明の精神と範
囲から逸脱することなく容易に考案できるであろう。
【図面の簡単な説明】
【図１】改良型誘電体層を有する電子デバイスを製造す
る好適な方法のステップを示す流れ図である。
【図２】改良型誘電体層を有する電界効果デバイスおよ
びコンデンサを示す略断面図である。
【図３】３つの異なったデバイスについて電圧の関数と
しての静電容量を示すグラフの図である。
【図４】４つの異なったデバイスについてストレス電圧
の関数としての境界面状態密度の変化を示すグラフの図
である。

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 誘電体材料の改良型薄膜を有する電子デ
    バイスを製造する方法であって、 露出したシリコン表面を含む基板を提供するステップ
    と、 前記露出したシリコン表面上に誘電体材料の膜を蒸着す
    るステップと、 前記誘電体膜と前記シリコンの間の電荷トラップの密度
    を低減するために結果として得られた構造物をプラズマ
    に露出するステップと、 前記誘電体膜の上を覆う電極を形成するステップと、 前記電子デバイスを完成するステップとを含む方法。
  2. 【請求項２】 請求項１に記載の方法において、前記誘
    電体材料が５より大きい誘電率を有する方法。
  3. 【請求項３】 請求項１に記載の方法において、前記誘
    電体材料が酸化タンタルを含む方法。
  4. 【請求項４】 請求項１に記載の方法において、前記誘
    電体材料が窒化シリコンを含む方法。
  5. 【請求項５】 請求項１に記載の方法において、前記プ
    ラズマに露出するステップが酸素プラズマに露出するス
    テップを含む方法。
  6. 【請求項６】 請求項１に記載の方法において、前記プ
    ラズマに露出するステップが窒素プラズマに露出するス
    テップを含む方法。
  7. 【請求項７】 請求項１に記載の方法において、前記プ
    ラズマに露出するステップが１００〜４００℃の範囲の
    基板温度で窒素または酸素のプラズマに露出するステッ
    プを含む方法。
  8. 【請求項８】 請求項１に記載の方法において、前記誘
    電体材料を蒸着するステップが２〜１０ｎｍの範囲の厚
    さを有する誘電体膜を蒸着するステップを含む方法。
  9. 【請求項９】 請求項１に記載の方法において、さら
    に、前記誘電体の上を覆う前記電極を形成する前に前記
    誘電体に窒素を含む材料を付着させるステップを含む方
    法。
  10. 【請求項１０】 請求項１に記載の方法において、前記
    電極を形成するステップがポリシリコンを含む電極を形
    成するステップを含む方法。
  11. 【請求項１１】 請求項１の処理によって形成される電
    子デバイス。
  12. 【請求項１２】 請求項１の処理によって形成されるゲ
    ート誘電体を有する電界効果トランジスタ。
  13. 【請求項１３】 請求項１の処理によって形成される誘
    電体層を有するコンデンサ。
JP11107329A 1998-04-15 1999-04-15 改良型薄膜誘電体を使用して電界効果デバイスおよびコンデンサを製造する方法および得られるデバイス Pending JP2000003885A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/060,420 US6001741A (en) 1998-04-15 1998-04-15 Method for making field effect devices and capacitors with improved thin film dielectrics and resulting devices
US09/060420 1998-04-15

Publications (1)

Publication Number Publication Date
JP2000003885A true JP2000003885A (ja) 2000-01-07

Family

ID=22029356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11107329A Pending JP2000003885A (ja) 1998-04-15 1999-04-15 改良型薄膜誘電体を使用して電界効果デバイスおよびコンデンサを製造する方法および得られるデバイス

Country Status (4)

Country Link
US (1) US6001741A (ja)
EP (1) EP0951053A3 (ja)
JP (1) JP2000003885A (ja)
KR (1) KR19990083032A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031760A (ja) * 2002-06-27 2004-01-29 Nec Corp 半導体装置およびその製造方法
US6949425B2 (en) 2001-03-28 2005-09-27 Kabushiki Kaisha Toshiba Semiconductor device includes gate insulating film having a high dielectric constant
WO2012090482A1 (ja) * 2010-12-28 2012-07-05 キヤノンアネルバ株式会社 半導体装置の製造方法および装置

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW345742B (en) * 1997-11-27 1998-11-21 United Microelectronics Corp Method for producing integrated circuit capacitor
US6274292B1 (en) 1998-02-25 2001-08-14 Micron Technology, Inc. Semiconductor processing methods
US7804115B2 (en) 1998-02-25 2010-09-28 Micron Technology, Inc. Semiconductor constructions having antireflective portions
US6284663B1 (en) * 1998-04-15 2001-09-04 Agere Systems Guardian Corp. Method for making field effect devices and capacitors with thin film dielectrics and resulting devices
US6383951B1 (en) * 1998-09-03 2002-05-07 Micron Technology, Inc. Low dielectric constant material for integrated circuit fabrication
US6281100B1 (en) 1998-09-03 2001-08-28 Micron Technology, Inc. Semiconductor processing methods
US6268282B1 (en) 1998-09-03 2001-07-31 Micron Technology, Inc. Semiconductor processing methods of forming and utilizing antireflective material layers, and methods of forming transistor gate stacks
US6828683B2 (en) 1998-12-23 2004-12-07 Micron Technology, Inc. Semiconductor devices, and semiconductor processing methods
US7235499B1 (en) 1999-01-20 2007-06-26 Micron Technology, Inc. Semiconductor processing methods
US7067414B1 (en) 1999-09-01 2006-06-27 Micron Technology, Inc. Low k interlevel dielectric layer fabrication methods
US6337289B1 (en) * 1999-09-24 2002-01-08 Applied Materials. Inc Method and apparatus for integrating a metal nitride film in a semiconductor device
US6440860B1 (en) 2000-01-18 2002-08-27 Micron Technology, Inc. Semiconductor processing methods of transferring patterns from patterned photoresists to materials, and structures comprising silicon nitride
JP3540234B2 (ja) * 2000-02-14 2004-07-07 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6833329B1 (en) 2000-06-22 2004-12-21 Micron Technology, Inc. Methods of forming oxide regions over semiconductor substrates
US6686298B1 (en) 2000-06-22 2004-02-03 Micron Technology, Inc. Methods of forming structures over semiconductor substrates, and methods of forming transistors associated with semiconductor substrates
US6660657B1 (en) * 2000-08-07 2003-12-09 Micron Technology, Inc. Methods of incorporating nitrogen into silicon-oxide-containing layers
US6559062B1 (en) 2000-11-15 2003-05-06 Agere Systems, Inc. Method for avoiding notching in a semiconductor interconnect during a metal etching step
US6503846B1 (en) * 2001-06-20 2003-01-07 Texas Instruments Incorporated Temperature spike for uniform nitridization of ultra-thin silicon dioxide layers in transistor gates
US6677254B2 (en) 2001-07-23 2004-01-13 Applied Materials, Inc. Processes for making a barrier between a dielectric and a conductor and products produced therefrom
US6878585B2 (en) 2001-08-29 2005-04-12 Micron Technology, Inc. Methods of forming capacitors
US6723599B2 (en) * 2001-12-03 2004-04-20 Micron Technology, Inc. Methods of forming capacitors and methods of forming capacitor dielectric layers
US7306956B2 (en) * 2003-09-30 2007-12-11 Intel Corporation Variable temperature and dose atomic layer deposition
US8530320B2 (en) * 2011-06-08 2013-09-10 International Business Machines Corporation High-nitrogen content metal resistor and method of forming same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4762728A (en) * 1985-04-09 1988-08-09 Fairchild Semiconductor Corporation Low temperature plasma nitridation process and applications of nitride films formed thereby
JPH0677402A (ja) * 1992-07-02 1994-03-18 Natl Semiconductor Corp <Ns> 半導体デバイス用誘電体構造及びその製造方法
US5442585A (en) * 1992-09-11 1995-08-15 Kabushiki Kaisha Toshiba Device having dielectric thin film
US5337207A (en) * 1992-12-21 1994-08-09 Motorola High-permittivity dielectric capacitor for use in a semiconductor device and process for making the same
KR950034588A (ko) * 1994-03-17 1995-12-28 오가 노리오 탄탈계 고유전체재료 및 고유전체막의 형성방법 및 반도체장치
US5468687A (en) * 1994-07-27 1995-11-21 International Business Machines Corporation Method of making TA2 O5 thin film by low temperature ozone plasma annealing (oxidation)
US5629221A (en) * 1995-11-24 1997-05-13 National Science Council Of Republic Of China Process for suppressing boron penetration in BF2 + -implanted P+ -poly-Si gate using inductively-coupled nitrogen plasma

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6949425B2 (en) 2001-03-28 2005-09-27 Kabushiki Kaisha Toshiba Semiconductor device includes gate insulating film having a high dielectric constant
US7396748B2 (en) 2001-03-28 2008-07-08 Kabushiki Kaisha Toshiba Semiconductor device includes gate insulating film having a high dielectric constant
JP2004031760A (ja) * 2002-06-27 2004-01-29 Nec Corp 半導体装置およびその製造方法
JP4643884B2 (ja) * 2002-06-27 2011-03-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8125016B2 (en) 2002-06-27 2012-02-28 Renesas Electronics Corporation Semiconductor device and its manufacturing method
US8575677B2 (en) 2002-06-27 2013-11-05 Renesas Electronics Corporation Semiconductor device and its manufacturing method
WO2012090482A1 (ja) * 2010-12-28 2012-07-05 キヤノンアネルバ株式会社 半導体装置の製造方法および装置
US8481382B2 (en) 2010-12-28 2013-07-09 Canon Anelva Corporation Method and apparatus for manufacturing semiconductor device

Also Published As

Publication number Publication date
EP0951053A3 (en) 2000-08-23
EP0951053A2 (en) 1999-10-20
US6001741A (en) 1999-12-14
KR19990083032A (ko) 1999-11-25

Similar Documents

Publication Publication Date Title
JP2000003885A (ja) 改良型薄膜誘電体を使用して電界効果デバイスおよびコンデンサを製造する方法および得られるデバイス
US5861651A (en) Field effect devices and capacitors with improved thin film dielectrics and method for making same
US6294819B1 (en) CVD Ta2O5/oxynitride stacked gate insulator with TiN gate electrode for sub-quarter micron MOSFET
US6444592B1 (en) Interfacial oxidation process for high-k gate dielectric process integration
JP4170409B2 (ja) 半導体装置を形成する方法
US6794234B2 (en) Dual work function CMOS gate technology based on metal interdiffusion
US6368923B1 (en) Method of fabricating a dual metal gate having two different gate dielectric layers
US6727148B1 (en) ULSI MOS with high dielectric constant gate insulator
US6020024A (en) Method for forming high dielectric constant metal oxides
US7361538B2 (en) Transistors and methods of manufacture thereof
US7071066B2 (en) Method and structure for forming high-k gates
US20060214237A1 (en) Using different gate dielectrics with NMOS and PMOS transistors of a complementary metal oxide semiconductor integrated circuit
TW200301957A (en) Manufacturing method for semiconductor integrated circuit device
US6573197B2 (en) Thermally stable poly-Si/high dielectric constant material interfaces
US20070166931A1 (en) Methods of Manufacturing A Semiconductor Device for Improving the Electrical Characteristics of A Dielectric Film
JP3415496B2 (ja) 半導体装置及びその製造方法
KR100675988B1 (ko) 전자 디바이스, 전계 효과 트랜지스터, 전자 디바이스 제조 방법, 전자 디바이스의 캐패시터 구조물 제조 방법 및 전자 디바이스에 합체된 캐패시터 구조물 제조 방법
US6323114B1 (en) Stacked/composite gate dielectric which incorporates nitrogen at an interface
US7268088B2 (en) Formation of low leakage thermally assisted radical nitrided dielectrics
US6670231B2 (en) Method of forming a dielectric layer in a semiconductor device
US20080242108A1 (en) Method for fabricating semiconductor device
US6677255B1 (en) Method for removing fences without reduction of ONO film thickness
JPH11186548A (ja) 半導体装置及びその製造方法
JPH11176959A (ja) 半導体装置の製造方法
JP3022629B2 (ja) 半導体装置およびその製造方法