ITTO20080154A1 - METHODS OF PROCESSING DIGITAL SIGNALS AND TRANSMISSION AND RECEPTION SYSTEMS THAT USE THEM - Google Patents
METHODS OF PROCESSING DIGITAL SIGNALS AND TRANSMISSION AND RECEPTION SYSTEMS THAT USE THEM Download PDFInfo
- Publication number
- ITTO20080154A1 ITTO20080154A1 ITTO20080154A ITTO20080154A1 IT TO20080154 A1 ITTO20080154 A1 IT TO20080154A1 IT TO20080154 A ITTO20080154 A IT TO20080154A IT TO20080154 A1 ITTO20080154 A1 IT TO20080154A1
- Authority
- IT
- Italy
- Prior art keywords
- corresponds
- bits
- words
- word
- order
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 24
- 230000005540 biological transmission Effects 0.000 title description 15
- 238000013507 mapping Methods 0.000 claims description 2
- 230000008054 signal transmission Effects 0.000 claims description 2
- 239000011159 matrix material Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 238000003672 processing method Methods 0.000 description 1
Landscapes
- Radar Systems Or Details Thereof (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Description
“METODI DI ELABORAZIONE DI SEGNALI DIGITALI E SISTEMI DI TRASMISSIONE E RICEZIONE CHE LI UTILIZZANO” "METHODS OF PROCESSING DIGITAL SIGNALS AND TRANSMISSION AND RECEPTION SYSTEMS THAT USE THEM"
RIASSUNTO SUMMARY
La presente invenzione riguarda metodi di elaborazione di segnali digitali e sistemi di trasmissione e ricezione che li utilizzano; la presente invenzione si basa sull’utilizzo di codici LDPC, in particolare il codice LDPC a tasso di codifica 3/5, in combinazione con una modulazione QAM, in particolare la modulazione QAM256; in trasmissione, prima della funzione di mappaggio di costellazione QAM viene effettuata (Demux) una permutazione di bit; in ricezione, la permutazione di bit viene effettuata dopo la funzione di demappaggio di costellazione QAM. The present invention relates to methods of processing digital signals and transmission and reception systems which use them; the present invention is based on the use of LDPC codes, in particular the LDPC code with 3/5 coding rate, in combination with a QAM modulation, in particular the QAM256 modulation; in transmission, a bit permutation is performed (Demux) before the QAM constellation mapping function; in reception, the bit permutation is performed after the QAM constellation demapping function.
* * * * * * * * * *
DESCRIZIONE DESCRIPTION
La presente invenzione riguarda metodi di elaborazione di segnali digitali e sistemi di trasmissione e ricezione che li utilizzano. The present invention relates to digital signal processing methods and transmission and reception systems which use them.
L’invenzione è destinata ad essere applicata soprattutto, benché non esclusivamente, alla ricezione e trasmissione di segnali audio e video digitali, e in particolare a quelli relativi alla diffusione di segnali televisivi digitali terrestri di seconda generazione. The invention is intended to be applied above all, though not exclusively, to the reception and transmission of digital audio and video signals, and in particular to those relating to the broadcasting of second generation digital terrestrial television signals.
Il sistema di seconda generazione per trasmissioni satellitari a larga banda (DVB-S2) utilizza per la protezione dei segnali dalle distorsioni del canale di trasmissione la codifica LDPC (Low Density Parity Check) associata alle modulazioni QPSK, 8PSK, 16APSK e 32APSK (Figura 1) le quali sono adatte alla trasmissione su canale non lineare, come quello satellitare. Un’esposizione dello standard DVB-S2 e dei codici LDPC si trova per esempio in A. Morello, V. Mignone, “DVB-S2: The Second Generation Standard for Satellite Broad-band Services”, Proceedings of the IEEE, Volume 94, Issue 1, Jan. 2006 Pages 210 – 227. The second generation system for broadband satellite transmissions (DVB-S2) uses the LDPC (Low Density Parity Check) coding associated with the QPSK, 8PSK, 16APSK and 32APSK modulations to protect the signals from distortions of the transmission channel (Figure 1 ) which are suitable for transmission on non-linear channels, such as satellite channels. An exposition of the DVB-S2 standard and LDPC codes can be found for example in A. Morello, V. Mignone, "DVB-S2: The Second Generation Standard for Satellite Broad-band Services", Proceedings of the IEEE, Volume 94, Issue 1, Jan. 2006 Pages 210 - 227.
Per un migliore sfruttamento delle potenzialità dei codici, lo standard DVB-S2 prevede che tra il codificatore LDPC e il mappatore sulle costellazioni 8PSK, 16APSK e 32APSK sia interposto un interallacciatore che permette una migliore associazione tra i bit della parola codificata e i bit trasportati dai punti della costellazione. For a better exploitation of the potential of the codes, the DVB-S2 standard provides that between the LDPC encoder and the mapper on the constellations 8PSK, 16APSK and 32APSK an interlacer is interposed which allows a better association between the bits of the coded word and the bits carried by the points. of the constellation.
L’interallacciatore definito nello standard DVB-S2 prevede che il pacchetto codificato all’uscita del codificatore LDPC (formato da un numero di bit pari a 16200 o 64800, numero indicato generalmente con il simbolo “NFRAME”) sia scritto per colonne in una matrice con N colonne, dove N è il numero di bit trasportati dalla costellazione (N è 3 per l’8PSK, 4 per il 16APSK, 5 per il 32APSK), e NFRAME/N righe (Figura 2), e sia letta per righe; la lettura avviene da sinistra a destra per tutti i tassi di codifica previsti dallo standard tranne che per il tasso 3/5, dove la lettura avviene da destra verso sinistra. L’associazione ai punti o coordinate delle costellazioni avviene secondo quanto espresso in Figura 1. The interlacer defined in the DVB-S2 standard requires that the packet encoded at the output of the LDPC encoder (formed by a number of bits equal to 16200 or 64800, a number generally indicated with the "NFRAME" symbol) is written by columns in a matrix with N columns, where N is the number of bits carried by the constellation (N is 3 for 8PSK, 4 for 16APSK, 5 for 32APSK), and NFRAME / N rows (Figure 2), and is read by rows; the reading takes place from left to right for all the coding rates foreseen by the standard except for the 3/5 rate, where the reading takes place from right to left. The association to the points or coordinates of the constellations occurs as expressed in Figure 1.
Attualmente, si sta pensando di utilizzare per la ricezione e trasmissione di segnali audio e video numerici relativi alla diffusione di segnali televisivi digitali terrestri di seconda generazione lo stesso schema di codifica dello standard DVB-S2, ossia gli stessi codici LDPC, associati però a modulazioni QAM [Quadrature Amplitude Modulation]; in particolare, sono previste le modulazioni QPSK, 16QAM, 64QAM e 256QAM (Figura 3). Currently, it is planned to use the same coding scheme of the DVB-S2 standard, i.e. the same LDPC codes, but associated with modulations for the reception and transmission of digital audio and video signals relating to the broadcasting of second generation digital terrestrial television signals. QAM [Quadrature Amplitude Modulation]; in particular, the QPSK, 16QAM, 64QAM and 256QAM modulations are provided (Figure 3).
La Richiedente si è resa conto che, con le modulazioni QAM, i codici LDPC forniscono prestazioni buone, ma non totalmente soddisfacenti in termini di rapporto segnale rumore [SNR] necessario per raggiungere la condizione di QEF [Quasi Error Free]; come noto, tale condizione corrisponde al caso in cui si riceve meno di un errore per ogni ora di programma ricevuto. The Applicant has realized that, with the QAM modulations, the LDPC codes provide good performances, but not totally satisfactory in terms of the signal to noise ratio [SNR] necessary to reach the QEF [Almost Error Free] condition; as known, this condition corresponds to the case in which less than one error is received for each hour of program received.
La presente invenzione ha lo scopo generale di superare la problematica menzionata sopra e, in particolare, di associare in modo migliore i bit all’uscita del codificatore LDPC alle coordinate delle costellazioni delle modulazioni QAM; più in particolare, la presente invenzione si occupa della codifica LDPC con tasso di codifica 3/5 e della modulazione 256QAM. The present invention has the general purpose of overcoming the problem mentioned above and, in particular, of associating in a better way the bits at the output of the LDPC encoder to the coordinates of the constellations of the QAM modulations; more particularly, the present invention deals with LDPC coding with 3/5 coding rate and with 256QAM modulation.
I suddetti scopi sono raggiunti attraverso i metodi di elaborazione di segnali digitali ed i sistemi di trasmissione e ricezione aventi le caratteristiche esposte nelle rivendicazioni qui annesse che formano parte integrante della presente descrizione. The aforesaid objects are achieved through the methods of processing digital signals and the transmission and reception systems having the characteristics set out in the appended claims which form an integral part of the present description.
L’invenzione verrà ora descritta nel dettaglio in alcune sue realizzazioni preferite, date a titolo d'esempio non restrittivo, con riferimento ai disegni allegati, in cui: The invention will now be described in detail in some of its preferred embodiments, given by way of non-restrictive example, with reference to the attached drawings, in which:
la Figura 1 è una rappresentazione schematica delle costellazioni QPSK, 8PSK, 16APSK e 32APSK previste, tra l’altro, dallo standard DVB-S2; Figure 1 is a schematic representation of the QPSK, 8PSK, 16APSK and 32APSK constellations provided, among other things, by the DVB-S2 standard;
la Figura 2 rappresenta uno schema esplicativo dell’interallacciatore previsto dallo standard DVB-S2, nello specifico della modulazione 8PSK; la Figura 3 è una rappresentazione schematica delle costellazioni QPSK, 16QAM, 64QAM e 256QAM applicabili alla ricezione e trasmissione di segnali audio e video relativi alla diffusione di segnali televisivi digitali terrestri di seconda generazione; Figure 2 represents an explanatory diagram of the interlacer provided by the DVB-S2 standard, specifically the 8PSK modulation; Figure 3 is a schematic representation of the QPSK, 16QAM, 64QAM and 256QAM constellations applicable to the reception and transmission of audio and video signals relating to the broadcasting of second generation digital terrestrial television signals;
la Figura 4 rappresenta uno schema a blocchi molto semplificato di un sistema di elaborazione del segnale digitale modulante secondo la presente invenzione; Figure 4 represents a very simplified block diagram of a modulating digital signal processing system according to the present invention;
la Figura 5 rappresenta uno schema generale esplicativo dell’interallacciatore di Figura 4; Figure 5 represents a general explanatory diagram of the interlacer of Figure 4;
la Figura 6 rappresenta schematicamente la funzione svolta dal blocco “Demux” di Figura 5 secondo un primo esempio di realizzazione della presente invenzione; Figure 6 schematically represents the function performed by the “Demux” block of Figure 5 according to a first embodiment of the present invention;
la Figura 7 rappresenta schematicamente la funzione svolta dal blocco “Demux” di Figura 5 secondo un secondo esempio di realizzazione della presente invenzione; Figure 7 schematically represents the function performed by the “Demux” block of Figure 5 according to a second embodiment of the present invention;
la Figura 8 rappresenta schematicamente la funzione svolta dal blocco “Demux” di Figura 5 secondo un terzo esempio di realizzazione della presente invenzione; Figure 8 schematically represents the function performed by the “Demux” block of Figure 5 according to a third embodiment of the present invention;
la Figura 9 rappresenta schematicamente la funzione svolta dal blocco “Demux” di Figura 5 secondo un quarto esempio di realizzazione della presente invenzione. Figure 9 schematically represents the function performed by the “Demux” block of Figure 5 according to a fourth embodiment of the present invention.
la Figura 10 rappresenta schematicamente la funzione svolta dal blocco “Demux” di Figura 5 secondo un quinto esempio di realizzazione della presente invenzione. Figure 10 schematically represents the function performed by the “Demux” block of Figure 5 according to a fifth embodiment of the present invention.
La Figura 4 rappresenta schematicamente il procedimento per associare i bit del flusso informativo modulante ai punti o coordinate della costellazione della modulazione QAM. Figure 4 schematically represents the procedure for associating the bits of the modulating information flow to the points or coordinates of the constellation of the QAM modulation.
Il blocco “Encoder” riceve in ingresso il flusso informativo modulante e genera in uscita un flusso informativo codificato organizzato in pacchetti costituiti da NFRAME bit, pari a 64800 o 16200; il codice usato è il LDPC con tasso di codifica 3/5. The "Encoder" block receives the modulating information flow at its input and generates a coded information flow organized in packets consisting of NFRAME bits, equal to 64800 or 16200; the code used is the LDPC with 3/5 coding rate.
All’interno del blocco “Interleaver”, tali pacchetti vengono scritti in una matrice di interallacciamento, di dimensione totale NFRAME ; tale matrice è costituita da m×N colonne e NFRAME/m×N righe. Within the "Interleaver" block, these packets are written in an interlacing matrix, of total NFRAME size; this matrix is made up of m × N columns and NFRAME / m × N rows.
Il blocco “Demux” effettua una permutazione dei bit ricevuti ingresso dal blocco “Interleaver”; tali bit sono ricevuti dalla matrice di interallacciamento in gruppi di m×N alla volta, dove N è il numero di bit trasportati dalla costellazione (N=2 per il QPSK, N=4 per il 16QAM, N=6 per il 64QAM, N=8 per il 256QAM), ed “m” è un numero intero maggiore od uguale ad 1. Il blocco “Demux” li associa in m gruppi di N bit, li permuta secondo schemi prestabiliti tenendo conto del tipo di modulazione (ossia del livello QAM), del codice e del tipo di canale di trasmissione e li fornisce in uscita. The “Demux” block performs a permutation of the bits received as input from the “Interleaver” block; these bits are received by the interlacing matrix in groups of m × N at a time, where N is the number of bits carried by the constellation (N = 2 for the QPSK, N = 4 for the 16QAM, N = 6 for the 64QAM, N = 8 for 256QAM), and "m" is an integer greater than or equal to 1. The "Demux" block associates them in m groups of N bits, exchanges them according to pre-established schemes taking into account the type of modulation (ie the level QAM), the code and the type of transmission channel and provides them at the output.
Il blocco “Mapper” associa le N-ple di bit all’uscita del blocco “Demux” ai punti o coordinate della costellazione, ad esempio secondo quanto indicato in Figura 3 per le modulazioni QAM. The "Mapper" block associates the N-ple of bits at the output of the "Demux" block to the points or coordinates of the constellation, for example as indicated in Figure 3 for QAM modulations.
Vale la pena di evidenziare che i blocchi rappresentati nella Figura 4 sono solo quelli essenziali alla comprensione della presente invenzione; non si deve quindi escludere la presenza di blocchi intermedi, ad esempio tra il blocco “Demux” ed il blocco “Mapper” atti a realizzare specifiche funzioni di elaborazione dei segnali. It is worth highlighting that the blocks represented in Figure 4 are only those essential to the understanding of the present invention; therefore, the presence of intermediate blocks must not be excluded, for example between the “Demux” block and the “Mapper” block, suitable for carrying out specific signal processing functions.
La presente invenzione propone particolari schemi di permutazione adottabili per le modulazioni QAM ed i codici LDPC con tassi di codifica diversi così come previsti, ad esempio, dallo standard DVB-S2 in associazione a diversi tipi di interallacciamento. The present invention proposes particular permutation schemes that can be adopted for QAM modulations and LDPC codes with different coding rates as provided, for example, by the DVB-S2 standard in association with different types of interlacing.
La realizzazione preferita della presente invenzione si riferisce alla modulazione 256QAM ed al codice LDPC con tasso di codifica 3/5. The preferred embodiment of the present invention refers to the 256QAM modulation and to the LDPC code with coding rate 3/5.
La realizzazione preferita della presente invenzione prevede che si utilizzi un interallacciatore uguale o simile quello dello standard DVB-S2 (Figura 2) con un numero di bit/colonne dipendente dal tipo di livelli di modulazione QAM. The preferred embodiment of the present invention provides that an interlacer equal to or similar to that of the DVB-S2 standard (Figure 2) is used with a number of bits / columns depending on the type of QAM modulation levels.
Secondo un primo esempio di realizzazione, si usa un blocco “Demux” in cui “m” è uguale ad 1 (ossia 8 bit nel caso di QAM256) e che quindi le righe della matrice del blocco “Interleaver” vengono lette una alla volta. According to a first example of implementation, a “Demux” block is used in which “m” is equal to 1 (ie 8 bits in the case of QAM256) and that therefore the rows of the matrix of the “Interleaver” block are read one at a time.
Gli N bit in ingresso al blocco “Demux” vengono permutati secondo quanto specificato in Figura 6 (primo esempio di realizzazione), per la modulazione 256QAM codificata con tasso 3/5. Ossia, dati gli N bit da b0 a b7 (in ingresso al blocco), gli N bit trasportati dalla costellazione 256QAM da y0 a y7 (in uscita al blocco) risultano così determinati: The N bits in input to the “Demux” block are permuted as specified in Figure 6 (first example of implementation), for the modulation 256QAM coded with a 3/5 rate. That is, given the N bits from b0 to b7 (in input to the block), the N bits carried by the 256QAM constellation from y0 to y7 (in output to the block) are determined as follows:
y0=b0, y1=b6, y2=b2, y3=b3, y4=b4, y5=b7, y6=b1, y7=b5 y0 = b0, y1 = b6, y2 = b2, y3 = b3, y4 = b4, y5 = b7, y6 = b1, y7 = b5
dove con b0 e y0 sono stati indicati i bit più significativi [MSB] e con b7 e y7 sono stati indicati i bit meno significativi [LSB]. where b0 and y0 indicate the most significant bits [MSB] and b7 and y7 indicate the least significant bits [LSB].
In alternativa (secondo esempio di realizzazione), la presente invenzione prevede che si utilizzi un interallacciatore “Interleaver” matriciale, realizzato come una matrice con 2×N colonne e NFRAME/(2×N) righe, scritta per colonne dall’alto in basso, e letta per righe, da sinistra verso destra. In questo caso, il blocco “Demux” opera con m uguale ad 2. I 2×N bit in ingresso al blocco “Demux” vengono permutati secondo quanto specificato in Figura 7, per la modulazione 256QAM codificata con tasso 3/5, ed associati a 2 simboli consecutivi della modulazione 256QAM. Alternatively (second embodiment example), the present invention provides that a matrix "Interleaver" interleaver is used, made as a matrix with 2 × N columns and NFRAME / (2 × N) rows, written by columns from top to bottom , and read by lines, from left to right. In this case, the "Demux" block operates with m equal to 2. The 2 × N bits in input to the "Demux" block are permuted as specified in Figure 7, for the 256QAM modulation coded with a 3/5 rate, and associated with 2 consecutive symbols of the 256QAM modulation.
Ossia, dati i 2×N bit da b0 a b15, i 2×N bit trasportati dalla costellazione 256QAM da y0 a y15 risultano così determinati: That is, given the 2 × N bits from b0 to b15, the 2 × N bits carried by the 256QAM constellation from y0 to y15 are determined as follows:
y0=b0, y1=b10, y2=b7, y3=b6, y4=b13, y5=b15, y6=b3, y7=b9, y0 = b0, y1 = b10, y2 = b7, y3 = b6, y4 = b13, y5 = b15, y6 = b3, y7 = b9,
y8=b11, y9=b1, y10=b8, y11=b5, y12=b2, y13=b14, y14=b4, y15=b12 dove con b0 e y0 sono stati indicati i bit più significativi [MSB] e con b15 e y15 sono stati indicati i bit meno significativi [LSB]. y8 = b11, y9 = b1, y10 = b8, y11 = b5, y12 = b2, y13 = b14, y14 = b4, y15 = b12 where b0 and y0 indicate the most significant bits [MSB] and b15 and y15 the least significant bits [LSB] have been indicated.
Per la precisione, si prevede che vengo inviati al blocco “Mapper” prima i bit da y0 a y7 ed in seguito i bit da y8 a y15. To be precise, it is expected that bits from y0 to y7 are sent to the “Mapper” block first and then bits from y8 to y15.
Sempre nel caso in cui il blocco “Demux” operi con m uguale ad 2, vi è un’altra permutazione che si è rivelata vantaggiosa (terzo esempio di realizzazione); i 2×N bit in ingresso al blocco “Demux” vengono permutati secondo quanto specificato in Figura 8, per la modulazione 256QAM codificata con tasso 3/5, ed associati a 2 simboli consecutivi della modulazione 256QAM. Again in the case in which the "Demux" block operates with m equal to 2, there is another permutation that has proved to be advantageous (third example of implementation); the 2 × N bits in input to the “Demux” block are permuted as specified in Figure 8, for the 256QAM modulation coded with a 3/5 rate, and associated with 2 consecutive symbols of the 256QAM modulation.
Ossia, dati i 2×N bit da b0 a b15, i 2×N bit trasportati dalla costellazione 256QAM da y0 a y15 risultano così determinati: That is, given the 2 × N bits from b0 to b15, the 2 × N bits carried by the 256QAM constellation from y0 to y15 are determined as follows:
y0=b4, y1=b6, y2=b0, y3=b2, y4=b3, y5=b10, y6=b12, y7=b14, y0 = b4, y1 = b6, y2 = b0, y3 = b2, y4 = b3, y5 = b10, y6 = b12, y7 = b14,
y8=b7, y9=b5, y10=b8, y11=b1, y12=b11, y13=b9, y14=b15, y15=b13 y8 = b7, y9 = b5, y10 = b8, y11 = b1, y12 = b11, y13 = b9, y14 = b15, y15 = b13
Ancora nel caso in cui il blocco “Demux” operi con m uguale ad 2, vi è anche un’ulteriore permutazione che si è rivelata vantaggiosa (quarto esempio di realizzazione); i 2×N bit in ingresso al blocco “Demux” vengono permutati secondo quanto specificato in Figura 9, per la modulazione 256QAM codificata con tasso 3/5, ed associati a 2 simboli consecutivi della modulazione 256QAM. Again in the case in which the "Demux" block operates with m equal to 2, there is also a further permutation which has proved to be advantageous (fourth example of implementation); the 2 × N bits in input to the “Demux” block are permuted as specified in Figure 9, for the 256QAM modulation coded with a 3/5 rate, and associated with 2 consecutive symbols of the 256QAM modulation.
Ossia, dati i 2×N bit da b0 a b15, i 2×N bit trasportati dalla costellazione 256QAM da y0 a y15 risultano così determinati: That is, given the 2 × N bits from b0 to b15, the 2 × N bits carried by the 256QAM constellation from y0 to y15 are determined as follows:
y0=b0, y1=b12, y2=b4, y3=b6, y4=b8, y5=b14, y6=b2, y7=b10, y0 = b0, y1 = b12, y2 = b4, y3 = b6, y4 = b8, y5 = b14, y6 = b2, y7 = b10,
y8=b1, y9=b13, y10=b5, y11=b7, y12=b9, y13=b15, y14=b3, y15=b11 y8 = b1, y9 = b13, y10 = b5, y11 = b7, y12 = b9, y13 = b15, y14 = b3, y15 = b11
Infine e sempre nel caso in cui il blocco “Demux” operi con m uguale ad 2, vi è anche un’ultima permutazione che si è rivelata vantaggiosa (quinto esempio di realizzazione); i 2×N bit in ingresso al blocco “Demux” vengono permutati secondo quanto specificato in Figura 10, per la modulazione 256QAM codificata con tasso 3/5, ed associati a 2 simboli consecutivi della modulazione 256QAM. Finally and always in the case in which the "Demux" block operates with m equal to 2, there is also a last permutation which has proved to be advantageous (fifth example of implementation); the 2 × N bits in input to the “Demux” block are permuted as specified in Figure 10, for the 256QAM modulation coded with a 3/5 rate, and associated with 2 consecutive symbols of the 256QAM modulation.
Ossia, dati i 2×N bit da b0 a b15, i 2×N bit trasportati dalla costellazione 256QAM da y0 a y15 risultano così determinati: That is, given the 2 × N bits from b0 to b15, the 2 × N bits carried by the 256QAM constellation from y0 to y15 are determined as follows:
y0=b4, y1=b6, y2=b0, y3=b2, y4=b3, y5=b14, y6=b12, y7=b10, y0 = b4, y1 = b6, y2 = b0, y3 = b2, y4 = b3, y5 = b14, y6 = b12, y7 = b10,
y8=b7, y9=b5, y10=b8, y11=b1, y12=b15, y13=b9, y14=b11, y15=b13 y8 = b7, y9 = b5, y10 = b8, y11 = b1, y12 = b15, y13 = b9, y14 = b11, y15 = b13
I metodi descritti in precedenza possono vantaggiosamente essere utilizzati in un sistema di trasmissione di segnali digitali basato su modulatore QAM256, in particolare in un trasmettitore di segnali digitali audio e video per diffusione di segnali televisivi digitali terrestri. The methods described above can advantageously be used in a digital signal transmission system based on the QAM256 modulator, in particular in a transmitter of digital audio and video signals for broadcasting digital terrestrial television signals.
Come è evidente per l’esperto del ramo, se si applica i metodi descritti in precedenza in fase di trasmissione, occorre applicare metodi inversi in fase di ricezione. As is evident for the skilled in the art, if the methods described above are applied in the transmission phase, inverse methods must be applied in the reception phase.
Come noto, la trasmissione dei segnali televisivi viene effettuata da trasmettitori a radio frequenza, mentre la ricezione dei segnali televisivi viene effettuata da ricevitori televisivi tipicamente installati nelle case degli utenti del servizio televisivo. As is known, the transmission of television signals is carried out by radio frequency transmitters, while the reception of television signals is carried out by television receivers typically installed in the homes of users of the television service.
Claims (16)
Priority Applications (36)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
ITTO20080154 ITTO20080154A1 (en) | 2008-03-03 | 2008-03-03 | METHODS OF PROCESSING DIGITAL SIGNALS AND TRANSMISSION AND RECEPTION SYSTEMS THAT USE THEM |
SI200931258T SI2248265T1 (en) | 2008-03-03 | 2009-03-02 | Bit permutation patterns for ldpc coded modulation and qam constellations |
HUE10158893A HUE025389T2 (en) | 2008-03-03 | 2009-03-02 | Bit permutation patterns for LDPC coded modulation and 64QAM constellations |
US12/920,597 US8718186B2 (en) | 2008-03-03 | 2009-03-02 | Methods for digital signal processing and transmission/reception systems utilizing said methods |
KR1020157031411A KR101623561B1 (en) | 2008-03-03 | 2009-03-02 | Bit permutation patterns for ldpc coded modulation and qam constellations |
PL10158893T PL2254250T3 (en) | 2008-03-03 | 2009-03-02 | Bit permutation patterns for LDPC coded modulation and 64QAM constellations |
SI200931260T SI2254249T1 (en) | 2008-03-03 | 2009-03-02 | Bit permutation patterns for LDPC coded modulation and 16QAM constellations |
ES10158889.5T ES2545788T3 (en) | 2008-03-03 | 2009-03-02 | Bit permutation patterns for LDPC encoded modulation and 16QAM constellations |
EP10158893.7A EP2254250B1 (en) | 2008-03-03 | 2009-03-02 | Bit permutation patterns for LDPC coded modulation and 64QAM constellations |
DK10158889.5T DK2254249T3 (en) | 2008-03-03 | 2009-03-02 | Bitpermutationsmønstre for LDPC coded modulation and 16QAM constellations |
ES09717819.8T ES2545782T3 (en) | 2008-03-03 | 2009-03-02 | Bit permutation patterns for coded modulation of LDPC and QAM constellations |
DK09717819.8T DK2248265T3 (en) | 2008-03-03 | 2009-03-02 | Bitpermutationsmønstre for LDPC coded modulation and QAM constellations |
SI200931259T SI2254250T1 (en) | 2008-03-03 | 2009-03-02 | Bit permutation patterns for LDPC coded modulation and 64QAM constellations |
DK10158893.7T DK2254250T3 (en) | 2008-03-03 | 2009-03-02 | Bitpermutationsmønstre for LDPC coded modulation and 64QAM constellations |
ES10158893.7T ES2545789T3 (en) | 2008-03-03 | 2009-03-02 | Bit permutation patterns for LDPC encoded modulation and 64QAM constellations |
JP2010549207A JP5325237B2 (en) | 2008-03-03 | 2009-03-02 | Bit substitution pattern for LDPC code modulation and QAM constellation |
EP10158889.5A EP2254249B1 (en) | 2008-03-03 | 2009-03-02 | Bit permutation patterns for LDPC coded modulation and 16QAM constellations |
EP09717819.8A EP2248265B1 (en) | 2008-03-03 | 2009-03-02 | Bit permutation patterns for ldpc coded modulation and qam constellations |
PL09717819T PL2248265T3 (en) | 2008-03-03 | 2009-03-02 | Bit permutation patterns for ldpc coded modulation and qam constellations |
CN201410221680.XA CN104135336B (en) | 2008-03-03 | 2009-03-02 | For the modulation of LDPC codings and the position displacement patternses of qam constellation |
CN201410219944.8A CN104135335B (en) | 2008-03-03 | 2009-03-02 | For the modulation of LDPC codings and the position displacement patternses of qam constellation |
PCT/IB2009/000391 WO2009109830A1 (en) | 2008-03-03 | 2009-03-02 | Bit permutation patterns for ldpc coded modulation and qam constellations |
HUE09717819A HUE027114T2 (en) | 2008-03-03 | 2009-03-02 | Bit permutation patterns for ldpc coded modulation and qam constellations |
HUE10158889A HUE027115T2 (en) | 2008-03-03 | 2009-03-02 | Bit permutation patterns for LDPC coded modulation and 16QAM constellations |
CN200980107396.7A CN101971503B (en) | 2008-03-03 | 2009-03-02 | Bit permutation patterns for LDPC coded modulation and QAM constellations |
KR1020107022052A KR101566677B1 (en) | 2008-03-03 | 2009-03-02 | Bit permutation patterns for ldpc coded modulation and qam constellations |
PL10158889T PL2254249T3 (en) | 2008-03-03 | 2009-03-02 | Bit permutation patterns for LDPC coded modulation and 16QAM constellations |
KR1020157031406A KR101623468B1 (en) | 2008-03-03 | 2009-03-02 | Bit permutation patterns for ldpc coded modulation and qam constellations |
HK11104525.3A HK1150688A1 (en) | 2008-03-03 | 2011-05-06 | Bit permutation patterns for ldpc coded modulation and qam constellations ldpc qam |
HK11105085.2A HK1151141A1 (en) | 2008-03-03 | 2011-05-23 | Bit permutation patterns for ldpc coded modulation and 64qam constellations ldpc 64qam |
HK11105084.3A HK1151140A1 (en) | 2008-03-03 | 2011-05-23 | Bit permutation patterns for ldpc coded modulation and 16qam constellations ldpc 16qam |
US14/218,295 US9240809B2 (en) | 2008-03-03 | 2014-03-18 | Methods for digital signal processing and transmission/reception systems utilizing said methods |
US14/218,311 US9246517B2 (en) | 2008-03-03 | 2014-03-18 | Methods for digital signal processing and transmission/reception systems utilizing said methods |
HRP20150904TT HRP20150904T1 (en) | 2008-03-03 | 2015-08-27 | Bit permutation patterns for ldpc coded modulation and 16qam constellations |
HRP20150905TT HRP20150905T1 (en) | 2008-03-03 | 2015-08-27 | Bit permutation patterns for ldpc coded modulation and 64qam constellations |
HRP20150903TT HRP20150903T1 (en) | 2008-03-03 | 2015-08-27 | Bit permutation patterns for ldpc coded modulation and qam constellations |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
ITTO20080154 ITTO20080154A1 (en) | 2008-03-03 | 2008-03-03 | METHODS OF PROCESSING DIGITAL SIGNALS AND TRANSMISSION AND RECEPTION SYSTEMS THAT USE THEM |
Publications (1)
Publication Number | Publication Date |
---|---|
ITTO20080154A1 true ITTO20080154A1 (en) | 2009-09-04 |
Family
ID=40293231
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
ITTO20080154 ITTO20080154A1 (en) | 2008-03-03 | 2008-03-03 | METHODS OF PROCESSING DIGITAL SIGNALS AND TRANSMISSION AND RECEPTION SYSTEMS THAT USE THEM |
Country Status (1)
Country | Link |
---|---|
IT (1) | ITTO20080154A1 (en) |
-
2008
- 2008-03-03 IT ITTO20080154 patent/ITTO20080154A1/en unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101566677B1 (en) | Bit permutation patterns for ldpc coded modulation and qam constellations | |
EP2294738B1 (en) | Permutation of ldpc coded bits to be applied before qam constellation mapping | |
KR20160002860A (en) | Data processing device and data processing method | |
ITTO20080154A1 (en) | METHODS OF PROCESSING DIGITAL SIGNALS AND TRANSMISSION AND RECEPTION SYSTEMS THAT USE THEM | |
WO2010024914A1 (en) | System and method for reusing dvb-s2 ldpc codes in dvb-c2 | |
ITTO20080173A1 (en) | METHODS OF PROCESSING DIGITAL SIGNALS AND TRANSMISSION AND RECEPTION SYSTEMS THAT USE THEM | |
KR20160002859A (en) | Data processing device and data processing method | |
ITTO20110310A1 (en) | METHOD OF PROCESSING DIGITAL SIGNALS AND RELATIVE TRANSMISSION AND RECEPTION SYSTEMS | |
KR102652135B1 (en) | Communication method and communication device |