ITMI20121134A1 - Dispositivo elettronico flip chip e relativo metodo di produzione - Google Patents

Dispositivo elettronico flip chip e relativo metodo di produzione Download PDF

Info

Publication number
ITMI20121134A1
ITMI20121134A1 IT001134A ITMI20121134A ITMI20121134A1 IT MI20121134 A1 ITMI20121134 A1 IT MI20121134A1 IT 001134 A IT001134 A IT 001134A IT MI20121134 A ITMI20121134 A IT MI20121134A IT MI20121134 A1 ITMI20121134 A1 IT MI20121134A1
Authority
IT
Italy
Prior art keywords
holes
base plate
insulating tape
electrical contact
tape
Prior art date
Application number
IT001134A
Other languages
English (en)
Inventor
Maurizio Maria Ferrara
Agatino Minotti
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT001134A priority Critical patent/ITMI20121134A1/it
Priority to CN201310204463.5A priority patent/CN103515309B/zh
Priority to CN2013202964816U priority patent/CN203260574U/zh
Priority to US13/921,894 priority patent/US9362142B2/en
Publication of ITMI20121134A1 publication Critical patent/ITMI20121134A1/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

DESCRIZIONE
La soluzione in accordo con una o più forme di realizzazione della presente invenzione si riferisce in generale al settore dell’elettronica. In particolare, tale soluzione riguarda connessioni di dispositivi elettronici.
Ciascun dispositivo elettronico tipicamente comprende una o più piastrine (ad esempio, in materiale semiconduttore), ciascuna delle quali à ̈ dotata di terminali per la sua connessione a circuiti esterni.
Secondo una tipica modalità di connessione, la piastrina à ̈ incapsulata in un corpo isolante avente piedini (leads) esposti per il collegamento ad una scheda a circuito stampato (PCB); i terminali della piastrina sono collegati a rispettivi piedini mediante fili di collegamento (“wire-bonding†).
Tuttavia, i fili di collegamento determinano un aumento delle dimensioni del dispositivo elettronico, ed introducono parassitismi resistivi, capacitivi e/o induttivi (di valori non predicibili a priori) che ne inficiano le prestazioni. Inoltre, i fili di collegamento comportano processi di produzione lunghi (in quanto essi devono essere saldati serialmente) e progettazioni onerose (in quanto à ̈ necessario realizzare configurazioni che evitino cortocircuiti tra i fili di collegamento).
Secondo un’altra modalità di connessione (detta a piastrina rovesciata o “flip chip†), la piastrina à ̈ montata rovesciata sulla PCB (o su un supporto di piastrina -chip carrier), in modo che i suoi terminali contattino direttamente la PCB (oppure mediante sfere conduttive del chip carrier, collegate ai terminali della piastrina attraverso suoi fori metallizzati). In questo modo, l’assenza dei fili di collegamento consente di ottenere dispositivi elettronici aventi dimensioni ridotte ed elevate prestazioni.
Tuttavia, la modalità di connessione “flip chip†presenta inconvenienti che ne precludono un impiego più vasto, ad esempio, in caso di una piastrina avente terminali esposti su differenti superfici della stessa (come nei dispositivi elettronici per applicazioni di potenza). In tal caso, infatti, prima di montare la piastrina sulla PCB (o sul chip carrier), à ̈ necessario effettuare operazioni per rendere accessibili tutti i suoi terminali da un medesimo lato della stessa.
Ad esempio, in caso di un transistore di potenza a struttura verticale con un terminale inferiore (terminale di drain) e due terminali superiori (terminali di gate e di source), tali operazioni comprendono: fissaggio della piastrina su un piatto di base elettricamente conduttivo (con il terminale di drain a contatto con il piatto di base), formazione di uno strato isolante sulla piastrina e su una porzione del piatto di base non coperta dalla piastrina (ad esempio, tramite crescita elettrolitica), realizzazione di fori passanti attraverso lo strato isolante per esporre il terminale di gate, il terminale di source e la porzione del piatto di base (ad esempio tramite attacco selettivo), e metallizzazione dei fori passanti per contattare il terminale di gate, il terminale di source ed il piatto di base (e quindi il terminale di drain). In questo modo, i terminali di gate e di source ed il terminale di drain risultano accessibili, mediante i rispettivi contatti, su una stessa superficie, rendendo così possibile attraverso di essi la connessione flip chip sulla PCB (o sul chip carrier). Tuttavia, tali operazioni, comportano una durata eccessiva del processo di produzione del dispositivo elettronico, e determinano anche inefficienze pratiche e costruttive.
In particolare, la realizzazione dei fori passanti deve essere eseguita in più fasi (in quanto essi hanno profondità differenti), ed espone la piastrina a rischi di perforazioni.
In termini generali, la soluzione in accordo con una o più forme di realizzazione della presente invenzione à ̈ basata sull’idea di impiegare uno strato isolante con fori passanti preformati.
In particolare, uno o più aspetti della soluzione in accordo con specifiche forme di realizzazione dell’invenzione sono indicati nelle rivendicazioni indipendenti e caratteristiche vantaggiose della stessa soluzione sono indicate nelle rivendicazioni dipendenti, con il testo di tutte le rivendicazioni che à ̈ incorporato nella presente alla lettera per riferimento (con qualsiasi caratteristica vantaggiosa fornita con riferimento ad uno specifico aspetto della soluzione in accordo con una forma di realizzazione dell’invenzione che si applica mutatis mutandis ad ogni altro suo aspetto).
Più specificamente, un aspetto della soluzione in accordo con una forma di realizzazione della presente invenzione propone un metodo per realizzare un insieme di dispositivi elettronici, in cui un insieme di piastrine in materiale semiconduttore à ̈ fissato su un piatto di base conduttivo, un nastro isolante comprendente una pluralità di fori passanti à ̈ fissato su ciascuna piastrina, ed almeno un primo contatto elettrico ad ogni piastrina à ̈ formato attraverso un primo insieme dei fori passanti ed almeno un secondo contatto elettrico al piatto di base à ̈ formato attraverso un secondo insieme dei fori passanti.
Un ulteriore aspetto della soluzione in accordo con una forma di realizzazione della presente invenzione propone un corrispondente dispositivo elettronico.
Un ulteriore aspetto della soluzione in accordo con una forma di realizzazione della presente invenzione propone un sistema comprendente almeno uno di tali dispositivi elettronici.
La soluzione in accordo con una o più forme di realizzazione dell’invenzione, come pure ulteriori caratteristiche ed i relativi vantaggi, sarà meglio compresa con riferimento alla seguente descrizione dettagliata, data puramente a titolo indicativo e non limitativo, da leggersi congiuntamente alle figure allegate (in cui, per semplicità, elementi corrispondenti sono indicati con riferimenti uguali o simili e la loro spiegazione non à ̈ ripetuta, ed il nome di ogni entità à ̈ in generale usato per indicare sia il suo tipo sia suoi attributi – come valore, contenuto e rappresentazione). A tale riguardo, à ̈ espressamente inteso che le figure non sono necessariamente in scala (con alcuni particolari che possono essere esagerati e/o semplificati) e che, a meno di indicazione contraria, esse sono semplicemente utilizzate per illustrare concettualmente le strutture e le procedure descritte. In particolare:
FIG.1 mostra una vista in pianta di un dispositivo elettronico in accordo con una forma di realizzazione della presente invenzione;
FIG.2 mostra una vista in sezione di una parte di tale dispositivo elettronico lungo il piano di sezione II-II di FIG.1, e
FIGG.3A-3C mostrano schematicamente alcuni passi significativi del processo di produzione del dispositivo elettronico di FIG.1 in accordo con una forma di realizzazione della presente invenzione.
Considerando in particolare FIG.1, essa mostra una vista in pianta di un dispositivo elettronico 100 in accordo con una forma di realizzazione della presente invenzione. Per semplicità di descrizione, tale figura sarà discussa congiuntamente a FIG.2, la quale mostra una vista in sezione di una parte di tale dispositivo elettronico 100 lungo il piano di sezione II-II di FIG.1.
Il dispositivo elettronico 100 comprende una piastrina 105 in materiale semiconduttore (o più) nella quale, ad esempio, à ̈ integrato un transistore di potenza di tipo MOS a struttura verticale. La piastrina 105 ha un terminale di conduzione TD(ad esempio, un terminale di drain del transistore di potenza) che si estende su una intera superficie (posteriore) 110Ldella piastrina 105; un altro terminale di conduzione TS(ad esempio, un terminale di source del transistore di potenza) à ̈ presente su un’altra superficie (frontale) 110Udella piastrina 105 opposta alla superficie 110L, unitamente ad un terminale di controllo TG(ad esempio, un terminale di gate del transistore di potenza). Come sarà chiarito a breve, i terminali TD,TS,TGsono tutti accessibili, senza fili di collegamento, da un medesimo lato del dispositivo elettronico 100 (così da consentirne il montaggio su una PCB, o su un chip carrier – entrambi non mostrati - in modalità “flip chip†). In particolare, il dispositivo elettronico 100 comprende (esposti su una sua superficie frontale) uno o più contatti di source CSi(i=1, 2, … N, con N=11 nell’esempio in questione), uno o più contatti di drain CDj(j=1, 2, … M, con M=6 nell’esempio in questione), ed uno o più contatti di gate CG(uno nell’esempio in questione), i quali sono collegati elettricamente ai terminali TS,TD,TG, rispettivamente.
La piastrina 105 à ̈ fissata ad una porzione 110Cdi un piatto di base 110 in materiale elettricamente conduttivo (ad esempio, rame) - il quale, visibile solo in parte in FIG.2, à ̈ impiegato per formare contemporaneamente più dispositivi elettronici identici. In particolare, la superficie 110Ldella piastrina 105 à ̈ rivolta verso la porzione 110C, con il terminale TDcollegato elettricamente ad essa (ad esempio, mediante interposizione di uno strato conduttivo saldante 115).
Nella soluzione in accordo con una forma di realizzazione della presente invenzione (come descritto in dettaglio nel seguito), il dispositivo elettronico 100 comprende un nastro 120Cin materiale elettricamente isolante (ad esempio, poliammide), il quale à ̈ provvisto di una pluralità di fori passanti preformati. Il nastro 120Cà ̈ fissato sulla superficie 110u della piastrina 105 e sporge dalla stessa sopra una ulteriore porzione 110P(ad esempio, perimetrale) del piatto di base 110 non coperta dalla piastrina 105. I fori passanti del nastro 120Ccomprendono uno o più fori passanti 125CSi(come il foro passante 125CS9visibile in FIG.2) ciascuno che espone una rispettiva regione del terminale TS(per realizzare un corrispondente contatto CSi), uno o più fori passanti (come il foro passante 125CGvisibile in FIG.2) ciascuno che espone una rispettiva regione del terminale TG, ed uno o più fori passanti 125CDj(come il foro passante 125CD3visibile in FIG.2) ciascuno che espone una rispettiva regione della porzione 110P.
Ciascun contatto CSi,CDj,CGcomprende una piazzola 130Si,130Dj,130Gsulla superficie frontale del dispositivo elettronico 100 per contattare la PCB (o il chip carrier), ed un elemento di connessione verticale 135Si,135Dj,135G(solo gli elementi 135S9,135D3,135Gvisibili in FIG.2), o più, per connettere elettricamente la piazzola 130Si,130Dj,130Gal terminale TS,TD,TG, rispettivamente, attraverso i corrispondenti fori passanti 125CSi,125CDj,125CGdel nastro 120C.
Pertanto, rispetto alle soluzioni note, in cui i fori passanti sono realizzati in uno strato isolante (dopo la sua deposizione), la presente invenzione sfrutta un nastro pre-forato (ad esempio, già utilizzato per realizzare altri prodotti noti).
Ciò determina un processo di produzione più breve, in quanto non sono necessarie operazioni di attacco per realizzare i fori passanti. Inoltre, il processo di produzione risulta più efficiente, in quanto la piastrina 105 non à ̈ soggetta a rischi di perforazioni e/o danneggiamenti.
Preferibilmente, il dispositivo elettronico 100 comprende un ulteriore nastro 120Pin materiale elettricamente isolante (ad esempio, ancora poliammide), il quale à ̈ provvisto di uno o più ulteriori fori passanti 125PDj(solo il foro passante 125PD3visibile in FIG.2). Il nastro 120Pà ̈ fissato tra la porzione 110Ped il nastro 120Cin modo che ciascuno dei fori passanti 125PDjdel nastro 120P(o una parte di essi) esponga una rispettiva regione della porzione 110P, e sia coassiale con un rispettivo foro passante 125CDj. In questo modo, ciascuna connessione verticale 135Djà ̈ formata attraverso il foro passante 125CDjed il foro passante 125PDjda esso intercettato.
Ciò consente di ottenere un’ottima stabilità meccanica, senza alcun problema nella realizzazione dei fori passanti (più lunghi) per raggiungere la porzione 110P, i quali sono ottenuti semplicemente sovrapponendo i nastri 120Ce 120Ped allineandoli opportunamente.
Vantaggiosamente, come illustrato in FIG.2, i fori passanti 125CSi,125CDj,125CGhanno una larghezza maggiore dei fori passanti 125PDj(ad esempio, con il raggio dei fori passanti 125CSi,125CDj,125CGmaggiore di 0,1 volte, preferibilmente maggiore di 0,3 volte, ed ancora più preferibilmente maggiore di 0,5 volte il raggio dei fori passanti 125PDj). Tale caratteristica, consente di semplificare l’allineamento dei nastri 120P,120Ce/o di renderlo più efficiente. Infatti, la maggiore larghezza dei fori passanti 125CDjpuò consentire di intercettare completamente i fori passanti 125PDjanche in presenza di lievi disallineamenti costruttivi.
Alcuni passi significativi del processo di produzione del dispositivo elettronico 100 in accordo con una forma di realizzazione della presente invenzione sono illustrati in FIGG.3A-3C.
Come accennato in precedenza, il processo di produzione à ̈ eseguito a livello di un lotto (batch) di dispositivi elettronici 100 del tutto identici, i quali sono realizzati contemporaneamente in grande numero per essere separati al termine tramite un’operazione di taglio (per semplicità di descrizione, comunque, nel seguito si farà riferimento ad uno solo di tali dispositivi elettronici).
Considerando in particolare FIG.3A, il processo di produzione inizia fissando la piastrina 105 sulla porzione 110Cdel piatto di base 110 ed il nastro 120Psulla porzione 110P; in alternativa, il nastro 120Ppuò essere fornito come facente parte di un supporto pre-assemblato insieme al piatto di base 110 per il solo fissaggio della piastrina 105.
La piastrina 105 à ̈ fissata sulla porzione 110Ccome usuale, ad esempio, mediante lo strato in materiale saldante 115. Invece, il nastro 120Pà ̈ dotato di uno strato di colla attivabile termicamente 340Psu una sua superficie di fissaggio 345Pfixaffacciata al piatto di base 110. Il fissaggio del nastro 120Palla porzione 110Pà ̈ ottenuto posizionando il nastro 120Psulla porzione 110P, e sottoponendolo ad un processo di laminazione a caldo per ridurne uno spessore (ad esempio, adattandolo allo spessore della piastrina 105). In questo modo, la temperatura relativamente elevata raggiunta durante il processo di laminazione à ̈ sufficiente ad attivare lo strato di colla 340P, e quindi ottenere l’adesione del nastro 120Palla porzione 110P.
Passando ora a FIG.3B, il nastro 120Cà ̈ fissato sulla superficie 110Udella piastrina 105 e su una superficie libera 320Pfreedel nastro 120Popposta alla superficie 345Pfix. Il nastro 120Cha anche esso una ulteriore superficie libera 345Cfreeed una ulteriore superficie di fissaggio 345Cfixopposta alla superficie 345Cfree, la quale à ̈ dotata di un ulteriore strato di colla attivabile termicamente 340C. Analogamente al caso precedente, il fissaggio à ̈ ottenuto posizionando il nastro 120Csulla superficie 345Pfreedel nastro 120Pe sulla superficie 110Udella piastrina 105, e sottoponendolo ad un processo di laminazione a caldo che, nel contempo, attiva lo strato di colla 340C.
In questa fase, il posizionamento del nastro 120Cà ̈ tale da consentire ai fori passanti 125CDjdi intercettare i fori passanti 125PDjdel nastro 120P(così da esporre le rispettive regioni della porzione 110P), ai fori passanti 125CSidi esporre le rispettive regioni del terminale TS, ed al foro passante 125CGdi esporre la rispettiva regione del terminale TG. Pertanto, nella forma di realizzazione descritta, il numero complessivo di fori passanti nel nastro 120Cà ̈ pari a N+M+1 (ma può anche essere maggiore di tale valore, nel qual caso vi saranno fori passanti che, se non espongono regioni utili della piastrina o del piatto di base 110, sono inutilizzati). Analogamente, il numero complessivo di fori passanti nel nastro 120Ppuò essere anche maggiore di M (nel qual caso potranno esserci fori passanti che, se non sono intercettati dai fori passanti del nastro 120C, possono essere chiusi rimanendo così inutilizzati).
A questo punto, il lavorato fin qui ottenuto à ̈ sottoposto ad un processo di consolidamento degli strati di colla 340C,340P, ad esempio collocandolo in un apparato ad atmosfera controllata per un predeterminato periodo di tempo.
Passando a FIG.3C, un processo di galvanoplastica (electroplating) à ̈ effettuato per crescere, mediante elettrolisi, il materiale in cui à ̈ formato il piatto di base 110 (nell’esempio in questione, rame) nei fori passanti 125PDj, nei fori passanti 125CDjche intercettano questi ultimi, sulla superficie 345Cfreedel nastro 120C, nei fori passanti 125CSj,125CGche espongono le regioni dei terminali TS,TG, rispettivamente, ed eventualmente nei fori passanti inutilizzati (se presenti). Alla fine di tale processo, sono ottenuti gli elementi 135Si,135Dj,135CGe la superficie 345Cfreedel nastro 120Crisulta ricoperta da uno strato di rame 350.
Successivamente, una maschera in materiale fotosensibile (photo-resist), non mostrata in figura, à ̈ realizzata sullo strato 350 tramite una tecnica foto-litografica; porzioni dello strato 350 non protette dalla maschera sono attaccate (etched) - ad esempio, tramite un’operazione di attacco a secco. Il risultato di tale operazione à ̈ mostrato in FIG.2, con la definizione delle piazzole 130Si,130Dj,130G(e quindi dei contatti CSi,CDk,CG) – con gli eventuali fori passanti inutilizzati nel nastro 120C(non mostrati nella figura) che rimangono riempiti a filo della sua superficie libera.
A questo punto, dopo che i dispositivi elettronici 100 così ottenuti sono stati opportunamente finalizzati in accordo con esigenze specifiche (ad esempio, rivestendo i contatti CSi,CDk,CGmediante uno o più strati di copertura in materiali anti-ossidanti – passi non mostrati), essi vengono separati meccanicamente gli uni dagli altri in maniera nota (ad esempio, mediante tranciature meccaniche attraverso il piatto di base 110 ed i nastri 120C,120P– passi non mostrati).
Naturalmente, al fine di soddisfare esigenze contingenti e specifiche, un tecnico del ramo potrà apportare alla soluzione sopra descritta numerose modifiche e varianti logiche e/o fisiche. Più specificamente, sebbene tale soluzione sia stata descritta con un certo livello di dettaglio con riferimento ad una o più sue forme di realizzazione, à ̈ chiaro che varie omissioni, sostituzioni e cambiamenti nella forma e nei dettagli così come altre forme di realizzazione sono possibili. In particolare, diverse forme di realizzazione dell’invenzione possono essere messe in pratica anche senza gli specifici dettagli (come gli esempi numerici) esposti nella precedente descrizione per fornire una loro più completa comprensione; al contrario, caratteristiche ben note possono essere state omesse o semplificate al fine di non oscurare la descrizione con particolari non necessari. Inoltre, à ̈ espressamente inteso che specifici elementi e/o passi di metodo descritti in relazione ad ogni forma di realizzazione della soluzione esposta possono essere incorporati in qualsiasi altra forma di realizzazione come una normale scelta di disegno. In ogni caso, qualificatori ordinali o altro sono usati meramente come etichette per distinguere elementi con lo stesso nome ma non connotano per sé stessi alcuna priorità, precedenza o ordine. Inoltre, i termini includere, comprendere, avere, contenere e comportare (e qualsiasi loro forma) dovrebbero essere intesi con un significato aperto e non esauriente (ossia, non limitato agli elementi recitati), i termini basato su, dipendente da, in accordo con, secondo, funzione di (e qualsiasi loro forma) dovrebbero essere intesi con un rapporto non esclusivo (ossia, con eventuali ulteriori variabili coinvolte) ed il termine uno/una dovrebbe essere inteso come uno o più elementi (a meno di espressa indicazione contraria).
Ad esempio, una forma di realizzazione della presente invenzione propone un metodo per realizzare un insieme di (uno o più) dispositivi elettronici. Il metodo comprende i seguenti passi. Un supporto comprendente un piatto di base in materiale elettricamente conduttivo à ̈ fornito. Un insieme di piastrine in materiale semiconduttore à ̈ fissato su rispettive porzioni del piatto di base; ogni piastrina ha una prima superficie principale con almeno un primo terminale di conduzione ed una seconda superficie principale opposta alla prima superficie principale con almeno un secondo terminale di conduzione collegato elettricamente al piatto di base. Un nastro isolante in materiale elettricamente isolante comprendente una pluralità di fori passanti à ̈ fissato alla superficie principale di ciascuna piastrina; il nastro isolante sporge dalle piastrine sopra un’ulteriore porzione del piatto di base non coperta dalle piastrine. Almeno un primo contatto elettrico a ciascun primo terminale delle piastrine à ̈ formato attraverso un primo insieme dei fori passanti che espongono almeno in parte detto primo terminale, ed almeno un secondo contatto elettrico al piatto di base à ̈ formato attraverso un secondo insieme dei fori passanti che espongono almeno in parte l’ulteriore porzione del piatto di base.
Comunque, sebbene nella presente descrizione si sia fatto esplicito riferimento ad un dispositivo elettronico avente una singola piastrina con integrato un transistore di potenza di tipo MOS a struttura verticale, ciò non à ̈ da intendersi in maniera limitativa; a tale proposito, numero e tipo di piastrine possono essere qualsiasi, così come numero e tipo di componenti elettronici integrati in ognuna di esse. In particolare, gli stessi principi possono essere estesi a qualsiasi applicazione che richieda di rendere accessibili i terminali della piastrina da un medesimo lato del dispositivo elettronico (senza fili di collegamento).
Il numero di fori passanti non à ̈ limitativo, e non coincide necessariamente con il numero di contatti elettrici. A tale proposito, à ̈ possibile prevedere che il nastro isolante comprenda un numero elevato di fori passanti, alcuni dei quali, non esponendo alcuna regione utile, possono essere ridondanti (e quindi inutilizzati, oppure utilizzati per implementare specifici accorgimenti tecnici).
Inoltre, il numero di contatti non à ̈ limitativo. Ciascun contatto può avere una o più piazzole, e ciascuna piazzola può essere associata a più elementi di connessione verticale (ovvero, fori passanti). In aggiunta, la dimensione e la distribuzione dei contatti può essere scelta sulla base di considerazioni elettriche e meccaniche. Ad esempio, il contatto di gate può comprendere, oltre alla piazzola, strisce conduttive (finger) distribuite sulla superficie superiore del dispositivo elettronico, così da evitare distribuzioni non uniformi dei segnali elettrici.
In accordo con una forma di realizzazione della presente invenzione, il passo di fornire un supporto comprende fornire il supporto con un ulteriore nastro isolante in materiale elettricamente isolante comprendente un insieme di ulteriori fori passanti fissato sull’ulteriore porzione del piatto di base; il nastro isolante sporgente dalle piastrine à ̈ fissato sull’ulteriore nastro isolante e detto almeno un secondo contatto elettrico à ̈ formato attraverso un ulteriore insieme degli ulteriori fori passanti che espongono l’ulteriore porzione del piatto di base.
Comunque, l’ulteriore nastro isolante può anche non essere presente, se non necessario. Ad esempio, à ̈ possibile prevedere un’implementazione in cui la piastrina, inserita completamente in un incavo del piatto di base, sia a filo di quest’ultimo; in tal caso, quindi, il nastro isolante può poggiare direttamente sulla superficie principale della piastrina e sull’ulteriore porzione del piatto di base.
In accordo con una forma di realizzazione della presente invenzione, il passo di fornire il supporto con un ulteriore nastro isolante comprende fissare l’ulteriore nastro isolante sull’ulteriore porzione del piatto di base.
Ad ogni modo, tale passo può anche essere omesso in una implementazione di base. Inoltre, in caso di dislivello tra l’ulteriore nastro isolante e la piastrina (ad esempio, nel caso in cui l’ulteriore nastro isolante abbia uno spessore minore della piastrina), il nastro isolante può anche non essere a contatto con l’ulteriore nastro isolante (oppure possono essere previsti strati intermedi per compensare il dislivello).
In accordo con una forma di realizzazione della presente invenzione, i fori passanti hanno una larghezza maggiore degli ulteriori fori passanti; ciascun foro passante del secondo insieme dei fori passanti à ̈ sostanzialmente coassiale con un corrispondente ulteriore foro passante dell’ulteriore insieme degli ulteriori fori passanti.
Tuttavia, nulla vieta che gli ulteriori fori passanti abbiano una larghezza maggiore o uguale a quella dei fori passanti. Inoltre, al fine di compensare differenze strutturali tra il nastro isolante e l’ulteriore nastro isolante (ad esempio, differenze nella distribuzione dei rispettivi fori passanti), l’allineamento dei fori passanti può anche non essere coassiale.
In accordo con una forma di realizzazione della presente invenzione, il nastro isolante comprende una superficie di fissaggio per il fissaggio alla prima superficie di ogni piastrina ed all’ulteriore nastro isolante, ed una superficie libera opposta alla superficie di fissaggio. Il passo di formare almeno un primo contatto elettrico ed almeno un secondo contatto elettrico comprende crescere il materiale elettricamente conduttivo del piatto di base nell’ulteriore insieme degli ulteriori fori passanti, nel secondo insieme dei fori passanti, sulla superficie libera del nastro isolante e nel primo insieme dei fori passanti, e definire il materiale elettricamente conduttivo cresciuto per ottenere detto almeno un primo contatto elettrico e detto almeno un secondo contatto elettrico.
Ad ogni modo, nulla vieta di realizzare i contatti elettrici in materiale differente da quello del piatto di base. In tal caso, quindi, à ̈ anche possibile effettuare operazioni di deposizione (ad esempio, deposizione chimica da fase vapore oppure deposizione fisica da fase vapore), anziché di crescita.
In accordo con una forma di realizzazione della presente invenzione, il passo di crescere il materiale elettricamente conduttivo comprende crescere il materiale elettricamente conduttivo in tutti i primi fori passanti.
Ad ogni modo, in presenza di fori passanti ridondanti à ̈ possibile escluderli durante il processo di crescita (o di deposizione) - ad esempio, utilizzando opportune maschere.
In accordo con una forma di realizzazione della presente invenzione, l’ulteriore nastro isolante comprende una ulteriore superficie di fissaggio per il fissaggio sull’ulteriore porzione del piatto di base, ed una ulteriore superficie libera opposta all’ulteriore superficie di fissaggio per il fissaggio alla superficie di fissaggio del nastro isolante. La superficie di fissaggio del nastro isolante e l’ulteriore superficie di fissaggio dell’ulteriore nastro isolante comprendono rispettivamente uno strato di colla ed un ulteriore strato di colla elettricamente conduttive ed attivabili termicamente: il passo di fissare il nastro isolante ed il passo di fissare l’ulteriore nastro isolante comprendono riscaldare lo strato di colla e l’ulteriore strato di colla.
Tale passo può essere effettuato dopo il posizionamento dell’ulteriore nastro isolante e/o dopo il posizionamento del nastro isolante. Inoltre, il riscaldamento dello strato di colla e dell’ulteriore strato di colla può essere sfruttato anche per riscaldare lo strato saldante; in questo modo, il fissaggio della piastrina può essere eseguito contestualmente al fissaggio del nastro isolante e/o dell’ulteriore nastro isolante. Inoltre, tale passo può anche essere omesso in una implementazione di base. A tale proposito, gli strati di colla possono non essere presenti, oppure possono essere sostituiti da qualunque altro tipo di adesivo adatto allo scopo. In ogni caso, lo strato di colla e l’ulteriore strato di colla possono anche non essere forniti insieme al nastro isolante ed all’ulteriore nastro isolante, rispettivamente.
In accordo con una forma di realizzazione della presente invenzione, il passo di fissare il nastro isolante ed il passo di fissare l’ulteriore nastro isolante comprendono eseguire un processo di laminazione a caldo.
Ad ogni modo, il processo di laminazione può anche essere omesso in una implementazione di base. In aggiunta, il processo di laminazione, se effettuato, può essere eseguito in una o più fasi. Ad esempio, à ̈ possibile eseguire un primo processo di laminazione dopo, o durante, il fissaggio dell’ulteriore nastro isolante (se presente) ed un secondo processo di laminazione dopo, o durante, il fissaggio del nastro isolante.
In accordo con una forma di realizzazione della presente invenzione, il metodo ulteriormente comprende il passo di tagliare il piatto di base ed il nastro isolante per ottenere un pluralità di detti dispositivi elettronici ciascuno comprendente almeno una di dette piastrine con i rispettivi primi contatti e secondi contatti.
Ad ogni modo, sulla base di specifiche esigenze progettuali, tale passo può essere effettuato a qualsiasi avanzamento del processo di produzione. In tal caso, quindi, i passi del metodo precedentemente descritti con riferimento ad una pluralità di dispositivi elettronici possono essere effettuati singolarmente su ciascun lavorato tagliato per ottenere il dispositivo elettronico corrispondente. Ad ogni modo, lo stesso metodo può essere anche utilizzato per realizzare un singolo dispositivo elettronico sull’intero piatto di base.
In generale, la soluzione in accordo con una forma di realizzazione dell’invenzione si presta ad essere implementata con un metodo equivalente (usando passi simili, rimovendo alcuni passi non essenziali, o aggiungendo ulteriori passi opzionali); inoltre, i passi possono essere eseguiti in ordine diverso, in parallelo o sovrapposti (almeno in parte).
Una forma di realizzazione della presente invenzione propone un dispositivo elettronico comprendente un supporto comprendente un piatto di base in materiale elettricamente conduttivo, ed un insieme di (una o più) piastrine in materiale semiconduttore fissate su una rispettiva porzione del piatto di base; ciascuna piastrina ha una prima superficie principale con almeno un primo terminale di conduzione ed una seconda superficie principale opposta alla prima superficie principale con almeno un secondo terminale di conduzione collegato elettricamente al piatto di base. Il dispositivo elettronico inoltre comprende un nastro isolante in materiale elettricamente isolante comprendente una pluralità di fori passanti fissato alla superficie principale di ciascuna piastrina, con il nastro isolante che sporge dalle piastrine sopra un’ulteriore porzione del piatto di base non coperta dalle piastrine. Il dispositivo elettronico comprende almeno un primo contatto elettrico a ciascun primo terminale delle piastrine attraverso un primo insieme dei fori passanti che espongono almeno in parte detto primo terminale, ed almeno un secondo contatto elettrico al piatto di base attraverso un secondo insieme dei fori passanti che espongono almeno in parte l’ulteriore porzione del piatto di base.
Ad ogni modo, considerazioni analoghe si applicano se il dispositivo elettronico ha una diversa struttura o include componenti equivalenti. In ogni caso, qualsiasi suo componente può essere separato in più elementi, o due o più componenti possono essere combinati in un singolo elemento; inoltre, ogni componente può essere replicato per supportare l’esecuzione delle corrispondenti operazioni in parallelo. Si fa anche notare che (a meno di indicazione contraria) qualsiasi interazione tra diversi componenti generalmente non necessita di essere continua, e può essere sia diretta sia indiretta tramite uno o più intermediari.
Una forma di realizzazione della presente invenzione propone un sistema (ad esempio, una telefono cellulare, un computer, e simili) comprendente uno o più di tali dispostivi elettronici.
Comunque, il dispositivo elettronico può essere utilizzato in qualsiasi altra applicazione, e può ovviamente essere realizzato e messo in commercio come prodotto a sé stante.

Claims (10)

  1. RIVENDICAZIONI 1. Un metodo per realizzare un insieme di dispositivi elettronici (100), il metodo comprendendo i passi di: fornire un supporto (110,110C,110P,120P) comprendente un piatto di base (110,110C,110P) in materiale elettricamente conduttivo, fissare un insieme di piastrine (105) in materiale semiconduttore su rispettive porzioni (110C) del piatto di base, ogni piastrina avendo una prima superficie principale (110U) con almeno un primo terminale di conduzione (TS,TG) ed una seconda superficie principale (110L) opposta alla prima superficie principale con almeno un secondo terminale di conduzione (TD) collegato elettricamente al piatto di base, fissare un nastro isolante (120C) in materiale elettricamente isolante comprendente una pluralità di fori passanti (125CSi,125CDj,125CG) alla superficie principale di ciascuna piastrina, il nastro isolante sporgendo dalle piastrine sopra un’ulteriore porzione (110P) del piatto di base non coperta dalle piastrine, e formare almeno un primo contatto elettrico (CSi,CG) a ciascun primo terminale delle piastrine attraverso un primo insieme dei fori passanti che espongono almeno in parte detto primo terminale, ed almeno un secondo contatto elettrico (CDj) al piatto di base attraverso un secondo insieme dei fori passanti che espongono almeno in parte l’ulteriore porzione del piatto di base.
  2. 2. Il metodo secondo la Rivendicazione 1, in cui il passo di fornire un supporto (110,110C,110P,120P) comprende: fornire il supporto con un ulteriore nastro isolante (120P) in materiale elettricamente isolante comprendente un insieme di ulteriori fori passanti (125PDj) fissato sull’ulteriore porzione del piatto di base, il nastro isolante (120C) sporgente dalle piastrine essendo fissato sull’ulteriore nastro isolante e detto almeno un secondo contatto elettrico essendo formato attraverso un ulteriore insieme degli ulteriori fori passanti che espongono l’ulteriore porzione del piatto di base.
  3. 3. Il metodo secondo la Rivendicazione 2, in cui il passo di fornire il supporto con un ulteriore nastro isolante comprende: fissare l’ulteriore nastro isolante sull’ulteriore porzione del piatto di base.
  4. 4. Il metodo secondo la Rivendicazione 2 o 3, in cui i fori passanti hanno una larghezza maggiore degli ulteriori fori passanti, ciascun foro passante del secondo insieme dei fori passanti essendo sostanzialmente coassiale con un corrispondente ulteriore foro passante dell’ulteriore insieme degli ulteriori fori passanti.
  5. 5. Il metodo secondo la Rivendicazione 4, in cui il nastro isolante comprende una superficie di fissaggio (345Cfix) per il fissaggio alla prima superficie di ogni piastrina ed all’ulteriore nastro isolante, ed una superficie libera (345Cfree) opposta alla superficie di fissaggio, ed in cui il passo di formare almeno un primo contatto elettrico ed almeno un secondo contatto elettrico comprende: crescere il materiale elettricamente conduttivo del piatto di base nell’ulteriore insieme degli ulteriori fori passanti, nel secondo insieme dei fori passanti, sulla superficie libera del nastro isolante e nel primo insieme dei fori passanti, e definire il materiale elettricamente conduttivo cresciuto per ottenere detto almeno un primo contatto elettrico e detto almeno un secondo contatto elettrico.
  6. 6. Il metodo secondo la Rivendicazione 5, in cui il passo di crescere il materiale elettricamente conduttivo comprende: crescere il materiale elettricamente conduttivo in tutti i primi fori passanti.
  7. 7. Il metodo secondo la Rivendicazione 5 o 6 quando dipendente direttamente o indirettamente dalla rivendicazione 3, in cui l’ulteriore nastro isolante comprende una ulteriore superficie di fissaggio (345Pfix) per il fissaggio sull’ulteriore porzione del piatto di base, ed una ulteriore superficie libera (345Cfree) opposta all’ulteriore superficie di fissaggio per il fissaggio alla superficie di fissaggio del nastro isolante, ed in cui la superficie di fissaggio del nastro isolante e l’ulteriore superficie di fissaggio dell’ulteriore nastro isolante comprendono rispettivamente uno strato di colla (340C) ed un ulteriore strato di colla (340P) elettricamente conduttive ed attivabili termicamente, il passo di fissare il nastro isolante ed il passo di fissare l’ulteriore nastro isolante comprendendo: riscaldare lo strato di colla e l’ulteriore strato di colla.
  8. 8. Il metodo secondo la Rivendicazione 7, in cui il passo di fissare il nastro isolante ed il passo di fissare l’ulteriore nastro isolante comprendono: eseguire un processo di laminazione a caldo.
  9. 9. Il metodo secondo una qualsiasi delle precedenti Rivendicazioni, ulteriormente comprendente il passo di: tagliare il piatto di base ed il nastro isolante per ottenere un pluralità di detti dispositivi elettronici ciascuno comprendente almeno una di dette piastrine con i rispettivi primi contatti e secondi contatti.
  10. 10. Un dispositivo elettronico (100) comprendente: un supporto (110,110C,110P,120P) comprendente un piatto di base (110,110C,110P) in materiale elettricamente conduttivo, un insieme di piastrine (105) in materiale semiconduttore fissate su una rispettiva porzione (110C) del piatto di base, ciascuna piastrina avendo una prima superficie principale (110U) con almeno un primo terminale di conduzione (TS,TG) ed una seconda superficie principale (110L) opposta alla prima superficie principale con almeno un secondo terminale di conduzione (TD) collegato elettricamente al piatto di base, un nastro isolante (120C) in materiale elettricamente isolante comprendente una pluralità di fori passanti (125CSi,125CDj,125CG) fissato alla superficie principale di ciascuna piastrina, il nastro isolante sporgendo dalle piastrine sopra un’ulteriore porzione (110P) del piatto di base non coperta dalle piastrine, e almeno un primo contatto elettrico (CSi,CG) a ciascun primo terminale delle piastrine attraverso un primo insieme dei fori passanti che espongono almeno in parte detto primo terminale, ed almeno un secondo contatto elettrico (CDj) al piatto di base attraverso un secondo insieme dei fori passanti che espongono almeno in parte l’ulteriore porzione del piatto di base.
IT001134A 2012-06-27 2012-06-27 Dispositivo elettronico flip chip e relativo metodo di produzione ITMI20121134A1 (it)

Priority Applications (4)

Application Number Priority Date Filing Date Title
IT001134A ITMI20121134A1 (it) 2012-06-27 2012-06-27 Dispositivo elettronico flip chip e relativo metodo di produzione
CN201310204463.5A CN103515309B (zh) 2012-06-27 2013-05-24 倒装芯片电子器件及其生产方法
CN2013202964816U CN203260574U (zh) 2012-06-27 2013-05-24 一种电子器件
US13/921,894 US9362142B2 (en) 2012-06-27 2013-06-19 Flip-chip electronic device and production method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT001134A ITMI20121134A1 (it) 2012-06-27 2012-06-27 Dispositivo elettronico flip chip e relativo metodo di produzione

Publications (1)

Publication Number Publication Date
ITMI20121134A1 true ITMI20121134A1 (it) 2013-12-28

Family

ID=46832913

Family Applications (1)

Application Number Title Priority Date Filing Date
IT001134A ITMI20121134A1 (it) 2012-06-27 2012-06-27 Dispositivo elettronico flip chip e relativo metodo di produzione

Country Status (3)

Country Link
US (1) US9362142B2 (it)
CN (2) CN103515309B (it)
IT (1) ITMI20121134A1 (it)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITMI20121134A1 (it) * 2012-06-27 2013-12-28 St Microelectronics Srl Dispositivo elettronico flip chip e relativo metodo di produzione
FR3013504B1 (fr) * 2013-11-18 2022-06-10 Interplex Microtech Procede de fabrication d'un support d'une puce electronique, support de puce et ensemble de tels supports
US9802813B2 (en) * 2014-12-24 2017-10-31 Stmicroelectronics (Malta) Ltd Wafer level package for a MEMS sensor device and corresponding manufacturing process
CN109923794B (zh) * 2016-11-02 2020-12-04 Oppo广东移动通信有限公司 用于上行调度的方法、设备和计算机可读介质
CN114975302A (zh) * 2016-12-27 2022-08-30 新唐科技日本株式会社 半导体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1478023A1 (en) * 2002-02-19 2004-11-17 Matsushita Electric Industrial Co., Ltd. Module part
US20100025829A1 (en) * 2008-07-31 2010-02-04 Infineon Technologies Ag Semiconductor device
US20110198743A1 (en) * 2010-02-16 2011-08-18 Ivan Nikitin Method of Manufacturing a Semiconductor Device with a Carrier Having a Cavity and Semiconductor Device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITMI20121134A1 (it) * 2012-06-27 2013-12-28 St Microelectronics Srl Dispositivo elettronico flip chip e relativo metodo di produzione

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1478023A1 (en) * 2002-02-19 2004-11-17 Matsushita Electric Industrial Co., Ltd. Module part
US20100025829A1 (en) * 2008-07-31 2010-02-04 Infineon Technologies Ag Semiconductor device
US20110198743A1 (en) * 2010-02-16 2011-08-18 Ivan Nikitin Method of Manufacturing a Semiconductor Device with a Carrier Having a Cavity and Semiconductor Device

Also Published As

Publication number Publication date
CN103515309B (zh) 2018-06-19
CN203260574U (zh) 2013-10-30
CN103515309A (zh) 2014-01-15
US20140001647A1 (en) 2014-01-02
US9362142B2 (en) 2016-06-07

Similar Documents

Publication Publication Date Title
ITMI20121134A1 (it) Dispositivo elettronico flip chip e relativo metodo di produzione
CN108573930B (zh) 薄膜倒装封装及薄膜倒装封装的制造方法
EP3293761B1 (en) Semiconductor device and fabrication method thereof
US8553417B2 (en) Heat-radiating substrate and method of manufacturing the same
TWI584420B (zh) 封裝載板及其製作方法
US10643940B2 (en) Electronic device with die being sunk in substrate
CN105744721B (zh) 电路基板
US9236364B2 (en) Package carrier and manufacturing method thereof
US20150055309A1 (en) Electronic component embedded substrate and method of manufacturing electronic component embedded substrate
CN105592639B (zh) 电路板及其制作方法
KR100919539B1 (ko) 방열기판 및 그 제조방법
CN102881605B (zh) 用于制造半导体封装的方法
KR102107034B1 (ko) 인쇄회로기판, 이를 포함하는 반도체 패키지 및 인쇄회로기판 제조 방법
TWI605741B (zh) 線路板及其製作方法
JP5037071B2 (ja) 樹脂封止型半導体装置の製造方法
US8845909B2 (en) Process of fabricating heat dissipation substrate
US20150342054A1 (en) Embedded coreless substrate and method for manufacturing the same
CN107403784B (zh) 线路板制作方法及结构
US8373265B2 (en) Package substrate having a through hole and method of fabricating the same
TW200705630A (en) Electrical connection structure of semiconductor chip in carrier board and method for fabricating the same
KR102436220B1 (ko) 패키지 기판 및 그 제조방법
CN110120353B (zh) 垂直式晶片与水平式晶片的嵌入型封装结构及其制造方法
CN103579010B (zh) 一种侧壁金属化封装产品的制作方法
US7074654B1 (en) Tape supported memory card leadframe structure
TW201545248A (zh) 印刷電路板，具有其之半導體封裝及製造其之方法