IT8922362A1 - Circuito amplificatore di potenza cmos con struttura completamente differenziale. - Google Patents

Circuito amplificatore di potenza cmos con struttura completamente differenziale. Download PDF

Info

Publication number
IT8922362A1
IT8922362A1 IT1989A22362A IT2236289A IT8922362A1 IT 8922362 A1 IT8922362 A1 IT 8922362A1 IT 1989A22362 A IT1989A22362 A IT 1989A22362A IT 2236289 A IT2236289 A IT 2236289A IT 8922362 A1 IT8922362 A1 IT 8922362A1
Authority
IT
Italy
Prior art keywords
amplifier circuit
transistors
circuit according
amplifier
common mode
Prior art date
Application number
IT1989A22362A
Other languages
English (en)
Other versions
IT1236787B (it
IT8922362A0 (it
Inventor
Franco Maloberti
Alessandro Finocchiaro
Luigi Sforzini
Giuseppe Gazzoli
Original Assignee
Italtel Soc It S P A
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Italtel Soc It S P A filed Critical Italtel Soc It S P A
Priority to IT02236289A priority Critical patent/IT1236787B/it
Publication of IT8922362A0 publication Critical patent/IT8922362A0/it
Priority to DE69009773T priority patent/DE69009773T2/de
Priority to PCT/EP1990/001839 priority patent/WO1991007814A1/en
Priority to EP90917000A priority patent/EP0500694B1/en
Priority to US07/849,363 priority patent/US5281924A/en
Publication of IT8922362A1 publication Critical patent/IT8922362A1/it
Application granted granted Critical
Publication of IT1236787B publication Critical patent/IT1236787B/it

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/4565—Controlling the common source circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45264—Complementary cross coupled types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45273—Mirror types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/45659—Controlling the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45428—Indexing scheme relating to differential amplifiers the CMCL comprising a comparator circuit using a four inputs dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45711—Indexing scheme relating to differential amplifiers the LC comprising two anti-phase controlled SEPP circuits as output stages, e.g. fully differential

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

DESCRIZIONE
La presente invenzione riguarda un circuito amplificatore di potenza, di tipo completamente differenziale, in particolare implementato in forma integrata in tecnologia CMOS, che e? in grado di funzionare con una singola tensione di alimentazione, ad esempio 5 volt. Inoltre, tipicamente, il chip su cui viene integrato il circuito contiene anche una parte digitale.
Il circuito amplificatore secondo l'invenzione e' in grado di pilotare un carico di bassa impedenza, dell'ordine di alcune centinaia di Ohm, con una bassa distorsione armonica e con una estesa dinamica di uscita, ad esempio di 4 Vpp (Volt picco a picco) nel caso di alimentazione a 5 Volt.
Il circuito amplificatore dell'invenzione trova applicazione nei casi in cui e' necessario pilotare carichi di bassa impedenza con ampia dinamica in rapporto alla tensione di alimentazione, bassa distorsione ed elevata reiezione ai disturbi di modo comune, nonch?' un limitato consumo di energia.
Una applicazione preferita del circuito e' quella per il pilotaggio di un mixer, per modulare una portante RF in un sistema di telecomunicazioni.
Dal brevetto US-A-4 794 349 e' noto un circuito amplificatore di potenza a struttura differenziale che prevede tre stadi in cascata, rispettivamente uno stadio di ingresso, uno stadio di guadagno ed uno stadio di uscita. Questo circuito noto presenta alcuni inconvenienti e limitazioni che non lo rendono idoneo ai compiti sopra indicati.
Piu' precisamente, la topologia dello stadio di guadagno non e' perfettamente simmetrica e pu? dar luogo a distorsioni in uscita in caso di disadattamento (mismatch) tra i guadagni dei due stadi differenziali in ingresso. Inoltre, la complessit?' circuitale di questo stadio limita considerevolmente la larghezza di banda del circuito.
La configurazione dello stadio di uscita del brevetto statunitense richiede poi un circuito di controllo per la limitazione delle variazioni della corrente di riposo nei transistori nei due rami estremi, associate a possibili imprecisioni tecnologiche insite nel processo di integrazione.
Infine, il circuito del brevetto USA presenta un elevato consumo di potenza anche negli intervalli di inattivit?? che lo rende poco idoneo all?impiego con alimentazione autonoma.
Scopo della presente invenzione e' quello di realizzare un circuito amplificatore d? potenza completamente differenziale che consenta di superare le limitazioni e gli inconvenienti della tecnica anteriore, ed in particolare un circuito amplificatore di potenza avente un elevato prodotto bandaguadagno, una bassa distorsione armonica ed una elevata dinamica di segnale, nonch?' una buona reiezione dei segnali di modo comune derivati dall'alimentazione PSRR (Power Supply Rejection Ratio), nonch?' un basso consumo di energia.
La struttura presenta una elevata immunit?' ai disturbi cosi' che il circuito pu?' essere integrato su un chip contenente anche una parte digitale. La topologia circuitale e* completamente simmetrica rispetto ai due cammini differenziali e consente di ottenere un layout simmetrico da un punto di vista geometrico. ;Ci?' risulta molto importante in quanto permette di ottenere una elevata reiezione ai disturbi provenienti dal substrato e dalle linee di alimentazione, provocati prevalentemente dalle commutazioni della parte digitale. Tali disturbi si accoppiano in maniera identica sui due cammini differenziali e si traducono solo in disturbi di modo comune lasciando inalterato il segnale differenziale. ;Questi scopi vengono conseguiti mediante l'invenzione che consiste in un circuito amplificatore di potenza CMOS con struttura completamente differenziale, caratterizzato dal fatto di comprendere in combinazione: ;- uno stadio di ingresso di tipo folded-cascode avente due terminali di ingresso; ;- uno stadio di uscita in classe ?? i cui ingressi sono rispettivamente collegati alle uscite del detto stadio di ingresso; ;- un primo circuito di retroazione di modo comune associato al detto stadio di ingresso; ;- un secondo circuito di retroazione di modo comune associato al detto stadio di uscita; e ;- un circuito di riduzione della potenza assorbita in grado di inibire le uscite dell?amplificatore e di determinare successivamente lo spegnimento del circuito amplificatore durante i periodi di inattivit?' dell'amplificatore. ;Ulteriori caratteristiche e vantaggi dell?invenzione risulteranno evidenti dalla descrizione che segue, relativa ad una forma realizzativa preferita ma non limitativa dell?invenzione, che viene illustrata con riferimento ai disegni allegati in cui: ;la Fig. 1 mostra l?amplificatore di potenza secondo l'invenzione evidenziandone la struttura interamente differenziale; ;la Fig. 2 mostra uno schema a blocchi piu' dettagliato del circuito amplificatore secondo l'invenzione; ;la Fig. 3 illustra schematicamente lo stadio di ingresso del circuito amplificatore; ;la Fig. 4 illustra schematicamente lo stadio di uscita del circuito amplificatore; ;la Fig. 5 mostra il circuito di reazione di modo comune dello stadio di ingresso; e ;la Fig. 6 mostra i diagrammi temporali delle due fasi di controllo del circuito (PWD) di riduzione della potenza assorbita. ;Come visibile in Fig. 1, l'amplificatore A secondo l'invenzione ha struttura completamente differenziale, cio?' prevede sia l'ingresso che l'uscita di tipo differenziale. ;Piu' precisamente, e come meglio illustrato nella Fig. 2, esso comprende uno stadio di ingresso di tipo differenziale indicato con Al avente due ingressi (IN+ ed IN-) che ricevono due segnali in controfase, ed uno stadio di uscita indicato con A2, anch'esso di tipo differenziale, sulle cui uscite OUT+ ed OUT- e' disponibile il segnale amplificato. In particolare, l'amplificatore A2,? in classe AB, e' in grado di erogare correnti di uscita atte a pilotare un carico di bassa impedenza con modesta distorsione del segnale. ;Il circuito amplificatore comprende inoltre due circuiti di reazione di modo comune (common mode feedback) CMF1 e CMF2, per stabilizzare la tensione di modo comune, ed un circuito PWD per la riduzione del consumo, il cui controllo e' indicato schematicamente dal segnale PWDCON. ;Lo stadio di ingresso e' illustrato piu' dettagliatamente nella Fig. 3. Lo stadio di ingresso e' uno stadio bilanciato in configurazione folded-cascode comprendente due transistori MOS Q1 e Q2 collegati con il source in comune (nodo Jl), ed i cui gate sono i due ingressi differenziali, mentre il segnale di uscita e' disponibile in forma differenziale sui drain di tali transistori. Sul nodo J1 viene iniettata una corrente costante dal generatore di corrente G2, mentre i generatori di corrente G4 e G5 costituiscono un carico ad alta impedenza per il segnale. ;La coppia differenziale costituita da Q1 e Q2 e' seguita da due transistori Q7 e Q6 i cui gate sono vincolati ad una tensione di riferimento VR1 . Il segnale differenziale applicato in ingresso sui terminali IN+ e IN- si presenta amplificato sui drain dei transistori Q6 e Q7 e viene quindi bufferato e traslato da Q25 e Q26 ad una tensione (Vo+, Vo-) idonea al pilotaggio del successivo stadio di uscita. ;La tensione presente sui drain dei transistori Q6 e Q7 viene riprodotta sui drain dei transistori Q36 e Q39 (VC2, VCl), e quindi utilizzata dal circuito di reazione di modo comune CMFl per ottimizzare la dinamica dello stadio di ingresso. In questo modo, il circuito di reazione CMFl pu?* leggere la variazione istantanea della tensione di uscita del primo stadio senza alterare il carico visto dai drain di Q6 e Q7. La correzione avviene iniettando sul nodo J1 comune ai source di Q1 e Q2, una corrente Icmfi proporzionale al valore di tensione di modo comune rivelata. Tale corrente, che si somma algebricamente alla componente stazionaria 210 prodotta dal generatore di corrente G2, e' in grado di riportare la tensione sui drain di Q6 e Q7 a meta' della tensione di alimentazione .
Nella Fig. 3 sono inoltre indicati alcuni generatori di corrente da Gl a G7 che generano le rispettive correnti Io o 2Io indicate in figura. Le due coppie di transistori Q34-Q35 e Q37-Q38 rispecchiano rispettivamente le correnti di drain di Q25 e Q26. In questo modo, se si trascura la componente di corrente assorbita dal circuito CMFl in presenza di segnale differenziale, il transistore Q39 conduce la stessa corrente di drain del transistore Q26, ed analogamente Q36 conduce la stessa corrente di drain di Q25. Ne consegue che le tensioni VCl e VC2 replicano fedelmente le tensioni presenti sui drain di Q7 e Q6 rispettivamente.
Inoltre, la presenza del circuito di riduzione della potenza assorbita PWD e' stata schematizzata con gli interruttori W1-W9 controllati da segnali FI ed F2 che verranno illustrati piu' dettagliatamente nel seguito. Per quanto riguarda il funzionamento dello stadio di ingresso nelle condizioni normali, cio?' non inattivo, si pu?' assumere che questi interruttori siano posizionati come mostrato in Fig. 3.
Infine, nella Fig. 3 sono state indicate le tensioni VREF, VSS e VDD che sono rispettivamente la tensione di riferimento a 2,5 V, la massa e la tensione di alimentazione a 5V.
Per completezza descrittiva, in Fig. 3 sono mostrati dei condensatori di compensazione CM1, CM2, CF1, CF2, CF3, CF4. Piu' precisamente, e con riferimento anche alla Fig. 4, CM1 e? collegato tra il gate di Q25 e l'uscita OUT- dell'amplificatore di potenza. CM2 e' collegato tra il gate di Q26 e l'uscita OUT+ dell?amplificatore di potenza. Questi due condensatori CM1 e CM2 realizzano una compensazione del tipo a polo dominante. CF1 e? collegato tra il gate di Q25 ed il nodo J2 comune ai gate di M6 ed M8. CF3 e? collegato tra il gate di Q26 e il nodo J3 comune ai gate di M5 ed M7. CF2 e CF4 sono collegati rispettivamente tra gate e source di Q25 e Q26. I condensatori CFl, CF2, CF3 e CF4 realizzano una compensazione del tipo feed-forward che consente di ottimizzare il margine di fase dell'amplificatore stesso.
La Fig. 4 illustra lo stadio di uscita A2, il cui nucleo centrale e' costituito da un amplificatore a transconduttanza realizzato mediante i transistori MI, M2, M3, M4, M5, M6, M7, M8. I segnali Vo+, Vo- provenienti dallo stadio di ingresso Al vengono applicati sui gate di Mi ed M2, e vengono riportati, traslati in tensione, rispettivamente sui gate di M6 ed M5 tramite le coppie di transistori M4-M7 ed M3-M8.
Le correnti generate dallo stadio a transconduttanza presenti sui rami individuati rispettivamente da MI e M5, e da M2 ed M6 vengono rispecchiate in rapporto di la 10, e quindi opportunamente ricombinate in modo da generare le due tensioni di uscita in controfase OUT+ e OUT-.
Gli specchi di corrente sono quattro, costituiti dalle coppie Mll ed M15, M12 ed M16, M9 ed M13, MIO ed M14. Nei drain dei transistori Mll, M12, M13 ed M14 viene rispecchiata una corrente pari a 10 volte quella che scorre, rispettivamente, nei drain di M15, M16, M9 ed MIO. Il circuito di reazione di modo comune CMF2 in questo caso legge direttamente le tensioni di uscita, ed in funzione del segnale di modo comune rivelato, inietta due correnti uguali Icmf2 in corrispondenza dei drain di M9 ed MIO. In questo modo, nei nodi di uscita OIIT+, OUT-, si ripristina una tensione il cui valor medio e' pari alla meta' della tensione di alimentazione.
Nella Fig. 4 sono inoltre indicati i generatori di corrente G8 e G9 che forzano una corrente costante I2, rispettivamente nelle coppie di transistori M7 ed M4, M8 ed M3.
Anche nello stadio di uscita illustrato in Fig. 4, l?effetto del circuito PWD e' schematizzato da una pluralit?' di interruttori W10-W17 comandati dai segnali FI ed F2 come mostrato in figura.
Come si e? detto, sia nello stadio di ingresso Al che in quello di uscita A2 del circuito amplificatore secondo l?invenzione, e? previsto un circuito di reazione di modo comune che permette di ottimizzare la dinamica dell?intero amplificatore .
Il circuito CMF1 di reazione di modo comune dello stadio di ingresso Al e' rappresentato piu' dettagliatamente nella Fig. 5.
La rivelazione del segnale di modo comune, cio?' dello scostamento del valor medio delle tensioni Vo+ e Vo- dalla tensione VREF (VREF essendo pari alla meta<1 >della tensione di alimentazione), si ottiene tramite un partitore resistivo costituito da due resistenze uguali RMl ed RM2 ai cui capi vengono applicate le tensioni di uscita Vo+ e Vo- dello stadio da stabilizzare. In parallelo alle resistenze RMl ed RM2 sono collegati due condensatori CI e C2, di valore uguale che servono per la stabilizzazione dell'anello di reazione di modo comune.
La tensione Vp presente nel punto centrale del partitore resistivo, proporzionale al segnale di modo comune, viene confrontata con la tensione di riferimento VREF tramite lo stadio bilanciato costituito da Q29 e Q30. In presenza di uno scostamento da VREF del punto centrale del partitore, i transistori Q29, Q30, Q31 e Q32 generano un segnale di corrente Icmf1 che, come gi?' indicato, si somma algebricamente alla corrente 21o iniettata nei transistori Q1 e Q2 dello stadio differenziale di ingresso, in modo da ripristinare una tensione di riposo pari a VREF sui drain dei transistori Q7 e Q6.
Il generatore di corrente G10 eroga una corrente I3 tale da polarizzare lo stadio formato da Q29, Q30, Q31 e Q32 in modo che la corrente Ioni1 sia sufficiente a riportare il valor medio della tensione Vo+ e Vo- alla tensione di riferimento VREF. W18 fa parte del circuito PWD con le considerazioni gi?' esposte al riguardo.
Questa rete "legge? le tensioni di modo comune (piu? precisamente il valore medio delle tensioni Vo+ e Vo-) e produce un segnale interno per l'attenuazione di questo tipo di disturbo, senza alterare il segnale differenziale. Il circuito CMF1 tende cosi' a riportare il valor medio delle due tensioni Vo+ e Vo- ad un valore di riferimento VREF applicato alla rete di correzione, valore scelto in modo da ottenere in uscita la massima dinamica del segnale.
Questo tipo di circuito permette di ottenere un elevato guadagno dell'anello di reazione di modo comune ed una banda paragonabile a quella dell'intero amplificatore. Ci?' consente di ottenere un piccolo errore di modo comune su tutta la banda interessata dal segnale.
Il circuito CMF2 di reazione di modo comune dello stadio di uscita e' ottenuto con una configurazione sostanzialmente analoga, raddoppiando il circuito di reazione dello stadio di ingresso, cio?' la parte di circuito compresa tra il nodo centrale del partitore e VREF, e non viene quindi ulteriormente descritto.
Come si e' gi?' accennato, nelle Figg. 3 e 4 il circuito di riduzione di assorbimento PWD e? rappresentato schematicamente mediante gli interruttori comandati W1-W18 che durante il normale funzionamento del circuito amplificatore si possono considerare come posizionati nei modi indicati nelle figure.
La funzione assolta dal circuito PWD si dimostra particolarmente utile quando il circuito dell?invenzione viene incorporato in apparecchiature portatili alimentate mediante batteria, ed in cui una parte del circuito rimane inattiva per una certo intervallo di tempo, come ad esempio in apparecchiature ricetrasmittenti half duplex in cui, nei periodi di ricezione, la parte di trasmissione rimane inattiva e viceversa. Un altro caso tipico e? quello dei sistemi di trasmissione dati funzionanti secondo la tecnica TDMA (Time Division Multiple Access) in cui l?attivazione, relativamente ad una singola apparecchiatura, avviene secondo finestre temporali o time slot.
In particolare, il circuito PWD secondo l'invenzione pu?' essere attivato e disattivato in tempi molto brevi dell'ordine di alcune centinaia di microsecondi. I transitori di accensione e spegnimento del circuito amplificatore devono risultare molto brevi, e sulle uscite differenziali non devono essere presenti segnali spuri dovuti a tali transitori.
Il circuito PWD prevede due segnali di controllo o fasi indicate con FI ed F2 sugli elettrodi di comando degli interruttori comandati W1-W18. L'andamento temporale delle due fasi e' mostrato nella Fig. 6.
Sul fronte di discesa della fase F2, i drain dei transistori Q6 e Q7 nella Fig. 3, ed i drain dei transistori Mll, M12, M13, M14 nella Fig. 4 vengono cortocircuitati alla tensione di riferimento VREF di 2,5 V tramite gli interruttori W14 e W15 comandati dalla fase F2. Le uscite dell'amplificatore risultano quindi inibite per tutto il tempo in cui F2 rimane a livello basso.
Il successivo fronte di discesa del segnale di controllo F1 provoca lo spegnimento della restante parte analogica dell?amplificatore dell?invenzione, e lo spegnimento di eventuali altri circuiti che fanno parte del chip.
L'accorgimento di inibire le uscite dell'amplificatore prima di spegnere il chip permette di isolare le uscite da tutti i disturbi transitori dovuti allo spegnimento e alla riaccensione dell'amplificatore stesso e di tutti i circuiti collegati a monte dell'amplificatore di potenza.
Lo spegnimento del circuito che costituisce lo stadio di ingresso Al avviene spegnendo i generatori di corrente G1-G7 mostrati nella Fig. 3, e azzerando la tensione di riferimento VR1 . Lo spegnimento del circuito che costituisce lo stadio di uscita A2 avviene spegnendo i generatori di corrente 68 e G9 e cortocircuitando i gate dei transistori Mll, M15, M16 ed M12 a VDD, e i gate di M13, M9, M10 ed M14 a VSS tramite gli interruttori W10, W13, W16 e W17 mostrati nella Fig. 4.
In queste condizioni, la dissipazione di potenza viene ridotta a valori di alcuni nW. Per quanto riguarda la riaccensione, il fronte di salita di FI, come e? mostrato in Fig. 6, provoca la riaccensione di tutto il chip. Essendo i drain di Q6, Q7,M11, M12, M13 ed M14 ancora cortocircuitati verso la tensione di riferimento VREF, il transitorio di accensione non pu?? propagarsi alle uscite dell?amplificatore. Solo successivamente, sul fronte di salita di F2, i drain di questi transistori vengono rilasciati ed il circuito a questo punto e? totalmente riattivato.
Inoltre, un ulteriore vantaggio conseguito dall'invenzione deriva dalla eliminazione del circuito di conversione da differenziale a single-end presente in dispositivi noti con uscita non differenziale, circuito che introduce ulteriori costanti di tempo che limitano la banda passante. Viene cosi' aumentata la larghezza di banda del segnale amplificato.

Claims (12)

  1. RIVENDICAZIONI 1. Circuito amplificatore di potenza CMOS con struttura completamente differenziale, caratterizzato dal fatto di comprendere in combinazione: - uno stadio di ingresso (Al) di tipo folded-cascode avente due terminali di ingresso (IN+, IN-); - uno stadio di uscita (A2) in classe AB i cui ingressi sono rispettivamente collegati alle uscite (Vo+ , Vo-) del detto stadio di ingresso; - un primo circuito di retroazione di modo comune (CMF1) associato al detto stadio di ingresso (A1); - un secondo circuito di retroazione di modo comune (CMF2) associato al detto stadio di uscita (A2); e - un circuito di riduzione della potenza assorbita (PWD) in grado di inibire le uscite dell'amplificatore e di determinare successivamente lo spegnimento del circuito amplificatore durante i periodi di inattivit?' dell'amplificatore (A).
  2. 2. Circuito amplificatore secondo la rivendicazione 1, caratterizzato dal fatto che il detto circuito di riduzione della potenza (PWD) comprende una pluralit?? di interruttori comandati (W1-W18) controllati dall'uno o dall'altro di due segnali di controllo (FI, F2) temporalmente sfasati per realizzare in due fasi sia lo spegnimento che la riaccensione del circuito.
  3. 3. Circuito amplificatore secondo la rivendicazione 1 o 2, caratterizzato dal fatto che il detto stadio di ingresso (A1) comprende una prima coppia di transistori (Q1, Q2) aventi gli elettrodi di source collegati in un nodo comune (J1), ed i cui elettrodi di gate costituiscono i due ingressi differenziali (IN+, IN-), il detto nodo comune (J1) essendo inoltre collegato ad un generatore di corrente costante (G2) e all?uscita del detto primo circuito di retroazione di modo comune (CMF1) che inietta in tale nodo una corrente di correzione (Icmf1).
  4. 4. Circuito amplificatore secondo la rivendicazione 3, caratterizzato dal fatto che gli elettrodi di drain dei transistori della detta prima coppia (Q1, 02) sono collegati, rispettivamente, agli elettrodi di source di una seconda coppia di transistori (Q7, Q6) i cui elettrodi di gate sono vincolati ad una prima tensione di riferimento (VR1).
  5. 5. Circuito amplificatore secondo la rivendicazione 4, caratterizzato dal fatto che il detto stadio di ingresso (Al) comprende una terza coppia di transistori (Q25, Q26) i cui elettrodi di gate sono collegati, rispettivamente, agli elettrodi di drain dei transistori (Q7, Q6) della detta seconda coppia, ed i cui elettrodi di source sono collegati, rispettivamente, agli ingressi (Vo+, Vo-) dello stadio di uscita (A2).
  6. 6. Circuito amplificatore secondo la rivendicazione 5, caratterizzato dal fatto che detto stadio di ingresso (Al) comprende ulteriormente una quarta coppia di transistori (Q36, Q39) collegati ai transistori (Q25, Q26) della detta terza coppia, ed i cui elettrodi di gate sono collegati agli ingressi del primo circuito di retroazione di modo comune (CMF1 ). 7. circuito amplificatore secondo le rivendicazioni da 1 a 6, caratterizzato dal fatto che il detto stadio di uscita (A2) comprende un amplificatore a transconduttanza realizzato mediante otto transistori (Mi, M2, M3, M4, M5, M6, M
  7. 7, M8), e comprende inoltre quattro specchi di corrente, ciascuno formato da una coppia di transistori (M11-M15; M12-M16; M9M13 ; M10-M14) .
  8. 8. Circuito amplificatore secondo la rivendicazione 1, caratterizzato dal fatto che le uscite del detto secondo circuito di retroazione di modo comune (CMF2) sono collegate rispettivamente agli elettrodi di drain di due transistori (M9, MIO) di due degli specchi di corrente per iniettare in tali elettrodi due correnti di correzione uguali (Icmf2).
  9. 9. Circuito amplificatore secondo la rivendicazioni da 1 a 8, caratterizzato dal fatto che il detto primo circuito di retroazione di modo comune (CMFl) comprende un partitore resistivo costituito da due resistenze (RM1, RM2) di valore uguale collegate in serie tra le tensioni di uscita (Vo+,Vo-) dello stadio di ingresso (Al) da stabilizzare.
  10. 10. Circuito amplificatore secondo la rivendicazioni da 1 a 8, caratterizzato dal fatto che il detto secondo circuito di retroazione di modo comune (CMF2) comprende un partitore resistivo costituito da due resistenze di valore uguale collegate in serie tra le tensioni di uscita (0UT+, 0UT-) dello stadio di uscita (A2) da stabilizzare.
  11. 11. Circuito amplificatore secondo la rivendicazione 9 o 10, caratterizzato dal fatto di prevedere un condensatore (Cl, C2) in parallelo a ciascuna delle dette resistenze (SMI, RM2) che costituiscono il partitore, i detti condensatori avendo la stessa capacita'.
  12. 12. Circuito amplificatore secondo la rivendicazione 9, caratterizzato dal fatto che il detto primo circuito di retroazione di modo comune (CMFl) comprende uno stadio bilanciato (Q29, Q30) i cui ingressi sono collegati rispettivamente al nodo centrale del detto partitore (RM1, RM2) e ad una tensione di riferimento (VREF), atto a generare una corrente di correzione (Icmf1) proporzionale alla differenza tra le due tensioni in ingresso (Vp, VREF).
IT02236289A 1989-11-13 1989-11-13 Circuito amplificatore di potenza cmos con struttura completamente differenziale. IT1236787B (it)

Priority Applications (5)

Application Number Priority Date Filing Date Title
IT02236289A IT1236787B (it) 1989-11-13 1989-11-13 Circuito amplificatore di potenza cmos con struttura completamente differenziale.
DE69009773T DE69009773T2 (de) 1989-11-13 1990-11-01 Voll differentieller cmos-leistungsverstärker.
PCT/EP1990/001839 WO1991007814A1 (en) 1989-11-13 1990-11-01 Fully differential cmos power amplifier
EP90917000A EP0500694B1 (en) 1989-11-13 1990-11-01 Fully differential cmos power amplifier
US07/849,363 US5281924A (en) 1989-11-13 1990-11-01 Fully differential CMOS power amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT02236289A IT1236787B (it) 1989-11-13 1989-11-13 Circuito amplificatore di potenza cmos con struttura completamente differenziale.

Publications (3)

Publication Number Publication Date
IT8922362A0 IT8922362A0 (it) 1989-11-13
IT8922362A1 true IT8922362A1 (it) 1991-05-13
IT1236787B IT1236787B (it) 1993-04-02

Family

ID=11195228

Family Applications (1)

Application Number Title Priority Date Filing Date
IT02236289A IT1236787B (it) 1989-11-13 1989-11-13 Circuito amplificatore di potenza cmos con struttura completamente differenziale.

Country Status (5)

Country Link
US (1) US5281924A (it)
EP (1) EP0500694B1 (it)
DE (1) DE69009773T2 (it)
IT (1) IT1236787B (it)
WO (1) WO1991007814A1 (it)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5187448A (en) * 1992-02-03 1993-02-16 Motorola, Inc. Differential amplifier with common-mode stability enhancement
US5381112A (en) * 1993-09-22 1995-01-10 Motorola, Inc. Fully differential line driver circuit having common-mode feedback
US5825244A (en) * 1995-01-20 1998-10-20 Crystal Semiconductor Low power class AB integrated circuit amplifier having improved linearity when driving high impedance loads
US5497122A (en) * 1995-01-20 1996-03-05 Crystal Semiconductor Low power class-AB integrated circuit amplifier
GB2301247A (en) * 1995-05-22 1996-11-27 Univ Bristol A cartesian loop transmitter amplifier
US5748040A (en) * 1995-07-17 1998-05-05 Crystal Semiconductor Corporation Fully differential high gain cascode amplifier
US5896053A (en) * 1995-07-28 1999-04-20 Harris Corporation Single ended to differential converter and 50% duty cycle signal generator and method
US5973956A (en) * 1995-07-31 1999-10-26 Information Storage Devices, Inc. Non-volatile electrically alterable semiconductor memory for analog and digital storage
SG68589A1 (en) * 1995-09-27 1999-11-16 At & T Corp Differential amplifier circuit for use in a read channel for a magnetic recording system
US5768700A (en) * 1996-03-14 1998-06-16 Advanced Micro Devices, Inc. High conversion gain CMOS mixer
EP0840442B1 (en) * 1996-10-30 2003-01-29 SGS-THOMSON MICROELECTRONICS S.r.l. A two-stage fully differential operational amplifier with efficient common-mode feed back circuit
US5939904A (en) * 1998-02-19 1999-08-17 Lucent Technologies, Inc. Method and apparatus for controlling the common-mode output voltage of a differential buffer
US6754478B1 (en) * 1998-07-24 2004-06-22 Gct Semiconductor, Inc. CMOS low noise amplifier
GB2344902B (en) 1998-12-18 2003-04-23 Ericsson Telefon Ab L M Level shift circuit
EP1052832A1 (en) * 1999-05-14 2000-11-15 STMicroelectronics S.r.l. Receiving section of a telephone
EP1052831B1 (en) * 1999-05-14 2004-09-22 STMicroelectronics S.r.l. A receiving section of a telephone with suppression of interference upon switching on/off
US7082293B1 (en) 1999-10-21 2006-07-25 Broadcom Corporation Adaptive radio transceiver with CMOS offset PLL
US7555263B1 (en) * 1999-10-21 2009-06-30 Broadcom Corporation Adaptive radio transceiver
US7558556B1 (en) 1999-10-21 2009-07-07 Broadcom Corporation Adaptive radio transceiver with subsampling mixers
US6987966B1 (en) * 1999-10-21 2006-01-17 Broadcom Corporation Adaptive radio transceiver with polyphase calibration
US8014724B2 (en) 1999-10-21 2011-09-06 Broadcom Corporation System and method for signal limiting
US7299006B1 (en) 1999-10-21 2007-11-20 Broadcom Corporation Adaptive radio transceiver
US7113744B1 (en) * 1999-10-21 2006-09-26 Broadcom Corporation Adaptive radio transceiver with a power amplifier
US6961546B1 (en) 1999-10-21 2005-11-01 Broadcom Corporation Adaptive radio transceiver with offset PLL with subsampling mixers
US6525607B1 (en) * 2000-09-27 2003-02-25 Intel Corporation High-voltage differential input receiver
JP3584893B2 (ja) * 2001-03-14 2004-11-04 ソニー株式会社 フィルタ回路
US7005919B2 (en) 2002-06-27 2006-02-28 Broadband Innovations, Inc. Even order distortion elimination in push-pull or differential amplifiers and circuits
KR100893052B1 (ko) 2002-12-27 2009-04-15 주식회사 팬택앤큐리텔 선택적 스마트 전력 증폭기 모듈
US6727757B1 (en) * 2003-01-02 2004-04-27 Texas Instruments Incoporated Biasing circuit for transconductors
JP2004297631A (ja) * 2003-03-28 2004-10-21 Nec Electronics Corp コモンモード電圧制御回路及びコモンモード電圧制御方法
US7088181B1 (en) * 2004-03-05 2006-08-08 Marvell International Ltd. Method and apparatus for common mode control
JP4826073B2 (ja) * 2004-08-05 2011-11-30 日本電気株式会社 差動増幅器、及びそれを用いた表示装置のデータドライバ
US7271651B2 (en) * 2005-06-17 2007-09-18 Agere Systems Inc. High performance differential amplifiers with thick oxide devices for high impedance nodes
US7253686B2 (en) * 2005-07-27 2007-08-07 Analog Devices, Inc. Differential amplifiers with enhanced gain and dynamic range
US7525381B2 (en) * 2007-03-09 2009-04-28 Analog Devices, Inc. Amplifier structures that enhance transient currents and signal swing
KR100833624B1 (ko) * 2007-03-26 2008-05-30 삼성전자주식회사 싱글 엔디드 2단 증폭기를 이용한 ａｂ급 전차동 증폭기 및증폭 방법
US7471148B2 (en) * 2007-05-21 2008-12-30 Sekio Epson Corporation Differential low noise amplifier (LNA) with common mode feedback and gain control
FR2920248A1 (fr) * 2007-08-23 2009-02-27 Samsung Electro Mech Circuit de transformateur symetrique-dissymetrique actif
US8416969B2 (en) 2007-11-15 2013-04-09 Freescale Semiconductor, Inc. Amplifier circuit
US7956688B2 (en) * 2009-10-07 2011-06-07 International Business Machines Corporation Common mode cancellation in differential networks
TWI632644B (zh) * 2017-08-30 2018-08-11 絡達科技股份有限公司 積體電路結構

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1162952B (de) * 1962-10-24 1964-02-13 Siemens Ag Schaltungsanordnung zur Inbetriebnahme und Ausserbetriebnahme von Transistoren enthaltende Baugruppen
US4658219A (en) * 1985-12-27 1987-04-14 At&T Bell Laboratories Folded cascode field-effect transistor amplifier with increased gain
US4667165A (en) * 1986-02-19 1987-05-19 Advanced Micro Devices, Inc. High-speed full differential amplifier with common mode rejection
IT1201839B (it) * 1986-08-08 1989-02-02 Sgs Microelettronica Spa Amplificatore operazionale di potenza cmos ad uscita interamente differenziale
GB2206010A (en) * 1987-06-08 1988-12-21 Philips Electronic Associated Differential amplifier and current sensing circuit including such an amplifier

Also Published As

Publication number Publication date
WO1991007814A1 (en) 1991-05-30
IT1236787B (it) 1993-04-02
US5281924A (en) 1994-01-25
EP0500694A1 (en) 1992-09-02
IT8922362A0 (it) 1989-11-13
EP0500694B1 (en) 1994-06-08
DE69009773D1 (de) 1994-07-14
DE69009773T2 (de) 1995-01-19

Similar Documents

Publication Publication Date Title
IT8922362A1 (it) Circuito amplificatore di potenza cmos con struttura completamente differenziale.
US5933056A (en) Single pole current mode common-mode feedback circuit
EP1096671B1 (en) A differential operational amplifier
US4146844A (en) Feed-forward amplifier
US9628028B2 (en) Common-mode feedback circuit, corresponding signal processing circuit and method
CA2388039C (en) Improved floating, balanced output circuit
JPH0786850A (ja) 完全差動演算増幅器、および差動演算増幅器における同相再構築の方法
US4918399A (en) Common mode sensing and control in balanced amplifier chains
EP1891731A4 (en) QUICKLY ADJUSTABLE AND NOISE OPERATIONAL AMPLIFIER WITH LOW OFFSET AND CORRESPONDING METHOD
US20030048136A1 (en) Apparatus, method and system for common-mode stabilization in circuits having differential operation
KR20040054761A (ko) 전력 증폭기 모듈 및 오디오 시스템
US4963834A (en) Operational amplifier
US5434538A (en) Gain enhancement for amplifier using a replica amplifier
Franco Current-feedback amplifiers benefit high-speed designs
US5880639A (en) Amplification circuit
Ramirez-Angulo et al. Compact implementation of high-performance CMOS current mirror
KR101859121B1 (ko) 전류 오프셋을 보상하는 차동형 연산 증폭기
US5917376A (en) Circuit and technique for compensating high gain amplifier without compensation capacitors
Lee Low-voltage op amp design and differential difference amplifier design using linear transconductor with resistor input
JPS6378612A (ja) レベルシフト回路
Berntsen et al. High speed, high gain OTA in a digital 90nm CMOS technology
US6563384B1 (en) High gain amplifier with rail to rail range and frequency compensation
US6831501B1 (en) Common-mode controlled differential gain boosting
Centurelli et al. A very low-voltage differential amplifier for opamp design
JP3953540B2 (ja) 高域通過フィルター

Legal Events

Date Code Title Description
0001 Granted
TA Fee payment date (situation as of event date), data collected since 19931001

Effective date: 19971118