IT201900002449A1 - Circuito amplificatore, corrispondenti sistema, veicolo e procedimento - Google Patents

Circuito amplificatore, corrispondenti sistema, veicolo e procedimento Download PDF

Info

Publication number
IT201900002449A1
IT201900002449A1 IT102019000002449A IT201900002449A IT201900002449A1 IT 201900002449 A1 IT201900002449 A1 IT 201900002449A1 IT 102019000002449 A IT102019000002449 A IT 102019000002449A IT 201900002449 A IT201900002449 A IT 201900002449A IT 201900002449 A1 IT201900002449 A1 IT 201900002449A1
Authority
IT
Italy
Prior art keywords
transistor
circuit
cascade
amplifier
feedback
Prior art date
Application number
IT102019000002449A
Other languages
English (en)
Inventor
Alessandro Finocchiaro
Giuseppe Papotto
Egidio Ragonese
Giuseppe Palmisano
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT102019000002449A priority Critical patent/IT201900002449A1/it
Priority to US16/793,144 priority patent/US20200266781A1/en
Publication of IT201900002449A1 publication Critical patent/IT201900002449A1/it

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R11/00—Arrangements for holding or mounting articles, not otherwise provided for
    • B60R11/02—Arrangements for holding or mounting articles, not otherwise provided for for radio sets, television sets, telephones, or the like; Arrangement of controls thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R11/00—Arrangements for holding or mounting articles, not otherwise provided for
    • B60R11/04—Mounting of cameras operative during drive; Arrangement of controls thereof relative to the vehicle
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R16/00—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for
    • B60R16/02—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements
    • B60R16/023—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements for transmission of signals between vehicle parts or subsystems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H03F3/45748—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/129—Indexing scheme relating to amplifiers there being a feedback over the complete amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/144—Indexing scheme relating to amplifiers the feedback circuit of the amplifier stage comprising a passive resistor and passive capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/375—Circuitry to compensate the offset being present in an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45051—Two or more differential amplifiers cascade coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45114—Indexing scheme relating to differential amplifiers the differential amplifier contains another differential amplifier in its feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45116—Feedback coupled to the input of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45214—Offset in a differential amplifier being reduced by control of the substrate voltage, the voltage being either fixed or variable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45341—Indexing scheme relating to differential amplifiers the AAC comprising controlled floating gates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45342—Indexing scheme relating to differential amplifiers the AAC comprising control means on a back gate of the AAC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45521—Indexing scheme relating to differential amplifiers the FBC comprising op amp stages, e.g. cascaded stages of the dif amp and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45526—Indexing scheme relating to differential amplifiers the FBC comprising a resistor-capacitor combination and being coupled between the LC and the IC

Description

DESCRIZIONE dell’invenzione industriale dal titolo:
“Circuito amplificatore, corrispondenti sistema, veicolo e procedimento”
TESTO DELLA DESCRIZIONE
Campo Tecnico
La presente descrizione si riferisce ad un circuito amplificatore, ad esempio un circuito Amplificatore a Guadagno Variabile (“Variable-Gain Amplifier” brevemente, VGA).
Una o più forme di attuazione possono essere usate, ad esempio, per applicazioni automotive di sensori radar.
Sfondo Tecnico
La sempre più alta richiesta di standard di sicurezza alla guida ha condotto ad una diffusa adozione di Sistema Avanzato di Assistenza del Conducente (“Advanced Driver Assistance System” - ADAS) nel settore automotive.
ADAS implementa sistemi di controllo che possono sfruttare diversi sensori, ad esempio sensori radar, per fornire funzionalità come il controllo della velocità di crociera adattivo, evitare collisioni, assistenza al parcheggio, etc.
Un veicolo può comprendere una pluralità di sensori radar per facilitare il rilevamento di posizione e velocità di oggetti vicini. Per esempio, i sensori radar possono funzionare trasmettendo un segnale, ad esempio un segnale ad onde millimetriche (24/77 GHz secondo lo standard ETSI), e ricevendo un segnale di eco, riflesso dall’oggetto vicino.
Distanza e velocità dell’oggetto sono rilevate misurando un ritardo di tempo tra un segnale trasmesso ed il segnale di eco ricevuto.
Sensori radar compresi in un veicolo (o sensori radar di veicolo) possono impiegare circuiti amplificatori, per esempio per amplificare i segnali di eco ricevuti.
Per esempio, un circuito Amplificatore a Guadagno Variabile (VGA) può essere incluso per elaborare i segnali di banda base del sensore radar.
Un VGA, come molti circuiti amplificatori, può essere affetto da un problema di tensione di offset d’ingresso, la quale può compromettere il funzionamento del VGA.
Come esemplificato in Figura 1, un blocco circuitale amplificatore 10 può essere modellizzato come uno stadio amplificatore differenziale 14 avente un ingresso non invertente Vin<+ >accoppiato ad un generatore di tensione di offset Vos (modellando la tensione di offset d’ingresso parassita) avente una tensione Vos attraverso; un ingresso invertente Vin-; un nodo d’uscita Vout dove la tensione amplificata Vout può essere fornita a circuiti utilizzatori.
Tensione di offset d’ingresso Vos è definita come la tensione che una volta applicata all’ingresso rende l’uscita uguale a massa (ad esempio, zero Volt). La polarità di questa tensione Vos è arbitraria e dipende dagli spread dei parametri di processo. Come menzionato, l‘offset viene modellato da una singola sorgente di tensione Vos posta in serie con uno degli input, ad esempio l’ingresso non invertente Vin<+>.
Gli offset Vos possono sorgere da disadattamento di stadi d’ingresso e causare lo spostamento della caratteristica ingresso-uscita Vin-Vout o nella direzione positiva o negativa (come esemplificato in Figura 2 per la direzione positiva).
Come esemplificato in Figura 2, la tensione d’uscita Vout può essere espressa come una funzione della caduta di tensione d’ingresso Vin, ad esempio Vin=Vos + Vin<+ >- Vin-.
Come risultato dell’effetto parassita della tensione di offset, l’uscita dell’amplificatore dipende dal livello di tensione di offset, ad esempio Vout= (Vin<+ >- Vin-) * A Vos * A, degradando le prestazioni del circuito amplificatore 14.
Infatti, persino una piccola tensione dc di offset Vos può essere amplificata dall’amplificatore 14 ad un livello che può saturare stadi in cascata e/o può causare il troncamento del segnale d’uscita.
Se la tensione di offset d’ingresso non viene risolta, inconvenienti possono comprendere errori di accuratezza e saturazione d’uscita.
Valori di tensioni di offset Vos tipici vanno da pochi μV a decine di mV.
Nella tecnologia CMOS, l’offset di una coppia d’ingresso differenziale può essere grande quanto 10 mV. Questo offset è causato da variazioni o incertezza di fabbricazione.
Ad esempio, dispositivi MOS esibiscono un disadattamento delle tensioni di soglia (spesso indicate con il simbolo Vth) perché Vth è una funzione dei livelli di drogaggio nei canali MOS ed i gate, e questi parametri possono variare in maniera casuale da un dispositivo all’altro. D’altronde, le dimensioni dei dispositivi MOS soffrono di casuali, microscopiche, variazioni durante la fabbricazione e quindi è presente un disadattamento tra le lunghezze e larghezze equivalenti di transistor nominalmente identici. Questo disadattamento può essere ridotto usando dispositivi larghi. Comunque, questo aumenta la superficie del chip e quindi il costo di produzione.
In una architettura VGA, dove stadi di amplificazione multipla possono essere posti in cascata, tale effetto può essere molto dannoso. Quindi, la compensazione dell’offset è una figura di merito chiave per garantire il funzionamento del VGA.
Soluzioni note al problema della tensione di offset d’ingresso comprendono:
- regolazione fine, che può essere applicata durante la produzione del VGA e può comprendere una misura dell’offset; presenta gli inconvenienti, tra gli altri, di fornire una riduzione grossolana dell’offset senza fornire la possibilità di compensare eventuali derive di valori dell’offset;
- circuiti auto azzeranti, che possono facilitare la cancellazione dinamica della tensione di offset; presentano l’inconveniente, tra gli altri, di ridurre la larghezza di banda dell’amplificatore, degradando così il suo margine di fase e la sua stabilità, ed influenzando le prestazioni di rumore dell’amplificatore a frequenze inferiori la frequenza di campionamento;
- tecniche di taglio, che possono essere più efficaci; presentano gli inconvenienti, tra gli altri, di impiegare circuiti ad alta complessità dando origine ad un chopper ripple all’uscita dell’amplificatore.
Il documento US 8,400,337 B1 discute una soluzione alla rimozione dell’offset determinando un livello di tensione a cui impostare un ingresso di body di un transistor, che comprende un sistema di calibrazione digitale per impostare i body dei transistor attraverso una fase di calibrazione, in cui il circuito di calibrazione digitale comprende controllore, ADC, clock, ed altri circuiti e in cui l’accuratezza dipende dalla capacità del sistema di calibrazione.
Il documento US 2017/0155386 A1 discute un apparato che include un primo transistor ad effetto di campo (“Field Effect Transistor” - FET) ed un secondo FET avente un body ed accoppiato in un circuito, il circuito avente un offset per via di un disadattamento, ed un circuito di correzione dell’offset accoppiato al body del primo e secondo FET, il circuito di correzione dell’offset fornendo un primo segnale di correzione dell’offset al body del primo FET ed un secondo segnale di correzione dell’offset al body del secondo FET. Questa soluzione comprende anche una fase di calibrazione e pone vincoli sul fornire transistor adattati tra circuito di correzione e FET; ancora, discute un approccio ad anello aperto.
Nonostante l'ampia attività in quest’area, come testimoniato ad esempio da vari documenti discussi in precedenza, sono auspicabili ulteriori soluzioni migliorate.
Scopo e Sintesi
Un obiettivo di una o più forme di attuazione è quello di contribuire nel fornire tale soluzione migliorata.
Secondo una o più forme di attuazione, questo obiettivo può essere ottenuto attraverso un circuito avente le caratteristiche esposte nelle rivendicazioni che seguono.
Un circuito amplificatore per la compensazione dinamica dell’offset attraverso retroazione negativa (ad anello chiuso) sulla polarizzazione del body può essere esemplare di tale circuito.
Una o più forme di attuazione possono riferirsi ad un rispettivo dispositivo (ad esempio un sensore radar).
Un ricevitore che impiega il circuito amplificatore con guadagno in tensione per applicazioni di rilevamento nel settore automotive può essere esemplare di tale disposizione.
In una o più forme di attuazione il sistema può comprendere a sistema sensore radar di veicolo.
Una o più forme di attuazione possono riferirsi ad un rispettivo veicolo, per esempio una macchina equipaggiata con un circuito e/o un sistema secondo le forme di attuazione.
Una o più forme di attuazione possono riferirsi ad un rispettivo procedimento.
Una o più forme di attuazione possono comprendere un circuito amplificatore (Per esempio, 30), che comprende una cascata di stadi amplificatori (per esempio, 32, 34, 36) avente un ingresso differenziale (per esempio, VIN+, VIN-) ed una uscita (per esempio, VOUT) e che comprende almeno un circuito amplificatore differenziale (per esempio, 32) che comprende un primo (per esempio, N1) e secondo (per esempio, N2) transistor. In una o più forme di attuazione, il primo e secondo transistor in almeno un circuito amplificatore differenziale comprende almeno un transistor (Per esempio, N1) avente un terminale di controllo (Per esempio, GN1) ed un terminale di body (per esempio, BN1). Il primo e secondo transistor possono avere un disadattamento tra di loro la quale genera un offset d’ingresso (per esempio, Vos). Quindi, una o più forme di attuazione di un circuito può comprendere una rete di retroazione (per esempio, 38) che comprende un filtro passa basso (per esempio, 380) ed uno stadio amplificatore differenziale (390), in cui la rete di retroazione (per esempio, 38) forma un anello di retroazione del segnale a detta uscita (per esempio, VOUT) che comprende lo stadio amplificatore differenziale nella rete di retroazione accoppiato ad il terminale di body di almeno un transistor nella coppia di transistor (per esempio, N1, N2). In una o più forme di attuazione, almeno un transistor (ad esempio, N1) nella coppia di transistor in almeno un blocco circuitale amplificatore differenziale può essere un FD-SOI transistor, preferibilmente un transistor della tecnologia FD-SOI a 28 nm.
Una o più forme di attuazione possono adottare un approccio a retroazione negativa ad anello chiuso, facilitando a correggere entrambi il valore tensione di offset d’ingresso ed il suo valore dinamico di deriva, quest’ultimo essendo causato, ad esempio, da variazioni di temperatura o invecchiamento.
In una o più forme di attuazione, il primo transistor ed il secondo transistor possono avere i rispettivi terminali di controllo (per esempio, GN1, GN2) e terminali di body (per esempio, BN1, BN2), e lo stadio amplificatore differenziale nella rete di retroazione può essere accoppiato al terminale di body del primo (per esempio, N1) e secondo (per esempio, N2) transistor nella coppia di transistor.
Una o più forme di attuazione possono sfruttare il fenomeno dell’effetto body ed architettura a retroazione negativa per ridurre il disadattamento tra i transistor nell’amplificatore differenziale.
Una o più forme di attuazione possono facilitare la riduzione della complessità circuitale.
In una o più forme di attuazione, la figura di rumore dell’amplificatore può essere mantenuta o migliorata senza compromettere le prestazioni dell’amplificatore.
Una o più forme di attuazione possono eliminare o rendere ridondanti una fase di calibrazione obbligatoria (o regolazione fine) durante le fasi di fabbricazione/test/funzionamento.
Una o più forme di attuazione possono comprendere un dispositivo circuitale per la compensazione dell’offset completamente analogica.
In una o più forme di attuazione, in cui l’anello di retroazione formato dalla rete di retroazione attraverso la cascata di stadi amplificatori può avere un valore di guadagno ad anello chiuso configurato per azzerare la componente di offset.
Una o più forme di attuazione possono facilitare una cancellazione accurate dell’offset impostando un valore di guadagno ad anello chiuso.
Una o più forme di attuazione possono comprendere un sistema (ad esempio un ricetrasmettitore) che comprende almeno una antenna, ed almeno un dispositivo circuitale ricevitore e/o trasmettitore, accoppiato ad almeno una antenna e che comprende almeno un circuito secondo una o più forme di attuazione.
In una o più forme di attuazione, il corrispondente procedimento può comprendere formare un anello di retroazione attraverso la porta di uscita (per esempio, VOUT) e porta d’ingresso (Per esempio, VIN) in una cascata di stadi amplificatori (per esempio, 32, 34, 36) via una rete di retroazione (per esempio, 38) by variare una tensione di soglia in almeno uno di un primo ed un secondo transistor (per esempio, N1, N2) attraverso i rispettivi terminali di controllo (per esempio, GN1, GN2) e fornire come uscita un segnale di tensione amplificato (per esempio, VOUT).
Le rivendicazioni sono una parte integrale dell’insegnamento tecnico qui fornito con riferimento alle forme di attuazione.
Breve descrizione delle varie viste dei disegni
Una o più forme di attuazione saranno ora descritte, a titolo di esempio non limitativo, con riferimento alle figure annesse, dove:
- Figure 1 e 2 sono state discusse in precedenza, - Figura 3 è un diagramma di una o più forme di attuazione di circuito secondo la presente descrizione, - Figura 4 è esemplare di un modello di transistor a doppio gate,
- Figura 5 è esemplare di una o più forme di attuazione del circuito di Figura 1,
- Figura 6 è esemplare di un dispositivo ricevitore ed un veicolo secondo la presente descrizione.
Descrizione dettagliata di forme di attuazione esemplari
Nella descrizione che segue, sono illustrati uno o più dettagli specifici, allo scopo di fornire una comprensione approfondita degli esempi delle forme di attuazione di questa descrizione. Le forme di attuazione possono essere ottenute senza uno o più dei dettagli specifici o con altri procedimenti, componenti, materiali, ecc. In altri casi, operazioni, materiali o strutture note non sono illustrate o descritte in dettaglio in modo tale che certi aspetti delle forme di attuazione non saranno resi poco chiari.
Un riferimento a “una forma di attuazione” nel quadro della presente descrizione intende indicare che una particolare configurazione, struttura, caratteristica descritta con riferimento alla forma di attuazione è compresa in almeno una forma di attuazione. Per cui, le frasi come “in una forma di attuazione” che possono essere presenti in uno o più punti della presente descrizione non fanno necessariamente riferimento proprio alla stessa forma di attuazione.
Inoltre, particolari conformazioni, strutture o caratteristiche possono essere combinate in un modo adeguato qualsiasi in una o più forme di attuazione.
I riferimenti qui utilizzati sono forniti semplicemente per convenienza e quindi non definiscono l’ambito di protezione o la portata delle forme di attuazione.
Gli inventori hanno osservato che impiegare un anello di retroazione negativa può essere adatto per l’utilizzo in una o più forme di attuazione. Specificamente, la variabile d’uscita del sistema viene letta dalla rete di retroazione, la quale agisce modificando l’ingresso del sistema. Può calcolare continuamente un valore di errore come la differenza tra un valore obiettivo ed un valore misurato ed applicare la rispettiva correzione, ad esempio applicare automaticamente una correzione accurata e reattiva ad una funzione di controllo.
Come esemplificato in Figura 3, in una o più forme di attuazione un circuito amplificatore 30 con un anello di retroazione per la compensazione della tensione di offset può comprendere:
- un nodo d’ingresso 31,
- una cascata di stadi amplificatori 32, 34, 36, che comprende un primo stadio amplificatore 32, un secondo stadio amplificatore 34 ed un terzo stadio amplificatore 36,
- un nodo d’uscita 37,
- uno stadio di compensazione dell’offset 38, brevemente stadio OC 38, il quale può comprendere un filtro passa basso stage 380 ed uno stadio di retroazione amplificatore 390, come discusso in seguito.
Per motivo di semplicità, la cascata di stadi amplificatori 32, 34, 36 discussa in seguito comprende tre amplificatori nell’esempio considerato, essendo altrimenti inteso che una tale quantità è puramente esemplare e in alcun modo limitante.
In una o più forme di attuazione, il primo stadio amplificatore può comprendere uno o più transistor i quali possono essere gestiti con due terminali di controllo.
Tipicamente, un transistor viene modellato o rappresentato come avente tre terminali (ad esempio, un gate, un drain ed un source, sebbene altri tipi di transistor possono usare terminologie differenti) e questi ingressi sono accoppiati ad altri nodi nel sistema.
Uno o più transistor secondo la presente descrizione può comprendere un quarto terminale (ad esempio, l’ingresso di body, chiamato anche back-gate o terminale di body) i quale è accoppiato ad un nodo nel sistema.
Come esemplificato in Figure 4, un transistor a doppio gate 40 può comprendere un gate frontale (o terminale di controllo), ad esempio un terminale di controllo del gate G, ed un back-gate (o terminale di body) B, ad esempio un terminale di controllo del body B, che può essere gestito per attuare la cosiddetta polarizzazione del body, ad esempio per lo scaling della potenza e della velocità, facilitando la modifica della tensione di soglia per attivare un percorso di corrente attraverso il transistor.
La polarizzazione del body è nota essere benefica per mediare le prestazioni dei circuiti digitali e può facilitare il controllo della tensione di soglia, ad esempio di circa 80 mV attraverso una variazione del potenziale di 1 V applicato al back-gate B.
La polarizzazione del body può facilitare l’impiego di transistor più piccoli nel circuito 30, che può renderlo più veloce e ridurre la sua area d’ingombro.
Per esempio, uno o più Fully Depleted Silicon-On-Insulator (FD-SOI) MOSFET transistor, ad esempio transistor della tecnologia CMOS a 28nm, possono essere impiegati nel circuito 30.
Come esemplificato in Figura 4, un dispositivo semiconduttore (MOSFET) come un SOI MOSFET 40 può comprendere uno strato isolante 44, che può essere uno strato di ossido sepolto (“buried oxide” - BOX) formato in un substrato semiconduttore, ed uno strato semiconduttore 42, ad esempio di silicio Si o germanio Ge, formato su di esso.
Nell’esempio considerato, i quattro pin o terminali del transistor nel diagramma 40 sono source S, gate frontale (o gate o terminale di controllo) G, drain D e terminale di body (o back-gate) B. Un valore di tensione di soglia per attivare un percorso di segnale tra i terminali di drain D e source S può essere indicato come Vth.
Per un FDSOI MOSFET di tipo n come esemplificato in Figura 4, lo strato di tipo p 42 interposto tra l’ossido di gate (“Gate Oxide” - GOX) e l’ossido sepolto (BOX) può essere molto sottile, in modo che la regione di svuotamento copra l’intera regione p dello strato. Nell’esempio considerato, gate frontale (o terminale di controllo) G può supportare meno cariche di svuotamento rispetto al backgate B in questo modo avviene un aumento della carica d’inversione, ad esempio risultando in più elevate velocità di commutazione.
In una o più forme di attuazione, la limitazione della carica di svuotamento dal BOX può indurre una soppressione della capacità di svuotamento e perciò una sostanziale riduzione dello swing di sotto soglia, ad esempio facilitando i MOSFET FDSOI a lavorare a più basse polarizzazioni di gate con conseguente funzionamento a potenza più bassa.
In una o più forme di attuazione, l’utilizzo di tecnologia MOSFET FDSOI può ridurre gli inconvenienti rispetto la tecnologia bulk MOSFET, per esempio il roll-off della tensione di soglia, dal momento che i campi elettrici di source e drain non possono interferire come risultato dello strato di BOX.
In ogni caso qualsiasi altro tipo di tecnologia transistor avente a terminale di controllo frontale ed un terminale di bulk/body per controllare la tensione di soglia può essere impiegata, ad esempio MOSFET, FET, etc.
In una o più forme di attuazione come esemplificato in Figure 5, il primo stadio amplificatore 32 nella cascata di stadi amplificatori 32, 34, 36 può comprendere:
- un primo N1 ed un secondo N2 transistor, aventi rispettivi terminali di gate GN1, GN2 e di body BN1, BN2 ed accoppiati come una coppia differenziale avente nodi d’ingresso VIN+, VIN- in corrispondenza dei rispettivi nodi di gate GN1, GN2 e nodi d’uscita VO1, VO2 in corrispondenza dei rispettivi nodi di drain,
- un generatore di corrente di polarizzazione IBIAS, accoppiato ai nodi di source comune nel primo e secondo transistor N1, N2, e
- un carico 328, accoppiato ai rispettivi nodi di drain nel primo e secondo transistor N1, N2, ad esempio che comprende ad esempio un carico resistivo per aggiustare une tensione di polarizzazione ottimale nella coppia differenziale N1, N2.
In una o più forme di attuazione come esemplificato in Figura 4, il filtro passa basso LP 380 nel blocco circuitale di compensazione dell’offset 38 può comprendere una capacità C ed una coppia di resistenze, RA, RB, ad esempio tra loro in serie.
In una o più forme di attuazione, lo stadio amplificatore di retroazione nello stadio di compensazione dell’offset 38 può comprendere uno stadio amplificatore differenziale 390 avente un ingresso non invertente 390a, un ingresso invertente 390b, un nodo d’uscita invertente 390c ed un nodo d’uscita invertente 390d, in cui i nodi d’uscita sono accoppiati ai rispettivi nodi di back-gate BN1, BN2 nei rispettivi transistor N1, N2 nella coppia differenziale N1, N2 nel primo stadio amplificatore 32. Per esempio:
- il nodo d’uscita invertente 390c può essere accoppiato al nodo di back-gate BN1 nel primo transistor N1, e
- il nodo d’uscita non invertente 390d può essere accoppiato al nodo di back-gate BN2 nel secondo transistor N2.
Come menzionato, il blocco circuitale di Compensazione dell’Offset (“Offset Compesation” - OC) 38 può essere disposto in un anello di retroazione negativa tra l’uscita VOUT della cascata di amplificatori 32, 34, 36 ed ingresso dei nodi VIN+, VIN- della coppia differenziale N1, N2 nel primo stadio amplificatore 32 nella cascata di amplificatori.
Come risultato, la correzione della tensione può essere fornita ai transistor N1, N2 della coppia differenziale d’ingresso attraverso la tensione d’uscita (offset) acquisita dal blocco OC 38.
Di conseguenza, la compensazione dell’offset 38 può essere effettuata per indurre propriamente una variazione di tensione di soglia Vth ei due transistor N1, N2 dello stadio differenziale d’ingresso 32 sfruttando l’effetto body nei transistor nella coppia differenziale N1, N2, cioè cancellando la tensione di offset d’ingresso Vos come discusso nel seguito.
Come noto a una persona esperta nel ramo, l’effetto body su un canale di percorso del segnale di un transistor può essere descritto come una modifica della tensione di soglia Vth che può essere espressa come:
dove:
- Vth è la tensione di soglia con polarizzazione del substrato presente,
- Vth0 è il valore di zero-VSB della tensione di soglia (VSB che indica la tensione da source a body),
è il parametro dell’effetto body, e
- 2φB è la caduta di potenziale approssimata tra superficie e bulk attraverso la regione di svuotamento quando VSB = 0 e la polarizzazione del gate è sufficiente da assicurare che il canale sia presente.
Per esempio, la tensione di soglia di un MOSFET può essere affetta dalla tensione che è applicata al contatto di body/back B. La differenza di tensione tra il source ed il bulk, VSB modula la larghezza della zona di svuotamento e quindi anche la tensione attraverso l’ossido dovuta al cambiamento della carica nella regione di svuotamento, risultando in una differenza in tensione di soglia che uguaglia la differenza in carica nella regione di svuotamento divisa dalla capacità dell’ossido.
In una o più forme di attuazione come esemplificato in Figura 5, lo stadio amplificatore 32, 34, 36 può avere un rispettivo valore di guadagno associato allo stadio, per esempio:
- un primo valore di guadagno A1 per il primo stadio amplificatore 32,
- un secondo valore di guadagno A2 per il secondo stadio amplificatore 34,
- un terzo valore di guadagno A3 per il terzo stadio amplificatore 36, e così via.
Quindi, un guadagno totale T può essere ottenuto per la cascata di amplificatori che può essere espresso come il prodotto dei rispettivi guadagni, ad esempio: T= A1 * A2 * A3.
Se la tensione di offset d’ingresso Vos è presente ai nodi d’ingresso VIN+, VIN-, questo offset può essere amplificato del guadagno totale T fornendo una tensione di offset (d’uscita) Vos’ avente approssimativamente valore di, ad esempio: Vos’=T*Vos.
In una o più forme di attuazione, come risultato dell’anello chiuso negativo attraverso lo stadio di amplificazione di retroazione 380, la tensione di offset all’ingresso Vos può essere ridotta fino ad un valore trascurabile, ad esempio modificando il guadagno totale d’anello dal valore ad anello aperto T a quello ad anello chiuso T’ prendendo in considerazione anche un rispettivo valore di guadagno β dell’amplificatore nel remo di retroazione 380, per esempio: T’=T/(1+β).
Detto altrimenti, il compensatore di offset 38 sfrutta la tensione di offset (d’uscita) Vos’ per controllare i transistor MOS N1, N2 della prima coppia differenziale 32 del VGA 30.
In una o più forme di attuazione, il compensatore di offset 38 può usare il filtro passa basso (“Low-Pass Filter” - LPF) 380 per salvaguardare la banda inferiore dell’amplificatore/regolatore VGA 30.
In una o più forme di attuazione, l compensatore di offset 38 può usare solamente il LPF 380 per fornire un guadagno ad anello chiuso adeguato, ad esempio quando il guadagno totale T dato dalla principale catena di guadagno 32, 34, 36 è molto alto.
Si noti che il circuito proposto può essere integrato in qualsiasi circuito/blocco funzionale che soffre di offset di tensione, non solo in un VGA ma anche in altri contesti come amplificatori operazionali, regolatori, etc.
In una o più forme di attuazione, differenti tecnologie di transistor possono essere applicate, ad esempio CMOS, FET, MOSFET, etc.
Una o più forme di attuazione come esemplificato in Figura 6, può essere impiegato per cancellare la tensione di offset Vos da un circuito Amplificatore a Guadagno Variabile (“Variable-Gain Amplifier” brevemente, VGA) 110, 112 usato in banda base di un ricevitore radar 122 o trasmettitore 120, ad esempio un radar CMOS 77GHz ricetrasmettitore 140.
In una o più forme di attuazione il sistema 100 può ulteriormente comprendere ulteriori stadi di processo 200 ed interfacce di comunicazione 500 ed una batteria 400 per fornire alimentazione ai circuiti nel sistema 100.
Per esempio, il sistema sensore radar 100 nel veicolo V può fornire supporto ad un conducente di veicolo, ad esempio attraverso un Automated Driving Assistance System ADAS in grado di prendere il controllo del veicolo, nella rilevazione delle persone che attraversano le strisce pedonali di notte o in condizioni di visibilità avverse, facilitando quindi la riduzione di incidenti stradali.
Per esempio, in tale contesto applicativo una o più forme di attuazione possono vantaggiosamente prevenire la saturazione del livello d’uscita persino con una piccola tensione di offset d’ingresso.
Per esempio, una o più forme di attuazione possono impiegare la tecnologia CMOS FDSOI 28nm, facilitando la tensione al controllo della tensione di soglia Vth attraverso il terminale di body (o back-gate), ad esempio di circa 80 mV/V (1mV=1 milliVolt=10<-3 >Volt).
Sarà altrimenti capito che le varie individuali opzioni di implementazione esemplificate attraverso le figure che accompagnano questa descrizione non sono necessariamente intese essere adottate nella stessa combinazione esemplificata nelle figure. Una o più forme di attuazione possono per cui adottare queste (altrimenti non obbligatorie) opzioni individualmente e/o in differenti combinazioni con riferimento alle combinazioni esemplificate nelle figure che accompagnano.
Senza pregiudizio ai principi sottostanti, i dettagli e le forme di attuazione possono variare, persino significativamente, con riferimento a quanto è stato descritto solamente per mezzo di esempio, senza allontanarsi dall'entità della protezione. L'estensione della protezione è definita dalle rivendicazioni allegate.

Claims (10)

  1. RIVENDICAZIONI 1. Circuito amplificatore (30), comprendente: - una cascata di stadi amplificatori (32, 34, 36) avente un ingresso differenziale (VIN+, VIN-) ed una uscita (VOUT) e che comprende almeno un circuito amplificatore differenziale (32) che comprende un primo (N1) e secondo (N2) transistor, in cui i transistori primo (N1) e secondo (N2) nell’almeno un circuito amplificatore differenziale (32): a) comprendono almeno un transistor (N1) avente un terminale di controllo (GN1) ed un terminale di body (BN1), e b) hanno un disadattamento tra di loro che genera un offset d’ingresso (Vos); - una rete di retroazione (38) che comprende un filtro passa-basso (380); e - uno stadio amplificatore differenziale (390), la rete di retroazione (38) che forma un anello di retroazione del segnale a detta uscita (VOUT); in cui lo stadio amplificatore differenziale (390) nella rete di retroazione (38) è accoppiato al terminale di body (BN1) di almeno un transistor (N1) nella coppia di transistor (N1, N2).
  2. 2. Circuito secondo rivendicazione 1, in cui: - il primo transistor (N1) ed il secondo transistor (N2) hanno rispettivi terminali di controllo (GN1, GN2) e terminali di body (BN1, BN2), e - lo stadio amplificatore differenziale (390) nella rete di retroazione (38) è accoppiato al terminale di body (BN1, BN2) del primo (N1) e secondo (N2) transistor nella coppia di transistor (N1, N2).
  3. 3. Circuito secondo la rivendicazione 1 o la rivendicazione 2, in cui l’anello di retroazione formato dalla rete di retroazione (38) attraverso la cascata di stadi amplificatori (32, 34, 36) ha un guadagno ad anello chiuso configurato per azzerare la componente di offset (Vos).
  4. 4. Circuito di una qualsiasi delle rivendicazioni 1 a 3, in cui almeno un transistor (N1) nella coppia di transistor (N1, N2) in almeno un blocco circuitale amplificatore differenziale (32) è un transistor FD-SOI, preferibilmente un transistor della tecnologia FD-SOI a 28 nm.
  5. 5. Sistema (100), comprendente: - almeno una antenna, e - almeno un dispositivo circuitale ricevitore o trasmettitore (140), accoppiato all’almeno una antenna e comprendente almeno un circuito amplificatore (30) secondo una qualsiasi delle rivendicazioni 1 a 4.
  6. 6. Sistema della rivendicazione 5, in cui il sistema comprende un ricetrasmettitore.
  7. 7. Sistema di sensore radar veicolare, comprendente il sistema (100) secondo una qualsiasi delle rivendicazioni 5 a 6 e/o il circuito amplificatore (30) di una qualsiasi delle rivendicazioni 1 a 4.
  8. 8. Veicolo (V) equipaggiato con un sistema di sensore radar veicolare secondo la rivendicazione 7.
  9. 9. Procedimento, comprendente: - fornire una cascata di stadi amplificatori (32, 34, 36) che comprende almeno un circuito amplificatore differenziale (32) che comprende un primo (N1) e secondo (N2) transistor, la cascata di stadi amplificatori (32, 34, 36) avente una porta d’ingresso (VIN) ed una porta uscita (VOUT), in cui i transistori primo (N1) e secondo (N2) nell’almeno un circuito amplificatore differenziale (32): a) comprendono almeno un transistor (N1) avente un terminale di controllo (GN1) e terminale di body (BN1), e b) hanno un disadattamento tra di loro la quale genera un offset d’ingresso (Vos), e - porre in cascata detto insieme di stadi amplificatori (32, 34, 36), - fornire una rete di retroazione (38) accoppiata attraverso la cascata di stadi amplificatori (32, 34, 36), la rete di retroazione (38) che comprende almeno uno di un filtro passa basso (380) ed uno stadio amplificatore differenziale (390), - formare un anello di retroazione attraverso la porta di uscita (VOUT) e la porta d’ingresso (VIN) nella cascata di stadi amplificatori (32, 34, 36) attraverso detta rete di retroazione (38), in cui applicare detta retroazione comprende variare una tensione di soglia in almeno uno di detto primo (N1) e secondo (N2) transistor attraverso i rispettivi terminali di controllo (GN1, GN2), e - fornire come uscita un segnale di tensione amplificato (VOUT).
  10. 10. Procedimento della rivendicazione 9, in cui applicare detta retroazione comprende selezionare un valore di guadagno ad anello chiuso in modo da azzerare detto offset d’ingresso (Vos).
IT102019000002449A 2019-02-20 2019-02-20 Circuito amplificatore, corrispondenti sistema, veicolo e procedimento IT201900002449A1 (it)

Priority Applications (2)

Application Number Priority Date Filing Date Title
IT102019000002449A IT201900002449A1 (it) 2019-02-20 2019-02-20 Circuito amplificatore, corrispondenti sistema, veicolo e procedimento
US16/793,144 US20200266781A1 (en) 2019-02-20 2020-02-18 Amplifier circuit, corresponding system, vehicle and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT102019000002449A IT201900002449A1 (it) 2019-02-20 2019-02-20 Circuito amplificatore, corrispondenti sistema, veicolo e procedimento

Publications (1)

Publication Number Publication Date
IT201900002449A1 true IT201900002449A1 (it) 2020-08-20

Family

ID=66476759

Family Applications (1)

Application Number Title Priority Date Filing Date
IT102019000002449A IT201900002449A1 (it) 2019-02-20 2019-02-20 Circuito amplificatore, corrispondenti sistema, veicolo e procedimento

Country Status (2)

Country Link
US (1) US20200266781A1 (it)
IT (1) IT201900002449A1 (it)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11843386B1 (en) * 2022-08-30 2023-12-12 Apple Inc. Latched comparator circuitry with reduced clock feedthrough

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040227572A1 (en) * 2003-05-14 2004-11-18 Mitsubishi Denki Kabushiki Kaisha Input buffer circuit having function of canceling offset voltage
US8400337B1 (en) 2010-01-27 2013-03-19 Link—A—Media Devices Corporation Offset cancellation by biasing the body of a transistor
US20170155386A1 (en) 2015-11-30 2017-06-01 Silicon Laboratories Inc. Apparatus for Offset Correction in Electronic Circuitry and Associated Methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040227572A1 (en) * 2003-05-14 2004-11-18 Mitsubishi Denki Kabushiki Kaisha Input buffer circuit having function of canceling offset voltage
US8400337B1 (en) 2010-01-27 2013-03-19 Link—A—Media Devices Corporation Offset cancellation by biasing the body of a transistor
US20170155386A1 (en) 2015-11-30 2017-06-01 Silicon Laboratories Inc. Apparatus for Offset Correction in Electronic Circuitry and Associated Methods

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JAWORSKI ZBIGNIEW ED - HEMMATI HAMID *1954-* [HERAUSGEBERIN] IDENTITY ET AL: "A fully differential OTA with dynamic offset cancellation in 28nm FD-SOI process", PROCEEDINGS OF SPIE; [PROCEEDINGS OF SPIE ISSN 0277-786X VOLUME 10524], SPIE, US, vol. 10175, 22 December 2016 (2016-12-22), pages 1 - 9, XP060080252, ISBN: 978-1-5106-1533-5, DOI: 10.1117/12.2261891 *
SAUNDERS D ET AL: "A single-chip 24 GHz SiGe BiCMOS transceiver for FMCW automotive radars", RADIO FREQUENCY INTEGRATED CIRCUITS SYMPOSIUM, 2009. RFIC 2009. IEEE, IEEE, PISCATAWAY, NJ, USA, 7 June 2009 (2009-06-07), pages 459 - 462, XP031480316, ISBN: 978-1-4244-3377-3 *

Also Published As

Publication number Publication date
US20200266781A1 (en) 2020-08-20

Similar Documents

Publication Publication Date Title
US9112514B2 (en) High-precision oscillator
US10197638B2 (en) High bandwidth hall sensor
EP1136835A1 (en) Magnetic field sensor
US10063195B2 (en) Amplifier circuit and amplifier circuit IC chip
US7521999B2 (en) Differential amplifier and sampling and holding circuit
JP5930252B2 (ja) 擬似抵抗回路及び電荷検出回路
US8324968B2 (en) Amplifier circuit, signal processor circuit, and semiconductor integrated circuit device
US10041811B2 (en) Transimpedance amplifier-based reduction of hall sensor parasitic impedance
US20100066582A1 (en) Current mode double-integration conversion apparatus
US9638761B2 (en) Magnetic sensor circuit with power supply fluctuation detection
IT201900002449A1 (it) Circuito amplificatore, corrispondenti sistema, veicolo e procedimento
US9571052B1 (en) Transconductance (gm) boosting transistor arrangement
Woo et al. Ultra-low-noise transimpedance amplifier for high-performance MEMS resonant gyroscopes
US8212569B1 (en) Coupled bi-stable circuit for ultra-sensitive electric field sensing utilizing differential transistor pairs
EP1435693B1 (en) Amplification circuit
US20160277696A1 (en) Image sensor and method for driving image sensor
US20120327972A1 (en) Temperature sensor
US8841962B1 (en) Leakage compensation for switched capacitor integrators
US20170104494A1 (en) Signal-processing circuit
US9432015B2 (en) Hysteresis comparator circuit having differential input transistors with switched bulk bias voltages
US20080197926A1 (en) Source follower circuit and semiconductor apparatus
US20130314157A1 (en) Variable gain amplifier
US8035448B1 (en) Differential amplifier that compensates for process variations
US8416021B2 (en) Amplifier circuit
US20100225334A1 (en) Liquid concentration sensor