IT201800010195A1 - Dispositivo elettronico a conduzione laterale basato su gan con layout degli strati metallici migliorato - Google Patents

Dispositivo elettronico a conduzione laterale basato su gan con layout degli strati metallici migliorato Download PDF

Info

Publication number
IT201800010195A1
IT201800010195A1 IT102018000010195A IT201800010195A IT201800010195A1 IT 201800010195 A1 IT201800010195 A1 IT 201800010195A1 IT 102018000010195 A IT102018000010195 A IT 102018000010195A IT 201800010195 A IT201800010195 A IT 201800010195A IT 201800010195 A1 IT201800010195 A1 IT 201800010195A1
Authority
IT
Italy
Prior art keywords
metal
sub
source
region
axis
Prior art date
Application number
IT102018000010195A
Other languages
English (en)
Inventor
Santo Alessandro Smerzi
Maria Concetta Nicotra
Ferdinando Iucolano
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT102018000010195A priority Critical patent/IT201800010195A1/it
Priority to US16/676,371 priority patent/US11854977B2/en
Publication of IT201800010195A1 publication Critical patent/IT201800010195A1/it
Priority to US18/509,052 priority patent/US20240162153A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Landscapes

  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Lasers (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

DESCRIZIONE
del brevetto per invenzione industriale dal titolo:
“DISPOSITIVO ELETTRONICO A CONDUZIONE LATERALE BASATO SU GAN CON LAYOUT DEGLI STRATI METALLICI MIGLIORATO”
La presente invenzione è relativa ad un dispositivo elettronico, in particolare di tipo a conduzione laterale e con layout migliorato di uno o più strati metallici.
In particolare, la presente invenzione è relativa al potenziamento della corrente nominale di un dispositivo a potenza laterale.
È ben noto che la corrente nominale dei dispositivi a potenza laterale non è limitata dalla capacità delle metallizzazioni nelle tecnologie integrate di pilotare correnti elevate per via della elettromigrazione e dell'auto-riscaldamento.
I metodi per fabbricare interconnessioni, quali ad esempio chip bumping, flip chip e processi di incapsulamento avanzati 3D, sono stati sviluppati per sfruttare le prestazioni superiori di dispositivi basati su GaN in termini di elevata resistenza dielettrica, elevata temperatura di esercizio, elevata densità di corrente, commutazione ad alta velocità e bassa resistenza in conduzione.
Esempi di applicazioni in cui sono impiegati dispositivi basati su GaN includono alimentatori a commutazione (SMPS, Switch Mode Power Supplies), controllo di motore, conversione di energia, applicazioni in veicoli automobilistici ibridi ed elettrici, sistemi di correzione del fattore di potenza (PFC, Power Factor Correction).
Il nitruro di gallio, con le sue capacità superiori di potenza e temperatura, può essere usato per produrre dispositivi di controllo di potenza efficienti per sistemi PFC, in quanto le parti incapsulate supportano carichi di corrente elevati, fino a 40 A, e tensioni fino a 1200 V.
Negli alimentatori a commutazione (SMPS), transistori e diodi a GaN sono usati con tensioni di esercizio da 100 a 1000 V, e sono in grado di gestire correnti tra 3 e 300 A.
La motivazione principale del miglioramento nel campo delle applicazioni elettriche a GaN è di potenziare la corrente nominale senza usare sistemi integrati complessi (ad esempio post-trattamento BE e placcatura su struttura incapsulante) e di fornire affidabilità a lungo termine dei dispositivi.
La corrente nominale dei dispositivi a potenza laterale a GaN è limitata dalla capacità delle metallizzazioni nelle tecnologie integrate per pilotare correnti elevate (ad esempio dell'ordine di 50 A) per via dell'elettromigrazione e dell'auto-riscaldamento.
Soluzioni note al problema di cui sopra includono il manuale scritto da A. Hastings, dal titolo “The Art of Analog Layout”, Pearson, 2006, che descrive dispositivi a potenza laterale (ad esempio MOSFET, LDMOS) in cui la corrente viene convenzionalmente trasportata da strutture interdigitate su piastrina. In tali configurazioni, una grande area di piastrina è occupata da piazzole per connettere cablaggi e bus di corrente. Tuttavia, i dispositivi a GaN sono attualmente adottati in applicazioni di potenza in cui sono necessarie elevata efficienza ed elevata densità di potenza. Le strutture interdigitate classiche non sono più adatte per dispositivi di potenza a GaN, che sono tipicamente considerati per correnti molto elevate (>10A). Infatti, una grande area di piastrina sarebbe sacrificata per implementare interconnessioni metalliche ampie necessarie per evitare guasti da elettromigrazione. L'elettromigrazione negli schemi di metallizzazione interdigitati convenzionali è dannosa per il Rsp di resistenza in conduzione specifico (dato da RONxArea), che è una delle più importanti cifre di merito (FOM, Figure-of-Merit) per i dispositivi di potenza. Piccoli valori di Rsp di resistenza in conduzione specifica indicano layout efficienti per area.
Recentemente, sono state proposte altre soluzioni per fornire capacità di commutazione di corrente molto elevata per transistori a GaN laterali. Si fa riferimento, per esempio, ai documenti di A. Longford et. al., “Utilising Advanced Packaging Technologies to Enable Smaller, More Efficient GaN Power Devices”, EMPC 2013; e di J. Roberts, “Maximizing GaN Power Transistor Performance with Embedded Packaging”, presentazione presso APEC 2015, il cui contenuto è anche descritto nel brevetto N. US8.791.508.
Si affrontano i problemi di elettromigrazione che hanno in passato limitato la capacità di corrente di transistori a GaN laterali, nei documenti sopra identificati, adottando metallizzazioni spesse offerte da processi back-end (BE) complessi (ossia post-trattamento di piastrina e incapsulamento).
Lo scopo della presente invenzione è fornire un dispositivo elettronico che superi i problemi sopra citati. Nello specifico, la presente invenzione affronta i problemi della tecnica nota fornendo geometrie appropriate di metallizzazioni su chip del dispositivo elettronico, senza incidere sulla resistenza in conduzione specifica del dispositivo.
Secondo la presente invenzione, si fornisce un dispositivo elettronico, come definito nelle rivendicazioni allegate.
Per una migliore comprensione della presente invenzione, sono adesso descritte le sue forme di realizzazione preferite puramente a titolo di esempio non limitativo e facendo riferimento ai disegni allegati, in cui:
- la figura 1 è una vista in pianta dall'alto di parte di un dispositivo elettronico, secondo una forma di realizzazione della presente invenzione;
- la figura 2 è una vista semplificata di figura 1; - le figure 3 e 4 sono rispettive sezioni trasversali laterali del dispositivo di figura 1;
- la figura 5 mostra una porzione del dispositivo di figura 1, su cui sono identificati i parametri di progettazione;
- la figura 6 è un modello di circuito equivalente della porzione del dispositivo di figura 5;
- la figura 7 mostra una porzione del dispositivo di figura 1 su cui sono identificati ulteriori parametri di progettazione;
- le figure 8A, 8B mostrano l'uso della stessa vista semplificata di figura 2, forme di realizzazione alternative secondo i rispettivi aspetti della presente invenzione; e - le figure 9A, 9B mostrano ulteriori forme di realizzazione secondo i rispettivi aspetti della presente invenzione.
Uno scopo della presente invenzione è potenziare la corrente nominale di dispositivi a potenza laterale senza usare sistemi integrati complessi (ad esempio senza usare post-trattamento BE e placcatura su struttura incapsulante) e senza incidere sulla resistenza in conduzione specifica del dispositivo di potenza.
In una forma di realizzazione della presente invenzione, il problema dell'elettromigrazione di un dispositivo basato su GaN è affrontato sagomando appropriatamente una o più metallizzazioni su piastrina. In tutta la presente descrizione e nelle figure, piazzole, dita e connessioni correlate ai terminali di porta del dispositivo basato su GaN sono omesse, dato che sono secondarie al concetto inventivo della presente soluzione.
La figura 1 è una vista in pianta dall'alto di un dispositivo 1 (ossia un dispositivo basato su GaN), secondo un aspetto della presente invenzione. La figura 2 è una vista semplificata del dispositivo 1, basata sulla figura 1. Le figure 1 e 2 sono rappresentate in un sistema ortogonale di asse X, Y, Z; la vista in pianta dall'alto è una vista sul piano XY.
Le figure 3 e 4 mostrano viste in sezione trasversale esemplificative di rispettive porzioni del dispositivo 1, in cui è rappresentata una pila di strati formanti il dispositivo 1. Qui, sono mostrati un primo strato metallico MTL_1 e un secondo strato metallico MTL_2, sopra il primo strato metallico MTL_1. I terminali di conduzione del dispositivo 1 (ossia il terminale di pozzo 12, il terminale di porta 13 e il terminale di sorgente) si estendono sotto il primo strato metallico MTL_1.
La figura 3 è relativa ad una sezione in cui sono presenti le vie metalliche 24 tra il primo e il secondo strato metallico MTL_1, MTL_2 e i contatti 16 tra il terminale di pozzo e i primi strati metallici MTL_1.
La figura 4 è relativa ad una sezione in cui sono presenti le vie metalliche 25 tra il primo strato metallico MTL_1 e il secondo strato metallico MTL_2 e i contatti 18 tra il terminale di sorgente 14 e i primi strati metallici MTL_1.
Nel contesto della presente descrizione, il termine "contatto" è relativo ad una connessione elettrica tra un primo strato metallico MTL_1 e il terminale (i terminali) di conduzione (terminali sorgente/pozzo) del dispositivo 1 sotto il primo strato metallico MTL_1; il termine "via" è definito come connessione elettrica tra gli strati metallici.
Facendo riferimento alle figure 3 e 4, un corpo strutturale includente un substrato 7 (ad esempio, di silicio) ed uno strato epitassiale 9 (qui, di GaN) è identificato con il numero di riferimento 5. Nello strato epitassiale 9, in un modo che è noto nella tecnica e che non fa parte della presente invenzione, sono formate le regioni di sorgente e pozzo (non mostrate), ad esempio attraverso formazione di contatto ohmico. Durante l'uso, un canale di conduzione è formato nello strato epitassiale 9 tra le regioni di sorgente e pozzo, sotto il controllo del terminale di porta 13. I terminali di pozzo e sorgente 12, 14 (realizzati in materiale conduttivo quale metallo) sono in contatto elettrico con le regioni di sorgente e pozzo e configurati per polarizzare le regioni di sorgente pozzo durante l'uso del dispositivo 1. Il terminale di porta 13 è disposto tra i terminali di pozzo e sorgente 12, 14, in un modo noto di per sé. Si dovrebbe comprendere che il dispositivo 1 include una pluralità di regioni di pozzo e sorgente e rispettivi una pluralità di terminali di pozzo, porta e sorgente 12, 13, 14 che si estendono paralleli all'asse Y.
Gli strati metallici MTL_1 e MTL_2 sono sepolti e isolati elettricamente l'uno dall'altro da uno strato di passivazione 23, costituito da materiale dielettrico o isolante quale SiO2 o Si3N4 o un altro materiale di passivazione.
Facendo riferimento congiunto alle figure da 1 a 4, il dispositivo 1 include una pluralità di moduli 4 connessi elettricamente tra loro in una configurazione parallela. Ciascun modulo 4 identifica un'area attiva del dispositivo, ossia l'area in cui, durante l'uso, il canale di conduzione tra la sorgente e il pozzo è formato sotto il controllo del terminale di porta. Ciascun modulo di dispositivo 4 alloggia una pluralità di dita metalliche di pozzo 6 e dita metalliche di sorgente 8, formate nel primo strato metallico MTL_1. Contatti verticali 16, 18 connettono ciascun dito di pozzo e sorgente 6, 8 al terminale di pozzo e sorgente 12, 14 del dispositivo 1, per polarizzare, durante l'uso, il terminale di pozzo e sorgente 12, 14; in altri termini, il primo strato metallico MTL_1 fornisce una polarizzazione adeguata alle regioni di sorgente e pozzo del dispositivo 1. Come detto, sono presenti anche dita metalliche di porta, connesse al terminale di porta 13, per polarizzare il terminale di porta 13, ma non mostrate nei disegni per maggiore chiarezza. La disposizione specifica delle dita metalliche di porta non è rilevante per la presente invenzione.
I bus metallici 26, 28 del livello di metallizzazione su piastrina più alto (qui, il secondo strato metallico MTL_2) distribuiscono la corrente elettrica derivata/assorbita dal pozzo e, rispettivamente, dalle piazzole di sorgente 20, 21 alle rispettive dita di pozzo e sorgente 6, 8 del dispositivo 1, da alimentare successivamente ai terminali di pozzo/sorgente 12, 14 per polarizzarli. La corrente nei bus è distribuita lungo una direzione principale che è parallela all'asse Y, ossia in allontanamento dalla rispettiva piazzola di pozzo/sorgente 20, 21.
Nella forma di realizzazione mostrata in figura 1, la piazzola di pozzo 20 e la piazzola di sorgente 21 hanno una direzione di estensione principale lungo l'asse X e sono sagomate in modo da essere parallele tra loro e all'asse X. La corrente elettrica è pertanto distribuita alle dita 6, 8 attraverso i bus metallici 26 e 28, la cui corrente elettrica è lungo una direzione che è trasversale alla direzione di estensione principale delle piazzole 20, 21. È evidente che le piazzole 20, 21 possono essere formate secondo un layout diverso, per esempio come mostrato nelle figure 9A e 9B, discusse nel seguito.
Su ciascun modulo di dispositivo 4 sono sovrapposti (considerando il layout sul piano XY) dai bus metallici 26, 28 e, più nello specifico, l'area di sovrapposizione di un modulo 4 e del bus di pozzo 26 è uguale all'area di sovrapposizione dello stesso modulo 4 e del bus di sorgente 28. Questa relazione è valida per ciascun modulo 4 del dispositivo 1. Ciascun bus di pozzo/sorgente 26, 28 è connesso alle dita di pozzo/sorgente 6, 8 attraverso le vie conduttive 24, 25.
Secondo un aspetto della presente invenzione, i bus metallici 26, 28 sono sagomati in modo da avere, in vista in pianta dall'alto, una larghezza variabile (lungo l'asse X), quando ci si sposta lungo l'asse Y. Più nello specifico, la larghezza dei bus metallici 26, 28 varia secondo la densità di corrente in corrispondenza di ciascuna sezione considerata, lungo l'asse Y, dei bus metallici 26, 28 (una corrente maggiore in una sezione richiede un bus metallico più grande in corrispondenza di tale sezione per ridurre la densità di corrente). Di conseguenza, i bus di pozzo/sorgente 26, 28 sono più larghi vicino alla piazzola di pozzo/sorgente rispettiva 20, 21, mentre sono più stretti allontanandosi dalla rispettiva piazzola di pozzo/sorgente 20, 21.
Come si può apprezzare meglio dalla vista in pianta dall'alto di figura 2, il bus di pozzo 26 è formato da una pluralità di sotto-regioni interconnesse 26', ciascuna delle quali ha una forma sostanzialmente trapezoidale con: un lato principale a adiacente alla piazzola di pozzo 20; un lato minore b che è parallelo al lato principale a, rivolto verso la piazzola di sorgente 21; e lati obliqui che connettono il lato principale a al lato minore b. Analogamente il bus di sorgente 28 è formato da una pluralità di sotto-regioni interconnesse 28' aventi una forma sostanzialmente trapezoidale con: un lato principale c adiacente alla piazzola di sorgente 20; un lato minore d parallelo al lato principale c, rivolto verso la piazzola di pozzo 21; e lati obliqui che connettono il lato principale c al lato minore d.
Le sotto-regioni di forma trapezoidale 26', 28' dei bus di pozzo e sorgente 26, 28 sono definite e delimitate in corrispondenza dei lati minore ed obliquo da una regione isolante 30, che isola elettricamente i bus di pozzo e sorgente 26, 28 l'uno dall'altro. La regione isolante 30 fa parte dello strato di passivazione 23, come si può apprezzare dalle figure 3 e 4.
Ciascuna sotto-regione 26' del bus di pozzo 26 è connessa elettricamente all'altra sotto-regione 26' e alla piazzola di pozzo 20 in corrispondenza dei lati principali a, mentre ciascuna sotto-regione 28' del bus di sorgente 28 è connessa elettricamente all'altra sotto-regione 28' e alla piazzola di sorgente 21 in corrispondenza dei lati principali c.
La regione isolante 30 garantisce l'isolamento elettrico tra il bus metallico di pozzo 26 e il bus metallico di sorgente 28.
La regione isolante 30 ha una larghezza dgap, nella vista in pianta dall'alto, che, secondo una forma di realizzazione, è costante ed è scelta come descritto meglio nel seguito. Secondo altre forme di realizzazione, la larghezza dgap, nella vista in pianta dall'alto, può variare (ossia non è costante), in modo da garantire l'isolamento tra i terminali anche dove il campo elettrico è più intenso (ossia in corrispondenza degli angoli o, in generale, dove il raggio di curvatura dei bus 26, 28 è ridotto).
Considerando la corrente di pozzo, la corrente è superiore vicino alla piazzola di pozzo 20 e si riduce allontanandosi dalla piazzola 20 lungo l'asse Y. La larghezza lungo X della sotto-regione 26' è massima in corrispondenza della piazzola di pozzo 20 e si riduce allontanandosi da essa lungo l'asse Y. Considerando la corrente di sorgente, la corrente è superiore vicino alla piazzola di sorgente 21 e si riduce allontanandosi dalla piazzola 21 lungo l'asse Y. La larghezza lungo X della sotto-regione 28' è massima in corrispondenza della piazzola di sorgente 21 e si riduce allontanandosi da essa lungo l'asse Y.
Più nello specifico, la larghezza lungo l'asse X delle sotto-regioni 26', 28' dei bus metallici di pozzo e sorgente 26, 28 varia secondo il gradiente della distribuzione di corrente, ossia la larghezza ha valore massimo laddove la corrente più concentrata (densità di corrente superiore) e si riduce laddove la corrente è meno concentrata (densità di corrente minore). La corrente è superiore vicino alle piazzole di pozzo/sorgente 20, 21, mentre si riduce gradualmente spostandosi dalle piazzole di pozzo/sorgente 20, 21 (ossia allontanandosi dalla rispettiva piazzola di sorgente/pozzo 20, 21 lungo l'asse Y).
Per evitare l'elettromigrazione, la densità di corrente in corrispondenza di ciascuna sezione del bus metallico di pozzo/sorgente 20, 21 dovrebbe essere contenuta al di sotto della densità di corrente ammissibile massima per evitare l'elettromigrazione. La densità di corrente ammissibile massima dipende dal materiale effettivo usato per la fabbricazione dei bus metallici di pozzo/sorgente 20, 21. Per esempio, un bus metallico di pozzo/sorgente 20, 21 di AlCu avente uno spessore (lungo l'asse Z) di circa 4,5 μm trasporta una corrente massima di circa 9 mA/μm prima di presentare problemi di elettromigrazione.
Il numero di contatti e vie conduttivi 24, 25, che distribuiscono la corrente dai bus metallici 26, 28 alle dita del dispositivo 6, 8 è scelto al di sopra del numero ammissibile minimo di vie per evitare l'elettromigrazione. Questa specifica è data in termini di corrente massima che può essere sostenuta da ciascun singolo contatto e da ciascuna singola via (si suppone che tutti i contatti sostengano la stessa corrente e si suppone che tutte le vie sostengano la stessa corrente) prima di presentare problemi di elettromigrazione. Questo valore, dato un materiale per contatti/vie e le loro dimensioni, può essere ottenuto facilmente attraverso prove ed errori o derivare dall'ampia letteratura disponibile nel campo.
La geometria dei bus di pozzo/sorgente 26, 28 è descritta in maggiore dettaglio facendo riferimento alla figura 5.
In figura 5, è mostrata una sotto-regione di bus metallici generica 26' accoppiata alla piazzola di sorgente 20; tuttavia, la descrizione correlata si applica in modo analogo alla sotto-regione di bus metallici 28' accoppiata alla piazzola di sorgente 21.
La sotto-regione di bus metallici 26' può essere suddivisa in una pluralità di NF sezioni, ciascuna sezione essendo presa in corrispondenza di un rispettivo dito di pozzo 6 (la j-esima sezione Wj è presa in corrispondenza del j-esimo dito di pozzo 6 avviando il conteggio dalla piazzola di pozzo 20 ed allontanandosi da essa). La prima sezione W0 è presa in corrispondenza del lato principale a del trapezoide che definisce la sotto-regione 26' considerata.
Qui, le larghezze W0, …, Wj, WNF sono considerate parallele all'asse X e rappresentano, in corrispondenza di ciascuna sezione considerata, la larghezza, lungo l'asse X, della sotto-regione 26' (ossia, la distanza lungo l'asse X tra i lati obliqui del trapezoide che definisce la sottoregione considerata).
Per via della simmetria della struttura proposta secondo la presente descrizione, è ragionevole considerare una corrente uguale derivata/assorbita da ciascun dito 6.
In una condizione di distribuzione uniforme di densità di corrente, la corrente derivata/assorbita da ciascun dito 6, 8 è quasi costante. Questa condizione garantisce una polarizzazione uniforme del dispositivo 1. Questo assunto corrisponde ad una situazione reale per un numero adeguato NF di dita di sorgente e pozzo 8, 6 per ciascun modulo di dispositivo 4 (ad esempio, NF=10 o più). Si suppone che il numero NF di dita di sorgente e pozzo 8, 6 sia uguale; tuttavia, in generale, i numeri di strisce metalliche di sorgente e pozzo possono essere diversi l'uno dall'altro.
Il modello di circuito equivalente è rappresentato in figura 6, secondo una possibile rappresentazione schematica. In figura 6, ciascun modulo (a cui si fa riferimento con il numero 4 in figura 1) del dispositivo di potenza a GaN è diviso in una pluralità di NF dispositivi connessi in parallelo tra loro; Ronj è la resistenza in conduzione equivalente di un j-esimo dispositivo generico (j=1, …, NF). Pertanto, per il j-esimo dito dei moduli rappresentati in figura 6, i parametri RDj, RSj e Ronj sono la resistenza di pozzo equivalente, la resistenza di sorgente equivalente e la resistenza in conduzione equivalente, rispettivamente.
Facendo ancora riferimento alla figura 6, le seguenti equazioni descrivono il modello di circuito equivalente del dispositivo 1:
RDj+RONj+RSj≈RDj+1+RONj+1+RSj+1
IFj≈IFj+1
for j=1, …, NF.
Facendo riferimento di nuovo alla figura 5 e prendendo in considerazione le precedenti considerazioni, per evitare l'elettromigrazione e garantire l'isolamento elettrico, la geometria delle sotto-regioni 26', 28' dei bus metallici 26 e 28, in una vista in pianta dall'alto, è scelta per rispettare i seguenti vincoli in corrispondenza di ciascuna j-esima sezione presa lungo il primo asse (X):
Per NF>>1, e j=1, …, NF, è valida la seguente relazione:
Si evidenzia che W0 deve rispettare il vincolo (1) per j=1, quindi può essere scelto in modo tale che W0≥W1.
Nelle formule da (1) a (5) di cui sopra:
- NBUS è il numero di sotto-regioni 26' o il numero di sotto-regioni 28' (per la presente descrizione si suppone siano di numero uguale);
- Isorgente/pozzo è la corrente complessiva fornita dalla piazzola di pozzo 20 o dalla piazzola di sorgente 21; - Ij è la corrente (teorica) in corrispondenza della jesima sezione della sotto-regione 26', 28' considerata;
- Ncontj è il numero di contatti (a cui si fa riferimento con i numeri 16 a 18 nelle figure 3 e 4) che connettono il j-esimo dito di pozzo/sorgente al j-esimo terminale di pozzo/sorgente (a cui si fa riferimento con i numeri 12 e 14 nelle figure 3 a 4);
- Nviaj è il numero di vie (a cui si fa riferimento con i numeri 24 e 25 nelle figure 3 e 4) che connettono il jesimo dito di pozzo/sorgente al rispettivo bus di pozzo/sorgente (a cui si fa riferimento con i numeri 26 e 28 nelle figure 3 e 4);
- JSPEC_mtl è la densità di corrente massima ammissibile per evitare effetti di elettromigrazione nell'elettromigrazione di bus metallici considerata (espressa come mA/μm);
- JSPEC_cont è la corrente massima ammissibile per evitare l'elettromigrazione nei contatti considerati
- ISPEC_via è la corrente massima ammissibile per evitare l'elettromigrazione nelle vie considerate;
- dgap è la larghezza della regione isolante 30;
- ΔV è la differenza massima del potenziale tra le piazzole di sorgente e di pozzo 20, 21;
- Eds è la resistenza dielettrica dello strato isolante 23 tra gli strati metallici MTL_1 e MTL_2 (espressa come V/m).
È evidente che le formule precedenti (1) e (5) definiscono quantitativamente la geometria di layout di ciascuna sotto-regione 26', 28' dei bus metallici 26, 28.
Le geometrie proposte per i bus di potenza 26, 28, basati sulle metallizzazioni di forma trapezoidale a larghezza variabile, consentono di trasportare correnti elevate e al contempo di rispettare le regole imposte dall'elettromigrazione. Le metallizzazioni di bus seguono il gradiente della distribuzione di corrente in tutto il dispositivo. Pertanto l'area su chip dedicata alle interconnessioni è ridotta al minimo rispetto all'area attiva e la resistenza in conduzione specifica complessiva (RON moltiplicato per l'area di piastrina) del dispositivo è ottimizzata.
L'ottimizzazione della resistenza in conduzione specifica ottenuta con l'invenzione proposta può essere compresa meglio con un esempio numerico e il riferimento alla figura 7.
Qui, un dispositivo di potenza a GaN 1' è diviso in due moduli 4a e 4b, entrambi aventi, nella vista in pianta dall'alto, una forma rettangolare con il lato maggiore L1 e il lato minore L2; pertanto l'intera area attiva è 2·L1·L2.
Si considerino i seguenti parametri tipici per un dispositivo di potenza a GaN (Imax essendo la corrente massima in corrispondenza della piazzola di pozzo 20):
− Imax=10A,
− L2=700µm,
− Jspec=9mA/µm (specifica di densità di corrente tipica per una metallizzazione di AlCu spessa 4,5µm).
Quindi, un bus di sorgente/pozzo 26, 28 avente una larghezza massima di bus di Wmax=Ibus/Jspec=1,2mm è necessario per evitare problemi di elettromigrazione.
Applicando lo stesso calcolo matematico per ciascuna sezione Wj (si consideri anche la figura 5), i vincoli di elettromigrazione sono rispettati lungo qualsiasi sezione di bus, mantenendo una densità di corrente quasi costante. Nell'esempio di figura 7, i bus di pozzo/sorgente 26, 28 si sovrappongono in modo simmetrico all'area attiva senza alcuna "area sprecata" (trascurando la distanza minima tra i due moduli di potenza successivi 4a, 4b).
Per fornire un ulteriore esempio numerico, si riporterà la progettazione di un dispositivo di potenza a GaN, basata su lunghezza di canale di 0,5 μm, tecnologia GaN TSMC da 650 V, che deve essere conforme alle seguenti specifiche:
• Vds = 650 V
• Ids (max) = 30 A
• resistenza in conduzione RON = 30 mΩ
La tecnologia specifica le seguenti regole per l'elettromigrazione:
• JSPEC_mtl =9 mA/µm (metallo spesso)
• ISPEC_cont =2,4mA per ciascun contatto
• ISPEC_via =4,3mA per ciascuna via
Inoltre, una resistenza dielettrica di Eds=5MV/cm può essere considerata per lo strato di elettrico.
Per raggiungere il RON obiettivo di 30 mΩ, il dispositivo di potenza a GaN può essere progettato includendo sei moduli (moduli a cui si fa riferimento con 4 in figura 1), 70 dita di pozzo/sorgente per ogni modulo, 140 dita di porta per ogni modulo. La lunghezza (estensione lungo l'asse X) di ciascun dito in ciascun modulo 4 è Wdito=700 µm. Pertanto, il perimetro complessivo del dispositivo di potenza è Wg= 6 (numero di moduli) moltiplicato per 140 (numero di dita di porta per ogni modulo) moltiplicato per 700 μm (larghezza di dito di porta) dà un risultato di 588 mm.
La geometria dei bus di pozzo/sorgente 26, 28 può essere definita usando le formule precedentemente indicate da (1) a (5) per Wj, Ncontj, Nviaj, dgap e Ij:
• NBUS=3
• Isorgente/pozzo =30A
• ΔV=650V
• W1 >1100µm (ad esempio, W1=1200µm)
• W70>16µm (in questo esempio, ciascun modulo 4 alloggia settanta dita di pozzo e sorgente, per cui WNF=W70 è la larghezza del bus di sotto-regione di pozzo/sorgente 26’/28’ misurata in corrispondenza del 70° dito - ad esempio, W70=500µm)
• Ncont_j> 59(ad esempio, Ncont_j= 700)
• Nvias_j>34 (ad esempio, Nvia_j>250)
• dgap>1,3µm (ad esempio, dgap=100µm)
La resistenza in conduzione specifica prevista del dispositivo implementato è RONxArea=6,68 mΩ/cm<2 >(in cui "area" è l'area totale del chip, incluse piazzole e interconnessioni).
Da quanto è stato descritto e illustrato precedentemente, i vantaggi della presente invenzione sono evidenti.
In particolare, elevate correnti (ad esempio, >10 A) possono essere pilotate all'interno del dispositivo integrato da metalli su chip. La presente invenzione richiede fasi di post-trattamento a basso costo e bassa complessità (ad esempio, non richiede strati di ridistribuzione di Cu spessi, RDL). La presente invenzione non richiede incapsulamento ad elevato costo e ad elevata complessità. Le correnti elevate possono essere trasportate in modo sicuro senza incidere sulla resistenza in conduzione specifica del dispositivo. È ottenibile una elevata compatibilità FE-BE.
Infine è evidente che modifiche e variazioni possono essere apportate a quanto è stato descritto e illustrato nella presente senza allontanarsi in questo modo dall'ambito di protezione della presente invenzione, come definito nelle rivendicazioni allegate.
In particolare, la forma della regione isolante 30 può essere variata rispetto alla forma trapezoidale.
La figura 8A mostra una regione isolante 30 avente una forma a curva a campana (forma gaussiana) che si avvicina a una forma trapezoidale.
La figura 8B mostra una regione isolante 30 avente una forma "a scale" che si avvicina ad una forma trapezoidale.
Inoltre, anche la piazzola di pozzo 20 e la piazzola di sorgente 21 possono essere disposte in una configurazione diversa da quella precedentemente descritta.
La figura 9A mostra una forma di realizzazione includente una pluralità di piazzole 20', 21', ciascuna piazzola 20', 21' essendo formata all'interno di una rispettiva sotto-regione 26', 28', all'interno dell'area attiva.
La figura 9B mostra un'ulteriore forma di realizzazione con bus di pozzo a forma di "clessidra", piazzole di pozzo 20 disposte sui lati opposti lungo l'asse Y e piazzole di sorgente 21' all'interno dell'area attiva.
In generale, indipendentemente dalla forma di realizzazione scelta, la larghezza (lungo l'asse X) di ciascun bus metallico di pozzo/sorgente è scelta in modo da essere superiore vicino alla piazzola rispettiva, e inferiore in corrispondenza del lato opposto. In altri termini, la larghezza (lungo l'asse X) di ciascun bus metallico di pozzo/sorgente si riduce allontanandosi dalla piazzola di pozzo/sorgente rispettiva lungo la direzione Y.
Si evidenzia inoltre che la precedente descrizione si basa su un processo a due metallizzazioni; tuttavia, la precedente descrizione può essere generalizzata facilmente a qualsiasi numero di strati metallici ed applicata per sagomare bus metallici appartenenti a più di uno strato metallico.

Claims (9)

  1. RIVENDICAZIONI 1. Dispositivo elettronico (1), comprendente: - un corpo strutturale (5), includente uno strato di nitruro di gallio (9); - un terminale di sorgente (14), uno di pozzo (12) e uno di porta (13), accoppiati operativamente al corpo strutturale (5) in modo tale che, quando polarizzati, una corrente scorra in detto strato di nitruro di gallio (9) dal terminale di sorgente (14) al terminale di pozzo (12); - uno strato isolante (23), che si estende al di sopra del corpo strutturale (5); - una pluralità di strisce metalliche di sorgente (8), che si estendono all'interno dello strato isolante (23) in un primo livello metallico (MTL_1), accoppiate elettricamente al terminale di sorgente (14) attraverso primi contatti (18), ciascuna striscia metallica di sorgente (8) avendo una forma simile a striscia con direzione di estensione principale lungo un primo asse (X); - una pluralità di strisce metalliche di pozzo (6), che si estendono all'interno dello strato isolante (23) nel primo livello metallico (MTL_1), accoppiate elettricamente al terminale di pozzo (12) attraverso secondi contatti (16), ciascuna striscia metallica di pozzo (8) avendo una forma simile a striscia con direzione di estensione principale lungo detto primo asse (X); - un bus metallico di sorgente (28), che si estende all'interno dello strato isolante (23) in un secondo livello metallico (MTL_2) al di sopra del primo livello metallico (MTL_1), accoppiato elettricamente alla striscia metallica di sorgente (8) attraverso prime vie (25), - una prima piazzola conduttiva (21), accoppiata elettricamente al bus metallico di sorgente (28) per alimentare al bus metallico di sorgente (28), durante l'uso, una prima corrente di polarizzazione che polarizza il terminale di sorgente (14); - un bus metallico di pozzo (26), che si estende all'interno dello strato isolante (23) nel secondo livello metallico (MTL_2), accoppiato elettricamente alla striscia metallica di pozzo (6) attraverso seconde vie (24); - una seconda piazzola conduttiva (20), accoppiata elettricamente al bus metallico di pozzo (26) per alimentare al bus metallico di pozzo (26), durante l'uso, una seconda corrente di polarizzazione che polarizza il terminale di pozzo (12), in cui il bus metallico di sorgente (28), il bus metallico di pozzo (26), le strisce metalliche di sorgente (8) e le strisce metalliche di pozzo (6) sono disposte reciprocamente in modo tale che detta prima e detta seconda corrente di polarizzazione scorrano lungo un secondo asse (Y) ortogonale al primo asse (X), caratterizzato dal fatto che il bus metallico di sorgente (28) include una pluralità di prime sotto-regioni (28'), ciascuna delle quali è sagomata in modo tale che, nella vista in pianta dall'alto, abbia una larghezza (Wj), presa lungo il primo asse (X), che si riduce allontanandosi dalla prima piazzola conduttiva (21) lungo detto secondo asse (Y), e dal fatto che il bus metallico di pozzo (26) include una pluralità di seconde sotto-regioni (26'), ciascuna delle quali è sagomata in modo tale che, nella vista in pianta dall'alto, abbia una larghezza rispettiva (Wj), presa lungo il primo asse (X), che si riduce allontanandosi dalla seconda piazzola conduttiva (20) lungo detto secondo asse (Y), le prime sotto-regioni (28') essendo interdigitate con, ed elettricamente isolate dalle, seconde sotto-regioni (26').
  2. 2. Dispositivo elettronico secondo la rivendicazione 1, in cui la rispettiva larghezza (Wj) di ciascuna prima sottoregione (28') e di ciascuna seconda sotto-regione (26') rispetta i seguenti vincoli in corrispondenza di una j-esima sezione presa lungo il primo asse (X):
    in cui: • NF è il numero di strisce metalliche di sorgente (8) e di strisce metalliche di pozzo (6); • j=1, …, NF; • NBUS è il numero di prime sotto-regioni (28') e di seconde sotto-regioni (26'); • Isorgente/pozzo è il valore della prima corrente di polarizzazione e della seconda corrente di polarizzazione; • Ij è la corrente in corrispondenza della j-esima sezione della prima e della seconda sotto-regione (26', 28') considerate; e • JSPEC_mtl è la densità di corrente massima ammissibile per evitare l'effetto di elettromigrazione.
  3. 3. Dispositivo elettronico secondo la rivendicazione 2, in cui un numero Ncont_s di primi contatti (18), accoppiati elettricamente a ciascuna striscia metallica di sorgente (8) ed un numero Nvia_s di dette prime vie (25), che connettono elettricamente dette strisce metalliche di sorgente (18) ad una prima sotto-regione (28'), sono scelti in modo da rispettare i seguenti vincoli:
    in cui: • ISPEC_cont è la corrente massima ammissibile per evitare effetti di elettromigrazione in corrispondenza di detti primi contatti (18); e • ISPEC_via è la corrente massima ammissibile per evitare l'elettromigrazione in corrispondenza di dette prime vie (25).
  4. 4. Dispositivo elettronico secondo la rivendicazione 2 o 3, in cui un numero Ncont_d di secondi contatti (16), accoppiati elettricamente a ciascuna striscia metallica di pozzo (6) ed un numero Nvia_d di seconde vie (24), che connettono elettricamente dette strisce metalliche di pozzo (16) ad una stessa seconda sotto-regione (26'), sono scelti in modo da rispettare il seguente vincolo:
    in cui: • ISPEC_cont è la corrente massima ammissibile per evitare l'elettromigrazione in corrispondenza di detti secondi contatti (16); • ISPEC_via è la corrente massima ammissibile per evitare l'elettromigrazione in corrispondenza di dette seconde vie (24).
  5. 5. Dispositivo elettronico secondo una qualsiasi delle rivendicazioni precedenti, in cui ciascuna prima sottoregione (28') è isolata elettricamente da una seconda sottoregione adiacente (26') da una rispettiva porzione (30) dello strato isolante (23) che distanzia la prima sotto-regione (28') dalla seconda sotto-regione adiacente (26') di una distanza (dgap) che rispetta il seguente vincolo:
    in cui: • ΔV è la differenza di potenziale tra la prima e la seconda piazzola conduttiva (21, 20); e • Eds è la resistenza dielettrica dello strato isolante (23).
  6. 6. Dispositivo elettronico secondo una qualsiasi delle rivendicazioni precedenti, in cui ciascuna prima sottoregione (28') e ciascuna seconda sotto-regione (26') hanno una forma, nella vista in pianta dall'alto, scelta tra: forma trapezoidale, forma a campana, forma a scale che si avvicina ad una forma trapezoidale o a campana.
  7. 7. Dispositivo elettronico secondo una qualsiasi delle rivendicazioni precedenti, in cui le strisce metalliche di sorgente (8) e le strisce metalliche di pozzo (6) sono disposte sfalsate l'una rispetto all'altra lungo detto secondo asse (Y).
  8. 8. Dispositivo elettronico secondo una qualsiasi delle rivendicazioni precedenti, in cui la prima piazzola conduttiva (21) è disposta all'esterno di una pluralità di prime sotto-regioni (28') e la seconda piazzola conduttiva (20) è disposta all'esterno delle una pluralità di seconde sotto-regioni (26').
  9. 9. Dispositivo elettronico secondo una qualsiasi delle rivendicazioni da 1 a 7, in cui la prima piazzola conduttiva (21) include una pluralità di primi elementi di piazzola (21'), ciascun primo elemento di piazzola (21') essendo disposto all'interno di una rispettiva prima sotto-regione (28'), e/o in cui la seconda piazzola conduttiva (20) include una pluralità di secondi elementi di piazzola (20'), ciascun secondo elemento di piazzola (20') essendo disposto all'interno di una rispettiva seconda sotto-regione (26').
IT102018000010195A 2018-11-09 2018-11-09 Dispositivo elettronico a conduzione laterale basato su gan con layout degli strati metallici migliorato IT201800010195A1 (it)

Priority Applications (3)

Application Number Priority Date Filing Date Title
IT102018000010195A IT201800010195A1 (it) 2018-11-09 2018-11-09 Dispositivo elettronico a conduzione laterale basato su gan con layout degli strati metallici migliorato
US16/676,371 US11854977B2 (en) 2018-11-09 2019-11-06 GAN-based, lateral-conduction, electronic device with improved metallic layers layout
US18/509,052 US20240162153A1 (en) 2018-11-09 2023-11-14 Gan-based, lateral-conduction, electronic device with improved metallic layers layout

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT102018000010195A IT201800010195A1 (it) 2018-11-09 2018-11-09 Dispositivo elettronico a conduzione laterale basato su gan con layout degli strati metallici migliorato

Publications (1)

Publication Number Publication Date
IT201800010195A1 true IT201800010195A1 (it) 2020-05-09

Family

ID=65324496

Family Applications (1)

Application Number Title Priority Date Filing Date
IT102018000010195A IT201800010195A1 (it) 2018-11-09 2018-11-09 Dispositivo elettronico a conduzione laterale basato su gan con layout degli strati metallici migliorato

Country Status (2)

Country Link
US (2) US11854977B2 (it)
IT (1) IT201800010195A1 (it)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3113778B1 (fr) * 2020-08-28 2023-03-17 Commissariat Energie Atomique Composant à haute mobilité électronique
WO2024087005A1 (en) * 2022-10-25 2024-05-02 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5672894A (en) * 1994-10-20 1997-09-30 Nippondenso Co., Ltd. Semiconductor device
US8791508B2 (en) 2010-04-13 2014-07-29 Gan Systems Inc. High density gallium nitride devices using island topology
WO2015157845A1 (en) * 2014-04-16 2015-10-22 Gan Systems Inc. Embedded packaging for devices and systems comprising lateral gan power transistors
WO2018096537A1 (en) * 2016-11-24 2018-05-31 Visic Technologies Ltd. Transistor cell

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7882482B2 (en) * 2007-10-12 2011-02-01 Monolithic Power Systems, Inc. Layout schemes and apparatus for high performance DC-DC output stage

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5672894A (en) * 1994-10-20 1997-09-30 Nippondenso Co., Ltd. Semiconductor device
US8791508B2 (en) 2010-04-13 2014-07-29 Gan Systems Inc. High density gallium nitride devices using island topology
WO2015157845A1 (en) * 2014-04-16 2015-10-22 Gan Systems Inc. Embedded packaging for devices and systems comprising lateral gan power transistors
WO2018096537A1 (en) * 2016-11-24 2018-05-31 Visic Technologies Ltd. Transistor cell

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
A. HASTINGS: "The Art of Analog Layout", 2006, PEARSON
A. LONGFORD: "Utilising Advanced Packaging Technologies to Enable Smaller, More Efficient GaN Power Devices", 2013, EMPC
J. ROBERTS: "Maximizing GaN Power Transistor Performance with Embedded Packaging", 2015, APEC

Also Published As

Publication number Publication date
US20200152572A1 (en) 2020-05-14
US20240162153A1 (en) 2024-05-16
US11854977B2 (en) 2023-12-26

Similar Documents

Publication Publication Date Title
US9929079B2 (en) Leadless electronic packages for GAN devices
EP2750184B1 (en) Semiconductor module
US9654001B2 (en) Semiconductor device
US10522517B2 (en) Half-bridge power semiconductor module and manufacturing method therefor
KR20190109740A (ko) 전력 디바이스들을 병렬화하기 위한 저 인덕턴스 및 고속 스위칭을 갖는 고 전력 다층 모듈
US20210296213A1 (en) Package structure for power converter and manufacture method thereof
US20150023081A1 (en) Power semiconductor module and power conversion device
US20160315038A1 (en) Semiconductor module
US10256212B2 (en) Semiconductor chip having multiple pads and semiconductor module including the same
CN105047634A (zh) 半导体部件之间的隔离
US20110109287A1 (en) Semiconductor package and dc-dc converter
CN102738113A (zh) 用于高效功率转换器的单片集成电容器
US9893646B2 (en) System for a low profile, low inductance power switching module
US10109549B2 (en) Semiconductor device and power conversion device using same
IT201800010195A1 (it) Dispositivo elettronico a conduzione laterale basato su gan con layout degli strati metallici migliorato
KR101957529B1 (ko) 반도체 패키지
US20160006370A1 (en) Power conversion apparatus
US10530354B2 (en) Insulated gate semiconductor device and method for manufacturing insulated gate semiconductor device
US11296191B2 (en) Power module and power converter
US11527456B2 (en) Power module with organic layers
EP2645413A2 (en) Integrated dual power converter package having internal driver IC
US10998305B2 (en) Semiconductor die
KR102362565B1 (ko) 고전압 브리지 정류기
US20160035665A1 (en) Circuit arrangement and method for manufacturing the same
WO2019123931A1 (ja) パワー半導体装置、モジュール及び製造方法