IT201800004174A1 - Circuito e sistema ad isolamento galvanico, procedimento corrispondente - Google Patents

Circuito e sistema ad isolamento galvanico, procedimento corrispondente Download PDF

Info

Publication number
IT201800004174A1
IT201800004174A1 IT102018000004174A IT201800004174A IT201800004174A1 IT 201800004174 A1 IT201800004174 A1 IT 201800004174A1 IT 102018000004174 A IT102018000004174 A IT 102018000004174A IT 201800004174 A IT201800004174 A IT 201800004174A IT 201800004174 A1 IT201800004174 A1 IT 201800004174A1
Authority
IT
Italy
Prior art keywords
signal
pwm
oscillator
pll
power
Prior art date
Application number
IT102018000004174A
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to IT102018000004174A priority Critical patent/IT201800004174A1/it
Priority to EP19163984.8A priority patent/EP3550710B1/en
Priority to CN201910239964.4A priority patent/CN110350888A/zh
Priority to CN201920400506.XU priority patent/CN210111960U/zh
Priority to US16/371,919 priority patent/US10917091B2/en
Publication of IT201800004174A1 publication Critical patent/IT201800004174A1/it

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
    • H03K17/722—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region with galvanic isolation between the control circuit and the output circuit
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33523—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/06—Modifications of generator to ensure starting of oscillations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
    • H03K17/691—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
    • H03K17/722—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region with galvanic isolation between the control circuit and the output circuit
    • H03K17/723—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region with galvanic isolation between the control circuit and the output circuit using transformer coupling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/53—Generators characterised by the type of circuit or by the means used for producing pulses by the use of an energy-accumulating element discharged through the load by a switching device controlled by an external signal and not incorporating positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F19/00—Fixed transformers or mutual inductances of the signal type
    • H01F19/04—Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
    • H01F19/08—Transformers having magnetic bias, e.g. for handling pulses
    • H01F2019/085—Transformer for galvanic isolation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0012—Control circuits using digital or numerical techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Dc-Dc Converters (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Cookers (AREA)
  • Electrotherapy Devices (AREA)
  • External Artificial Organs (AREA)

Description

DESCRIZIONE dell’invenzione industriale dal titolo:
“Circuito e sistema ad isolamento galvanico, procedimento corrispondente”
TESTO DELLA DESCRIZIONE
Campo tecnico
La descrizione è relativa alle tecniche di isolamento galvanico.
Una o più forme di attuazione possono essere usate in una varietà di applicazioni che comportano una comunicazione tra due unità (per es., interfacce).
Interfacce con esseri umani/dati, controllori di rete/bus, microcontrollori e interfacce di sensore associate, dispositivi di pilotaggio (“driver”) di gate per es. in dispositivi medicali o, più in generale, in reti di comunicazione sono esempi di possibili campi di applicazione di forme di attuazione.
Sfondo tecnologico
L’isolamento galvanico è stato argomento di vasta ricerca e attività di innovazione come testimoniato, per es., da vari documenti discussi nel seguito a titolo di introduzione alla descrizione dettagliata di esempi di forme di attuazione.
Scopo e sintesi
Nonostante tale attività estesa, sono auspicabili ulteriori soluzioni perfezionate in relazione a vari aspetti come, per es.:
- raggiungere un compromesso ragionevole tra costo/area e isolamento,
- ridurre e virtualmente eliminare i problemi di immunità ai transitori di modo comune (CMTI, “Common-Mode Transient Immunity”), relativi allo slew-rate di tensione massimo tra due interfacce isolate che un sistema può sopportare,
- migliorare il livello di integrazione,
- facilitare una buona efficienza di potenza per dati nominali (“ratings”) di elevato isolamento galvanico,
- fornire alti livelli di isolamento superando certe limitazioni tecnologiche.
Uno scopo di una o più forme di attuazione è di contribuire a perseguire almeno parte degli obiettivi elencati in precedenza.
Secondo una o più forme di attuazione, tale scopo può essere raggiunto per mezzo di un circuito avente le caratteristiche esposte nelle rivendicazioni che seguono.
Una o più forme di attuazione possono essere relative a un sistema corrispondente, per es., una coppia di unità in comunicazione attraverso un circuito ad isolamento galvanico.
Una o più forme di attuazione possono essere relative a un procedimento corrispondente.
Le rivendicazioni sono parte integrante dell’insegnamento tecnico qui fornito con riferimento alle forme di attuazione.
Una o più forme di attuazione possono prevedere la presenza di una barriera ad isolamento galvanico in cui un segnale di controllo PWM può essere ricostruito in un dispositivo comprendente, per es., un flip-flop D (FFD), un anello ad aggancio di fase (PLL, “Phase-Locked Loop”) e un generatore di impulsi (PG, “Pulse Generator”).
In una o più forme di attuazione:
- il PLL può essere agganciato a un clock campione e uno switch all’interno del PLL può aprire l’anello durante un tempo di disattivazione (“turn-off”) per mantenere una frequenza di segnale corretta;
- un divisore può produrre da esso un segnale che è sincronizzato resettando il divisore ai fronti positivi di quest’ultimo segnale;
- il flip-flop può essere resettato ai fronti negativi di tale segnale per disattivare l’oscillatore di potenza, mentre il fronte positivo del segnale di clock precedente può attivare (“turn on”) l’oscillatore di potenza.
Una o più forme di attuazione possono offrire uno o più dei vantaggi seguenti:
- una riduzione apprezzabile del costo e dell’area di silicio nella misura in cui si sfrutta (solo) un collegamento isolato per fornire sia un trasferimento di potenza sia un controllo della potenza di uscita;
- la combinazione di una regolazione di potenza PWM, di un oscillatore di potenza in classe D e di una codifica PWM aumenta sia l’efficienza complessiva del sistema sia il livello di potenza di uscita;
- la CMTI può essere almeno teoricamente eliminata in quanto il ciclo di controllo non è affetto in modo apprezzabile dalla possibile perdita di un bit.
Breve descrizione delle varie viste dei disegni
Una o più forme di attuazione saranno ora descritte, a puro titolo di esempio, con riferimento alle figure annesse, nelle quali:
- la Figura 1 è uno schema generale esemplificativo del possibile uso di una barriera ad isolamento galvanico, - la Figura 2 è uno schema a blocchi esemplificativo di un possibile contesto di uso di forme di attuazione, - le Figure 3 e 4 sono schemi a blocchi esemplificativi di varie opzioni di implementazione di forme di attuazione,
- la Figura 5 comprende quattro porzioni, indicate rispettivamente con a), b), c) e d), indicative di possibili comportamenti nel tempo di segnali in forme di attuazione.
Descrizione dettagliata di esempi di forme di attuazione
Nella descrizione che segue, sono illustrati uno o più dettagli specifici, allo scopo di fornire una comprensione approfondita di esempi di forme di attuazione di questa descrizione. Le forme di attuazione possono essere ottenute senza uno o più dei dettagli specifici o con altri procedimenti, componenti, materiali, ecc. In altri casi, operazioni, materiali o strutture note non sono illustrate o descritte in dettaglio in modo tale che certi aspetti delle forme di attuazione non saranno resi poco chiari.
Un riferimento a “una forma di attuazione” nel quadro della presente descrizione intende indicare che una particolare configurazione, struttura, o caratteristica descritta con riferimento alla forma di attuazione è compresa in almeno una forma di attuazione. Per cui, le frasi come “in una forma di attuazione” che possono essere presenti in uno o più punti della presente descrizione non fanno necessariamente riferimento proprio alla stessa forma di attuazione. Inoltre, particolari conformazioni, strutture o caratteristiche possono essere combinate in un modo adeguato qualsiasi in una o più forme di attuazione.
I riferimenti usati qui sono forniti semplicemente per convenienza e quindi non definiscono l’ambito di protezione o l’ambito delle forme di attuazione.
Lo schema della Figura 1 rappresenta come esempio due unità U1, U2 accoppiate attraverso una barriera ad isolamento galvanico GB con la possibilità di facilitare un trasferimento di potenza (in una direzione, per es. dall’unità U1 all’unità U2) e un trasferimento di dati (per es., in entrambe le direzioni).
Esempi di unità come U1 e U2 sono circuiti come le interfacce esseri umani/dati, i controllori di rete/bus, i microcontrollori (per es., l’unita U1) e interfacce di sensori associate, dispositivi di pilotaggio di gate, per es. in dispositivi medicali e reti di comunicazione (l’unità U2). Per il resto si apprezzerà che tale elenco è puramente esemplificativo e non limitativo delle forme di attuazione.
Barriere galvaniche come qui rappresentate a titolo di esempio possono essere usate, per es., quando una delle unità U1, U2 può essere esposta a tensioni pericolose rispetto alle quali è previsto che l’altra unità sia isolata. Questo può essere il caso, per es., di certi dispositivi di potenza come gli attuatori di potenza controllati attraverso un’interfaccia di controllore che si desidera proteggere dall’esposizione ad alte tensioni.
Una caratteristica auspicabile per una barriera galvanica GB come rappresentato qui come esempio è la capacità di funzionare tra unità U1, U2 alimentate con tensioni differenti, per es., VDD1, VDD2 e/o riferite a masse differenti, per es., GND1, GND2.
Come indicato, per facilitare una trasmissione di potenza e dati con un isolamento galvanico sono stati sperimentati vari approcci.
Un primo approccio può comportare l’uso di condensatori integrati che facilitano un isolamento galvanico on-chip.
Questa soluzione, così come adottata in vari prodotti di trasferimento/dati correnti disponibili sul mercato, può presentare certe limitazioni in termini di compromesso tra il costo e l’isolamento e il possibile uso di una circuitazione di CMI aggiuntiva.
Un altro approccio può comportare trasformatori postprocessati (psot-processed). Questa rappresenta di nuovo una soluzione adottata attualmente in certi prodotti commerciali per il trasferimento di dati e di potenza, per es., al fine di facilitare una alta CMTI per il trasferimento di dati insieme a un alto isolamento galvanico.
Possibili svantaggi possono essere relativi a un (basso) livello di integrazione e/o a una efficienza di potenza esposta a degradazione per valori nominali di elevato isolamento galvanico.
Un altro approccio ancora (adottato, per es., in vari prodotti disponibili presso la società titolare) comporta un isolamento galvanico on-chip. Questo può essere usato in prodotti per trasferimento di dati al fine di facilitare l’ottenimento di alti valori di CMI per il trasferimento dei dati.
Questo approccio facilita l’ottenimento di un trasferimento di potenza usando una tecnologia BCD (Binary-CMOS-DMOS)/SOI (Silicon On Insulator) congiuntamente a valori nominali di isolamento soddisfacenti, compatibili con lo spessore di ossido (per es., 6 kV max).
Un tale approccio è esemplificato, per es., in:
N. Spina, et al.: “Current-reuse transformer coupled oscillators with output power combining for galvanically isolated power transfer systems”, IEEE T-CAS I, vol. 62, pagine da 2940 a 2948, dicembre 2016,
P. Lombardo, et al.: “A fully-integrated halfduplex/data power transfer system with up to 40Mbps data rate, 23mW output power and on-chip 5kV galvanic isolation”, IEEE ISSCC, pagine 300 e 301, febbraio 2016.
Un altro fattore discriminante nelle barriere galvaniche in cui si considera un trasferimento di potenza, segnali di controllo e dati consiste nel numero di collegamenti (linee) isolati.
Teoricamente, il trasferimento di potenza, controllo e dati può comportare quattro collegamenti: uno per la potenza, uno per il controllo e due per il trasferimento di dati (se si considera un trasferimento bidirezionale).
Un dispositivo come discusso, per es., in Z. Tan, et al.: “A fully isolated delta-sigma ADC for shunt based current sensing”, IEEE Journal of Solid-State Circuits, vol. 51, ottobre 2016, pagine da 2232 a 2240 facilita la riduzione del numero di collegamenti a tre convogliando il controllo e i dati (in una direzione) su un singolo collegamento.
Un dispositivo come discusso in P. Lombardo, et al. (già citato) può usare un singolo collegamento per la potenza più una comunicazione di dati bidirezionale.
Un dispositivo come discusso in US2017/0358993 A1 così come in E. Ragonese, et al.: “A fully integrated galvanically isolated DC-DC converter with data communication”, IEEE Trans. Circuits Syst. Volume: PP, Issue 99, pagine da 1 a 10 può usare un collegamento per la potenza più un collegamento per il controllo e una comunicazione di dati bidirezionale.
Un altro dispositivo ancora, così come rappresentato come esempio, per es., nella Domanda di Brevetto Italiano n. 102018000000830 (non ancora accessibile al pubblico al momento del deposito della presente domanda) usa un singolo collegamento per facilitare il trasferimento di potenza e di segnali di controllo più una comunicazione monodirezionale.
Una o più forme di attuazione possono adottare la struttura esemplificata nella Figura 2 che comprende di nuovo due unità U1, U2 (per es., del tipo rappresentato come esempio in precedenza) che scambiano segnali elettrici (potenza, controllo e dati) attraverso una barriera ad isolamento galvanico GB.
La barriera GB può essere implementata in un qualsiasi modo noto per tale scopo. Nella Figura 2 come esempio di una tale barriera è rappresentato schematicamente un trasformatore.
In una o più forme di attuazione, il controllo di potenza di uscita può essere implementato su un (singolo) collegamento di potenza isolato, riducendo così il numero di collegamenti isolati.
In una o più forme di attuazione, per facilitare un controllo di potenza (molto) efficiente si può usare una strategia di controllo con modulazione a larghezza di impulsi o PWM (Pulse-Width-Modulation).
In una o più forme di attuazione, il segnale di controllo PWM può essere campionato e trasmesso modulando (per es., attraverso una modulazione a codifica di ampiezza o ASK - Amplitude Shift Keying) il segnale di potenza.
Nello schema della Figura 2, l’unità U1 è esemplificata come comprendente un oscillatore di potenza 10 al quale può essere applicato, per es., un segnale di modulazione PWM PWMA così da accendere (“on”) e spegnere (“off”) alternativamente l’oscillatore di potenza 10 in funzione di un segnale ricevuto da un blocco circuitale (ricevitore) 12.
Come discusso in seguito, il blocco circuitale 12 può essere configurato per ricostruire a tale scopo un segnale di controllo PWM PWMB come generato sul lato opposto della barriera ad isolamento galvanico GB, vale a dire nell’unità U2.
Ivi, il segnale proveniente dall’oscillatore di potenza 10 come trasmesso attraverso la barriera ad isolamento galvanico GB è applicato a un blocco circuitale raddrizzatore 14 per generare un segnale di uscita Vo.
Il segnale di uscita Vo dal blocco circuitale raddrizzatore 14 (al quale può essere applicato un filtraggio passa-basso in 16) può essere usato per alimentare varie unità di “utente” (non visibili nella figura).
Il dispositivo e il funzionamento del blocco circuitale 14 e della rete di filtro passa-basso (per es., RC) 16 sono per il resto convenzionali nella tecnica.
Un segnale indicativo del valore del segnale di uscita (per es., di tensione) VO può essere fornito, per es. attraverso un blocco circuitale traslatore di livello (“level-shifter”) 18 opzionale (fattore di scala uguale a k) a uno degli ingressi (per es., l’ingresso invertente) di un amplificatore di errore 20 il cui altro ingresso è accoppiato a un nodo di riferimento che riceve un segnale di riferimento REF.
Il comparatore è così in grado di pilotare, attraverso un segnale di errore ε, un modulatore PWM 22 che genera il segnale PWM PWMB già discusso in precedenza. Questo è applicato a sua volta a uno switch 24 (per es., un modulatore) che riceve come clock una frequenza di clock ck per generare un segnale modulato atto a essere trasmesso verso l’unità U1 attraverso la barriera ad isolamento galvanico GB.
Eccezion fatta per i punti discussi nel seguito, i vari blocchi circuitali rappresentati come esempio nella Figura 2 possono essere considerati come noti individualmente nella tecnica, il che rende superfluo fornire in questa sede una descrizione si maggior dettaglio.
Si apprezzerà altresì che lo schema della Figura 2 si riferisce per semplicità alla trasmissione della potenza e del controllo di potenza attraverso la barriera galvanica GB (per es., potenza da U1 a U2 e controllo di potenza da U2 a U1).
Una trasmissione (per es., bidirezionale) di dati attraverso la barriera GB può avere luogo con mezzi noti (non visibili nella Figura 2 per semplicità), per es. facendo ricorso a varie soluzioni come discusso nei documenti citati precedentemente.
Un problema affrontato da una o più forme di attuazione è che, in un contesto di uso come rappresentato come esempio nella Figura 1, durante i tempi di “off” dell’oscillatore di potenza 10, può non aversi una trasmissione di dati attraverso la barriera ad isolamento galvanico GB con una conseguente difficoltà nello stabilire come l’oscillatore di potenza 10 possa essere attivato (di nuovo).
Lo schema della Figura 3 è un esempio di una o più forme di attuazione in cui il segnale PWMA che pilota l’oscillatore di potenza 10 può essere “ricostruito” partendo dal segnale PWMB come ricevuto nel ricevitore 12 (nell’unità U1).
Nella Figura 3, parti o elementi simili a parti o elementi già discussi con riferimento alle figure precedenti sono indicati con riferimenti/numeri simili. Per brevità una descrizione dettagliata corrispondente non sarà qui ripetuta.
In una o più forme di attuazione come rappresentate come esempio nella Figura 3, oltre a fornire il segnale PWMB, il ricevitore 12 fornisce anche un segnale di clock (campione) ckSAMPLE ricavato da esso. Per esempio, il segnale di clock campione ckSAMPLE può essere ricavato dai fronti positivi/negativi, opzionalmente dai fronti positivi (di salita) di PWMB.
Il segnale di clock campione ckSAMPLE è fornito a un circuito PLL 26 (si veda la Figura 4, discussa nel seguito) con il segnale di uscita dal PLL 26 fornito a un divisore (di frequenza di clock) 28 con un fattore di divisione N. Il divisore 28 è configurato per produrre un segnale (indicato con ckPWMA) alla stessa frequenza di PWMB.
In una o più forme di attuazione, una sincronizzazione di ckPWMA e di PWMB (vale a dire, facilitare il fatto che ckPWMA e PWMB abbiano fronti d’onda allineati nel tempo) può comportare di resettare il divisore 28 in un terminale di reset del divisore 28a (per facilità di spiegazione, questo è esemplificato come un blocco separato nella Figura 3, ma in effetti può essere integrato nel divisore 28) a ciascun fronte (per es., positivo) di PWMB.
Il riferimento 30 indica un flip-flop (per es., un flip-flop D o FFD) alimentato con una tensione di alimentazione VDD al suo ingresso D.
Il flip-flop 30 riceve come clock di ingresso il segnale ckPWMA dal divisore 28 ed è resettato in un termale di reset 30a (di nuovo, per facilità di spiegazione, questo è rappresentato come esempio come un blocco separato nella Figura 3, ma può essere in effetti integrato nel flip-flop 30) in corrispondenza degli “altri” fronti (per es., i fronti negativi) di PWMB.
Questi fronti negativi di PWMB possono così facilitare un reset del flip-flop 30 per disattivare l’oscillatore di potenza 10, mentre i fronti positivi come convogliati da ckPWMA possono attivare l’oscillatore di potenza 10.
Si apprezzerà per il resto che il fatto di fare riferimento ai fronti negativi e positivi che attivano e disattivano, rispettivamente, l’oscillatore 10 è puramente esemplificativo di certe forme di attuazione possibili. Gli esperti nella tecnica apprezzeranno che una o più forme di attuazione possono facilitare in effetti lo stesso genere di funzionamento facendo ricorso, per es., a relazioni logiche complementari.
La Figura 4 semplifica una possibile forma di attuazione del circuito PLL 26 comprendente uno stadio di ingresso (comparatore di fase) 260, un filtro di anello 262 in cascata con esso così come un oscillatore ad anello 264 (per es., un oscillatore controllato in tensione – VCO (“Voltage-Controlled Oscillator”)) il cui segnale di uscita è fornito in retroazione allo stadio di ingresso 260 per un confronto con il segnale ckSAMPLE fornito al PLL attraverso il blocco circuitale (ricevitore) 12.
In una o più forme di attuazione, uno switch 266 (per es., uno switch elettronico come un transistore MOSFET) può essere provvisto nell’anello del circuito PLL 26 (per es., tra lo stadio di ingresso 260 e il filtro di anello 262) per aprire l’anello durante i tempi di disattivazione dell’oscillatore di potenza 10, facilitando così il mantenimento di una frequenza di segnale adeguata.
In una o più forme di attuazione come qui esemplificate, questa operazione può essere facilitata attuando lo switch 266 attraverso il segnale PWMA, che attiva e disattiva l’oscillatore di potenza 10.
Si apprezzerà che, in una o più forme di attuazione, lo stesso genere di funzionamento (switch 266 chiuso, vale a dire conduttivo, con il PLL che insegue il segnale ckSAMPLE, durante le fasi di attivazione dell’oscillatore 10 - switch 266 aperto, vale a dire non conduttivo, con il PLL che mantiene la frequenza del segnale, durante le fasi di disattivazione dell’oscillatore 10) può essere facilitato facendo ricorso, per es., a relazioni logiche complementari.
Gli elementi 26 (PLL), 28 (divisore, per es., per un fattore N) e 30 (flip-flop) forniscono così un circuito che ricostruisce il segnale di controllo PWM come ricevuto dalla barriera ad isolamento galvanico GB anche durante i tempi di “off” dell’oscillatore di potenza.
I diagrammi della Figura 5 sono esempi della possibilità di trasmettere il segnale di controllo PWM (per es., PWMB come trasmesso da U2 a U1, vale a dire da destra a sinistra nella Figura 3) usando una modulazione ASK del segnale di potenza. La modulazione può essere effettuata con un (basso) indice di modulazione (per es., del 5%), facilitando così l’ottenimento di una alta efficienza.
Gli schemi nelle porzioni da a) a d) nella Figura 5 sono esempi di possibili comportamenti nel tempo dei seguenti segnali:
- ckPWMB è il segnale di clock associato a PWMB, vale a dire il clock dal quale è ricavato PWMB (ckPWMB e PWMB hanno così la stessa frequenza) – porzione a);
- PWMB - porzione b);
- PWMA (ricostruito) - porzione c,
- oscillazione dell’oscillatore di potenza 10 sulla quale può essere sovrapposta una modulazione ASK per convogliare il segnale di controllo di potenza PWMB – porzione d).
Si apprezzerà che quest’ultima rappresentazione è puramente esemplificativa di un possibile funzionamento di una barriera GB che comprende, per es., un trasformatore nel convogliare sia un segnale di potenza dall’unità U1 all’unità U2 sia un segnale di controllo della potenza (per es., PWMB - modulato ASK sul segnale di potenza) dall’unità U2 all’unità U1.
I blocchi circuitali indicati con 18, 20, 22, 24 nelle Figure 2 e 3 (come descritte in precedenza) comprendono in effetti un blocco circuitale di controllo atto a generare e a trasmettere il segnale di controllo della potenza dall’Unità 2 (a ritroso) all’Unità U1.
Una o più forme di attuazione possono ridurre così i costi del sistema e l’area di silicio sfruttando (solo) un collegamento isolato per fornire sia un trasferimento di potenza sia un controllo della potenza di uscita.
Come indicato, questo può avvenire in combinazione con una trasmissione di dati (eventualmente bidirezionale) facilitata da mezzi noti.
Una o più forme di attuazione possono adottare una regolazione di potenza PWM insieme a un oscillatore di potenza in classe D e a una codifica PWM, il che facilita un aumento sia dell’efficienza del sistema complessivo sia del livello di potenza di uscita.
In una o più forme di attuazione, si possono evitare sostanzialmente i problemi di CMTI poiché, come già indicato, la possibile perdita di un bit non influisce in modo apprezzabile sul funzionamento dell’anello di controllo.
Un circuito secondo una o più forme di attuazione può comprendere:
- un oscillatore di alimentazione (per es., 10) accoppiabile su un lato di una barriera galvanica (per es., GB) per fornire a essa un segnale elettrico di alimentazione, l’oscillatore di alimentazione configurato per essere attivato e disattivato alternativamente in funzione di un segnale di pilotaggio PWM (per es., PWMA) applicato a esso,
- un blocco circuitale ricevitore (per es., 12) configurato per essere accoppiato a detto un lato della barriera galvanica per ricevere da esso un segnale di controllo di potenza PWM (per es., PWMB).
Come indicato, in una o più forme di attuazione, l’oscillatore di alimentazione può comprendere un oscillatore in Classe D con un controllo PWM, che facilita l’ottenimento di una maggiore efficienza.
Come rappresentato qui come esempio, il segnale PWMB è generato nell’unità U2 ed è “ricostruito” nell’unità U1.
Come discusso precedentemente, il ricevitore 12 può ricevere il segnale PWMB dalla barriera galvanica GB come un segnale modulato (per es., ASK) sopra una portante come fornito dall’oscillatore di potenza 10 (si veda la porzione d) della Figura 5).
Vale a dire, il segnale PWMB come generato nell’unità U2 contiene le informazioni di controllo della potenza. Tali informazioni possono quindi essere ricostruite nell’unità U1 al fine di pilotare l’oscillatore di alimentazione 10 (per es., attraverso PWMA).
Per esempio, nell’unità U2 il segnale PWMB può essere codificato come dati binari (con una codifica PWM; per es. “0” >>> duty cycle = 30%, “1” >>> duty cycle = 70%).
Al fine di essere trasmessi attraverso la barriera galvanica GB, questi dati possono essere usati per modulare (per es., ASK) la portante fornita dall’oscillatore di alimentazione 10. Il ricevitore 12 demodula (per es., attraverso una demodulazione ASK) il segnale proveniente dalla barriera GB ed estrae da esso i bit codificati che sono rappresentativi del segnale PWMB.
Un circuito secondo una o più forme di attuazione può comprendere (inoltre):
- una rete di ricostruzione di segnale (per es., 26, 28, 30) tra il blocco circuitale ricevitore e l’oscillatore di alimentazione, la rete di ricostruzione di segnale configurata per fornire all’oscillatore di alimentazione un segnale di pilotaggio PWM ricostruito dal segnale di controllo della potenza PWM,
in cui la rete di ricostruzione di segnale comprende un blocco circuitale PLL (per es., 26) accoppiato al blocco circuitale ricevitore e configurato per agganciarsi al segnale di controllo PWM (per es., al segnale di clock campione ckSAMPLE associato a PWMB) proveniente dal blocco circuitale ricevitore, il blocco circuitale PLL comprendendo un anello del PLL (per es., 260, 262, 264, 266) sensibile al segnale di pilotaggio PWM applicato all’oscillatore di alimentazione, l’anello del PLL configurato per essere aperto come risultato del fatto che l’oscillatore di alimentazione è disattivato.
In una o più forme di attuazione, l’anello del PLL può comprendere uno switch (per es., 266) commutabile, sotto il controllo del segnale di pilotaggio PWM applicato all’oscillatore di alimentazione, tra un primo stato conduttivo, nel quale l’anello del PLL è attivo (chiuso), e un secondo stato non conduttivo, nel quale l’anello del PLL è inattivo (aperto).
Con l’anello aperto, il PLL può facilitare il mantenimento di un clock per attivare (di nuovo) l’oscillatore 10. Per esempio, con il PLL aperto, la scarica della capacità nel filtro 262 è contrastata cosicché è memorizzata la tensione di aggancio al tempo precedente l’apertura dell’anello.
In una o più forme di attuazione, lo switch dell’anello del PLL può essere commutabile tra:
- un primo stato conduttivo nel quale l’anello del PLL è attivo, con il segnale di pilotaggio PWM a un primo valore (per es., “1”) che fornisce un’attivazione dell’oscillatore di alimentazione,
- un secondo stato non conduttivo nel quale l’anello del PLL è inattivo, con il segnale di pilotaggio PWM a un secondo valore (per es., “0”) che fornisce una disattivazione dell’oscillatore di alimentazione.
In una o più forme di attuazione, il blocco circuitale PLL può comprendere uno stadio di confronto di ingresso (per es., 260) seguito da un filtro di anello (per es., 262), in cui lo switch (per es., 266) può essere disposto tra lo stadio di confronto e il filtro di anello.
In una o più forme di attuazione, il blocco circuitale PLL può essere configurato per agganciarsi su un segnale di clock campione (per es., ckSAMPLE) del segnale di controllo PWM (per es., PWMB) proveniente dal blocco circuitale ricevitore.
In una o più forme di attuazione, la rete di ricostruzione di segnale può comprendere un divisore (per es., 28) intermedio tra il blocco circuitale PLL e l’oscillatore di alimentazione, il divisore configurato per fornire un segnale di clock (per es., ckPWMA) per detto segnale di pilotaggio PWM (per es., PWMA) all’oscillatore di alimentazione.
In una o più forme di attuazione, la rete di ricostruzione di segnale può comprendere un elemento circuitale bistabile (per es., 30), opzionalmente un flipflop (per es., D), al quale è applicato come clock detto segnale di clock, l’elemento circuitale bistabile avendo un nodo di uscita (per es., Q) accoppiato all’oscillatore di alimentazione e fornendo a esso detto segnale di pilotaggio PWM.
In una o più forme di attuazione, il blocco circuitale ricevitore può essere accoppiato con detto divisore e detto elemento circuitale bistabile, in cui il divisore e l’elemento circuitale bistabile sono configurati per essere resettati da fronti opposti (per es., fronti positivi e negativi) del segnale di controllo PWM provenienti dal blocco circuitale ricevitore.
In una o più forme di attuazione, il divisore e l’elemento circuitale bistabile possono essere configurati per essere resettati rispettivamente dai fronti positivi e dai fronti negativi del segnale di controllo PWM.
In una o più forme di attuazione, un sistema può comprendere:
- una barriera ad isolamento galvanico (per es., GB) che ha un primo lato e un secondo lato (per es., sinistra e destra nelle Figure 2 e 3),
- una unità di alimentazione (per es., U1) comprendente un circuito secondo una o più forme di attuazione, che ha l’oscillatore di alimentazione e il blocco circuitale ricevitore in essa accoppiati a detto primo lato della barriera galvanica, e
- un ingresso di utente (per es., U2) accoppiato al secondo lato della barriera galvanica e comprendente un circuito generatore di controllo (per es., 18, 20, 22, 24) configurato per produrre detto segnale di controllo PWM (per es., PWMB) per la trasmissione al circuito accoppiato al primo lato della barriera galvanica sopra la barriera galvanica.
In una o più forme di attuazione, l’unità di utente può comprendere un circuito raddrizzatore (per es., 14, 16) accoppiato al secondo lato della barriera galvanica e configurato per ricevere un segnale elettrico di alimentazione dall’oscillatore di alimentazione nell’unità di alimentazione attraverso la barriera galvanica.
In una o più forme di attuazione, un procedimento può comprendere:
- fornire un segnale elettrico di alimentazione a un lato di una barriera galvanica attivando e disattivando alternativamente un oscillatore di alimentazione accoppiato a detto un lato della barriera galvanica applicando un segnale di pilotaggio PWM all’oscillatore di alimentazione, - ricevere un segnale di controllo della potenza PWM su detto un lato della barriera galvanica,
- fornire all’oscillatore di alimentazione un segnale di pilotaggio PWM ricostruito dal segnale di controllo della potenza PWM attraverso un blocco circuitale PLL che si aggancia al segnale di controllo PWM (per es., a ckSAMPLE, un clock campione ricavato, per es., dai fronti positivi o di salita di PWMB) ricevuto su detto un lato della barriera galvanica (GB) (per es., come ricevuto e demodulato nell’unità U1), il blocco circuitale PLL comprendendo un anello del PLL sensibile al segnale di pilotaggio PWM applicato all’oscillatore di alimentazione,
- aprire, rispettivamente chiudere, detto anello del PLL come risultato del fatto che l’oscillatore di alimentazione è disattivato, rispettivamente attivato.
Fermi restando i principi di fondo, i dettagli e le forme di attuazione possono variare, anche in modo apprezzabile, rispetto a quanto è stato descritto, puramente a titolo di esempio, senza uscire dall’ambito di protezione.
L’ambito di protezione è definito dalle rivendicazioni annesse.

Claims (12)

  1. RIVENDICAZIONI 1. Circuito, comprendente: - un oscillatore di alimentazione (10) accoppiabile a un lato di una barriera galvanica (GB) per fornire a esso un segnale elettrico di alimentazione, l’oscillatore di alimentazione configurato per essere attivato e disattivato alternativamente in funzione di un segnale di pilotaggio PWM (PWMA) applicato a esso, - un blocco circuitale ricevitore (12) configurato per essere accoppiato a detto un lato della barriera galvanica (GB) per ricevere da esso un segnale di controllo della potenza PWM (PWMB), - una rete di ricostruzione di segnale (26, 28, 30) tra il blocco circuitale ricevitore (12) e l’oscillatore di alimentazione (10), la rete di ricostruzione di segnale (26, 28, 30) configurata per fornire all’oscillatore di alimentazione (10) un segnale di pilotaggio PWM (PWMA) ricostruito dal segnale di controllo della potenza PWM (PWMB), in cui la rete di ricostruzione di segnale (26, 28, 30) comprende un blocco circuitale PLL (26) accoppiato al blocco circuitale ricevitore (12) e configurato per agganciarsi al segnale di controllo PWM (ckSAMPLE) proveniente dal blocco circuitale ricevitore (12), il blocco circuitale PLL (26) comprendendo un anello del PLL (260, 262, 264, 266) sensibile al segnale di pilotaggio PWM (PWMA) applicato all’oscillatore di alimentazione (10), l’anello del PLL (262, 264, 266) configurato (266) per essere aperto come risultato del fatto che l’oscillatore di alimentazione (10) è disattivato.
  2. 2. Circuito secondo la rivendicazione 1, in cui l’anello del PLL (260, 262, 264, 266) comprende uno switch (266) commutabile, sotto il controllo del segnale di pilotaggio PWM (PWMA) applicato all’oscillatore di alimentazione (10), tra un primo stato conduttivo, nel quale l’anello del PLL è attivo, e un secondo stato non conduttivo, nel quale l’anello del PLL è inattivo.
  3. 3. Circuito secondo la rivendicazione 1, in cui lo switch (266) dell’anello del PLL è commutabile tra: - un primo stato conduttivo nel quale l’anello del PLL è attivo, con il segnale di pilotaggio PWM (PWMA) a un primo valore che fornisce un’attivazione dell’oscillatore di alimentazione (10), - un secondo stato non conduttivo nel quale l’anello del PLL è inattivo, con il segnale di pilotaggio PWM (PWMA) a un secondo valore che fornisce una disattivazione dell’oscillatore di alimentazione (10).
  4. 4. Circuito secondo la rivendicazione 2 o la rivendicazione 3, in cui il blocco circuitale PLL (26) comprende uno stadio di confronto di ingresso (260) seguito da un filtro di anello (262), in cui lo switch (266) è disposto tra lo stadio di confronto (260) e il filtro di anello (262).
  5. 5. Circuito secondo una qualsiasi delle rivendicazioni precedenti, in cui il blocco circuitale PLL (26) è configurato per agganciarsi su un segnale di clock campione (ckSAMPLE) del segnale di controllo PWM (PWMB) proveniente dal blocco circuitale ricevitore (12).
  6. 6. Circuito secondo una qualsiasi delle rivendicazioni precedenti, in cui la rete di ricostruzione di segnale comprende un divisore (28) intermedio tra il blocco circuitale PLL (26) e l’oscillatore di alimentazione (10), il divisore configurato per fornire un segnale di clock (ckPWMA) per detto segnale di pilotaggio PWM (PWMA) all’oscillatore di alimentazione (10).
  7. 7. Circuito secondo la rivendicazione 6, in cui la rete di ricostruzione di segnale comprende un elemento circuitale bistabile (30), preferibilmente un flip-flop D, al quale è fornito come clock detto segnale di clock (ckPWMA), l’elemento circuitale bistabile (30) avendo un nodo di uscita (Q) accoppiato all’oscillatore di alimentazione (10) e fornendo a esso detto segnale di pilotaggio PWM (PWMA).
  8. 8. Circuito secondo la rivendicazione 6 e la rivendicazione 7, in cui il blocco circuitale ricevitore (12) è accoppiato con detto divisore (28) e detto elemento circuitale bistabile (30), in cui il divisore (28) e l’elemento circuitale bistabile (30) sono configurati per essere resettati da fronti opposti del segnale di controllo PWM (PWMB) proveniente dal blocco circuitale ricevitore (12).
  9. 9. Circuito secondo la rivendicazione 8, in cui il divisore (28) e l’elemento circuitale bistabile (30) sono configurati per essere resettati rispettivamente dai fronti positivi e dai fronti negativi del segnale di controllo PWM (PWMB).
  10. 10. Sistema, comprendente: - una barriera ad isolamento galvanico (GB) che ha un primo lato e un secondo lato, - una unità di alimentazione (U1) comprendente un circuito secondo una qualsiasi delle rivendicazioni da 1 a 9, che ha l’oscillatore di alimentazione (10) e il blocco circuitale ricevitore (12) in essa accoppiati a detto primo lato della barriera galvanica (GB), e - una unità di utente (U2) accoppiata al secondo lato della barriera galvanica (GB) e comprendente un circuito generatore di controllo (18, 20, 22, 24) configurato per produrre detto segnale di controllo PWM (PWMB) per una trasmissione al circuito accoppiato al primo lato della barriera galvanica (GB) sopra la barriera galvanica (GB).
  11. 11. Sistema secondo la rivendicazione 10, in cui l’unità di utente (U2) comprende un circuito raddrizzatore (14, 16) accoppiato al secondo lato della barriera galvanica (GB) e configurato per ricevere un segnale elettrico di alimentazione dall’oscillatore di alimentazione (10) nell’unità di alimentazione (U1) attraverso la barriera galvanica (GB).
  12. 12. Procedimento, comprendente: - fornire un segnale elettrico di alimentazione a un lato di una barriera galvanica (GB) attivando e disattivando alternativamente un oscillatore di alimentazione (10) accoppiato a detto un lato della barriera galvanica applicando un segnale di pilotaggio PWM (PWMA) all’oscillatore di alimentazione (10), - ricevere un segnale di controllo della potenza PWM (PWMB) su detto un lato della barriera galvanica (GB), - fornire all’oscillatore di alimentazione (10) un segnale di pilotaggio PWM (PWMA) ricostruito dal segnale di controllo della potenza PWM (PWMB) attraverso un blocco circuitale PLL (26) agganciandosi al segnale di controllo PWM (ckSAMPLE) ricevuto in detto un lato della barriera galvanica (GB), il blocco circuitale PLL (26) comprendendo un anello del PLL (262, 264, 266) sensibile al segnale di pilotaggio PWM (PWMA) applicato all’oscillatore di alimentazione (10), - aprire, rispettivamente chiudere, detto anello del PLL (262, 264, 266) come risultato del fatto che l’oscillatore di alimentazione (10) è disattivato, rispettivamente attivato.
IT102018000004174A 2018-04-03 2018-04-03 Circuito e sistema ad isolamento galvanico, procedimento corrispondente IT201800004174A1 (it)

Priority Applications (5)

Application Number Priority Date Filing Date Title
IT102018000004174A IT201800004174A1 (it) 2018-04-03 2018-04-03 Circuito e sistema ad isolamento galvanico, procedimento corrispondente
EP19163984.8A EP3550710B1 (en) 2018-04-03 2019-03-20 A galvanic isolation circuit and system, corresponding method
CN201910239964.4A CN110350888A (zh) 2018-04-03 2019-03-27 流电隔离电路和***以及对应的操作方法
CN201920400506.XU CN210111960U (zh) 2018-04-03 2019-03-27 电子电路和电子***
US16/371,919 US10917091B2 (en) 2018-04-03 2019-04-01 Galvanic isolation circuit and system and a corresponding method of operation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT102018000004174A IT201800004174A1 (it) 2018-04-03 2018-04-03 Circuito e sistema ad isolamento galvanico, procedimento corrispondente

Publications (1)

Publication Number Publication Date
IT201800004174A1 true IT201800004174A1 (it) 2019-10-03

Family

ID=62530513

Family Applications (1)

Application Number Title Priority Date Filing Date
IT102018000004174A IT201800004174A1 (it) 2018-04-03 2018-04-03 Circuito e sistema ad isolamento galvanico, procedimento corrispondente

Country Status (4)

Country Link
US (1) US10917091B2 (it)
EP (1) EP3550710B1 (it)
CN (2) CN210111960U (it)
IT (1) IT201800004174A1 (it)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201800004174A1 (it) * 2018-04-03 2019-10-03 Circuito e sistema ad isolamento galvanico, procedimento corrispondente
JP7366849B2 (ja) * 2020-07-09 2023-10-23 株式会社東芝 通信装置
CN115656609B (zh) * 2022-12-28 2023-04-28 苏州博创集成电路设计有限公司 一种电感电流采样电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2814177A1 (en) * 2013-06-10 2014-12-17 Asahi Kasei Microdevices Corporation Phase-locked loop device with synchronization means
US20150015156A1 (en) * 2013-07-10 2015-01-15 Osram Gmbh Signal transmission method and related device
US20150326127A1 (en) * 2014-05-09 2015-11-12 Avago Technologies General lP (Singapore) Pte. Ltd. Isolation Device And System

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4956579A (en) * 1988-10-14 1990-09-11 Albright Larry W Plasma Display using a double-walled enclosure
JP3191275B2 (ja) 1993-02-22 2001-07-23 横河電機株式会社 スイッチング電源装置
US6658051B1 (en) 2000-10-31 2003-12-02 Centillium Communications, Inc. Electrical isolation techniques for DSL modem
FI20002493A (fi) * 2000-11-14 2002-05-15 Salcomp Oy Teholähdejärjestely ja induktiivisesti kytketty akkulaturi, jossa on langattomasti kytketty ohjaus, ja menetelmä teholähdejärjestelyn ja induktiivisesti kytketyn akkulaturin ohjaamiseksi langattomasti
US6862198B2 (en) * 2001-11-29 2005-03-01 Iwatt, Inc. PWM power converter with digital sampling control circuitry
US7277491B2 (en) 2002-05-14 2007-10-02 Ess Technology, Inc. Data access arrangement using a high frequency transformer for electrical isolation
JP3938083B2 (ja) * 2003-03-28 2007-06-27 ソニー株式会社 スイッチング電源装置
US7724831B2 (en) 2003-05-29 2010-05-25 Teridian Semiconductor, Corp. Method and apparatus for detection of load impedance modulation in a transformer circuit
JP2007516651A (ja) 2003-05-29 2007-06-21 ティーディーケイ・セミコンダクタ・コーポレーション トランスを介した全二重通信の方法および装置
US7558080B2 (en) * 2004-08-20 2009-07-07 Analog Devices, Inc. Power converter system
CN1937383A (zh) * 2005-09-22 2007-03-28 松下电器产业株式会社 开关电源装置、半导体装置以及控制方法
GB0615029D0 (en) * 2005-12-22 2006-09-06 Cambridge Semiconductor Ltd Switch mode power supply controllers
US8849402B2 (en) 2011-03-21 2014-09-30 General Electric Company System and method for contactless power transfer in implantable devices
WO2013080403A1 (ja) * 2011-11-28 2013-06-06 パナソニック株式会社 スイッチング電源装置および半導体装置
JP5991078B2 (ja) * 2012-08-27 2016-09-14 富士電機株式会社 スイッチング電源装置
US9306614B2 (en) 2013-03-26 2016-04-05 Stmicroelectronics S.R.L. Power oscillator apparatus with transformer-based power combining for galvanically-isolated bidirectional data communication and power transfer
US9660848B2 (en) * 2014-09-15 2017-05-23 Analog Devices Global Methods and structures to generate on/off keyed carrier signals for signal isolators
ITUB20153500A1 (it) * 2015-09-09 2017-03-09 St Microelectronics Srl Procedimento per trasmettere potenza e dati attraverso una barriera di isolamento galvanico, sistema ed apparecchiatura corrispondenti
IT201800004174A1 (it) * 2018-04-03 2019-10-03 Circuito e sistema ad isolamento galvanico, procedimento corrispondente

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2814177A1 (en) * 2013-06-10 2014-12-17 Asahi Kasei Microdevices Corporation Phase-locked loop device with synchronization means
US20150015156A1 (en) * 2013-07-10 2015-01-15 Osram Gmbh Signal transmission method and related device
US20150326127A1 (en) * 2014-05-09 2015-11-12 Avago Technologies General lP (Singapore) Pte. Ltd. Isolation Device And System

Also Published As

Publication number Publication date
US10917091B2 (en) 2021-02-09
CN210111960U (zh) 2020-02-21
US20190305775A1 (en) 2019-10-03
EP3550710B1 (en) 2020-11-11
EP3550710A1 (en) 2019-10-09
CN110350888A (zh) 2019-10-18

Similar Documents

Publication Publication Date Title
IT201800004174A1 (it) Circuito e sistema ad isolamento galvanico, procedimento corrispondente
CN106384144B (zh) 一种通过比较器产生脉冲的半双工rfid振荡维持电路
US9972196B2 (en) Isolator system with status data integrated with measurement data
JP4054068B2 (ja) 電話線へ接続するためのデジタル式の直接アクセス用配置回路とその方法
US7733965B2 (en) Encoding method and apparatus for a dual mode super source follower circuit
US8847503B2 (en) Transmitting and receiving digital and analog signals across an isolator
US7701731B2 (en) Signal communication across an isolation barrier
US7203224B2 (en) Isolation system with digital communication across a capacitive barrier
US20140328427A1 (en) Transmitting And Receiving Digital And Analog Signals Across An Isolator
US7352216B2 (en) High speed ramp generator
US10097338B1 (en) Isolator with narrow-range clock scrambling unit
TW200843355A (en) Circuit and method for controlling mixed mode controlled oscillator and CDR circuit using the same
WO2007002826A2 (en) Method and apparatus for detection of load impedance modulation in a transfordmer circuit
US6430229B1 (en) Capacitive isolation system with digital communication and power transfer
US7936830B2 (en) Active rectifier with load impedance switching
JP2019102822A (ja) デジタルアイソレータおよび駆動装置
US8711954B2 (en) Transfer of digital data through an isolation
US9753064B2 (en) Method and apparatus for metering a voltage signal
KR101457268B1 (ko) 용량성 통신 회로 및 이를 위한 방법
JP5753487B2 (ja) 通信システム、半導体駆動装置及び電力変換装置
US10250338B1 (en) Transmitter drive with improved transmitter performance and reliability
JP2004531181A (ja) 電力伝送及び双方向通信のための２モード制御アイソレーション回路を有する通信デバイス
US10009070B2 (en) Load-modulation detection component
ES2843002T3 (es) Comunicación bidireccional
CN114696804A (zh) 脉宽调制解码器电路、对应设备及操作方法