IT201600119626A1 - Circuito di pilotaggio, dispositivo, apparecchiatura e procedimento corrispondenti - Google Patents

Circuito di pilotaggio, dispositivo, apparecchiatura e procedimento corrispondenti

Info

Publication number
IT201600119626A1
IT201600119626A1 IT102016000119626A IT201600119626A IT201600119626A1 IT 201600119626 A1 IT201600119626 A1 IT 201600119626A1 IT 102016000119626 A IT102016000119626 A IT 102016000119626A IT 201600119626 A IT201600119626 A IT 201600119626A IT 201600119626 A1 IT201600119626 A1 IT 201600119626A1
Authority
IT
Italy
Prior art keywords
voltage
output
circuit
gxy
sxy
Prior art date
Application number
IT102016000119626A
Other languages
English (en)
Inventor
Vanni Poletto
Biagio Provinzano
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT102016000119626A priority Critical patent/IT201600119626A1/it
Priority to DE102017113530.8A priority patent/DE102017113530B4/de
Priority to US15/637,225 priority patent/US10571943B2/en
Publication of IT201600119626A1 publication Critical patent/IT201600119626A1/it
Priority to US16/777,275 priority patent/US10901444B2/en

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45484—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit
    • H03F3/45488—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit by using feedback means
    • H03F3/45493—Measuring at the loading circuit of the differential amplifier
    • H03F3/45511—Controlling the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
    • H03K17/04206—Modifications for accelerating switching by feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Description

“Circuito di pilotaggio, dispositivo, apparecchiatura e procedimento corrispondenti”
TESTO DELLA DESCRIZIONE
Campo Tecnico
La descrizione riguarda circuiti di pilotaggio.
Una o più forme di attuazione possono essere usate in diverse applicazioni come per esempio il controllo di un motore elettrico.
Sfondo tecnico
Nei circuiti integrati (IC) per il controllo di motori vengono largamente usati stadi di prepilotaggio che impiegano una topologia a ponte/semi-ponte; in tali soluzioni, si pilotano FET di potenza facendo scorrere attraverso di essi correnti elevate per fornire energia a per es. bobine esterne come gli avvolgimenti di un motore.
Si possono progettare in modo specifico circuiti integrati (IC) con stadi di prepilotaggio embedded per rendere possibili soluzioni elettromeccaniche (“meccatroniche”) di controllo di motori per un gamma di applicazioni di controllo di motori.
In tali applicazioni, un punto di interesse è dare la giusta forma alle tensioni delle fasi del motore applicate a un controllo di un FET di potenza. Per esempio, un problema di base può verificarsi nel controllare efficacemente un carico capacitivo complesso come un FET esterno per es. sagomando la sua tensione gate-source.
Un approccio convenzionale può comportare una configurazione di pilotaggio costante di una corrente source/pozzo operante in circuito aperto.
Vista la continua attività in questo settore, come testimoniato per es. nei documenti quali US2015/0349772 A1, è ancora avvertita l’esigenza di soluzioni di (pre)pilotaggio perfezionate.
Scopo e sintesi
Uno scopo di una o più forme di attuazione è di contribuire a rispondere a tale esigenza.
Secondo una o più forme di attuazione, tale scopo viene raggiunto grazie a un circuito con le caratteristiche elencate nelle rivendicazioni che seguono.
Una o più forme di attuazione possono anche riguardare un dispositivo corrispondente (per es. un driver IC per un motore elettrico), un’apparecchiatura corrispondente (per es. un motore elettrico equipaggiato con un dispositivo secondo una o più forme di attuazione) e un procedimento corrispondente.
Una o più forme di attuazione possono offrire uno o più dei seguenti vantaggi:
- una topologia di amplificatore operazionale a transconduttanza (OTA) che facilita l’ottenimento di una sagomatura della tensione di gate dal punto di vista della stabilità;
- integrazione facilitata di una configurazione di standby che utilizza in uscita gli stessi specchi usati per la regolazione;
- una struttura compatta, con consumo d’area dipendente principalmente dagli stadi di potenza usati per pilotare un carico esterno (per es., FET), ossia la capacità richiesta dall’applicazione;
- pilotare in modo continuo la tensione di gate con una sorgente di corrente controllata in tensione (per es., un OTA) permettendo una sagomatura della tensione in uscita utilizzando in ingresso una struttura semplice che può eventualmente essere regolata in modo fine per migliorare l’accuratezza della regolazione.
Breve descrizione delle diverse viste dei disegni Una o più forme di attuazione verranno ora descritte, a puro titolo di esempio, con riferimento alle figure annesse, nelle quali:
- la Figura 1 è un generico schema a blocchi di una o più forme di attuazione;
- la Figura 2 è uno schema a blocchi dettagliato di una o più forme di attuazione;
- la Figura 3 è uno schema a blocchi dettagliato che illustra possibili caratteristiche di una o più forme di attuazione; e
- la Figura 4 è un diagramma temporale dettagliato che illustra possibili caratteristiche di una o più forme di attuazione.
Descrizione dettagliata
Nella descrizione che segue, sono illustrati uno o più dettagli specifici, allo scopo di fornire una comprensione approfondita degli esempi delle forme di attuazione di questa descrizione. Le forme di attuazione possono essere ottenute senza uno o più dei dettagli specifici o con altri procedimenti, componenti, materiali, ecc. In altri casi, operazioni, materiali o strutture note non sono illustrate o descritte in dettaglio in modo tale che certi aspetti delle forme di attuazione non saranno resi poco chiari.
Un riferimento a “una forma di attuazione” nel quadro della presente descrizione intende indicare che una particolare configurazione, struttura, caratteristica descritta con riferimento alla forma di attuazione è compresa in almeno una forma di attuazione. Per cui, le frasi come “in una forma di attuazione” che possono essere presenti in uno o più punti della presente descrizione non fanno necessariamente riferimento proprio alla stessa forma di attuazione. Inoltre, particolari conformazioni, strutture o caratteristiche possono essere combinate in un modo adeguato qualsiasi in una o più forme di attuazione.
I riferimenti qui utilizzati sono forniti semplicemente per convenienza e quindi non definiscono l’ambito di protezione o la portata delle forme di attuazione.
Lo schema a blocchi della Figura 1 è esemplificativo di un circuito 100 (per es., integrato) di prepilotaggio (“pre-driver”, per es., integrato – IC) avente terminali di uscita Gxy e Sxy da accoppiare ai terminali di source e gate di un FET esterno T (di potenza) per pilotare un carico L che comprende opzionalmente per es. componenti induttivi L1, L2 e componenti resistivi R.
Si può usare un circuito secondo una o più forme di attuazione, per es., per pilotare dei FET high-side (HS) e low side (LS) che controllano un terminale come una delle “fasi” di un motore elettrico brushless. L’induttanza L2 e la resistenza R nella Figura 1 possono dunque essere rappresentative di una tale fase del motore, opzionalmente con una o più reti RC “snubber” esterne associate ad esso.
Il funzionamento di una soluzione di (pre)pilotaggio come esemplificata nella Figura 1 può comportare di produrre tra due terminali Gxy e Sxy, previsti per essere accoppiati a per es. i terminali di gate e source del FET T, un segnale Vgs che “copia” un segnale di ingresso Vin (per es., un segnale con modulazione PWM) applicato tra gli ingressi (non invertente e invertente) di uno stadio differenziale 10, per es. un amplificatore operazionale a transconduttanza (qui chiamato, brevemente, OTA).
In una o più forme di attuazione, la soluzione esemplificativa della Figura 1 può comprendere generatori di sorgente e di drenaggio (source/sink) di corrente di ingresso SR+, SR- accoppiati con un ingresso, per es. (non invertente) ad alta impedenza, dello stadio 10 al fine di funzionare come controllo positivo e negativo dello slew rate, come discusso in seguito.
In una o più forme di attuazione, l’ingresso ad alta impedenza (+) dello stadio 10 può non influenzare tale controllo di slew rate perché la sua corrente di ingresso è trascurabile rispetto a quella dei generatori di source/sink SR+,SR-.
Inoltre, l’ingresso (-) dello stadio 10 si può collegare al terminale di uscita dello stadio 10, in modo tale che la corrente in corrispondenza di tale ingresso (-) possa essere nettamente più alta della corrente di ingresso (+).
Questa condizione è comunque opzionale e non obbligatoria.
La soluzione esemplificativa della Figura 1 può essere alimentata con un alimentatore (di tensione) CP e comprendere un condensatore di ingresso C10 tra gli ingressi dell’amplificatore differenziale 10.
Una o più forme di attuazione possono comprendere un amplificatore operazionale a transconduttanza – soluzione OTA basata su un approccio di tipo “inseguitore di tensione” per regolare in modo continuo la tensione al terminale Gxy (per es., la tensione di gate del FET T) rispetto al terminale Sxy per ottenere un controllo di tensione migliore e più omogeneo durante i transitori dovuti a uno switch.
Uno schema di regolazione OTA può fornire il vantaggio di essere compensato in stabilità da una capacità (per es., la capacità di gate-source Cgs del FET esterno T) che si comporta come polo dominante per l’intera struttura: questo facilita l’implementazione di una regolazione ad anello in una configurazione con feedback unitario.
In una o più forme di attuazione, si può osservare che stabilità e risposta al transitorio di una soluzione come esemplificata in Figura 1 sono dipendenti dalla componente capacitiva del FET T come vista dal circuito 100, per es., da Cgs e Cgd(Vgd), dove Cgd(Vgd) denota la capacità di gate-drain, a sua volta funzione della tensione di gatedrain Vgd.
In queste condizioni, mentre il FET “esterno” T può essere un elemento distinto rispetto al circuito di una o più forme di attuazione, il polo dominante per l’intera struttura può essere dovuto alla capacità esterna associata ad esso.
Di conseguenza, in una o più forme di attuazione, un’architettura di circuito con un certo prodotto guadagnobanda (GBWP) può essere in grado di “sagomare” la tensione gate-source Vgs a partire da una tensione interna (Vin in Figura 1) che può essere facilmente pilotata usando dei generatori di corrente interna source/sink, per es. i generatori di slew rate source SR+ e di slew rate sink SR-come rappresentati in Figura 1.
Possibili implementazioni esemplificative del layout generico di Figura 1 sono presentate nelle Figure 2 e 3. In Figura 2, la componente capacitiva del FET T è mostrata esplicitamente e denominata Cload.
Inoltre, i vari MOSFET illustrati in Figura 2 e 3 possono comprendere una rappresentazione dei loro diodi di body associati mentre i vari generatori di corrente illustrati possono essere implementati secondo principi largamente noti nella tecnica.
In una o più forme di attuazione come esemplificate nelle Figure 2 e 3 si può implementare, al posto di una soluzione OTA convenzionale con due terminali di ingresso ad alta impedenza, un driver a gate flottante con un solo ramo di ingresso ad alta impedenza, con il segnale di ingresso Vin applicato al gate di un MOSFET M7, per es. attraverso il condensatore di ingresso C10.
In una o più forme di attuazione, si può accoppiare il MOSFET M7 al terminale di uscita Gxy, per es. attraverso il cammino di corrente (source-drain) di un ulteriore MOSFET M8.
Il ramo di ingresso negativo delle forme di attuazione come esemplificate nelle Figure 2 e 3 corrisponde al terminale di drain del MOSFET M8, che si connette al terminale di uscita Gxy dell’OTA. Al contrario di una soluzione OTA convenzionale, l’ingresso negativo non deve necessariamente avere un’alta impedenza, perché l’uscita dell’OTA ha una capacità sufficientemente alta per alimentare (per es., attraverso il cammino di corrente di M8) una certa quantità di corrente in corrispondenza dell’ingresso negativo dell’OTA senza mostrare malfunzionamenti.
Si può prevedere un diodo D4, accoppiato tra il source (accoppiato all’anodo del diodo) e il gate (accoppiato al catodo del diodo) di M7, allo scopo di proteggere l’ossido di gate dei MOSFET M7 e M8.
Per esempio (come discusso ulteriormente in riferimento alla Figura 4), dopo aver acceso M8 e M7, si può imporre una regolazione continua al fine di avere ai capi dei terminali di uscita Gxy, Sxy una tensione Vgs= Vin – Vgs_M7 – Rdson_M8·I2, dove:
- Vgs_M7 è la tensione gate-source in corrispondenza di M7,
- Rdson_M8 e I2 sono la resistenza Rdson e la corrente attraverso M8.
Grazie alla topologia OTA scelta, ad ogni punto di funzionamento di Vgs passerà una corrente continua di riposo IQ per i cammini di corrente (per es. cammini source-drain) di due MOSFET M11 e M10 che si comportano come specchi (di corrente) rispettivamente high side e low side, con i loro cammini di corrente disposti in serie e con il terminale Gxy tra M11 e M10, con la caduta sourcedrain su M10 corrispondente alla tensione gate-source Vgs del FET esterno T.
Si può configurare lo stadio di guadagno in modo tale da ottenere un buon compromesso tra il consumo interno di corrente (IQ) e la risposta in transitorio, nel seguire le variazioni nel segnale di ingresso.
Una o più forme di attuazione come esemplificate in Figura 2 possono permettere che la tensione Vgs tra Gxy e Sxy sia fissata alla fine a un valore massimo.
A tal fine si può fornire un clamp integrato di tensione continua per es. come insieme di diodi Zener D1, D2 e D3 disposti in serie con gli anodi verso Sxy e i loro catodi verso un MOSFET M1 avente il suo gate interposto tra i diodi Zener D1, D2 e D3 e un generatore di corrente I1 accoppiato alla linea di alimentazione CP. Il MOSFET M1 è disposto con il suo cammino di corrente (source-drain) tra la linea di alimentazione CP e la disposizione in cascata degli specchi M11 e M10.
L’effetto di clamping farà dunque sì che la tensione Vgs sia fissata al valore:
Vgs_max = Vz_D1 Vz_D2 Vz_D3 - Vgs_M1,
dove:
Vz_Di i= 1, 2, 3 sono le tensioni di Zener dei diodi D1, D2 e D3, e
- Vgs_M1 è la tensione gate-source di M1.
Durante i transitori di accensione e spegnimento, si potrà sentire la tensione gate-source di T al fine di generare un segnale di corrente di errore Ierr+, Ierrindicativo (per es. proporzionale) all’errore tra l’ingresso Vin e l’uscita Vgs come nella soluzione con amplificatore OTA separatore a guadagno unitario.
Una rappresentazione esemplificativa di un percorso corrispondente di segnale in alternata è illustrato in Figura 2, sotto l’ipotesi di piccole variazioni di segnale su Vin.
In una o più forme di attuazione, una soluzione corrispondente può comprendere uno stadio di specchio comprendente un MOSFET M4 (che specchia M11) e un MOSFET M9 (che specchia M10), con un ulteriore MOSFET M5 avente il suo cammino di corrente (cammino source drain) interposto tra i cammini di corrente di M4 e M9.
Nella rappresentazione esemplificativa di Figura 2, il MOSFET M4 dello specchio può riferirsi a una linea VL che si estende tra M1 e M11, con due MOSFET M2 e M3 disposti con i loro cammini di corrente in serie tra VL e il gate di M5, con un generatore di corrente I3 attivo sulla linea che collega il gate di M5 alla linea VL tramite una tensione sorgente (di bias) VB.
In una o più forme di attuazione, un generatore di corrente I2 può essere attivo su una linea tra VL e (il drain di) M7 con la corrente di errore Ierr+, Ierrpassante (in entrambe le direzioni) su una linea che collega un punto intermedio tra M4 e M5 e un punto intermedio tra I2 e M7.
Il MOSFET M7 sarà dunque in grado di sbilanciare (per es., attraverso M8) i due specchi di uscita (M4-M11 e M9-M10) per fornire una corrente per caricare/scaricare il FET esterno T.
In una o più forme di attuazione, i generatori di slew rate in ingresso SR+ (corrente I4) e SR- (corrente I5) possono agire rispettivamente tra la linea VL e il gate di M7 (a cui è applicata la tensione di ingresso Vin) e tra il gate di M7 e Sxy.
Questa strategia ad anello facilita il ridurre le lunghezze di transistor (per es., MOSFET) dal momento che una retroazione negativa può recuperare facilmente una deviazione di una corrente interna di specchio.
Perciò, in una o più forme di attuazione, il consumo d’area può essere dovuto principalmente allo stadio di specchio finale (M4-M11 e M9-M10), che si può adattare ad hoc tenendo conto di richieste di corrente per diverse applicazioni.
Combinando questa flessibilità di ingresso con la topologia OTA si può ottenere una struttura compatta con una caratteristica di sagomatura della tensione di gate che si può adattare ad hoc (per es., riguardo alla scelta dello slew rate e alla durata nel tempo) rispetto alle specifiche di applicazione.
Lo schema a blocchi di Figura 3 è esemplificativo di una o più forme di attuazione di una soluzione di pilotaggio del gate che condivide lo stesso layout fondamentale di Figura 2.
Per questa ragione, parti o elementi corrispondenti a parti o elementi già descritti in relazione alle figure precedenti sono indicate in Figura 3 con gli stessi riferimenti come appaiono nelle figure precedenti, senza ripetere una descrizione corrispondente.
Si apprezzerà inoltre che le diverse caratteristiche che distinguono la soluzione esemplificativa di Figura 3 rispetto alla soluzione esemplificativa di Figura 2, si possono applicare singolarmente, cioè una indipendentemente da un’altra: la spiegazione combinata di queste caratteristiche presentate in relazione alla Figura 3 è quindi solo per brevità e non si deve intendere in maniera limitativa per le forme di attuazione.
Rispetto alla Figura 2, la soluzione di pilotaggio di gate di Figura 3 (dove le capacità Cgd e Cgs tra gate e drain e tra gate e source sono mostrate esplicitamente) comprende possibili varianti, per es. la sostituzione al posto di uno o più dei diodi Zener D1, D2, D3 – per es., al posto del diodo D1 – di una disposizione in cascata di due transistor bipolari T1, T2 in una connessione a diodo (con le basi cortocircuitate ai collettori) cosicché la tensione Vgs possa essere fissata al valore
Vgs_max = Vbe_T1 Vbe_T2 Vz_D2 Vz_D3 - Vgs_M1 dove Vbe_T1 e Vbe_T2 sono rispettivamente le tensioni base-emettitore di T1 e T2.
Inoltre, nella soluzione di pilotaggio di gate di Figura 3 (che può essere adatta a un realizzazione con AlCu come strato metallico), si può modificare l’anello di retroazione fornendo un generatore di corrente I7 che opera tra l’uscita drain di M8 e Sxy, eventualmente proteggendo la Vgs di M7-M8 con il diodo D4.
In una o più forme di attuazione, i generatori di corrente I2 e I7 possono essere sostanzialmente identici e accoppiati per avere un miglior controllo sul polo dominante come dato da fp = K/(2π·Rpoly·Cgate), dove si può fissare la resistenza Rpoly del polisilicio (mostrata esplicitamente nella Figura) in modo da ottenere un comportamento in frequenza desiderato del GBWP, con K guadagno di corrente tra l’ingresso negativo dell’OTA al drain di M8 e l’uscita dell’OTA al terminale Gxy.
La soluzione di pilotaggio di gate di Figura 3 può comprendere un blocco regolatore dell’OTA 12 accoppiato agli specchi M4-M11 e M9-M10 (e la linea Vl e la linea di polarizzazione della tensione di polarizzazione B).
Come nel caso del circuito omologo di Figura 2 comprendente i MOSFET M2, M3 e M5 e i componenti associati, si può stimolare il blocco regolatore dell’OTA di Figura 3 con un segnale di corrente di errore Ierr+, Ierr- (in entrambe le direzioni) indicativo, per es. proporzionale, della differenza tra la tensione “interna” Vin e la tensione “esterna” Vgs, cosicché si sbilancino (per es., attraverso M7 e M8) i due specchi in uscita (M4-M11 e M9-M10) al fine di fornire una corrente per caricare/scaricare il FET esterno senza che ci sia conduzione incrociata durante i transitori.
In una o più forme di attuazione, una soluzione di pilotaggio di gate come esemplificata in Figura 3 può comprendere un insieme di switch S1, S2 e S3 che possono facilitare la riduzione del consumo interno di corrente dopo la completa commutazione di Vgs.
In una o più forme di attuazione, si possono configurare gli switch S1, S2 e S3 in modo da essere spenti (cioè resi non conduttivi) in modo selettivo per “isolare” in modo selettivo, rispettivamente, i gate di M11 e M10 da:
- M4 e M9 (due switch 1)
- il lato negativo della tensione di polarizzazione VB e Sxy (due switch 2); e
- la linea VL e il gate di un MOSFET M17 (due switch 3).
Il MOSFET M17 è posizionato con il suo cammino di corrente accoppiato in serie tra un generatore di corrente I13, accoppiato alla linea VL, e il cammino di corrente di un ulteriore MOSFET M18 interposto tra il MOSFET M17 e Sxy.
In una o più forme di attuazione, una tale soluzione può permettere di produrre una tensione di riferimento Vgs18+Vgs17 (cioè la somma tra le tensioni Vgs di M18 e M17) da collegare al gate di M10 attraverso uno switch S3 come discusso in seguito. Questo può risultare d’aiuto quando si desidera che M10 sia totalmente conduttivo come risultato del fatto che una tensione di uscita in corrispondenza di Gxy abbia concluso il suo transitorio da Vl a Sxy.
Similmente, una tensione VB sottratta da VL può produrre una tensione di riferimento VL-VB per connessione al gate di M11 attraverso uno switch S2. Questo può risultare d’aiuto quando si desidera che M11 sia totalmente conduttivo come risultato del fatto che una tensione di uscita in corrispondenza di Gxy abbia concluso il suo transitorio da Sxy a VL.
In una o più forme di attuazione, una soluzione di pilotaggio di gate come esemplificata in Figura 3 può comprendere un comparatore gate-off 14 configurato per comparare il segnale di uscita sul terminale di uscita Gxy e il segnale ad un punto tra un generatore di corrente I14 accoppiato alla linea VL e una connessione a diodo (per es., MOSFET M16 con il gate cortocircuitato con il drain) posizionato tra il comparatore gate-off 14 e Sxy.
Il comparatore gate-off 14 può fornire informazioni sulla condizione di OFF (spento) del FET esterno, per es. al fine di implementare una funzione di generazione di tempo morto mirata ad evitare una cross conduzione del FET tra parte Alta (High) e Bassa (Low) sui terminali del motore.
Come esemplificato nel diagramma temporale di Figura 4, durante un periodo di transizione completo di possono dunque avere diverse fasi, compresa una funzionalità di modalità STANDBY (attesa).
Il diagramma temporale di Figura 4 è esemplificativo di un procedimento di funzionamento del circuito di una o più forme di attuazione in cui il periodo di transizione (corrispondente per es. a un ciclo di un segnale di ingresso Vin con modulazione PWM) può comprendere fasi successive 200, 202, 204, 206, 208 che comprendono una fase di regolazione ON – acceso (ON PHASE 202) - e una fase di regolazione OFF – spento (OFF PHASE 206) – “interrotte” da fasi di standby (attesa) STDBY_L 200 e 208 e STDBY_H 204.
In una o più forme di attuazione STDBY_H 204 (con S1 spento, S2 acceso e S3 spento) può comportare che il terminale di uscita Gxy sia “tirato su” mentre STDBY_L 200 e 208 (con S1 spento, S2 spento e S3 acceso) possono comportare che Gxy sia “tirato giù” (per es., verso Sxy).
In entrambi i casi, si può ottenere tale risultato con una bassa impedenza e utilizzando lo stesso specchio di potenza impiegato per la regolazione.
Il funzionamento dei circuiti come qui esemplificati (per es., attivare i generatori di slew rate SR+, SR-, accendere e spegnere gli switch S1, S2, S3 e così via) può essere controllato con un circuito logico di tipo LC.
In una o più forme di attuazione un tale circuito logico può comprendere per es. un multiplexer logico configurato per funzionare in base ad un segnale codificato (codice di controllo), concepito per controllare lo slew rate (positivo o negativo) in corrispondenza della capacità (di alta tensione) di ingresso C10.
Per esempio, basandosi sulla tensione di soglia Vth del FET esterno e le caratteristiche gm, lo slew rate in corrispondenza della capacità di ingresso C10 può controllare la curva complessiva di carica/scarica del gate al fine di raddolcire il fenomeno di oscillazione durante transizioni di segnale usando una modulazione reale della Rds del FET.
Il diagramma di Figura 4 è esemplificativo di per es. tre slew rate applicati con durate temporali per es. t1, t2, t3, eventualmente programmabili (per es., attraverso un’interfaccia SPI), al fine di ottenere una sagomatura ottimale.
Il diagramma di Figura 4 è esemplificativo di un possibile funzionamento in cui la sagomatura del profilo di carico/scarico del gate durante la fase di accensione (ON PHASE) può per esempio comprendere:
- un intervallo t1 tra 0V e Vth;
- un intervallo t2 simile al plateau di Miller (questo può facilitare lo smorzamento della prima risonanza serie RLC);
- un intervallo t3 dal transitorio di Miller a una piena Vgs, controllata in modo tale da non essere così veloce da creare un secondo comportamento risonante critico.
Una o più forme di attuazione possono fornire un circuito (per es., 100), comprendente:
- un primo (per es., Gxy) e un secondo (per es., Sxy) terminale di uscita accoppiabili a un transistore di potenza (per es., T),
- uno stadio differenziale (per es., un OTA 10) avente ingressi non invertente e invertente per ricevere una tensione di ingresso (per es., Vin) applicata ai capi di detti ingressi non invertente e invertente in cui si replica detta tensione in ingresso come tensione in uscita (per es., Vgs) ai capi di detti primo e secondo terminali di uscita per fornire un segnale di pilotaggio a detto transistore di potenza, in cui lo stadio differenziale comprende un amplificatore differenziale a transconduttanza (per es., M7, M8) in una configurazione a inseguitore di tensione che fornisce regolazione continua della tensione a detto primo terminale di uscita rispetto detto secondo terminale di uscita.
In una o più forme di attuazione, detto amplificatore differenziale a transconduttanza in una configurazione a inseguitore di tensione può comprendere almeno uno di:
- un ingresso ad alta impedenza (per es., M7) avente accoppiati ad esso generatori di source, risp. Sink di corrente in ingresso (rispettivamente per es., SR+, SR- in Figura 1; I4, I5 nelle Figure 2 e 3) per fornire controllo di slew rate, e/o
- un ulteriore ingresso (opzionalmente un ingresso a bassa impedenza, anche se un ingresso ad alta impedenza risulta accettabile) accoppiato (per es., attraverso M8) a detto primo terminale di uscita.
In una o più forme di attuazione, detto amplificatore differenziale a transconduttanza in configurazione a inseguitore di tensione può comprendere un primo transistore (per es., M7) avente un elettrodo di controllo (per es., un gate nel caso di un FET, una base nel caso di un transistore bipolare) per ricevere detto segnale in ingresso, detto primo transistore accoppiato con detto primo terminale di uscita attraverso il cammino di corrente (per es., source-drain nel caso di un FET, emettitorecollettore nel casi di un transistore bipolare) di un secondo transistore (per es., M8).
Una o più forme di attuazione possono comprendere almeno uno tra:
- un diodo di protezione (per es., D4) interposto tra l’elettrodo di controllo di detto primo transistore e il cammino di corrente di detto secondo transistore, e/o
- un generatore di corrente (per es., I7) tra l’uscita di detto secondo transistore e detto secondo terminale d’uscita.
In una o più forme di attuazione detto stadio differenziale può comprendere un clamp di tensione (per es., D1, D2, D3 in Figura 2; T1, T2, D2, D3 in Figura 3) per fissare a un valore di picco la tensione di uscita (per es., Vgs) ai capi di detti terminali di uscita primo e secondo, detto clamp di tensione interposto tra detto secondo terminale di uscita e una linea di alimentazione (per es., CP) al circuito.
Una o più forme di attuazione possono comprendere un sensore (per es., M5 in Figura 2; 12 in Figura 3) configurato per sentire detta tensione di uscita ai capi di detti terminali di uscita primo e secondo e per generare un segnale di errore (per es. Ierr+, Ierr-) indicativo dell’errore tra detta tensione in ingresso e detta tensione in uscita.
In una o più forme di attuazione detto stadio differenziale può comprendere specchi di corrente di uscita high side (per es., M11) e low side (per es., M10) con detto primo terminale di uscita interposto fra essi.
Una o più forme di attuazione possono comprendere un insieme di switch (per es., S1, S2, S3) attivabili (per es., attraverso LC) durante fasi di standby alte e basse per disaccoppiare in modo selettivo (per es., switch S1) detti specchi di corrente in uscita da detto amplificatore differenziale a transconduttanza accoppiando (per es., attraverso gli switch S2, S3) detti specchi di corrente in uscita a una sorgente di pull-up (per es., a VL, in una fase di attesa alta, high-standby) e a una sorgente di pull-down (per es., a Sxy, in una fase di attesa bassa, low-standby) per detto primo terminale di uscita.
Una o più forme di attuazione possono prevedere un dispositivo di pilotaggio (per es., un driver per un motore elettrico), comprendente:
- un circuito secondo una o più forme di attuazione, e - un transistore di potenza (per es., T) avente un terminale di controllo (per es., gate nel caso di un FET, base nel caso di un transistore bipolare) e un cammino di corrente (per es., source-drain nel caso di un FET, emettitore-collettore nel caso di un transistore bipolare), il transistore di potenza avente il terminale di controllo e il cammino di corrente accoppiati rispettivamente a detti primo e secondo terminali di uscita.
Una o più forme di attuazione possono prevedere un’apparecchiatura (per es., un motore elettrico) comprendente:
- un dispositivo di pilotaggio secondo una o più delle forme di attuazione,
- un carico (per es., una bobina di un motore L) alimentata attraverso detto transistore di potenza.
Una o più forme di attuazione possono prevedere un procedimento di funzionamento di un circuito secondo una o più forme di attuazione, il procedimento comprendendo (vedere per es., 200, 202, 204, 206, 208 in Figura 4) di variare detta tensione in ingresso (e di conseguenza detta tensione in uscita) attraverso fasi alternate di accensione (per es., 202) e spegnimento (per es., 206), il procedimento comprendendo di controllare (per es., attraverso LC) in modo selettivo (vedere per es., t1, t2, t3 in Figura 4) lo slew rate (per es., attraverso SR+, SR-; I4, I5) in corrispondenza dell’ingresso di detto stadio differenziale durante dette fasi alternate di accensione e spegnimento.
Fermi restando i principi di fondo, i dettagli e le forme di attuazione possono variare, anche in modo apprezzabile, rispetto a quanto è stato qui descritto, puramente a titolo di esempio, senza uscire dall’ambito di protezione.
L’ambito di protezione è definito dalle rivendicazioni annesse.

Claims (11)

  1. RIVENDICAZIONI 1. Circuito (100), comprendente: - un primo (Gxy) e un secondo (Sxy) terminale di uscita accoppiabili a un transistore di potenza (T), - uno stadio differenziale (10) avente ingressi non invertente e invertente per ricevere una tensione in ingresso (Vin) applicata ai capi di detti ingressi non invertente e invertente in cui detta tensione in ingresso (Vin) è replicata come tensione di uscita (Vgs) ai capi di detti primo (Gxy) e secondo (Sxy) terminale di uscita al fine di fornire un segnale di pilotaggio per detto transistore di potenza, in cui lo stadio differenziale (10) comprende un amplificatore differenziale a transconduttanza (M7, M8) in una configurazione a inseguitore di tensione che fornisce una regolazione continua della tensione in corrispondenza di detto primo terminale di uscita (Gxy) rispetto a detto secondo terminale di uscita (Sxy).
  2. 2. Circuito (100) secondo la rivendicazione 1, in cui detto amplificatore differenziale a transconduttanza in una configurazione a inseguitore di tensione comprende almeno uno di: - un ingresso ad alta impedenza (M7) avente accoppiati ad esso generatori source, risp. sink di corrente in ingresso (SR+, SR-; I4, I5) per fornire controllo di slew rate, e/o - un ulteriore ingresso accoppiato (M8) a detto primo terminale di uscita (Gxy).
  3. 3. Circuito (100) secondo la rivendicazione 1 o la rivendicazione 2, in cui detto amplificatore differenziale a transconduttanza in una configurazione a inseguitore di tensione comprende un primo transistore (M7) avente un elettrodo di controllo per ricevere detto segnale di ingresso, detto primo transistore (M7) accoppiato a detto primo terminale di uscita (Gxy) attraverso il cammino di corrente di un secondo transistore (M8).
  4. 4. Circuito (100) secondo la rivendicazione 3, comprendente almeno uno fra: - un diodo di protezione (D4) interposto tra l’elettrodo di controllo di detto primo transistore e il cammino di corrente di detto secondo transistore (M8), e/o - un generatore di corrente (I7) tra l’uscita di detto secondo transistore (M8) e detto secondo terminale di uscita (Sxy).
  5. 5. Circuito (100) secondo una qualsiasi delle rivendicazioni precedenti, in cui detto stadio differenziale (10) comprende un clamp di tensione (D1, D2, D3; T1, T2, D2, D3) per fissare la tensione in uscita (Vgs) a un valore di picco ai capi di detti primo (Gxy) e secondo (Sxy) terminale di uscita, detto clamp di tensione interposto tra detto secondo terminale di uscita (Sxy) e una linea di alimentazione (CP) del circuito.
  6. 6. Circuito (100) secondo una qualsiasi delle rivendicazioni precedenti, comprendente un sensore (M5; 12) configurato per sentire detta tensione di uscita (Vgs) ai capi di detti primo (Gxy) e secondo (Sxy) terminale di uscita e per generare un segnale di errore (Ierr+, Ierr-) indicativo dell’errore tra detta tensione in ingresso (Vin) e detta tensione in uscita (Vgs).
  7. 7. Circuito (100) secondo una qualsiasi delle rivendicazioni precedenti, in cui detto stadio differenziale (10) comprende specchi di corrente in uscita high-side (M11) e low-side (M10) con detto primo terminale di uscita (Gxy) interposto fra essi.
  8. 8. Circuito (100) secondo la rivendicazione 7, comprendente un insieme di switch (S1, S2, S3) attivabili (LC) durante fasi di standby alte e basse (high-standby, low-standby) per disaccoppiare (S1) in modo selettivo detti specchi di corrente in uscita (M11, M10) da detto amplificatore differenziale a transconduttanza (M7, M8) accoppiando (S2, S3) detti specchi di corrente in uscita (M11, M10) a una sorgente di pull-up (VL) e a una sorgente di pull-down (Sxy) per detto primo terminale in uscita (Gxy).
  9. 9. Dispositivo di pilotaggio, comprendente: - un circuito (100) secondo una qualsiasi delle rivendicazioni 1 a 8; - un transistore di potenza (T) avente un terminale di controllo e un cammino di corrente del transistore (T), il transistore di potenza avendo un terminale di controllo e un cammino di corrente accoppiati rispettivamente a detti primo (Gxy) e secondo (Sxy) terminale di uscita.
  10. 10. Apparecchiatura, comprendente: - un dispositivo di pilotaggio secondo la rivendicazione 9, - un carico (L) alimentato attraverso detto transistore di potenza (T).
  11. 11. Procedimento di funzionamento di un circuito secondo una qualsiasi delle rivendicazioni 1 a 8, il procedimento comprendendo (200, 202, 204, 206, 208) variare detta tensione in ingresso (Vin) attraverso fasi alternate di accensione (202) e spegnimento (206), il procedimento comprendendo controllare (LC) in modo selettivo (t1, t2, t3) lo slew rate (SR+, SR-; I4, I5) in corrispondenza dell’ingresso di detto stadio differenziale (10) durante dette fasi alternate di accensione (202) e spegnimento (206).
IT102016000119626A 2016-11-25 2016-11-25 Circuito di pilotaggio, dispositivo, apparecchiatura e procedimento corrispondenti IT201600119626A1 (it)

Priority Applications (4)

Application Number Priority Date Filing Date Title
IT102016000119626A IT201600119626A1 (it) 2016-11-25 2016-11-25 Circuito di pilotaggio, dispositivo, apparecchiatura e procedimento corrispondenti
DE102017113530.8A DE102017113530B4 (de) 2016-11-25 2017-06-20 Eine Treiberschaltung, entsprechendes Bauelement, Vorrichtung und Verfahren
US15/637,225 US10571943B2 (en) 2016-11-25 2017-06-29 Driver circuit, corresponding device, apparatus and method
US16/777,275 US10901444B2 (en) 2016-11-25 2020-01-30 Driver circuit, corresponding device, apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT102016000119626A IT201600119626A1 (it) 2016-11-25 2016-11-25 Circuito di pilotaggio, dispositivo, apparecchiatura e procedimento corrispondenti

Publications (1)

Publication Number Publication Date
IT201600119626A1 true IT201600119626A1 (it) 2018-05-25

Family

ID=58266166

Family Applications (1)

Application Number Title Priority Date Filing Date
IT102016000119626A IT201600119626A1 (it) 2016-11-25 2016-11-25 Circuito di pilotaggio, dispositivo, apparecchiatura e procedimento corrispondenti

Country Status (3)

Country Link
US (2) US10571943B2 (it)
DE (1) DE102017113530B4 (it)
IT (1) IT201600119626A1 (it)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103180955B (zh) * 2010-08-23 2018-10-16 L·皮尔·德罗什蒙 具有谐振晶体管栅极的功率场效应晶体管
US10761119B2 (en) * 2017-08-17 2020-09-01 Semiconductor Components Industries, Llc Voltage threshold sensing systems and related methods
KR101937268B1 (ko) * 2017-10-11 2019-04-09 현대오트론 주식회사 실시간 기울기 제어 장치 및 그것의 동작 방법
US10924106B2 (en) * 2019-01-02 2021-02-16 General Electric Company Miller transition control gate drive circuit
US11139811B2 (en) * 2019-04-30 2021-10-05 Stmicroelectronics S.R.L. Driver circuit, corresponding device and system
US10998843B2 (en) * 2019-09-23 2021-05-04 Power Integrations, Inc. External adjustment of a drive control of a switch
JP7370210B2 (ja) * 2019-10-04 2023-10-27 ローム株式会社 ゲートドライバ回路、モータドライバ回路、ハードディスク装置
US11368052B2 (en) * 2020-07-16 2022-06-21 Stmicroelectronics Asia Pacific Pte Ltd LDO free wireless power receiver having regtifier

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0627810A1 (en) * 1993-05-31 1994-12-07 STMicroelectronics S.r.l. Half-bridge turn-off slew-rate controller using a single capacitor
EP0627818A1 (en) * 1993-05-31 1994-12-07 STMicroelectronics S.r.l. Reduction of the transition delay of an output power transistor
US6556062B1 (en) * 1998-06-12 2003-04-29 South Island Discretes Limited Gate drive for insulated gate power semiconductors
US20070216384A1 (en) * 2006-03-20 2007-09-20 Micrel, Incorporated Circuit and method for quickly turning off MOS device
JP2009302820A (ja) * 2008-06-12 2009-12-24 Toppan Printing Co Ltd 電流駆動型ドライバ
US20150349772A1 (en) * 2013-04-26 2015-12-03 Conti Temic Microelectronic Gmbh Method and Device for Switching an Electronic Component on or off

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2156269T3 (es) * 1996-09-17 2001-06-16 St Microelectronics Srl Un circuito para diagnosticar el estado de una carga electrica.
EP1001535B1 (en) 1998-11-10 2005-01-26 STMicroelectronics S.r.l. Circuit for controlling the slew rate of the output voltage of a driver in push-pull configuration
ITFI20040188A1 (it) 2004-09-06 2004-12-06 Perini Fabio Spa Prodotto in foglio comprendente almeno due veli uniti per incollaggio con distribuzione non uniforme del collante
US7692489B2 (en) * 2004-12-16 2010-04-06 Analog Devices, Inc. Differential two-stage miller compensated amplifier system with capacitive level shifting
US9998110B2 (en) 2016-11-04 2018-06-12 Infineon Technologies Austria Ag System and method for variable impedance gate driver

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0627810A1 (en) * 1993-05-31 1994-12-07 STMicroelectronics S.r.l. Half-bridge turn-off slew-rate controller using a single capacitor
EP0627818A1 (en) * 1993-05-31 1994-12-07 STMicroelectronics S.r.l. Reduction of the transition delay of an output power transistor
US6556062B1 (en) * 1998-06-12 2003-04-29 South Island Discretes Limited Gate drive for insulated gate power semiconductors
US20070216384A1 (en) * 2006-03-20 2007-09-20 Micrel, Incorporated Circuit and method for quickly turning off MOS device
JP2009302820A (ja) * 2008-06-12 2009-12-24 Toppan Printing Co Ltd 電流駆動型ドライバ
US20150349772A1 (en) * 2013-04-26 2015-12-03 Conti Temic Microelectronic Gmbh Method and Device for Switching an Electronic Component on or off

Also Published As

Publication number Publication date
US10571943B2 (en) 2020-02-25
DE102017113530B4 (de) 2022-06-15
US20200166960A1 (en) 2020-05-28
DE102017113530A1 (de) 2018-05-30
US20180150093A1 (en) 2018-05-31
US10901444B2 (en) 2021-01-26

Similar Documents

Publication Publication Date Title
IT201600119626A1 (it) Circuito di pilotaggio, dispositivo, apparecchiatura e procedimento corrispondenti
KR100614841B1 (ko) 합성 리플 조정기
US8072202B2 (en) Gate driver in buck converters
US7193396B2 (en) DC converters having buck or boost configurations
TWI337799B (it)
US10686361B2 (en) Synchronous rectifier gate driver with active clamp
US9559683B2 (en) System and method for a switch having a normally-on transistor and a normally-off transistor
JP3912417B2 (ja) 駆動回路
US20060132194A1 (en) Power MOSFET driver and method therefor
JP7295647B2 (ja) ブリッジ出力回路、電源装置及び半導体装置
CN107947539B (zh) 开关电源驱动供电电路及开关电源
CN107404229B (zh) 用于零电压转变功率转换器的自适应计时的方法及设备
WO2016203691A1 (ja) スイッチング素子の駆動装置
US9525414B2 (en) Gate drive circuit providing constant driving current
US11223272B2 (en) Uninterrupted current sense
KR20190108785A (ko) 전원 변환기, 스위칭 소자 구동 장치 및 부하 구동 장치
JP4319336B2 (ja) Ｍｏｓスイッチング回路
CN107302309B (zh) 用于零电压转变功率转换器的自适应计时的方法及设备
KR20190007430A (ko) Ｄｃ-ｄｃ 컨버터에 대한 전력 스테이지
JP2012010448A (ja) Ｄｃ−ｄｃコンバータ
Noge et al. A survey of circuit configurations and experimental verification of a resonant gate drive circuit
JP2001298943A (ja) スイッチング電源回路
JP6607068B2 (ja) 電源装置の電源駆動回路
JP2023047712A (ja) レベルシフタ
JP4501497B2 (ja) ゲート駆動回路