HU194465B

HU194465B - Method and device for the matrix interconnection of synchronous and/or asynchronous digital data transfer lines, advantageously in the case of serial data transfer

Info

Publication number: HU194465B
Application number: HU456585A
Authority: HU
Inventors: Ferenc Banki; Pal Karadi; Laszlo Koeveshegyi; Istvan Mayer; Jozsef Hunyadi; Eoers Ree; Endre Szebenyi; F Karoly Szuecs; Zoltan Szemereki
Original assignee: Mta Koezponti Fiz Kutato Intez
Priority date: 1985-11-29
Filing date: 1985-11-29
Publication date: 1988-01-28
Also published as: AU6720187A; HUT42219A; EP0247131A1; WO1987003447A1

Abstract

In the course of the procedure it should be first decided, which one of the data transmission lines being present should be connected to which other. Then a definite time slot is assigned to every connection path to be established. Thereafter, every transmit line is sampled in the time slot assigned to a specific interconnection, and sampled values are given onto the corresponding line, and after sampling all selected lines the whole process will be repeated. Data lines should be sampled at the very moment signal changes on the line, then sampled data and a time value corresponding to relative moment of signal change should be stored. On sampling all the lines, corresponding sampled and stored values will successively be given onto predetermined interim lines in corresponding assigned time slots, while possible new values of line signals and time values characterizing signal changes are concurrently stored for the next periodical sequence of time slots. The invented device comprises a control unit (11), signal encoder and signal decoder circuits (13a-13n), which are one by one connected to a group of central lines (A) and to a group of internal lines (B). A group of input lines (C1-Cn) are connected individually to inputs of signal encoder and time slot assigner circuits (12a-12n), and a group of output lines (D1-Dn) are connected one after the other to the outputs of said time slot selector and signal decoder circuits (13a-13n).

Description

A találmány tárgya eljárás és berendezés szinkron és/vagy aszinkron digitális adatátviteli vonalak mátrix kapcsolására, előnyösen soros adatátvitel esetén.The present invention relates to a method and apparatus for switching a matrix of synchronous and / or asynchronous digital data transmission lines, preferably in the case of serial data transmission.

Mint ismeretes napjainkban az információ robbanás korát éljük. A nagymennyiségű információ továbbítása nagymennyiségű adat összeköttetést igényel. Az adat összeköttetések általában mátrix kapcsolatok. Az ilyen mátrix kapcsolatok kialakítására az idők folyamán alapvetően három módszert dolgoztak ki:As we know it, we are living in an age of information explosion. Transmission of large amounts of information requires large amounts of data connections. Data connections are usually matrix connections. There are basically three ways to develop such matrix relationships over time:

- egyszerű időosztásos (Time Divlsion Multiplexer TDM) rendszerek, ilyen például Develcon Electronics Corporation (Kanada) Datawich rendszere. Ennek a megoldásnak az a lényege, hogy a bejövő vonalakból sorban egymás után mintát vesznek, majd a vett mintákból regenerálják a kapcsolt jelet. A példakénti berendezésnél minden bitből négy mintát vesznek, így a. regenerálásnál a hiba huszonöt százalékos, további hátránya ezen rendszernek, hogy a mintavételező áramkör sebessége eleve korlátozza a kapcsolható vonalak számát. Kétségtelen előnye azonban ennek a megoldásnak az, hogy a bitenkénti mintavételezés miatt nem kell ismerni az adatátvitel valamennyi jellemzőjét például a start/stop bitek számát.- simple Time Division Multiplexer (TDM) systems such as the Datawich system of Develcon Electronics Corporation (Canada). The essence of this solution is to take samples of the incoming lines one after the other, and then regenerate the coupled signal from the received samples. In the exemplary apparatus, four samples are taken from each bit, so that. In regeneration, the error is 25 percent, another disadvantage of this system is that the speed of the sampling circuit limits the number of lines that can be switched. However, the undoubted advantage of this solution is that because of the bit-by-bit sampling, it is not necessary to know all the characteristics of the data transmission, such as the number of start / stop bits.

- byte- illetve karakterorientált időosztásos rendszerek, ilyen például a SIEMENS cég EDXS vonalkapcsoló rendszere, mely valójában egy karakter orientált időosztásos multiplexer. A bejövő adatokat először sorosból párhuzamossá alakítják, és a párhuzamos adatokat mintavételezik. Ez a megoldás növeli a sebességet, következésképpen a kapacitást is, viszont rendkívül bonyolult, és az átvitel már nem transzparens byte, karakter szinten az adatátviteli fázis tekintetében.- byte- or character-oriented time division systems, such as the SIEMENS EDXS line switch system, which is actually a character oriented time division multiplexer. Inbound data is first converted from serial to parallel, and the parallel data is sampled. This solution increases the speed and consequently the capacity, but is extremely complex and the transmission is no longer transparent bytes, at the character level, in terms of the data transmission phase.

- statisztikus multiplexer (Statistical Time Division Multiplex - STDM) ilyen a Develcon Electronix cég legújabb terméke a Develnet. Az STDM lényege, hogy a bejövő adatokat egy bejövő memóriába helyezik, ahonnan DMA átvitellel egy kimenő memóriába töltik át és onnan adják a kimenetre. Ez a megoldás rendkívül kötlséges és bonyolult. Minden nyolc csatornás modult egy-egy Z8000 mikroprocesszor vezérel. További hátránya, hogy az adatátvitel itt már protokoll szinten sem transzparens, tehát az összes Kapcsolni kívánt csatornán érkező adatokra vonatkozóan a kapcsolóberendezésnek a bit- és adatformá: tumokat, valamint protokollokat ismernie és aktívan kezelnie kell.- Statistical Time Division Multiplexer (STDM) is the latest product from Develcon Electronix, Develnet. The essence of STDM is that the inbound data is placed in an inbound memory, from where it is transferred to an outbound memory by DMA transfer and output from there. This solution is extremely cumbersome and complicated. Each of the eight-channel modules is controlled by a Z8000 microprocessor. A further disadvantage is that the data transmission here is not transparent at the protocol level either, so that the switching device must be aware of and actively handle the bit and data formats and protocols for all data coming on the Channels to be Switched.

A találmánnyal célunk a fentiekben vázolt nehézségek egyidejű kiküszöbölése, és olyan időosztásos vonalkapcsoló rendszer kialakítása, amely:SUMMARY OF THE INVENTION It is an object of the present invention to overcome the difficulties outlined above and to provide a time-division line switching system which:

- biztosítja a kapcsolandó soros adatjelek bitorientált kezelését,- provides biased handling of the serial data signals to be connected,

- biztosítja, hogy a vonalak összekapcsolása után a kapcsolatfenntartás transzparens módon történjen,- ensure that, after interconnection, communication is maintained in a transparent manner,

- az egyszerű TDM rendszerekhez képest megnöveli az adatátviteli kapacitást,- increase data throughput compared to simple TDM systems,

- lehetővé teszi, hogy a multiplexáló áramköröket csatornánként egymástól függetlenül, külön-külön valósíthassuk meg, ezáltal kellően moduláris berendezés kialakítását tegye lehetővé,- allows multiplexing circuits to be implemented independently on a channel-by-channel basis, thus allowing for the development of sufficiently modular equipment,

- lehetővé teszi az áramkörök mikroelektronikai integrálását,- enable the microelectronic integration of circuits,

- nyújtson lehetőséget az áramkör sűrűségének és megbízhatóságának jelentős növelésére.- provide opportunities for a significant increase in circuit density and reliability.

A találmánnyal megoldandó feladat ennek megfelelően egy kellően nagy csatornakapacitást és egyszerű áramköri megvalósítást lehetővé tevő eljárás és berendezés kialakítása.Accordingly, the object of the present invention is to provide a method and apparatus for providing sufficiently high channel capacity and simple circuit implementation.

A találmány alapja az a felismerés, hogy a kitűzött feladat egyszerűen megoldódik, ha a kapcsolni kívánt adatátviteli vonalak jeleit a jelváltozás időpillanatában mintavételezzük.The present invention is based on the discovery that the object is simply solved by sampling the signals of the data lines to be switched at the time of the signal change.

A találmány szerinti eljárás egy olyan Ismert eljárás továbbfejlesztése, melynek során először eldöntjük, hogy melyik adatátviteli vonalat melyik másikkal, vagy másikakkal kell összekötni. Ezután minden egyes összeköttetéshez egy időszeletet rendelünk, majd az egyes vonalakat mintavételezzük, és a vett mintát az összeköttetéshez rendelt időszeletben az előre meghatározott vonalra, vagy vonalakra adjuk, és miután valamennyi vonalat mintavételeztük, a mintavételezést megismételjük.The method of the present invention is a further development of a known method in which it is first decided which data link is to be connected to which other or others. A time slice is then assigned to each link, and each line is sampled, and the sampled portion is added to the predetermined line or lines in the time slice assigned to the link, and once each line is sampled, the sampling is repeated.

A továbbfejlesztés, vagyis a találmány abban van, hogy először mintavételezzük a jelet a jel változásának időpillanatában, majd a mintavételi értékét, valamint a jelváltozás időpillanatának az értékét eltároljuk. Miután valamennyi jel mintavételezését elvégeztük, az adott összeköttetéshez rendelt időszeletben a tárolt mintavételi értékeket a vonalakra adjuk, és ezalatt az újabb jelváltozások értékét, valamint azok időpillanatait a következő időszelet számára eltároljuk.An improvement, i.e. the invention, is to first sample the signal at the time of the signal change, and then store the sampling value and the value of the time of the signal change. After sampling all of the signals, the stored sampling values are added to the lines in the time slice assigned to that connection, and during this time the value of the new signal changes and their time moments are stored for the next time slot.

A találmány értelmében célszerű, ha az egyes időpillanatok és időszeletek értékét minden esetben a mintavételezés kezdeti idejéhez képest mérjük, illetve rögzítjük.In the present invention, it is expedient to measure and record the values of each time instant and time slice relative to the initial sampling time.

Nevezetesen célszerű, ha a mintavételi érték(ek) kiadásával egyidőben a jelváltozás időpillanatát is kiadjuk.Namely, it is expedient to provide the moment of the signal change at the same time as the sampling value (s) are issued.

Célszerű továbbá, ha az adott időszeletben kiadott mintavételi értéket a kijelölt csatornán eltároljuk, és a soron következő mintavételezés kezdeti időpillanatától számítva a jelváitozás időpillanatának megfelelő idő elteltével a csatorna kimenetén a mintavételi értéknek megfelelő jelállapotot előállítjuk.Further, it is desirable to store the sampling value in a given time slot on the selected channel and to generate a signal state corresponding to the sampling value at the output of the channel after the initial sampling time of the next sampling.

A találmány szerinti berendezés egy olyan ismert berendezés továbbfejlesztése, melynek központi vezetékkötegre kapcsolódó vezérlő egysége, jelkódoló és időszelet kijelölő áramkörei, valamint időszelet kiválasztó és dekódoló áramkörei vannak.The apparatus of the present invention is an improvement on a known apparatus having a central wiring harness control unit, signal encoding and time slot assignment circuits, and time slot selection and decoding circuits.

A továbbfejlesztés, vagyis a találmány abban van, hogy a vezérlő egység, a jelkódoló és időszelet kijelölő áramkörök, valamint az időszelet kiválasztó és dekódoló áramkörök a központi vezetékkötegen kívül belső vezetékköteggel is össze vannak kötve. A berendezés bemenetelt a jelkódoló és időszelet kijelölő áramkörök bemenetelre kapcsolódó bemenő vezetékkötegek, kimeneteit pedig az időszelet kiválasztó és dekódoló áramkörök kimeneteire kapcsolódó kimenő vezetékkötegek képezik.An improvement, i.e. the invention, is that the control unit, the signal encoding and time slot assignment circuits, as well as the time slot selection and decoding circuits, are connected in addition to the central wiring harness to an internal wiring harness. Equipment input is provided by the input wiring harnesses associated with the input of the signal encoding and time slot selection circuits, and its outputs are output wiring associated with the outputs of the time slot selection and decoding circuits.

A találmány értelmében célszerű, ha a vezérlő egységnek központi egysége, szinkronizáló egysége és ellenőrző egysége van. A központi egység ki/bemenetei a központi vezetékköteg részét képező központi vezetékcsoporton keresztül a szinkronizáló egység, valamint az ellenőrző egység ki/bemeneteire vannak kötve. A szinkronizáló egység kimenetei a központi vezetékcsoport részét képező első-, második- és harmadik szinkronizáló vezetékre vannak csatlakoztatva. Az ellenőrző egység bemenetel a belső vezetékköteg részét képező ellenőrző vezetékcsoportra vannak kötve.According to the invention, it is convenient for the control unit to have a central unit, a synchronization unit and a control unit. The inputs / outputs of the central unit are connected to the outputs / inputs of the synchronization unit and the control unit via the central wiring harness that is part of the central wiring harness. The outputs of the synchronization unit are connected to the first, second, and third synchronization wires that are part of the central wiring harness. The control unit input is connected to the control wire group that is part of the internal wiring harness.

Nevezetesen célszerű, ha a jelkódoló és Időszelet kijelölő áramkörnek időszelet kijelölő és engedé-21Specifically, it is desirable for the signal encoder and time slice selection circuit to time slice select and allow

194.465 lyező áramköre, kapuzó áramköre, valamint jelkódoló áramköre van. Az időszelet kijelölő és engedélyező áramkör ki/bemenetei a központi vezetékköteg részét képező központi vezetékcsoportra, bemenetel a központi vezetékköteg részét képező első szinkronizáló vezetéken keresztül a jelkódoló áramkör bemenetére, további bemenete pedig az ugyancsak a központi vezetékköteg részét képező harmadik szinkronizáló vezetékre, kimenetei pedig részben időszelet kijelölő vezetéken a kapuzó áramkör bemenetére, részben pedig a belső vezetékköteg részét képező ellenőrző vezetékcsoportra vannak kötve. A jelkódoló áramkör további bemenetel részben a központi vezetékköteg részét képező második szinkronizáló vezetékre, részben pedig a bemenő vezetékkötegre, kimenetei pedig kódolt vezetékkötegen l resztül a kapuzó áramkör további bemenetelre vannak csatlakoztatva. A kapuzó áramkör kimenetei a belső vezetékkötegre vannak kötve.It has 194,465 switching gates, gating circuits, and signal encoding circuits. The I / O timing slice selection and enable circuitry to the central wiring harness that is part of the central wiring harness, input to the signal encoder circuit input through the first synchronization wire that is part of the central wiring harness, and further to the third synchronization wire that is also part of the central wiring harness are connected to the input of the gate circuit by a marking wire and partly to a control wire group that is part of the internal wiring harness. Further input of the signal encoding circuit is connected partly to the second synchronization wire forming part of the central wiring harness and partly to the input wiring harness and its outputs are connected to the additional input of the gating circuit via an encoded wiring harness. The gate circuit outputs are connected to the internal wiring harness.

Célszerű továbbá, ha a jelkódoló áramkörnek számlálója, első tároló tömbje, második tároló tömbje, első bistabil multivibrátora, második bistabil multivibrátora és jelváltozás indikáló áramköre van. A számláló bemenetel a központi vezetékköteg részét képező első és második szinkronizáló vezetékre, illetve az első szinkronizáló vezetéken keresztül az első tároló tömb, a második tároló tömb, az első bistabil multivibrátor és a második bistabil multivibrátor bemenetére, kimenetei pedig adat vezetékcsoporton keresztül az első tároló tömb adat bemenetelre vannak kötve. A második tároló tömb további bemenetel első tárolt vezetékcsoporton át az első tároló tömb kimeneteire, kimenetei pedig a kódolt vezetékköteg részét képező második tárolt vezetékcsoportra van csatlakoztatva. Az első bistabil multivibrator további bemenetel a bemenő vezetékköteg részét képező bemenő vezetéken át a jelváltozás indikáló áramkör bemenetére, beíró vezetéken keresztül pedig az első tároló tömb bemenetére és a jelváltozás indikáló áramkör kimenetére, kimenete pedig adat vezetéken át a második bistabil multivibrátor további bemenetére van kötve. A második bistabil multivibrator kimenete a kódolt vezetékköteg részét képező tárolt vezetékre van kötve.Preferably, the signal encoding circuit comprises a counter, a first storage array, a second storage array, a first bistable multivibrator, a second bistable multivibrator, and a signal change detection circuit. The counter input to the first and second synchronization wires that are part of the central wiring harness and to the first storage array, the second storage array, the first bistable multivibrator and the second bistable multivibrator via the first synchronization cable, and outputs through the data wiring array to the first storage array are bound to data input. The second storage array is further connected through the first stored array of wires to the outputs of the first storage array and its outputs are connected to the second stored array of wires that are part of the coded wiring harness. The first bistable multivibrator is connected to an additional input through the input line that is part of the input wiring harness to the signal change detection circuit input, and through a write lead to the first storage array input and the signal change indicator circuit output, and its output via a second bistable multivibrator input. The output of the second bistable multivibrator is connected to a stored wire that is part of the coded wiring harness.

A találmány értelmében célszerű az is, hajelkódoló áramkörnek harmadik tároló tömbje és negyedik tároló tömbje is van. A harmadik tároló tömb bemenetel a bemenő vezetékköteg részét képező bemenő vezetékcsoportra, valamint a beíró vezetékre és az első szinkronizáló vezetékre, kimenetei pedig harmadik tárolt vezetékcsoporton át a negyedik tároló tömb bemenetelre vannak csatlakoztatva. A negyedik tároló tömb további bemenetel az első szinkronizáló vezetékre, kimenetei pedig a kódolt vezetékköteg részét képező negyedik tárolt vezetékcsoportra vannak kötve.According to the invention, it is also desirable for the hair coding circuit to have a third storage array and a fourth storage array. The third storage array input is connected to the input array that is part of the input wiring harness, and the write lead and the first synchronization wire, and its outputs are connected to the fourth storage array input through the third stored array. The fourth storage array is further input to the first synchronization wire and its outputs are connected to the fourth stored wire group forming part of the coded wiring harness.

Nevezetesen célszerű az Is, ha az időszelet kijelölő és engedélyező áramkörnek címfelismerő egysége, időszelet szám tároló regisztere, engedélyező regisztere, számláló regisztere, első kapu áramköre és második kapu áramköre van. A címfelismerő egység bemenetel a központi vezetékköteg részét képező központi vezetékcsoporton át az időszelet szám tárdó regiszter és az engedélyező regiszter bemenetelre, kimenetei pedig első kijelölő vezetéken át az időszelet szám tároló regiszter, második kijelölő vezetéken keresztül pedig az engedélyező regiszter bemenetére vannak csatlakoztatva. A számláló regiszter bemenetel részben a központi vezetékköteg részét képező első és harmadik szinkronizáló vezetékre, valamint időszelet vezetékkötegen át az időszelet szám tároló regiszter kimeneteire, kimenete pedig időszelet vezetéken keresztül az első kapu áramkör, valamint a második kapu áramkör bemenetére van kötve. Az első kapu áramkör további bemenete első engedélyező vezetéken át az engedélyező regiszter kimenetére, kimenete pedig az időszelet kijelölő vezetékre van csatlakoztatva. A második kapu áramkör további bemenete második engedélyező vezetéken keresztül az engedélyező regiszter további kimenetére, kimenetei pedig a belső vezetékköteg részét képező ellenőrző vezetékcsoportra vannak kötve.Namely, it is also expedient if the time slot selection and enabling circuit comprises an address recognition unit, a time slot number storage register, an enabling register, a counting register, a first gate circuit and a second gate circuit. The address recognition unit input is connected through the central wiring harness that is part of the central wiring harness to the time slot number storage register and the enable register, and its outputs are connected to the time slot number storage register through the first selection wire and to the enable register input via the second selection wire. The counter register input is partially connected to the first and third synchronization wires forming part of the central wiring harness, and through the time slot wiring harness to the outputs of the time slot number storing register, and its output is connected to an input of the first gate circuit and the second gate circuit. The additional input of the first gate circuit is connected to the output of the enable register via the first enable wire and its output to the time slot selection wire. The additional input of the second gate circuit is connected via a second enable wire to the additional output of the enable register, and its outputs are connected to a control wire group that is part of the internal wiring harness.

Célszerű továbbá az is, ha az időszelet kiválasztó és dekódoló áramkörnek jeldekódoló áramköre és időszelet kiválasztó és engedélyező áramköre van. Az időszelet kiválasztó és engedélyező áramkör bemenetel a központi vezetékköteg részét képező közÍonti vezetékcsoportra, az első szinkronizáló vezetéen át a jeldekódoló áramkör bemenetére van csatlakoztatva. A jeldekódoló áramkör további bemenetel részben belső vezetékkötegre, részben pedig a központi vezetékköteg részét képező második szinkronizáló vezetékre, kimenetei pedig kimenő vezetékkötegre vannak kötve.It is also desirable if the time slot selection and decoding circuit has a signal encoding circuit and a time slot selection and enabling circuit. The time slice selection and enable circuit input is connected to a public wire group that is part of the central wiring harness, via a first synchronization wire to the signal encoder circuit input. The signal encoder circuit is further input partially connected to an internal wiring harness and partly to a second synchronization wire forming part of the central wiring harness, and its outputs to an output wiring harness.

A találmány értelmében célszerű még az is, ha a jeldekódoló áramkörnek időkód tárolója, időszámlálója, első előjel tárolója, második előjel tárolója és első kapuja van. Az első előjel tároló bemenetel belső vezetékkötegen keresztül az időkód tároló bemenetelre, továbbá mintavételező vezetéken át az időkód tároló további bemenetére, kimenete pedig a második előjel tároló bemenetére van kötve. Az időszámláló bemenetel részben az időkód tároló kimeneteire, részben pedig első szinkronizáló vezetéken keresztül előjel tároló további bemenetére, valamint második szinkronizáló vezetékre, kimenete pedig az első kapu bemenetére van csatlakoztatva. Az első kapu további bemenete a második előjel tároló kimenetére, kimenete pedig a kimenő vezetékköteg részét képező kimenő vezetékre van kötve.In accordance with the present invention, it is also desirable that the signal encoding circuit comprises a time code store, a time counter, a first sign store, a second sign store and a first gate. The first sign storage input is connected via an internal wiring harness to the time code storage input, and through a sampling line to the further input of the time code store, and its output is connected to the second sign storage input. The time counter input is connected, in part, to the outputs of the time code store, and partly to a further input of the signal store via a first synchronization cable and to a second synchronization wire, and its output to the input of the first gate. The additional input of the first gate is connected to the output of the second sign storage, and its output is connected to the output wire that is part of the output wiring harness.

Nevezetesen célszerű még az is, ha a jeldekódoló áramkörnek első segédtárolója, második segédtárolója és második kapuja van. Az első segédtároló bemenetel részben a belső vezetékkötegre, részben pedig a mintavételező vezetékre, kimenetei pedig a második segédtároló bemenetelre vannak kötve. A második segédtároló további bemenete az első szinkronizáló vezetékre, kimenetei pedig a második kapu bemenetelre vannak csatlakoztatva. A második kapu további bemenete az időszámláló kimenetére, kimenetei pedig a kimenő vezetékköteg részét képező kimenő vezetékcsoportra vannak kötve.In particular, it is also desirable that the signal encoding circuit comprises a first auxiliary storage, a second auxiliary storage and a second gate. The first auxiliary storage input is connected partly to the internal wiring harness and partly to the sampling line, and its outputs are connected to the second auxiliary storage input. An additional input of the second auxiliary storage is connected to the first synchronization cable and its outputs are connected to the second gate input. The other input of the second gate is connected to the output of the time counter and its outputs are connected to the output wire group that is part of the output wiring harness.

Célszerű továbbá még az is, ha az időszelet kiválasztó és engedélyező áramkörnek címfelismerő egysége, időszelet tárolója, engedélyező egysége, időszámlálója és kimenő kapuja van. A címfelismerő egység bemenetel a központi vezetékköteg részét képező központi vezetékcsoporton keresztül az időszelet tároló és az engedélyező egység bemenetelre, kimenetel pedig címző vezetéken át az időszelet tároló, parancs vezetéken keresztül pedig az engedélyező egység bemenetére van kötve. Az időszámlálő bemenetel részben az időszelet tároló kimenetelre, részbenFurther, the time slot selection and enabling circuit also has an address recognition unit, a time slot storage, an enabling unit, a time counter and an output gate. The address recognition unit input is connected through the central wiring harness that is part of the central wiring harness to the time slot storage and enable unit input, and the output through the address wire to the time slot storage and the command wire to the enable unit input. The time counter input is partly to the time slot storage output, partly

Űa központi vezetékköteg részét képező első és adik szinkronizáló vezetékre, kimenete pedig aIt is supplied to the first and is supplied to the synchronization wire, which is part of the central wiring harness, and output to the

194.465 kimenő kapu bemenetére van csatlakoztatva. A kimenő kapu további bemenete az engedélyező egység kimenetére, kimenete pedig a mintavételező vezetékre van kötve.It is connected to 194,465 output port inputs. The additional input of the output gate is connected to the output of the enable unit and its output is connected to the sampling line.

A találmányt részletesebben rajz alapján ismertetjük, amelyen az ismert és a találmány szerinti eljárást és berendezés néhány példakénti kiviteli alakját tüntettük fel. A rajzon azThe invention will be described in more detail with reference to the drawing, in which some exemplary embodiments of the known and the inventive methods and apparatus are shown. In the drawing it is

1. ábra a találmány szerinti eljárás idődiagramja, aFigure 1 is a time diagram of the method of the invention, a

2. ábra a találmány szerinti eljárás további idődiagramja, aFigure 2 is a further time diagram of the method of the invention, a

3. ábra az ismert és a találmány szerinti berendezés, aFigure 3 illustrates the known and the inventive apparatus, a

4. ábra a találmány szerinti vezérlő egység példakénti kiviteli alakja, azFig. 4 is an exemplary embodiment of a control unit according to the invention

5. ábra a találmány szerinti jelkódoló és időszelet kijelölő áramkör példakénti kiviteli alakja, aFIG. 5 is an exemplary embodiment of a signal encoding and time-slot assignment circuit according to the present invention;

6. ábra a találmány szerinti jelkódoló áramkör példakénti kiviteli alakjai, aFIG. 6 is a view showing exemplary embodiments of a signal encoding circuit according to the invention, a

7. ábra a találmány szerinti időszelet kijelölő és engedélyező áramkör példakénti kiviteli alakja, aFIG. 7 illustrates an exemplary embodiment of a time slice selection and enabling circuit according to the invention, a

8. ábra a találmány szerinti időszelet kiválasztó és dekódoló áramkör példakénti kiviteli alakja, aFig. 8 is an exemplary embodiment of a time slice selection and decoding circuit according to the invention, a

9. ábra a találmány szerinti jeldekódoló áramkör példakénti kiviteli alakja, aFIG. 9 is an exemplary embodiment of the signal encoding circuit of the present invention, a

10. ábra a találmány szerinti időszelet kiválasztó és engedélyező áramkör példakénti kiviteli alakja.Figure 10 is an exemplary embodiment of a time slice selection and enable circuit according to the invention.

A rajzon azonos hivatkozási számok hasonló részleteket jelölnek. Ha egy-egy részlet ugyanazon megoldáson belül többszörösen előfordul, vagy valamely részletben további részletet különböztetünk meg, a hivatkozási számot betűvel, a hivatkozási betűt számmal egészítjük ki. Az egyirányú kapcsolatokat nyíllal, a kétirányú kapcsolatokat kettős nyíllal jelezzük.In the drawing, like reference numerals denote similar details. If a part is repeated several times within the same solution, or if another part is distinguished in a part, the reference number is supplemented by a letter, the reference letter by a number. Unidirectional links are indicated by arrows, and bi-directional links are indicated by double arrows.

A találmány szerinti eljárást részletesebben az 1. ésThe process of the invention is described in more detail in Figures 1 and

2. ábrák alapján ismertetjük. Az 1. ábra a vevő oldal idődiagramja, a 2. ábra pedig az adóoldal idődiagramja. Az eljárás során alapvetően három jel szinkronizálja az adatátvitelt, aa időkeret szinkronjel, bb időszelet szinkron jel és cc jelkódoló szinkronjel. A cc jelkódoló szinkron jel az aa időkeret szinkron jelből és a bb időszelet szinkron jelből áll elő és ezekből előállítunk egy dd időszelet impulzust, olymódon, hogy az aa időkeret szinkron jel megszűnését követő bb időszelet szinkron jel megjelenésének hatására indul a dd időszelet impulzus, és a soron következő bb időszelet szinkron jel megjelenésének a hatására szűnik meg. Az aa időkeret szinkron jel, bb időszelet szinkron jel és cc jelkódoló szinkron jel együttes megjelenésének hatására elkezdjük mérni az időt, például egy számlánc segítségével ennek az alsó bitje képezi előnyösen a rajzon feltüntetett ff első időszámláló jelet. Az ff első időszámláló jel praktikusan addig tart, illetve az időszámlálás addig tart, amíg adat nem érkezik ee bejövő csatorna jel. Az ee bejövő csatorna jel hatására az időszámlálás leáll és az adat előjelét eltároljuk, gg első tárolt előjel, valamint a mért idő értékét hh első tárolt adatjel. Az aa időkeret szinkron jel ismételt megjelenése hatására a már elmondottak mintájára indul a következő ee bejövő csatorna jelvétele, illetve a gg első tárolt előjelet és a hh első tárolt adatjelet egy-egy átmeneti tárolóba helyezzük, il második tárolt előjel, illetve jj második tárolt adatjel, melyeket a soronkövetkező dd időszelet impulzus kapuz ki a vevő kimenetére, kk átmenő előjel, 11 átmenő adatjel.2. Figure 1 is a timing diagram of the receiving side, and Figure 2 is a timing diagram of the transmitting side. In the process, basically three signals synchronize data transmission, aa time frame synchronization signal, bb time slot synchronization signal and cc signal encoding synchronization signal. The cc signal encoder synchronous signal is generated from the time frame aa synchronous signal and the bb time slot synchronous signal, and from these, a ds time slot pulse is generated, such that the bb time slot impulse is triggered by the appearance of the bb time slot synchronous signal, the next bb time slice is terminated by the appearance of a synchronous signal. The simultaneous appearance of the time frame aa synchronous signal, time slot synchronization signal bb and signal encoding synchronization signal cc, for example, by means of a number chain, the lower bit of which is preferably the first time counter signal ff shown in the drawing. The first timer signal ff practically lasts until the incoming channel signal ee arrives, and the timer lasts until data is received. As a result of the incoming channel signal ee, the time counter stops and the sign of the data is stored, the first stored sign gg and the measured time value hh the first stored data sign. As a result of the reappearance of the synchronization signal of the time frame, the next incoming channel ee is started to be signaled similarly to what has already been said, and the first stored sign symbol gg and the first stored data signal hh are placed in a temporary memory. which are output by the next dd pulse pulse to the receiver output, kk through sign, 11 through data.

A találmány szerinti eljárás adását a 2. ábra Idődiagramja alapján részletezzük. A dd időszelet impulzus hatására a kk átmenő előjel, illetve 11 átmenő adatjel letárolásra kerül, mm harmadik tárolt előjel, valamint nn harmadik tárolt adatjel. A soronkövetkező aa időkeret szinkron jel hatására az mm harmadik tárolt előjel átmeneti tárolóba kerül, oo negyedik tárolt előjel, és ezzel egyidőben elindul egy időmérés praktikusan úgy, hogy az nn harmadik tárolt adatjelet egy számláncba töltjük és azt visszafelé számláltatva előállítjuk az adat kiadásának időpillanatát, ezt az időmérést reprezentálja a rajzon pp második időszámláló jel, melynek megszűnésére a oo negyedik tárolt előjelnek megfelelő értékű adatot kapcsolunk a kimenetre, rr kimenő csatorna jel.The transmission of the method according to the invention is detailed according to the time diagram of FIG. As a result of the pulse dd of the time slice, the kk through-sign and 11 through-data signals are stored, including a third stored sign and a so-called third stored data signal. The next timestamp synchronized signal causes the third stored sign mm to be stored in the temporary storage, oo the fourth stored sign, and at the same time a timing is started practically by loading the so-called third stored data signal into an account chain and generating the data output time the time measurement is represented by the second time counter signal pp in the drawing, which is terminated by applying to the output data corresponding to the fourth stored sign value oo, the output channel signal rr.

Az ismert berendezést a 3. ábra alapján ismertetjük. A berendezésnek központi A vezetékkötegre kapcsolódó 12a—12n jelkóaoló és időszelet kijelölő áramkörei, 11 vezérlő egysége és 13a-13n időszelet kiválasztó és dekódoló áramkörei vannak.The known apparatus is described with reference to Figure 3. The apparatus has central signaling and time-slot assignment circuits 12a-12n, control unit 11 and time-slot selection and decoding circuits 13a-13n connected to wiring harness A.

A bemenő C1 -Cn vezetékkötegen érkező adatokat a 12a-12n jelkódoló és időszelet kijelölő áramkörök veszik, illetve az adatokból mintát vesznek, azaz előállítják az időszeletet és azt a központi A vezetékkötegre adják, amikor ugyancsak a központi A vezetékkötegen erre utasítást kapnak a 11 vezérlő egységtől. A 13a-13n időszelet kiválasztó és dekódoló áramkör veszi az időszeletet a központi A vezetékkötegről, amikor erre utasítja a 11 vezérlő egység ugyancsak a központi A vezetékkötegen keresztül, majd a vett időszeletből regenerálja a jelet a kimenő Dl-Dn vezetékkötegek számára.The data arriving at the input C1-Cn wiring harness is received and sampled by the signal encoding and time slot assignment circuits 12a-12n, i.e., the time slice is generated and applied to the central harness A when also instructed by the control unit 11 on the central harness A . The time slice selection and decoding circuit 13a-13n receives the time slice from the central wiring harness A when instructed by the control unit 11, also through the central wiring harness A, and then regenerates the signal from the received time slice to the outgoing D1-Dn wiring harnesses.

A találmány szerinti berendezést ugyancsak a 3. ábra alapján ismertetjük. A találmány szerinti berendezés az ismerttől abban tér el, hogy az 11 vezérlő egység, a 12a-12n jelkódoló és időszelet kijelölő áramkör, valamint a 13a—13n időszelet kiválasztó és dekódoló áramkör a központi A vezetékkötegen kívül belső B vezetékköteggel is össze vannak kötve. A berendezés bemenetelt a 12a-12n jelkódoló és időszelet kijelölő áramkörök bemenetelre kapcsolódó bemenő Cl-Cn vezetékkötegek, kimeneteit pedig a 13a-13n időszelet kiválasztó és dekódoló áramkörök kimeneteire kapcsolódó kimenő Dl-Dn vezetékkötegek képezik.The device according to the invention will also be described with reference to Figure 3. The device according to the invention differs from the known one in that the control unit 11, the signal encoding and time slot selection circuit 12a-12n and the time slot selection and decoding circuit 13a-13n are connected in addition to the central wiring harness A to the internal wiring harness B. The input of the apparatus is formed by the input Cl-Cn wiring harnesses connected to the input of the signal encoding and time slice selection circuits 12a-12n, and the outputs D1-Dn wiring harnesses connected to the outputs of the time slice selection and decoding circuits 13a-13n.

A találmány szerinti berendezés működése az ismertétől alapvetően abban tér el, hogy időszelet előállítás helyett a jelváltozást indikálja, rögzíti annak előjelét és időpontját, így a központi A vezetékkötegen csak az azonosító jelét adja ki, amikor a 11 vezérlő egység „időszelet” kiadásra szólítja fel, ugyanakkor a belső B vezetékkötegen kiadja az előjellel egyidőben az időkódját is, azaz azt az időértéket, amely egy alapidőzítéshez képest eltelt a jelváltozásig, ebből a két jelből állítja elő a kimenő jelet a Í3a-13n időszelet kiválasztó és dekódoló áramkör. Az Így előállított kimenő jel még fázisában is megegyezik a bejövő jellel.The operation of the apparatus according to the invention differs fundamentally in that it indicates signal change instead of time slot generation, records its sign and time, so that only the identification signal is output on the central wiring harness A when the control unit 11 calls for "time slot" output, however, the internal wiring harness B also outputs, at the same time as the sign, its time code, i.e., the value of time that has elapsed since a signal change from a basic timing, the two signals generating an output signal in the time slot selection and decoding circuit. The output signal thus produced is the same as the incoming signal even in phase.

A találmány szerinti 11 vezérlő egységet részletesebben a 4. ábra alapján ismertetjük. A 11 vezérlő egységnek 14 központi egysége, 15 szinkronizáló egysége és 16 ellenőrző egysége van. A 14 központi egység ki/bemenetei a központi A vezetékköteg részét képező központi E vezetékcsoporton keresztül a 15 szinkronizáló egység, valamint a 16 ellenőrző egység ki/bemenetélre vannak kötve. A 15 szinkronizáló egység kimenetei a központi E vezetékcsoport részét képező első-, második- és harmadik szinkronizáló b, g, n vezetékre vannak csatlakoztatva. A 16 ellenőrző egységThe control unit 11 according to the invention will be described in more detail with reference to Figure 4. The control unit 11 has a central unit 14, a synchronization unit 15 and a control unit 16. The I / O inputs of the central unit 14 are connected to the I / O edge of the synchronization unit 15 and the control unit 16 via the central cable group E which is part of the central harness A. The outputs of the synchronization unit 15 are connected to the first, second and third synchronization wires b, g, n which form part of the central wiring group E. The 16 control units

194.465 bemenetel a belső B vezetékköteg részét képező ellenőrző G vezetékcsoportra vannak kötve.194,465 inputs are connected to the control wire group G, which is part of the internal harness B.

A 14 központi egység a központi E vezetékcsoporton, mint általános sínrendszeren keresztül vezérli a 15 szinkronizáló egység, a 16 ellenőrző egység, valamint a központi E vezetékcsoportra kapcsolódó 12 Jelkódoló és időszelet kijelölő áramkörök, továbbá 13 időszelet kiválasztó és dekódoló áramkörök működését. A 14 központi egység felépítését tekintve célszerűen egy mikroprocesszor. A 15 szinkronizáló egység állítja elő az első szinkronizáló b vezetéken, a második szinkronizáló g vezetéken és a harmadik szinkronizáló h vezetéken megjelenő szinkronizáló impulzusokat, amely impulzusok Ismétlődési frekvenciája a 14 központi egység által központi E vezetékcsoporton keresztül a 15 szinkronizáló egységnek adott utasítás segítségével programozottan változtatható. A 16 ellenőrző egység lényegében egy maximum n bemenetű programozható adatbemeneti egység, amelynek bemenetel a maximum n vezetékből álló ellenőrző G vezetékcsoportra csatlakoznak. A 12 jelkódoló és időszelet kijelölő áramkörök mindegyike az időszelet kijelölő i vezetéken megjelenő impulzussal egyidőben az ellenőrző G vezetékcso|>ort egy hozzá rendelt vezetékére jelet ad. A 16 elenőrző egység a párhuzamos bemeneti vonalak figyelésével ellenőrzi, hogy a belső B vezetékkötegre kapcsolódó 12 jelkódoló és időszelet kijelölő áramkörök közül egyidőben csak egy kapuz-e jelet a belső vezetékkötegre. Amennyiben nem, a központi E vezetékcsoporton keresztül hibajelet küld a központi egységnek.The central unit 14 controls the operation of the synchronization unit 15, the control unit 16, and the signal encoding and time slot assignment circuits 12 and the time slot selection and decoding circuits 13 associated with the central conductor group E as a common bus system. Preferably, the central processing unit 14 is a microprocessor. The synchronization unit 15 generates synchronization pulses appearing on the first synchronization line b, the second synchronization line g and the third synchronization line h, the repetition frequency of which pulses is programmed by the central unit 14 via a command line E to the synchronization unit 15. The control unit 16 is essentially a programmable data input unit having a maximum of n inputs, the input of which is connected to a control group G of a maximum of n wires. Each of the signal encoding and time slot assignment circuits 12, at the same time as the pulse on the time slot assignment wire i, provides a signal to its assigned wiring harness G. The monitoring unit 16, by monitoring the parallel input lines, checks whether only one of the signal encoding and time slot assignment circuits 12 connected to the internal wiring harness B is gating the internal wiring harness at any one time. If not, it sends an error message to the central unit via the central E cable group.

A találmány szerinti 12 jelkódolő és időszelet kijelölő áramkört az 5. ábra alapján ismertetjük. A 12 jelkódoló és időszelet kijelölő áramkörnek 20 időszelet kijelölő és engedélyező áramköre, 21 kapuzó áramköre, valamint 22 jelkódoló áramköre van. A 20 időszelet kijelölő és engedélyező áramkör ki/bemenetei a központi A vezetékköteg részét képező központi E vezetékcsoportra, bemenetel a központi A vezetékköteg részét képező első szinkronizáló b vezetéken keresztül a 22 jelkódoló áramkör bemenetére, további bemenete pedig az ugyancsak a központi A vezetékköteg részét képező harmadik szinkronizáló vezetékre, kimenetei pedig részben időszelet kijelölő i vezetéken a kapuzo áramkör bemenetére, részben pedig a belső B vezetékköteg részét képező ellenőrző vezetékcsoportra vannak kötve. A 22 jelkódoló áramkör további bemenetel részben a központi A vezetékköteg részét képező második szinkronizáló g vezetékre, részben pedig a bemenő C vezetékkötegre, kimenetei pedig kódolt K vezetékkötegen keresztül a 21 kapuzó áramkör további bemenetelre vannak csatlakoztatva. A 21 kapuzó áramkör kimenetei a belső B vezetékkötegre vannak kötve.The signal encoding and time-slot assignment circuit 12 of the present invention will be described with reference to FIG. The signal encoding and timing slice selection circuit 12 has a time slice selection and enabling circuit 20, a gate circuit 21, and a signal encoding circuit 22. The I / O circuit 20 outputs / outputs to the central wiring harness E, which is part of the central wiring harness A, to the signal encoder circuit input 22 via the first synchronization wire b, which is part of the central wiring harness A, and the third input also to the third wiring harness. and its outputs are connected partly to the gate circuit input via the time-slice selection wire i and partly to the control wire group that is part of the internal harness B. Further input of signal encoding circuit 22 is connected partly to the second synchronization wire g which is part of the central harness A and partly to the incoming harness C and its outputs are connected to the gate circuit 21 via an encoded harness K. The outputs of gate circuit 21 are connected to the internal wiring harness B.

A 22 jelkódoló áramkör az első szinkronizáló b vezetéken és a második szinkronizáló g vezetéken érkező impulzusok segítségével kimenetein a kódolt K vezetékkötegen periódikusan előállítja a bemenő C vezetékkötegen megjelenő adatjel-sorozat jelállapot-változásainak időkódját, a jelváltozás előjelének, Valentint a segédjelek állapotának kódját. A 20 időszelet kijelölő és engedélyező áramkör a központi E vezetékcsoport segítségével programozható módon, az első szinkronizáló b vezetéken és a harmadik szinkronizáló h vezetéken periódikusan megjelenő impulzusok segítségével az időszelet kijelölő 1 vezetéken az áramkörhöz rendelt csatomaszámnak megfelelően periódikusan előállítja az áramköihöz tartozó időszelet kijelölő impulzust. A 21 kapuzó áramkör a kódolt vezetékkötegen megjelenő adatokat az időszelet kijelölő i vezeték időszelet kijelölő impulzusának időtartama alatt a belső B vezetékkötegre kapuzza. A 20 időszelet kijelölő és engedélyező áramkör az időszelet kijelölő impulzussal egyidőben impulzust ad a belső B vezetékköteg részét képező ellenőrző G vezetékcsoport egyik vezetékére is.The signal encoding circuit 22 periodically generates, at its outputs, pulses from the first synchronization wire b and the second synchronization wire g on the encoded wiring harness K, the time code of the signal state changes of the data signal sequence on the input wiring harness C. The time slice selection and enabling circuit 20 generates, in a programmable manner, the pulses periodically assigned to the circuit periodically by the pulses appearing periodically on the first synchronization wire b and the third synchronization wire 1 via the central wiring harness E. The gating circuit 21 gates the data appearing on the encoded wiring harness during the time slice selection pulse of the time slice selector wire i to the internal wiring harness B. The time slice selection and enabling circuit 20 also pulses with one of the wires of the control wire set G, which is part of the internal wiring harness B, at the same time as the time slice selection pulse.

A találmány szerinti 22 jelkódoló áramkör egy példakénti kiviteli alakját a 6. ábra alapján ismertetjük. A 22 jelkódoló áramkörnek 23 számlálója, 24 első tároló tömbje, 25 második tároló tömbje, 52 első bistabil multivibrátora, 26 második bistabfl multivibrátora és 27 jelváltozás indikáló áramköre van. A 23 számláló bemenetel a központi A vezetékköteg részét képező első és második szinkronizáló b, g vezetékre, illetve az első szinkronizáló b vezetéken keresztül a 24 első tároló tömb, a 25 második tároló tömb, az 52 első bistabil multivibrátor és a 26 második bistabil multivibrátor bemenetére, kimenetel pedig adat L vezetékcsoporton keresztül a 24 első tároló tömb adat bemenetelre vannak kötve. A 25 második tároló tömb további bemenetel első tárolt M vezetékcsoporton át a 24 első tároló tömb kimeneteire, kimenetéi pedig a kódolt K vezetékköteg részét képező második tárolt N vezetékcsoportra vannak csatlakoztatva. Az 52 első bistabil multivibrátor további bemenetel a bemenő C vezetékköteg részét képező bemenő c vezetéken át a 27 jelváltozás Indikáló áramkör bemenetére, beíró f vezetéken keresztül pedig a 24 első tároló tömb bemenetére és a 27 jelváltozás indikáló áramkör kimenetére, kimenete pedig adat x vezetéken át a 26 második bistabil multivibrátor további bemenetére van kötve. A 26 második bistabil multivibrátor kimenete a kódolt K vezetékköteg részét képező tárolt k vezetékre van kötve.An exemplary embodiment of the signal encoding circuit 22 of the present invention will be described with reference to FIG. The signal encoding circuit 22 has a counter 23, a first storage array 24, a second storage array 25, a first bistable multivibrator 52, a second bistable multivibrator 26, and a signal change detection circuit 27. Counter input 23 is provided to the first storage array 24, second storage array 25, first bistable multivibrator 52, and second bistable multivibrator 26 via the first and second synchronization wires b, g of the central wiring harness A and the first synchronization wires b , and the output is connected to the first storage array 24 data input via data group L. The second storage array 25 is further connected, via a first stored conductor array M, to the outputs of the first stored array 24 and its outputs to a second stored N conductor portion that is part of the coded harness K. The first bistable multivibrator 52 is further input through input line c forming part of the input wiring harness C to the signal change indicator circuit 27, through the write lead f to the input of the first storage array 24 and the signal change indicator circuit 27 output. 26 is connected to the further input of a second bistable multivibrator. The output of the second bistable multivibrator 26 is connected to a stored wire k that is part of the coded wiring harness K.

A 23 számláló a második szinkronizáló g vezetéken megjelenő szinkronizáló impulzusok pozitív élére értékét eggyel megnöveli (felfelé számlál), az első szinkronizáló b vezetéken megjelenő impulzus hatására pedig törlődik. A 23 számláló adat kimenetel az adat L vezetékcsoporton jelennek meg. A 27 jelváltozás indikáló áramkör kimenetén (a beíró f vezetéken) egy impulzus jelenik meg, ha a bemenő c vezetéken megjelenő jel állapota változik. A beíró f vezetéken megjelenő impulzus a bemenő c vezeték jelének állapot változásának értékét (gyakorlatilag a jel állapotát az állapot változást követően) az 52 első bistabil multivibrátorban eltárolja. Ugyancsak a beíró f vezetéken megjelenő impulzus hatására a 24 első tároló tömbben az adat L vezetékcsoporton lévő jelek állapota tárolódik. Az 52 első bistabil multivibiátorba, illetve a 24 első tároló tömbbe való adatbeírást az első szinkronizáló b vezetéken megjelenő impulzus is elindítja. Az 52 első bistabil multivibrátor Kimenetének az adat x vezetéken megjelenő tartalma a 26 második bistabil multivibrátorban, a 24 első tároló tömb kimeneteinek az első tárolt M vezetékcsoporton megjelenő tartalma a 25 második tároló tömbben tárolódik az első szinkronizáló b vezetéken megjelenő impulzus hatására. A 26 második bistabil multivibrátor tárolt k vezeték kimenete és a 25 második tároló tömb második tárolt N vezetékkötege együtt a kódolt K vezetékköteg részét képezik.The counter 23 increments the value of the positive edge of the synchronization pulses on the second synchronization wire g (counts up), and is cleared by the pulse on the first synchronization wire b. The output of the counting data 23 is displayed on the line L of the data. A pulse is output at the output of the signal change detection circuit 27 (the input line f) when the signal status of the input line c changes. The pulse on the input line f stores the value of the change in the signal of the input line c (practically the state of the signal after the change of state) in the first bistable multivibrator 52. Also, as a result of the pulse appearing on the recording line f, the state of the signals on the data line group L is stored in the first storage array 24. The data entry into the first bistable multivibulator 52 and the first storage array 24 is also triggered by a pulse on the first synchronization line b. The content of the output of the first bistable multivibrator 52 on the data line x in the second bistable multivibrator 26 and the content of the outputs of the first storage array 24 on the first stored conduit group M are stored in the second storage block 25 by the pulse on the first synchronization b. The stored binary output k of the second bistable multivibrator 26 and the second stored bundle N of the second storage block 25 form part of the coded wiring harness K.

A találmány szerinti 22 jelkódoló áramkör egy további példakénti kiviteli alakját ugyancsak a 6. ábraA further exemplary embodiment of the signal encoding circuit 22 of the present invention is also shown in FIG

194.465 alapján ismertetjük. A 22 jelkódoló áramkör ezen kiviteli alakja a már ismertetettől abban tér el, hogy 28 harmadik tároló tömbje és 29 negyedik tároló tömbje is van. A 28 harmadik tároló tömb bemenetel a bemenő C vezetékköteg részét képező bemenő R vezetékcsoportra, valamint a beíró f vezetékre és az első szinkronizáló b vezetékre, kimenetei pedig harmadik tárolt 0 vezetékcsoporton át a 29 negyedik tároló tömb bemenetelre vannak csatlakoztatva. A 29 negyedik tároló tömb további bemenete az első szinkronizáló b vezetékre, kimenetei pedig a kódolt K vezetékköteg részét képező negyedik tárolt P vezetékcsoportra vannak kötve.194,465. This embodiment of the signal encoding circuit 22 differs from the one already described in that it has a third storage block 28 and a fourth storage block 29. The third storage array input 28 is connected to the input array R that is part of the input wiring harness C, and to the recording lead f and the first synchronization lead b, and its outputs are connected to the fourth storage array input 29 via the third stored array 0. A further input of the fourth storage array 29 is connected to the first synchronization line b and its outputs are connected to the fourth stored group P of the encoded wiring harness K.

A 22 jelkódoló áramkör ezen kiviteli alakjánál a 28 harmadik tároló tömb adat bemenetéire a bemenő C vezetékköteg részét képező bemenő R vezetékcsoport csatlakozik, mely a bemenő C vezetékköteg segédjeiéit hordozza. A 28 harmadik tároló tömb adat bemenetére csatlakozik még a beíró f vezeték, A 28 harmadik tároló tömb adatbemenetein lévő jelek állapota a 28 harmadik tároló tömbben a beíró f vezetéken, illetve az első szinkronizáló b vezetéken megjelenő impulzus hatására tárolódik. A 28 harmadik tároló tömb kimeneteire csatlakozó harmadik tárolt 0 vezetékcsoport tehát a bemenő C vezetékköteg segédjeleinek állapotára, valamint a bemenő c vezeték állapotváltozására utaló információt hordozza. A harmadik tárolt 0 vezetékkötegen megjelenő jeleket a 29 negyedik tároló tömb az első szinkronizáló b vezetéken megjelenő impulzus hatására tárolja. A 29 negyedik tároló tömb kimenetére csatlakozó negyedik tárolt P vezetékcsoport szintén a kódolt K vezetékköteg részét képezi.In this embodiment of the signal encoding circuit 22, the data inputs of the third storage array 28 are connected to the input conductor group R, which is part of the input wiring harness C, which carries the auxiliary signals of the input wiring harness C. The data input of the third storage block 28 is also connected to the recording line f. The state of the signals at the data inputs of the third storage block 28 is stored in the third storage block 28 by the pulse on the recording line f and the first synchronization line b. The third stored conductor group 0 connected to the outputs of the third storage array 28 thus carries information indicating the status of the auxiliary signals of the input wiring harness C and the state of the input wiring c. The signals stored on the third stored wiring harness 0 are stored by the fourth storage array 29 as a result of the pulse appearing on the first synchronizing wire b. The fourth stored line group P connected to the output of the fourth storage array 29 also forms part of the coded wiring harness K.

A találmány szerinti 20 időszelet kijelölő és engedélyező áramkört részletesebben a 7. ábra alapján ismertetjük. A 20 időszelet kijelölő és engedélyező áramkörnek 30 címfelismerő egysége, 31 időszelet szám tároló regisztere, 32 engedélyező regisztere, 33 számláló regisztere, 34 első kapu áramköre és 35 második kapu áramköre van. A 30 címfelismerő egység bemenetéi a központi A vezetékköteg részét képező központi E vezetékcsoporton át a 31 időszelet szám tároló regiszter és a 32 engedélyező regiszter bemenetéire, kimenetei pedig első kijelölő m vezetéken át a 31 időszelet szám tároló regiszter, második kijelölő n vezetéken keresztül pedig a 32 engedélyező regiszter bemenetére vannak csatlakoztatva. A 33 számláló regiszter bemenetel részben a központi A vezetékköteg részét képező első és harmadik szinkronizáló b, h vezetékre, valamint időszelet T vezetékkötegen át a 31 időszelet szám tároló regiszter kimenetéire, kimenete pedig időszelet t vezetéken keresztül a 34 első kapu áramkör, valamint a 35 második kapu áramkör bemenetére van kötve. A 34 első kapu áramkör további bemenete első engedélyező r vezetéken át a 32 engedélyező regiszter kimenetére, kimenete pedig az időszelet kijelölő i vezetékre van csatlakoztatva. A 35 második kapu áramkör további bemenete második engedélyező s vezetéken keresztül a 32 engedélyező regiszter további kimenetére, kimenetéi pedig a belső B vezetékköteg részét képező ellenőrző G vezetékcsoportra vannak kötve.The time slice selection and enabling circuit 20 of the present invention will be described in more detail with reference to FIG. The time slice selection and authorization circuit 20 comprises an address recognition unit 30, a time slot number storage register 31, an enabling register 32, a 33 register register, a first gate circuit 34 and a second gate circuit 35. The inputs of the address recognition unit 30 to the inputs of the time slot number storage register 31 and the enable register 32 through the central harness group E which is part of the wiring harness A and the outputs via the first selection m conductor 31 to the slice number storage register 31 are connected to the input of the enable register. The counter register input 33 is partially input to the first and third synchronization lines b, h that are part of the central wiring harness A, and through time slot wiring T to the outputs of the time slot number storage register 31 and output through time slot t to the first gate circuit 34 gate is connected to the circuit input. An additional input of the first gate circuit 34 is connected via a first enable wire r to the output of the enable register 32 and its output is connected to the time slice selection wire i. A further input of the second gate circuit 35 is connected via a second enable wire s to a further output of the enable register 32 and its outputs are connected to a control wire set G which forms part of the internal harness B.

A 20 időszelet kijelölő és engedélyező áramkör a központi A vezetékköteg részét képező központi E vezetékcsoport vezetékein megjelenő jelek segítségével programvezérelhető, azon adatok írhatók be a 31 időcelet szám tároló regiszterbe és a 32 engedélyező regiszterbe. A 31 időszelet szám tároló regiszterbe, illetetve a 32 engedélyező regiszterbe való beírást célzó programvezéreit utasításokat a 30 címfelismerő egység felismeri, és az előbbi esetben az első kijelölő m vezetéken, az utóbbi esetben pedig a második kijelölő n vezetéken kijelölő impulzust generál. Az első kijelölő m vezetéken megjelenő impulzusa 31 időszelet szám tároló regisztereibe az adott bemenő Cl-Cn vezetékköteghez rendelt időszelet számának megfelelő adatot, a második kijelölő n vezetéken megjelenő impulzus pedig a 32 engedélyező regiszterbe az adott bemenő jelre vonatkozó adatoknak a belső B vezetékkötegre történő kapuzását engedélyező adatot írja be. A 31 időszelet szám tároló regiszter kimeneteit reprezentáló időszelet T veztékköteg jeleinek tartalmát az első szinkronizáló b vezetéken megjelenő impulzus periodikusan beírja a 33 számláló regiszterbe. A 33 számláló regiszter tartalma a harmadik szinkronizáló h vezetéken megjelenő minden egyes impulzus hatására eggyel csökken (lefelé számlálás). A 33 számláló regiszter borrow (alulfolyás) kimenetére csatlakozó t időszelet vezetéken, az első szinkronizáló b vezetéken megjelenő impulzusokat követően periodikusan, a 31 időszelet szám tároló regiszterben tárolt adat által meghatározott idő elteltével egy impulzus jelenik meg. Ha ezt a 32 engedélyező regiszter kimenetére csatlakozó első engedélyező r vezetéken lévő logikai szint engedélyezi, akkor az időszelet t vezetéken lévő impulzusok a 32 első kapu áramkör kimenetén, azaz az időszelet kijelölő i vezetéken is megjelennek. Ha a 32 engedélyező regiszter egy másik megfelelő bitjének állapota is logikai egy a második engedélyező s vezeték engedélyezi, hogy az időszelet t vezetéken megjelenő impulzus a 35 második kapu áramkör kimenetén is megjelenjen, és így a belső B vezetékköteg részét képező ellenőrző G vezetékcsoport valamelyik megfelelő vezetékére csatlakozzon.The time slice selection and enabling circuit 20 can be program controlled by means of signals from the central wiring harness group E, which is part of the central wiring harness A, and can be written to the time register number 31 and the enabling register 32. The program guided instructions for writing to the time slot number storage register 31 and the enable register 32 are detected by the address recognition unit 30 and in the former case generates a selection pulse on the first selector m and in the latter case on the second selector n. The pulse of the first selector m on line 31 allows data corresponding to the number of timeslots assigned to the given input Cl-Cn wiring harness to its time register number registers 31, and the pulse of the second selector n wires to enable the enter data. The content of time slot wiring harness T signals representing the outputs of the time slot number storage register 31 is periodically written to the counter 33 by a pulse appearing on the first synchronization line b. The content of the count register 33 is reduced by one each time each pulse on the third synchronization heat conductor is down (count down). After the pulses appearing on the borrow output of the counter register 33 on the time slot t, a pulse is periodically displayed after the time specified by the data stored in the time slot number storage register 31. If this is enabled by the logic level on the first enable wire r connected to the output of the enable register 32, the pulses on the time slice t will also appear on the output of the first gate circuit 32, i.e. the time slice selection wire i. If the state of another corresponding bit of the enable register 32 is also logical, a second enable wire s allows the pulse on the time slice wire t to also appear on the output of the second gate circuit 35 and thus to one of the corresponding wires in the control wiring group G join.

A találmány szerinti 13 időszelet kiválasztó és dekódoló áramkör egy példakénti kiviteli alakját a 8. ábra alapján ismertetjük. A 13 időszelet kiválasztó és dekódoló áramkörnek 36 jeldekódoló áramköre és 37 időszelet kiválasztó és engedélyező áramköre van. A 37 időszelet kiválasztó és engedélyező áramkör bemenetel a központi A vezetékköteg részét képező központi E vezetékcsoportra, az első szinkronizáló b vezetéken át a 36 jeldekódoló áramkör bemenetére, és a harmadik szinkronizáló h vezetékre, kimeneteAn exemplary embodiment of the time slice selection and decoding circuit 13 of the present invention will be described with reference to FIG. The time slice selection and decoding circuit 13 has a signal encoding circuit 36 and a time slice selection and enabling circuit 37. The time slice selection and enable circuit 37 inputs to the central conduit group E, which is part of the central harness A, through the first synchronization wire b to the input of the signal encoding circuit 36, and to the third synchronization wire h.

Eedig mintavételező u vezetéken keresztül a 36 jeldeódoló áramkör bemenetére van csatlakoztatva. A 36 jeldekódoló áramkör további bemenetéi részben belső B vezetékkötegre, részben pedig a központi A vezetékköteg részét képező második szinkronizáló g vezetékre, kimenetéi pedig kimenő D vezetékkötegre vannak kötve.Up to now, it is connected to the input of the signal decoding circuit 36 via a sampling line u. Further inputs of the signal encoding circuit 36 are connected partly to an internal wiring harness B, and partly to a second synchronization wire g forming part of the central wiring harness A, and its outputs to an outgoing wiring harness D.

A 37 időszelet kiválasztó és engedélyező áramkör a központi E vezetékcsoporton keresztül programozható módon, a harmadik szinkronizáló b vezetéken periódikusan megjelenő impulzusok segítségével kimenetén, és így a mintavételező u vezetéken előállítja az áramkörhöz rendelt időszelet számnak megfelelő mintavételező impulzust. A 36 jeldekódoló áramkör a mintavételező u vezetéken megjelenő impulzusok tartama alatt a belső B vezetékköteg jeleiből mintát vesz, és a mintavett értékekből az első szinkronizáló b vezetéken és a harmadik szinkronizáló h vezetéken periődikusan megjelenő impulzusok segítségével a kimenő D vezetékköteg jeleit helyreállítja.The time slice selection and enabling circuit 37 outputs, in a programmable manner through the central conduit group E, pulses periodically appearing on the third synchronization wire b, and thereby generates a sampling pulse corresponding to the time slice number assigned to the circuit on the sampler wire. The signal encoding circuit 36 takes samples of signals from the internal wiring harness B during pulses on the sampled line u, and outputs the sampled values to the outgoing wiring harness D via pulses appearing periodically on the first synchronization line b and the third synchronization line h.

A találmány szerinti 36 jeldekódoló áramkör egyThe signal encoding circuit 36 of the present invention is one

194.465 példakénti kiviteli alakját a 9. ábra alapján ismertetjük. A 36 jeldekódoló áramkörnek 38 időkód tárolója, 39 időszámlálója, 40 első előjel tárolója, 41 második előjel tárolója és 42első kapuja van. A 40 első előjel tároló bemenetel belső B vezetékkötegen keresztül a 38 időkód tároló bemenetelre, továbbá mintavételező u vezetéken át a 38 időkód tároló további bemenetére, kimenete pedig a 41 második előjel tároló bemenetére van kötve. A 39 időszámláló bemenetel részben a 38 időkód tároló kimeneteire, részben pedig első szinkronizáló b vezetéken keresztül a 41 második előjel tároló további bemenetére, valamint második szinkronizáló g vezetékre, kimenete pedig a 42 első kapu bemenetére van csatlakoztatva. A 42 első kapu további bemenete a 41 második előjel tároló kimenetére, kimenete pedig a kimenő D vezetékköteg részét képező kimenő d vezetékre van kötve.An exemplary embodiment of 194,465 is illustrated in Figure 9. The signal encoding circuit 36 has a time code store 38, a time counter 39, a first sign store 40, a second sign store 41 and a first gate 42. The first sign storage input 40 is connected via an internal wiring harness B to the time code store input 38, and via a sampling line u to the further input of the time code store 38 and its output to the second sign store 41 input. The time counter input 39 is connected partly to the memory outputs of the time code 38, and partly through a first synchronization line b to a further input of the second sign storage 41 and a second synchronization line g and its output to the first gate 42. A further input of the first gate 42 is connected to the output of the second sign storage 41 and its output is connected to the output d, which is part of the output wiring harness D.

A mintavételező u vezetéken érkező impulzus a központi B vezetékkötegről a 38 időkód tárolóba az időkódnak, a 40 első előjel tárolóba pedig az átviendő információ előjelének megfelelő adatot írja be. Az első szinkronizáló b vezetéken megjelenő impulzus a időkód tároló kimenetein megjelenő adatot a 39 időszámlálóba, a 40 első előjel tároló kimenetén megjelenő adatot a 41 második előjel tárolóba írja be. A időszámláló értéke a második szinkronizáló g vezetéken megjelenő minden egyes impulzus hatására eggyel csökken (lefelé számlálás). Amikor a 39 időszámláló kimenetein megjelenő adat nullára csökken, a 39 időszámláló kimenetén (alulcsordulás, borrow) impulzus jelenik meg, amely impulzus a 41 második előjel tároló kimenetén lévő adatot a 42 első kapura adja-. A 42 első kapu kimenete már közvetlenül a kimenő D vezetékköteg részét képező kimenő d vezetékre csatlakozik.The pulse from the sampled line u writes the data corresponding to the time code from the central wiring harness B to the time code store 38 and to the first sign store 40 to the sign of the information to be transmitted. The pulse on the first synchronization line b writes the data on the outputs of the time code store into the time counter 39, and the data on the output of the first sign store 40 into the second sign store 41. The time counter decreases by one for each pulse on the second synchronizer g (count down). When the data displayed at the outputs of the timer 39 is reduced to zero, a pulse is output at the output (borrow) of the timer 39, which pulses the data at the output of the second sign storage 41 to the first gate 42. The output of the first gate 42 is already connected directly to the output d, which is part of the output wiring harness D.

A találmány szerinti 36 jeldekódoló áramkör egy további példakénti kiviteli alakját ugyancsak a 9. ábra alapján ismertetjük. A 36 jeldekódoló áramkör ezen kiviteli alakja a már ismertetettől abban tér el, hogy 43 első segédtárolója, 44 második segédtárolója és 45 második kapuja is van. A 43 első segédtároló bemenetel részben a belső B vezetékkötegre, részben pedig a mintavételező u vezetékre, kimenetei pedig a 44 második segédtároló bemenetelre vannak kötve. A 44 második segédtároló további bemenete az első szinkronizáló b vezetékre, kimenetei pedig a 45 második kapu bemenetelre vannak csatlakoztatva. A 45 második kapu további bemenete a 39 időszámláló kimenetére, kimenetei pedig a kimenő D vezetékköteg részét képező kimenő Q vezetékcsoportra vannak kötve.A further exemplary embodiment of the signal encoding circuit 36 of the present invention will also be described with reference to FIG. This embodiment of the signal encoding circuit 36 differs from that already described in that it also has a first auxiliary storage 43, a second auxiliary storage 44 and a second gate 45. The first auxiliary storage input 43 is connected partly to the internal wiring harness B and partly to the sampling line u and its outputs are connected to the second auxiliary storage input 44. A further input of the second auxiliary storage 44 is connected to the first synchronization wire b and its outputs are connected to the input of the second gate 45. The second input of the second gate 45 is connected to the output of the time counter 39 and its outputs are connected to the output line group Q, which is part of the output wiring harness D.

A mintavételező u vezetéken megjelenő impulzus a belső B vezetékkötegen megjelenő információt (segédjeleket) a 43 első segédtárolóba írja. A 43 első segédtároló kimenetén lévő információt az első szinkronizáló b vezetéken megjelenő impulzus ítja a 44 második segédtárolóba, amelynek kimenetelről a segédjeleket hordozó adat a 39 időszámláló alulfolyós (borow) kimenetén megjelenő impulzus hatására íródik át a 45 második kapura. A 45 második kapu kimenetei már közvetlenül a kimenő D vezetékköteg részét képező kimenő Q vezetékcsoportra csatlakoznak.The pulse appearing on the sampled lead u writes the information (auxiliary signals) appearing on the inner harness B into the first auxiliary memory 43. The information at the output of the first auxiliary storage 43 is transmitted to the second auxiliary storage 44 by a pulse appearing on the first synchronization line b, from which output the auxiliary data is transmitted to the second gate 45 by a pulse at the borow output 39. The outputs of the second gate 45 are already directly connected to the outgoing line group Q, which is part of the outgoing wiring harness D.

A találmány szerinti berendezés konkrét megvalósítása esetén célszerű, ha a 42 első kapu és a 45 második kapu latch típusú tároló.In a particular embodiment of the device according to the invention, the first gate 42 and the second gate 45 are preferably latch-type containers.

A találmány szerinti 37 időszelet kiválasztó és engedélyező áramkört részletesebben a 10. ábra alapján ismertetjük. A 37 időszelet kiválasztó és engedélyező áramkörnek 47 címfelismerő egysége, 48 időszelet tárolója, 49 engedélyező egysége, 50 időszámlálója, és 51 kimenő kapuja van. A 47 címfelismerő egység bemenetel a központi A vezetékköteg részét képező központi E vezetékcsoporton keresztül a 48 időszelet tároló és a 49 engedélyező egység bemenetelre, kimenetei pedig címző v vezetéken át a 48 időszelet tároló parancs w vezetéken keresztül pedig a 49 engedélyező egység bemenetére vannak kötve. Az 50 időszámláló bemenetel részben a 48 időszelet tároló kimeneteire, részben pedig a központi A vezetékköteg részét képező első és harmadik szinkronizáló b, h vezetékre, kimenete pedig az 51 kimenő kapu bemenetére van csatlakoztatva. Az 51 kimenő kapu további bemenete a 49 engedélyező egység kimenetére, kimenete pedig a mintavételező u vezetékre van kötve.The time slice selection and enable circuit 37 of the present invention will be described in more detail with reference to FIG. The time slice selection and enable circuit 37 has address recognition units 47, time slot storage 48, enable unit 49, time counter 50, and output gate 51. The address recognition unit input 47 is connected to the time slot storage 48 and the enable unit 49 via the central wire set E, which is part of the central wiring harness A, and its outputs are connected via the address v to the input 48 of the time slot storage command w. The time counter input 50 is connected partly to the storage outputs of the time slot 48, and partly to the first and third synchronization lines b, h, which is part of the central harness A, and to the output of the output gate 51. A further input of the output gate 51 is connected to the output of the enable unit 49 and its output is connected to the sampling line u.

A 47 címfelismerő egység a központi A vezetékkötegrészét képező központi E vezetékcsoporton érkező parancsok közül felismeri azokat, amelyek a 48 időszelet tároló, illetve a 49 engedélyező egység címére érkeznek. Ha egy parancs a 48 időszelet tároló címére érkezik, a 47 címfelismerő egység a címző v vezetékre, ha egy parancs, a 49 engedélyező egység címére érkezik, akkor a parancs w vezetékre impulzust ad. A címző v vezetéken megjelenő impulzus hatására a központi E vezetékcsoporton érkező adat a 48 időszelet tároló kimenetén lévő adatot minden, az első szinkronizáló b vezetéken megjelenő impulzus átíija az 50 időszámlálóba. Az 50 időszámláló kimenetén lévő adat értéke minden, a harmadik szinkronizáló h vezetéken megjelenő impulzus hatására eggyel csökken (lefelé számlálás). Amikor az 50 időszámláló kimenetén lévő adat értéke nullára csökken, a számláló alulfolyás kimenete a 51 kimenő kapu bemenetére csatlakozik. Ha a 49 engedélyező egység kimenete, amely szintén az 51 kimenő kapu bemenetére csatlakozik, az 51 kimenő kapu kimenetét engedélyezi, az 51 kimenő kapu kimenetén az alulfolyás impulzussal egyidőben egy impulzus jelenik meg, amely közvetlenül a mintavételező u vezetékre csatlakozik.The address recognition unit 47 detects from the commands on the central lead group E, which is part of the central wiring harness portion A, which is addressed to the address of the time slot 48 and the enabling unit 49. When a command arrives at the address of the time slot store 48, the address recognition unit 47 is pulsed to the addressing wire v, and when a command arrives at the address of the enable unit 49, the command pulses onto the wire w. As a result of the pulse appearing on the addressing line v, the data arriving at the central slave terminal E transmits the data at the output of the time slice storage 48 to the time counter 50 of each pulse on the first synchronization line b. The value of the data at the output of the time counter 50 is reduced by one (down counting) with each pulse on the third synchronization heat conductor. When the value of the data at the output of time counter 50 is reduced to zero, the downstream output of the counter is connected to the input of output port 51. If the output of the enable unit 49, which is also connected to the output of the output gate 51, enables the output of the output gate 51, a pulse is output at the output of the output gate 51 which is connected directly to the sampling line u.

A találmány Szerinti eljárás, illetve berendezés által nyújtott előnyöket az alábbiakban foglalhatjuk össze:The advantages of the process or apparatus of the invention may be summarized as follows:

1. A találmány szerinti eljárás az ismert eljárások közül az egyszerű TDM rendszereknek megőrzi azt az előnyét, hogy az átviendő, illetve egymással összekapcsolandó csatornákra vonatkozóan az adatátvitel BITSZINTEN TRANSZPARENS. Ez rendkívül fontos lehet akkor, ha az átviendő adatok titkosítása szükséges, továbbá rendkívül nagy jelentőségű abból a szempontból, hogy az egyébként ismert, de egymástól különböző adatformátumok esetén is, az adatátvitelt és vonalkapcsolást egységes módon, egységes berendezésekkel lehet végrehajtani.1. The method of the present invention retains from the prior art simple TDM systems the advantage that data transmission is BIT TRANSPARENT for channels to be transmitted or interconnected. This can be extremely important when encryption of the data to be transmitted is required, and it is of the utmost importance that, in otherwise known but different data formats, data transmission and line switching can be performed in a uniform manner using uniform equipment.

2. Az egyszerű TDM rendszerekhez képest azzal az előnnyel rendelkezik, hogy az egymással összekapcsolandó csatornák között a mintavett jelet bitenként elvileg csupán egyszer kell átírni, az adatjel változásának a bitidőn belüli relatív időpontját tartalmazza. (A mintavett jel állapotának'szükséges átviteli sürgőssége a gyakorlatban bitenként kettő, hiszen bitenként egyszeri átvitel esetén, bármilyen kis jeltorzulásnál Is előfordulhat, hogy a bitidőn belül ké (legális jelállapot változás történik. Ez pedig a találmány szerinti rendszerben bíttévesztést eredményezne.) ezzel a rendszer által, egyetlen belső vezetékkötegen keresztül, egyidő-7194.465 ben biztosítható csatorna-szeletelések száma az egyszerű TDM rendszerekhez képest kb. egy nagyságrenddel megnő anélkül, hogy a jeltorzítás növekedést megengednénk. (A találmány szerinti berendezésben az átvitel következtében fellépő rendszertechnikai torzítás mértékét nem az átvitt minták száma, hanem az időkód felbontása határozza meg.2. Compared with simple TDM systems, it has the advantage that, in principle, the sampled signal has to be rewritten only once per bit between the channels to be interconnected, and contains the relative time of the data signal change within the bit time. (In practice, the required transmission urgency of the sampled signal is two bits per bit, since in case of a single bit per bit transmission, any small signal distortion may occur within the bit time (a legal signal state change. This would result in bit error in the system of the present invention.) The number of channel slices that can be provided by a single internal wiring harness at a time in 7194,465 increases by about one order of magnitude compared to simple TDM systems without allowing for signal distortion increase. (The amount of system distortion transmitted by transmission in the apparatus of the present invention is not is determined by the resolution of the time code.

3. Azzal, hogy a találmány szerinti eljárásban különválik a soros adatátviteli jel felbontásának (a második szinkronizáló vezetéken érkező impulzusok) és a minták átvitelének (a harmadik szinkronizáló vezetéken érkező impulzusok) időalapja, a kétféle impulzussorozat frekvenciájának megfelelő .megválasztásával lehetővé válik, hogy az adott vonalkapcsoló rendszer hatékonyságát a kapcsolandó (átviendő) vonalak adatátviteli sebességének függvényében, optimálisra válasszuk.3. By separating the time basis of the serial data transmission resolution (pulses from the second synchronization line) and the transmission of the samples (pulses from the third synchronization line), the method according to the invention makes it possible to select the frequency of the two pulse sequences select the optimum efficiency of the line switching system depending on the data transfer rate of the lines to be connected (transmitted).

4. A találmány szerinti eljárásba az adatátviteli vonalak mintavételezését és jelhelyreállítását végző áramkörök csatornánként egymástól teljesen független részekre tagolódnak. Ez lehetővé teszi, hogy a vonalkapcsolás megvalósítását végző berendezést csatornánként független, nagybonyolultságú integrált áramkörökben valósítsuk meg. Ez pedig a vonalkapcsolást az eddig ismert módszerekhez képest műszakilag rendkívül EGYSZERŰVÉ, OLCSÓVÁ és KIS HELYEN MEGVALÓSÍTHATÓVÁ teszi-4. In the method according to the invention, the circuits for transmitting the data transmission lines are divided into channels that are completely independent of each other. This makes it possible to implement the line-switching equipment in high complexity integrated circuits independent of each channel. This makes line-switching extremely technically SIMPLY, CLICK and SMALL PLACED compared to the methods known so far-

Claims

SZABADALMI IGÉNYPONTOKPATENT CLAIMS

1. Eljárás szinkron és/vagy aszinkron digitális adatátviteli vonalak mátrix kapcsolására, előnyösen soros adatátvitel esetén, melynek során először eldöntjük, hogy melyik adatátviteli vonalat melyik másikkal vagy másikakkal kell összekötni, ezután minden egyes összeköttetéshez egy időszeletet rendelünk, majd az egyes vonalakat mintavételezzük, és a vett mintát az összeköttetéshez rendelt időszeletben az előre meghatározott vonalra vagy vonalakra adjuk, és miután valamennyi vonalat mintavételeztük, a mintavételezést megismételjük, azzal jellemezve, hogy először mintavételezzük a jelet a jel változásának időpillanatában, majd a mintavételi értéket, valamint a jelváltozás időpillanatának az értékét eltároljuk, majd miután valamennyijei mintavételezését elvégeztük, az adott összeköttetéshez rendelt időszeletben a tárolt mintavételi értékeket a vonalakra adjuk, és ezalatt az újabb jelváltozások értékét, valamint azok időpillanatait a következő időszelet számára eltároljuk.A method for switching a matrix of synchronous and / or asynchronous digital data transmission lines, preferably in serial data transmission, by first deciding which data transmission line to be connected to, which one or the other, then assigning a time slice to each connection, and sampling each line. applying the received sample to the predetermined line or lines in the time slot assigned to the connection, and after sampling each line, repeating the sampling process by first sampling the signal at the time of signal change and then sampling the signal value and the moment of change of signal. , and after sampling all of them, we apply the stored sampling values to the lines in the time slice assigned to that connection, and during this time, and their moments are stored for the next time slot.

2. Az 1. igénypont szerinti eljárás, azzal jellemezve, hogy az egyes időpillanatok és időszeletek értékét minden esetben a mintavételezés kezdeti idejéhez képest méljük, illetve rögzítjük.Method according to claim 1, characterized in that the values of each time instant and time slice are always measured and recorded relative to the initial sampling time.

3. Az 1. vagy 2. igénypont szerinti eljárás, azzal jellemezve, hogy a mintavételi érték(ek) kiadásával egyiddben a jelváltozás időpillanatát is kiadjuk.Method according to claim 1 or 2, characterized in that, at the same time as the sampling value (s) is output, the time of the signal change is output.

4. Az 1-3. Igénypontok bármelyike szerinti eljárás, azzal jellemezve, hogy az adott időszeletben kiadott mintavételi értéket, valamint a jelváltozás időpillanatának az értékét a kijelölt csatornán letároljuk, és a soronkövetkező mintavételezés kezdeti időpillanatától számítva a jelváltozás időpillanatának megfelelő idd elteltével a csatorna kimenetén a mintavételi értéknek megfelelő jelállapotot előállítjuk.4. A method as claimed in any one of the preceding claims, wherein the sampling value issued in a given time slot and the signal change time value are stored on the selected channel, and from the initial time of subsequent sampling, the corresponding signal state value is output to the signal output.

}. Berendezés szinkron és/vagy aszinkron digitális adatátviteli vonalak mátrix kapcsolására, előnyösen soros adatátvitel esetén, amelynek központi vezetékkötegre kapcsolódó vezérlő egysége, jelkódoló és időszelet kijelölő áramkörei, valamint időszelet kiválasztó és dekódoló áramkörei vannak, azzal jellemezve, hogy a vezérlő egység (11), ajelkódoló és időszelet kijelölő áramkörök (12a-12n). valamint az időszelet kiválasztó és dekódoló áramkörök (13a—13n) a központi vezetékkötegen (A) kívül belső vezetékköteggel (B) is össze vannak kötve, a berendezés bemenetelt a jelkódoló és időszelet kijelölő áramkörök (12a—12n) bemenetelre kapcsolódó bemenő vezetékkötegek (Cl-Cn), kimeneteit pedig az időszelet kiválasztó és dekódoló áramkörök (13a-13n) kimeneteire kapcsolódó kimenő vezetékkötegek (D1 -Dn) képezik (3, ábra).}. Apparatus for switching a matrix of synchronous and / or asynchronous digital data transmission lines, preferably for serial data transmission having a central wiring harness control unit, signal encoding and time slot assignment circuits, and time slice selection and decoding circuits, characterized in that the control unit (11) and time slice selection circuits (12a-12n). and the time slice selection and decoding circuits (13a-13n) are connected in addition to the central wiring harness (A) to the internal wiring harness (B), the equipment input is connected to the input wiring harnesses (Cl-) of the signal encoding and time-slice selection circuits (12a-12n). Cn) and its outputs are the output wiring harnesses (D1 -Dn) connected to the outputs of the time slice selection and decoding circuits (13a-13n) (Fig. 3).

6. Az 5. igénypont szerinti berendezés, azzal jellemezve, hogy a vezérlő egységnek (11) központi egysége (14), szinkronizáló egysége (15) és ellenőrző egysége (16) van, a központi egység (14) ki/ /bemenetel a központi vezetékköteg (A) részét képező központi vezetékcsoporton (E) keresztül a szinkronizáló egység (15), valamint az ellenőrző egység (16) ki/bemeneteire vannak kötve, a szinkronizáló egység (15) kimenetel a központi vezetékcsoport (E) részét képező első-, második- és harmadik szinkronizáló vezetékre (b, g, h) vannak csatlakoztatva, az ellenőrző egység (16) bemenetel a belső vezetékköteg (F) részét képező ellenőrző vezetékcsoportra (G) vannak kötve (4. ábra).Apparatus according to claim 5, characterized in that the control unit (11) has a central unit (14), a synchronization unit (15) and a control unit (16), the central unit (14) in / out the central unit (14). via the central wiring harness (E) forming part of the wiring harness (A), to the I / O inputs of the synchronization unit (15) and the control unit (16), the output of the synchronizing unit (15) connected to the second and third synchronization wires (b, g, h), the input of the control unit (16) is connected to the control wire group (G) forming part of the internal wiring harness (F) (Fig. 4).

7. Az 5. vagy 6. igénypont szerinti berendezés, azzal jellemezve, hogy a jelkódoló és időszelet kijelölő áramkörnek (12) időszelet kijelölő és engedélyező áramköre (20), kapuzó áramköre (21), valamint jelkódoló áramköre (22) van, az időszelet kijelölő és engedélyező áramkör (20) ki/bemenetei a központi vezetékköteg (A) részét képező központi vezetékcsoportra (E), bemenetel a központi vezetékköteg (A) részét képező első szinkronizáló vezetéken (b) keresztül a jelkódoló áramkör (22) bemenetébe, további bemenete pedig az ugyancsak a központi vezetékköteg (A) részét képező harmadik szinkronizáló vezetékre (h), kimenetei pedig részben időszelet kijelölő vezetéken (i) a kapuzó áramkör (21) bemenetére, részben pedig a belső vezetékköteg (B) részét képező ellenőrző vezetékcsoportra (G) vannak kötve, ajelkódoló áramkör (22) további bemenetel részben a központi vezetékköteg (A) részét képező második szinkronizáló vezetékre (g), részben pedig a bemenő vezetékkötegre (C), kimenetei pedig kódolt vezetékkötegen (K) keresztül a kapuzó áramkör (21) további bemenetelre vannak csatlakoztatva, a kapuzó áramkör (21) kimenetei a belső vezetékkötegre (B) vannak kötve (5. ábra).Apparatus according to claim 5 or 6, characterized in that the signal encoding and time slice selection circuit (12) comprises a time slice selection and enabling circuit (20), a gating circuit (21) and a signal encoding circuit (22), outputs / outputs of the select and enable circuit (20) to the central wiring harness (E) forming part of the central wiring harness (A), input through the first synchronization wire (b) of the central wiring harness (A) to the input of the signal encoding circuit (22) and the third synchronization wire (h), which is also part of the central wiring harness (A), and its outputs partly on the time-slice selection wire (i) to the gate circuit (21) input and partly to the control wiring harness (G) connected, the signal encoding circuit (22) is further inputted partly as a part of the central wiring harness (A) a second synchronization wire (g) and partly to the input wiring harness (C), and its outputs are connected via an encoded wiring harness (K) to the additional input of the gating circuit (21), the outputs of the gating circuit (21) are connected to the internal wiring harness (B) (5th figure).

8. A 7. igénypont szerinti berendezés, azzal jellemezve, hogy ajelkódoló áramkörnek (22) számlálója (23), első tároló tömbje (24), második tároló tömbje (25), első bistabil multivibrátora (52), második bistabil multivibrátora (26) és jelváltozás indikáló áramköre (27) van, a számláló (23) bemenetel a központi vezetékköteg (A) részét képező első és második szinkronizáló vezetékre (b, g), illetve az első szinkronizáló vezetéken (b) keresztül az első tároló tömb (24), a második tároló tömb (25), az első bistabil multivibrátor (52) és a második bistabil multivibrátor (26) bemenetére, kimenetei pedig adat L vezetékcsoporton keresztül az első tároló tömb (24) adat bemenetelre vannak kötve, a második tárolóThe apparatus according to claim 7, characterized in that the signal encoding circuit (22) has a counter (23), a first storage array (24), a second storage array (25), a first bistable multivibrator (52), a second bistable multivibrator (26). and a signal change detection circuit (27), the counter (23) having an input to the first and second synchronization wires (b, g) forming part of the central wiring harness (A) and to the first storage array (24) via the first synchronization wire (b); , the inputs of the second storage array (25), the first bistable multivibrator (52) and the second bistable multivibrator (26), and its outputs are connected via a data L wiring group to the data input of the first storage array (24),

194 465 tömb (25) további bemenetel első tárolt vezetékcsoporton (M) át az első tároló tömb (24) kimenetéire, Kimenetei pedig a kódolt vezetékköteg K részét képező második tárolt vezetékcsoportra (N) vannak csatlakoztatva, az első bistabil multivibrátor (52) további bemenetel a bemenő vezetékköteg (C) részét képező bemenő vezetéken (c) át a jelváltozás indikáló áramkör (27) bemenetére, beíró vezetéken (f) keresztül pedig az első tároló tömb (24) bemenetére és a jelváltozás indikáló áramkör (27) kimenetére, kimenete pedig adat vezetéken (x) át a második bistabil multivibrátor (26) további bemenetére van kötve, a második bistabil multivibrútor (26) kimenete a kódolt vezetékköteg (K) részét képező tárolt vezetékre (k) van kötve (6. ábra).An array of 194,465 arrays (25) is further connected through a first stored conductor array (M) to the outputs of the first storage array (24) and its outputs are connected to a second stored conductor array (N) forming part of the coded wiring harness K, the first bistable multivibrator (52) through the input wire (c) forming part of the input wiring harness (C) to the signal change detection circuit (27), through the input wire (f) to the input of the first storage array (24) and the signal change detection circuit (27). the output of the second bistable multivibrator (26) is connected to a stored lead (k) forming part of the encoded wiring harness (K) (Fig. 6).

9. A 8. igénypont szerinti berendezés, azzal jellemezve, hogy ajelkódoló áramkörnek (22) harmadik tároló tömbje (28) és negyedik tároló tömbje (29) is van, a harmadik tároló tömb (28) bemenetéi a bemenő vezetékköteg (C) részét képező bemenő vezetékcsoportra (R), valamint a beíró vezetékre (f) és az első szinkronizáló vezetékre (b), kimenetei pedig harmadik tárolt vezetékcsoporton (0) át a negyedik tároló tömb (29) bemenetelre vannak csatlakoztatva, a negyedik tároló tömb (29) további bemenete az első szinkronizáló vezetékre (b), kimenetei pedig a kódolt vezetékköteg (K) részét képező negyedik tárolt vezetékcsoportra (P) vannak kötve (6. ábra).Apparatus according to claim 8, characterized in that the signal encoding circuit (22) has a third storage block (28) and a fourth storage block (29), the inputs of the third storage block (28) forming part of the input wiring harness (C). the input conduit group (R) and the recording conduit (f) and the first synchronization conduit (b), and its outputs are connected via the third stored conduit group (0) to the fourth storage block (29), the fourth storage block (29) its inputs are connected to the first synchronization wire (b) and its outputs are connected to the fourth stored wire group (P) which is part of the coded wiring harness (K) (Fig. 6).

10. A 7-9. igénypontok bármelyike szerinti berendezés, azzal jellemezve, hogy az időszelet kijelölő és engedélyező áramkörnek (20) címfelismerő egysége (30), időszelet szám tároló regisztere (31), engedélyező regisztere (32), számláló regisztere (33), első kapu áramköre (34) és második kapu áramköre (35) van, a címfelismerő egység (30) bemenetel a központi vezetékköteg (A) részét képező központi vezetékcsoporton (E) át az időszelet szám tároló regiszter (31) és az engedélyező regiszter (32) bemenetelre, kimenetei pedig első kijelölő vezetéken (m) át az időszelet szám tároló regiszter (31), második kijelölő vezetéken (n) keresztül pedig az engedélyező regiszter (32) bemenetére vannak csatlakoztatva, a számláló regiszter (33) bemenetel részben a központi vezetékköteg (A) részét képező első és harmadik szinkronizáló vezetékre (b, h), valamint időszelet vezetékkötegen (T) át az időszelet szám tároló regiszter (31) kimenetéire, kimenete pedig időszelet vezetéken (t) keresztül az első kapu áramköre (34), valamint a második kapu áramkör (35) bemenetére van kötve, az első kapu áramkör (34) további bemenete első engedélyező vezetéken (r) át az engedélyező regiszter (32) kimenetére, kimenete pedig az Időszelet kijelölő vezetékre (i) van csatlakoztatva, a második kapu áramkör (35) további bemenete második engedélyező vezetéken (s) keresztül az engedélyező regiszter (32) további kimenetére, kimenetéi pedig a belső vezetékköteg (B) részét képező ellenőrző vezetékcsoportra (G) vannak kötve (7. ábra).10. Apparatus according to any one of claims 1 to 5, characterized in that the time slot assignment and authorization circuit (20) has an address recognition unit (30), a time slot number storage register (31), an enable register (32), a counter register (33), a first gate circuit (34). and a second gate circuit (35), the address recognition unit (30) input through a central wiring harness (E) forming part of the central wiring harness (A) to the time slot number storage register (31) and the enable register (32); via a selector line (m) to a time slot number storage register (31) and through a second selector line (n) to an input of the enable register (32), the counter register (33) being partially input to the first part of the central wiring harness (A) and a third synchronization wire (b, h) and a time slot number storage register (T) through the time slot wiring harness (T) 31), and its output is connected via a slice wire (t) to the input of the first gate circuit (34) and the second gate circuit (35), the additional input of the first gate circuit (34) via the first enable wire (r). is connected to the output of register (32) and its output to time slot selection wire (i), the second input of the second gate circuit (35) is connected via a second enable wire (s) to the other output of enable register (32) and outputs to the internal harness (B) ) are connected to a control line group (G) (Fig. 7). figure).

11. Az 5-10. igénypontok bármelyike szerinti berendezés, azzal jellemezve, hogy az időszelet kiválasztó és dekódoló áramkörnek (13) jeldekódoló áramköre (36), valamint időszelet leválasztó és engedélyező áramköre (37) van. az időszelet kiválasztó és engedélyező áramkör (37) bemenetel a központi vezetékköteg (A) részét képező központi vezetéKcsoportra (Ej, az első szinkronizáló vezetéken c (b) át a jeldekódoló áramkör (36) bemenetére, és a ° harmadik szinkronizáló vezetékre (h), kimenete pedig mintavételező vezetéken (s) keresztül a jeldekodoló áramkör (36) bemenetére van csatlakoztatva, a jeldekódoló áramkör (36) további bemenetéi részben belső vezetékkötegre (B), részben pedig a központi11. Apparatus according to any one of claims 1 to 5, characterized in that the time slice selection and decoding circuit (13) comprises a signal encoding circuit (36) and a time slice isolating and enabling circuit (37). the time slice selection and enabling circuit (37) input to the central wiring group (Ej) forming part of the central wiring harness (A), through the first synchronization wire c (b) to the input of the signal encoding circuit (36) and the third synchronization wire (h), and its output is connected via a sampling lead (s) to the input of the signal encoder circuit (36), the other inputs of the signal encoder circuit (36) being partly internal to the harness (B) and partly to the central

10 vezetékköteg (A) részét képező második szinkronizáló vezetélüe (g), kimenetéi pedig kimenő vezetékkötegre (D) vannak kötve (8. ábra).The second synchronization conductor (g), which is part of 10 wiring harnesses (A), and its outputs are connected to an output wiring harness (D) (Fig. 8).

12. A 11. igénypont szerinti berendezés, azzal jellemezve, hogy a jeldekódoló áramkörnek (36) időkód tárolója (38), időszámlálója (39), elsőApparatus according to claim 11, characterized in that the signal encoding circuit (36) has a time code memory (38), a time counter (39), a first

15 előjel tárolója (40), második előjel tárolója (41) és első kapuja (42) van, az első előjel tároló (40) bemenetéi belső vezetékkötegen (B) keresztül az időkód tároló (38) bemenetéire, továbbá mintavételező vezetéken (u) át az időkód tároló (38) további bemenetére, kimenete pedig a második előjel tároló (41) beme20 netére van kötve, az időszámláló (39) bemenetéi részben az időkód tároló (38) kimenetéire, részben pedig első szinkronizáló vezetéken (b) keresztül a második előjel tároló (41) további bemenetére, valamint második szinkronizáló vezetékre (g), kimenete pedig az ne első kapu (42) bemenetére van csatlakoztatva, az első kapu (42) további bemenete a második előjel tároló (41) kimenetére, kimenete pedig a kimenő vezetékköteg (D) részét képező kimenő vezetékre (d) van kötve (9. ábra).It has 15 sign storage (40), a second sign storage (41) and a first gate (42), the inputs of the first sign storage (40) via an internal wiring harness (B) to the inputs of the time code memory (38) and a sampling line (u). the further input of the time code store (38) and its output connected to the input of the second sign storage (41), the inputs of the time counter (39) partly to the outputs of the time code store (38) and partly through the first a further input of the storage (41) and a second synchronization wire (g) connected to an input of the non-first gate (42), an additional input of the first gate (42) to the output of the second signed storage (41) and an output of the output wiring harness (D) is connected to an output line (d) (Fig. 9).

13. A 12. igénypont szerinti berendezés, azzal13. The apparatus of claim 12, further comprising

3Q jellemezve, hogy a jeldekódoló áramkörnek (36) első segédtárolója (43), második segédtárolója (44) és második kapuja (45) is van, az első segédtároló (43) bemenetéi részben a belső vezetékkötegre (B), részben pedig a mintavételező vezetékre (u), kimenetéi pedig a második segédtároló (44) bemenetéire van35 nak kötve, a második segédtároló (44) további bemenete az első szinkronizáló vezetékre (b), kimenetéi pedig a második kapu (45) bemenetéire vannak csatlakoztatva, a második kapu (45) további bemenete az időszámláló (39) kimenetére, kimenetei pedig a kimenő vezetékköteg (D) részét képező kimenő veze40 tékcsoportra (O) vannak kötve (9. ábra).3Q, characterized in that the signal encoding circuit (36) has a first auxiliary storage (43), a second auxiliary storage (44) and a second gate (45), the first auxiliary storage (43) inputs partly to the internal wiring harness (B) and partly to the sampling line. (u), its outputs are connected to the inputs of the second auxiliary storage (44), the further inputs of the second auxiliary storage (44) are connected to the first synchronization wire (b), and its outputs are connected to the inputs of the second gate (45). ) is connected to the output of the time counter (39) and its outputs are connected to the output conductor group (O) forming part of the output wiring harness (D) (Fig. 9).

14. A 11-13. igénypontok bármelyike szerinti berendezés, azzal jellemezve, hogy az időszelet kiválasztó és engedélyező áramkörnek (37) címfelismerő egysége (47), időszelet tárolója (48), x g engedélyező egysége (49), időszámlálója (50) és ki° menő kapuja (51) van, a címfelismerő egység (47) bemenetéi a központi vezetékköteg (A) részét képező központi vezetékcsoporton (E) keresztül az időszelet tároló (48) és az engedélyező egység (49) bemenetéire, kimenetei pedig címző vezetéken (v)14. A 11-13. Apparatus according to any one of claims 1 to 3, characterized in that the time slice selection and enabling circuit (37) has an address recognition unit (47), a time slot storage (48), an xg enable unit (49), a time counter (50) and an outgoing gate (51). , the inputs of the address recognition unit (47) through the central conductor group (E) forming part of the central wiring harness (A) to the inputs of the time slot memory (48) and the enabling unit (49), and outputs via the addressing conductor (v)

50 át az időszelet tároló (48), parancs vezetéken (w) keresztül pedig az engedélyező egység (49) bemenetére van kötve, az időszámláló (50) bemenetéire részben az időszelet tároló (48) kimenetelre, részben pedig a központi vezetékköteg (A) részét képező első és harmadik szinkronizáló vezetékre (b, h), kimenete pedig50 is connected to the time slot memory (48), via command wire (w) to the input of the enabling unit (49), to the inputs of the time counter (50) to the output of the time slot memory (48) and partly to the central harness (A). forming the first and third synchronization wires (b, h) and output

55 a kimenő kapu (51) bemenetére van csatlakoztatva, a kimenő kapu (51) további bemenete az engedélyező egység (49) kimenetére, kimeneté pedig a mintavételező vezetékre (u) van kötve (10. ábra).55 is connected to the input of the output gate (51), the other input of the output gate (51) is connected to the output of the enable unit (49), and its output is connected to the sampling line (u) (Fig. 10).

10 db ábra10 pieces of figure