HU177385B - Expandable memory for damping phase noise in systems transferring digital signals - Google Patents
Expandable memory for damping phase noise in systems transferring digital signals Download PDFInfo
- Publication number
- HU177385B HU177385B HU77SO1207A HUSO001207A HU177385B HU 177385 B HU177385 B HU 177385B HU 77SO1207 A HU77SO1207 A HU 77SO1207A HU SO001207 A HUSO001207 A HU SO001207A HU 177385 B HU177385 B HU 177385B
- Authority
- HU
- Hungary
- Prior art keywords
- input
- output
- circuit
- unit
- series
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
- H04J3/073—Bit stuffing, e.g. PDH
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Description
2
A találmány tárgya kibővíthető memória, amely különösen digitális jelátvivő rendszerekben használható olyan fáziszaj (jitter) elnyomására, amelyet terminális berendezések vagy a távvezeték hoz létre.
A digitális jelátvivő rendszerek multiplexelő berendezéseket tartalmaznak, amelyek révén i + 1-ed rendű rendszert állítanak elő K számú i-ed rendű rendszer multiplexelésével.
Ez a multiplexelési eljárás jitter keletkezését vonja maga után, amelyet a távoli demultiplexező állomásnál meg kell szüntetni. 23141 A/75 számú olasz szabadalmi bejelentésünkben kibővíthető memóriát írtunk le i + 1-ed rendű aszinkron PCM multiplexerhez, amely fm frekvenciát előállító négy i-ed rendű alrendszert multiplexei.
Az i + 1-ed rendű rendszerből a bitek olyan szervezésű keretnek megfelelően jönnek ki, amely már biztosítja azoknak a keretszinkron információknak és szerviz információknak a jelenlétét, amelyek nem voltak még jelen az i-ed rendű rendszerekből kijövő keretekben. Ebből következik, hogy az Fm multiplexelő frekvencia nagyobb a K · fm értéknél.
Abból a célból, hogy az Fm/K átlaga megegyezzék az egyes i-ed rendű rendszerek fm frekvenciájával, arra van szükség, hogy az i + 1-ed rendű rendszerből kijövő minden keretből x számú impulzust megszüntessünk, és bizonyos keretekben egy bitet eltüntessünk.
A vázolt átlagolási folyamat végrehajtása miatt végzett biteltüntetést a szakterületen használatos kifejezéssel ,.kitöltésnek” vagy „beékelésnek” nevezzük.
A kitöltés végrehajtását a távoli demultiplexer részére meghatározott számú impulzus jelzi, és ezeket a továbbiakban „kitöltést vezérlő biteknek” fogjuk nevezni.
A távoli demultiplexelő állomáson K számú kibővíthető vételi memória helyezkedik el, amelyek az egyes i-ed rendű rendszerek frekvenciájának fm pillanatnyi értékét visszaállítják, és ilyen módon ennek a frekvenciának az átlaga a multiplexelési-demultiplexelési folyamat után nem változik meg. A kibővíthető vételi memóriák szokásosan az adatokat a memóriaegységbe bevivő egyseget és olyan kiolvasó egységet tartalmaznak, amely előírja ezen adatoknak a kibocsátását. Az adatkibocsátás fm frekvenciáját helyi fáziszárt áramkör szabja meg, amely a multiplexert tápláló alrendszerek fm pillanatnyi frekvenciájával azonos frekvenciát állít elő.
Az ismert kibővíthető vételi memóriák beíró és kiolvasó egységei léptetőregisztereket használtak, amelyeknél nagy működési sebesség mellett a hődisszipáció problémát idézhet elő.
Az ismert kibővíthető vételi memóriákban levő fáziszárt áramkör reteszelő rendszere nehezen volt beállítható és nem biztosított kielégítő pontosságot.
Célunk a találmánnyal olyan kibővíthető memória létrehozása, amelynek áramköri elemei még nagy működési sebességek mellett is csak kis hőmennyi177385 séget termelnek, továbbá ahol az áramkör lehetővé teszi a reteszelés automatikus beállítását.
A találmánnyal kibővíthető memóriát hoztunk létre digitális jelátvivő rendszerekben a fáziszaj elnyomására, amely az alábbi egységeket tartalmazza:
n elemes memória egységet, amelyet olyan bitfolyam táplál, amelyben a fáziszaj jelen van, és CK’ frekvenciát állít elő, és a bitfolyamnak előírt átlagos frekvenciája van, a CK’ ütemmel összhangban levő bitek memória egységének vezérlésére használt beíró egységet, fáziszárt áramkört, amely fáziskomparátorból, szűrőből és feszültségvezérelt oszcillátorból áll, ez utóbbi az előírt tényleges értéket képező (az átlagtól különböző) CKO frekvenciát állítja elő, kiolvasó egységet, amely a memóriarekeszek tartalmának a CKO ütem szerinti kiolvasását vezérli.
A kibővíthető memóriát az jellemzi, hogy a fáziskomparátort olyan J-K flip-flop képezi, amelynek bemenetét a CKq jelsorozat egészszámú CKo/n hányadosa vezérli, és a törlő bemenetét egy kapuáramkörön keresztül a CK’ sorozat ehhez hasonló CK’/n hányadosa vezérli. A feszültségvezérelt oszcillátor alkalmas eszköznek bizonyul a fáziszárt áramkör beálh'tásához szükséges kimeneti frekvencia kézi szabályozására, amely egy folytonos jel szintjét egy meghatározott szint eléréséig változtatja, és ezen folytonos jelérték megjelenik a szűrő kimenetén amikor az áramkör letiltott állapotban van, és meghatározza a CKo frekvenciájú kiolvasó impulzusok előállítását.
A találmányt a továbbiakban egy kiviteli példa kapcsán, a rajz alapján ismertetjük részletesebben, amelyen az
1. ábra négy alrendszert tartalmazó multiplex rendszer szerkezeti felépítését szemlélteti, a
2. ábra a találmány szerint megépített ME’ kibővíthető vételi memória tömbvázlata, a
3. ábra a 2. ábrán vázolt fáziskomparátor találmány szerinti kialakításának kapcsolási rajza, a
4. ábra a 2. ábrán vázolt VO feszül tségvezérelt oszcillátor találmány szerinti kapcsolási rajza, az
5. ábra a 2. ábrán vázolt IS kitöltést kiolvasó egység részletesebb vázlata, a . 6. ábra a 2. ábrán vázolt RI tiltó áramkör rajza, a '
7. ábra a 2. ábrán vázolt SL sorossá alakító áramkör kapcsolási rajza, és a
8. ábra az előző ábrákhoz tartozó idődiagramokat szemlélteti.
Jóllehet az alábbi leírás olyan kibővíthető memóriára vonatkozik, amelyet terminális berendezések (például 8,448 Mbit/sec-os PCM aszinkron multiplexer) által létrehozott jitter elnyomására használunk, a találmány felhasználható ezenkívül digitális jelátvivő vonalak kumulatív jitterének elnyomására is.
Az 1. ábrán MEj, ME2, ME3 és ME4 memóriákat tüntettünk fel, amelyek 8,448 Mbit/sec-os PCM rendszerekhez csatlakozó vonalakkal vannak összekötve.
Ezeket a PCM rendszereket négy független adatforrásnak kell tekintem, amelyek olyan szekunder keretstruktúra szerint vannak elrendezve, amelynek semmi kapcsolata nincs a multiplexerből kijövő bitek szervezéséhez tartozó tercier keretstruktúrával.
Ezeket a kibővíthető MEi—ME4 memóriákat adagolási eljáráshoz használjuk, ahol az egyes alcsoportok részére fenntartott átlagos multiplexelő frekvencia megegyezik az egyes alcsoportok pillanatnyi frekvenciájával.
Ezzel összhangban az önmagában ismert ML multiplexer bemenetéhez csatlakozó és egymással szinkron négy 8,448 Mbit/sec-os adatforrás az ME1-ME4 memóriák kimeneteinek felel meg.
Ez az ML multiplexer úgy van elrendezve, hogy a bemenetére érkező sorozatokat „bitről-bitre ” történő multiplexeléssel sorossá alakítja.
Az így kapott sorozatot 34,368 Mbit/sec-os sebességgel távoli DM demultiplexerhez továbbítjuk, amely a vett sorozatot elosztja a kibővíthető ME’j, ME’j, ME’3 és ME’4 vételi memóriák között. A kibővíthető ME’i~ME’4 vételi memóriák egy frekvenciát (amely megegyezik az i-ed rendű rendszer frekvenciájával, ha az éppen az átlag, de akkor az órajel szerint végrehajtott multiplexelő frekvenciával egyezik meg, ha tényleges értéket képvisel, és tartalmaz néhány periodikus — szerviz beállítási — és néhány esetleges - kitöltő bit — közt) egy olyan frekvenciává alakítanak, amely még akkor is az i-ed rendű rendszer frekvenciája, ha tényleges értéket képvisel.
Az átlagolási folyamat jobb szemléltetése céljából a 8. ábra „a” diagramján feltüntettük azt a tercier keretstruktúrát, amelyekkel összhangban a bitek az
1. ábrán vázolt ML multiplexerből kijönnek.
Ez a tercier keret 1536 bit hosszúságú és négy egyenként 384 bit tj, t2, t3 és t4 alkeretre van osztva.
A hivatkozott ábrán a rövid vonallal jelölt impulzusok az ML multiplexerből kijövő adatok között nem található járulékos információt fejezik ki, a hosszú vonal pedig az i-ed rendű rendszerek információját kifejező impulzusokat jelöli.
Az „a” diagramon az első t3 alkeret első tizenkét bitjét a szinkronszó vagy a riasztásjelző szó átvitelére használjuk.
A második, harmadik és negyedik t2, t3 és t4 alkeretek első négy bitjei képezik a kitöltést vezérlő biteket.
Az egyes alcsoportokhoz három kitöltést vezérlő bitet használunk, mert az ilyen jellegű közleményt az átviteli szerv által okozott lehetséges hibákkal szemben meg kell védeni.
A negyedik t4 alkeret második négy bitjét azok a kitöltő bitek képezik, amelyeket a megfelelő i-ed rendű rendszerek információ átviteléhez tartozó néhány keretben használunk (ebben az esetben a három jelző bit logikai értéke 0), ezeket a kitöltő biteket a többi keretnél letiltjuk (ekkor a három jelző bit logikai értéke 1 lesz).
Azokban a keretekben, ahol kitöltést nem végeztünk, az i-ed rendű rendszer részére fenntartott multiplexelő óra átlagos frekvenciája 8,435 Mbit/sec értékű.
Azzal, hogy a megfelelő alcsoport információjának az átviteléhez biztosítunk ilyen kitöltő bitet vagy nem biztosítunk, lehetségessé válik, hogy az egyes alcsoportok részére fenntartott átlagos multiplexelő frekvencia megegyezzen a rendszer pillanat- 5 nyi frekvenciájával. Valóban:
8,457 +8,435
8,448 Mbit/sec.
A 2. ábrán a kibővíthető ME’f-ME’4 vételi memóriák egyikét tüntettük fel, amely 8,448 Mbit/sec átlagos frekvenciával áramló 1 adatokat vesz.
Ez az adatfolyamat LS kitöltést olvasó egységhez érkezik, és ez a 8. ábrán vázolt b törlő jelet és a 15 kitöltésvezérlő bitek helyzetét érzékelő c jelet is fogadja.
Ha az LS kitöltést olvasó egység logikai egyes szintű legalább két kitöltést vezérlő bitet fogad két egymást követő b törlő jel impulzusa között, akkor 20 m impulzust bocsát ki, amely Rí letiltó áramkörhöz jut. Ez utóbbi áramkört a kitöltő bit helyzetét észlelő d jel és egy 8,457 Mbit/sec ismétlődési frekvenciájú CK” sorozat is vezérli. Amikor az Rí letiltó áramkört az LS kitöltést olvasó egység kimenete 25 vezérli, akkor kitöröl egy impulzust a d jel által észlelt CK” sorozatból, és ezzel a hivatkozott átlagolás! eljárást végzi és ténylegesen CK’ frekvenciájú jeleket bocsát ki.
Ezek a CK’ frekvenciájú jelek US beíró egység 3q bemenetéhez jutnak, és ez utóbbi egység nyolcig számláló CS beírás számlálót és a CS beírás számláló állapotát dekódoló DC dekódert tartalmaz.
A DC dekóder kimenetén megjelenő impulzusokat arra' használjuk, hogy szekvenciálisán engedé- 35 lyezze ezen adatsorozat beírását egy MM memóriába. Az MM memóriába történő beírást 8,448 Mbit/sec pillanatnyi frekvenciájú CK<, órajelsorozat vezérli, és ezt a CKq órajelsorozatot PL fáziszárt áramkör állítja elő. 40
A CKO órajelsorozat (8. ábra e diagram) n = 8 számlálási kapacitású CL olvasás számlálót vezérel, és ennek kimenetét SL sorossá alakító áramkör vezérlésére használjuk. Az SL sorossá alakító áramkör fogadja az MM memória tartalmát és azt a kimé- 45 nethez csatlakoztatott áramkörökhöz továbbítja.
A PL fáziszárt áramkörben CF fáziskomparátor van, melynek első bemenetét a 8. ábra f diagramján vázolt CKo/n jel vezérli, és ez a jel a CL olvasás számláló utolsó fokozatának kimenetéről származik. 50 A CF fáziskomparátor második bemenetét a DC dekóder utolsó kimenetén levő CK’/n jel (i jel) vezérli.
A 3. ábrán a CF fáziskomparátor felépítését vázoltuk, és ez FF J-K flip-flopból áll, amely óra- 55 bemenetén a CK’/n jelet kapja a P kapuáramkörtől, melyet a tápfeszültségforrás pozitív kapcsához csatlakoztatott INT kapcsolón keresztül létesített r jel engedélyez.
A P kapuáramkört a PL fáziszárt áramkör beállí- g0 tásához használjuk. Valóban, kezdetben a P kapuáramkört lezárjuk, és ekkor az FF · J-K flip-flop frekvenciaosztóként működik és olyan hibajelet bocsát ki (8. ábra g diagram), amelynek 50%-os kitöltési tényezője van. 65
Ez a jel FI szűrőhöz érkezik, amely folyamatos amplitúdójú jelet állít elő, és ennek amplitúdója megegyezik a hibajel átlagértékével. Ez a folyamatos jel VO feszültségvezérelt oszcillátor bemenetéhez érkezik és annak kimeneti frekvenciáját meghatározza. Ha a P kapuáramkört letiltott állapotban tartjuk, akkor a VO feszültségvezérelt oszcillátor úgy van beállítva, hogy 8,448 Mbit/sec értékű CKO órajelsorozat frekvenciáját állítja elő.
Ha az átlagolt CK’ frekvenciájú sorozat átlag értéke megegyezik a CK<> órajelsorozat frekvenciájával, akkor az FF J-K flip-flop periodikus törlése biztosított, és ez engedélyezi a P kapuáramkört. Az FF J-K flip-flop kimenetén hibajelet kapunk, ez pedig reteszelt állapotban az előzővel analóg átlagértéket állít elő. Ez azt jelenti, hogy a CF fáziskomparátor első és második bemenetéin levő jelek egymáshoz képest félperiódussal el vannak tolva, és ezért hibajel kitöltési tényezője még mindig 50%-os, és ennek következtében a folyamatos jel amplitúdója az FI szűrő kimenetén az előzőhöz hasonló lesz. A 8. ábra h diagramja az így kapott hibajelet szemlélteti, és ennek rögzített helyzetű felfutó éle és változó helyzetű lefutó éle van, ez utóbbi a CK’ frekvenciájú jelben megtalálható közökből adódik.
A találmány szerint felépített CF fáziskomparátor alkalmazásakor lehetőség nyílik arra, hogy az MM memória átlagos kiolvasási impulzusai automatikusan két egymást követő hasonló beíró impulzus között középre kerüljenek, mert a h sorozat lefutó éleinek az ingadozása pontosan középen van az f sorozathoz képest. A fenti kiviteli példa esetében, ahol a CKo/n és a CK’/n sorozatokat hasonlítottuk össze, n értékét n = 8-ra választottuk. Reteszelt állapotban az Összehasonlított sorozatok bármely egyéb párja az átlaghoz képest félperiódusra fázisban el van tolva, és ilyen módon az MM memória kiolvasó impulzusai (f diagram) átlagosan két egymást követő beíró impulzus (i diagram) között középen helyezkednek el.
A 4. ábrán a VO feszültség vezérelt oszcillátor kapcsolási rajzát vázoltuk, de ezt részletesen nem ismertetjük, mert lényegében egy Colpitts oszcillátorból áll.
A kapcsolás abban különbözik az irodalomban elterjedten ismertetett kapcsolástól, hogy a visszacsatoló ágban V változtatható kapacitású elem helyezkedik el, és ennek révén a Q kristály által keltett rezgések frekvenciája a soros kapacitással befolyásolható.
A V változtatható kapacitású elemet ezenkívül egyik kapcsán az FI szűrő kimenetén megjelenő hibajel előfeszíti, és másik kapcsára R potenciométerrel kézi úton változtatható folyamatos jelet kapcsolunk.
Az R potenciométer alkalmazása azért is különösen előnyös, mert a változó kapacitású elemek, például kapacitásdiódák tömeggyártásánál hasonló villamos jelleggörbéjű elemeket nagyon nehéz előállítani. Az R potenciométer állításával ezeket a gyártási szórásokat kompenzálhatjuk.
Az 5. ábrán az LS kitöltést olvasó egység látható, amely egymással kaszkádba kapcsolt FFt és
FF2 bistabilokat tartalmaz, és ezeket Ej logikai egység kimenetén megjelenő impulzussorozat vezérli.
Az E, logikai egységet DM demultiplexer kimenetén levő 1 adatok impulzusai egyik bemenetén vezérlik, másik bemenetéhez pedig a kitöltésvezérlő bitek helyzetét észlelő c jelek impulzusai csatlakoznak. Az FFj és FF2 bistabilokat a b törlő jel minden keret kezdetekor alapállapotba viszi.
Az LS kitöltést olvasó egység m kimenetén csak akkor jelenik meg kimeneti jel, ha legalább két kitöltést vezérlő bit egyes logikai értéken van.
A 6. ábrán az Rí letiltó áramkört tüntettük fel, 10 amely az LS kitöltést olvasó egység m kimenetéről vezérelt első bemenetű E2 logikai egységet tartalmaz, amelynek második bemenetét a kitöltést vezérlő bitek helyzetet észlelő d jel vezérli.
Az E2 logikai egység kimenete E3 logikai egység 15 invertált bemenetével van összekötve, és ez utóbbi második bemenete a CK” sorozat időzítő impulzusait kapja.
Amikor az E2 logikai egység kimenetét vezéreljük, akkor az E3 logikai egység a CK” sorozatból 20 egy impulzust letilt. Az így keletkező CK’ frekvenciájú sorozat ezért az E3 logikai egység kimenetéről levehető.
A 7, ábrán látható, hogy az SL soros alakító áramkör nyolc Pj, P2...P8 kapuáramkörből áll. 25 Ezek mindegyike az első bemenetén az MM memória hozzá tartozó q3, q2... q8 rekeszének a tartalmát kapja, második bemenetéhez pedig a CL olvasás számláló által kibocsátott kapujel csatlakozik. A Pi, P2... P8 kapuáramkörök kimenetei O VAGY kapu 30 bemenetelhez csatlakoznak, és az ennek kimenetén megjelenő impulzussorozat a kimenethez csatlakoztatott áramkörökhöz jut.
Ha a kibővíthető ME’i-ME’4 vételi memóriát úgy képezzük ki, hogy az átviteli vonalak által oko- 35 zott jittert szüntesse meg, akkor mind az LS kitöltést olvasó egység, mind pedig az Rí letiltó áramkör feleslegessé válik.
Ennél a felhasználásnál azonban a vonali órából kivonást végző UE egység jelenléte szükséges. Ez az 40 UE egység ismert módon kivonást végez a CK’ frekvenciájú óraimpulzus sorozatból, amelyben a fázistorzítás észlelhető, és amely az US beíró egységet táplálja. A jittert ugyanúgy szüntetjük meg, mint ahogy a végberendezések által okozott jitternél tét- 45 tűk.
Claims (7)
- Szabadalmi igénypontok:1. Kibővíthető memória fáziszaj elnyomására digitális jeleket átvivő rendszerekben, amelynek bemenetel adatokból, időzítő és vezérlő jelekből álló bitfolyam fogadására demultiplexerhez (DM) vannak kapcsolva, a kibővíthető memória tartalmaz letiltó 55 áramkört (Rí), amely időzítő impulzus sorozat (CK”) fogadására a demultiplexerrel (DM) van összekötve, a letiltó áramkörhöz (Rí) csatlakoztatott és az első időzítő impulzus sorozatnál (CK”) alacsonyabb frekvenciájú (CK’) második időzítő impulzus 60 sorozattal táplált beíró egységet (US), a beíró egységhez (US) és a demultiplexerhez (DM) csatlakoztatott, ez utóbbitól adatok (1) sorozatát fogadó memóriát (MM), egy fáziszárt áramkört (PL), amely a beíró egységhez (US) csatlakozik és tartalmaz fá- 65 ziskomparátort (CF), szűrőt (FI) és feszültségvezérelt oszcillátort (VO), amelynek órajelsorozatot (CKO) képező rezgési frekvenciája van, a kibővíthető memória tartalmaz ezenkívül a feszültségvezérelt 5 oszcillátorhoz (VO) és a memória (MM) kimenetéhez csatlakoztatott kiolvasó egységet (UL), azzal jellemezve, hogy a fáziszárt áramkör (PL) fáziskomparátora (CF) tartalmaz első J-K típusú bistabil flip-flopot (FF), amelynek időzítő bemenete a kiolvasó egység (UL) egy kimenetével van összekötve, ahonnan CKo/n frekvenciájú időzítő impulzus sorozatot fogad, törlő bemenete kapuáramkör (P) kimenetével van összekötve, a kapuáramkör (P) első bemenete a beíró egység (US) egyik kimenetével van összekötve, ahonnan CK’/n frekvenciájú időzítő impulzus sorozatot fogad, és a kapuáramkör (P) második bemenete kapcsolón (INT) keresztül tápfeszültségforrás pozitív kapcsához csatlakozik, továbbá a feszültségvezérelt oszcillátor (VO) az órajelsorozat (CKq) frekvenciáját manuálisan beállító szervet, előnyösen potenciométert (P) tartalmaz, amely a feszültségvezérelt oszcillátor (VO) változtatható kapacitású eleméhez (V) csatlakozik.
- 2. Az 1. igénypont szerinti kibővíthető memória kiviteli alakja, azzal jellemezve, hogy a beíró egység (US) tartalmaz n-el egyenlő számlálási kapacitású beírás számlálót (CS) és a memóriához (MM) csatlakoztatott, az adatok (1) sorozatához tartozó bitek beírását engedélyező impulzusokat előállító dekódert (DC).
- 3. Az 1. igénypont szerinti kibővíthető memória kiviteli alakja, azzal jellemezve, hogy a kiolvasó egység (UL) tartalmaz egy n-el egyenlő számlálási kapacitású olvasás számlálót (CL) és n-számú kapuáramkörből (Pj, P2... Pn) felépített sorossá alakító áramkört (PL), amelyek első bemenetel az olvasás számláló (CL) megfelelő sorszámú kimeneteivel vannak összekötve és második bemenetel a memória (MM) megfelelő rekeszeihez (qt, q2,. .. qn) csatlakoznak, és a kapuáramkörök (Pi, P2...Pn) kimenetei VAGY kapu (0) bemenetéivel vannak összekötve.
- 4. Az 1. igénypont szerinti kibővíthető memória kiviteli alakja, azzal jellemezve, hogy a feszültségvezérelt oszcillátort (VO) Colpitts oszcillátor képezi, és a változtatható kapacitású elem (V) a kristállyal (Q) sorosan kapcsolat reaktív ágba van beiktatva.
- 5. Az 1. igénypont szerinti kibővíthető memória kiviteli alakja, azzal jellemezve, hogy a letiltó áramkör (Rí) bemenete csatlakozik a demultiplexerhez (DM), ahonnan az időzítő impulzus sorozatot (CK”) fogadja, a letiltó áramkör (Rí) kimenete csatlakozik a beíró egységhez· (US), és a letiltó áramkör (Rí) kitöltést olvasó egység (LS) kimenetéhez van kapcsolva, és ez utóbbi a demultiplexer (DM) azon bemenetével van összekötve, amely a fázistorzítással befolyásolt adatok (1) áramát fogadja.
- 6. Az 1. igénypont szerinti kibővíthető memória kiviteli alakja, azzal jellemezve, hogy az átviteli vonalak által okozott fázistorzítással befolyásolt adatáramlatból időzítő impulzusokat kihozó egysége (UE) van, amely a beíró egység (US) bemenetéhez csatlakozik.
- 7. Az 5. igénypont szerinti kibővíthető memória kiviteli alakja, azzal jellemezve, hogy a kitöltést ol177385 megszervezve, és a logikai egység (Ei) kimenetéhez második és harmadik kaszkádba kapcsolt bistabilok (FFi és FF2) csatlakoznak, amelyek törlő bemenetéhez az egyes keretek kezdeténél megjelenő törlő5 jel (b) vonala csatlakozik.vasó egység (LS) logikai szorzást megvalósító logikai egységet (E]) tartalmaz, amelynek első bemenete az adatok (1) áramlását továbbító bemenettel van összekötve, második bemenetéhez abban a keretben levő kitöltést vezérlő bitek helyzetét jelző jel (c) vonala csatlakozik, amelyben az adagok (1) áramlása van
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT30815/76A IT1074199B (it) | 1976-12-23 | 1976-12-23 | Memoria elastica per la soppressione del disturbo di fase (jitter)nei sistemi di trasmissione per segnali digitali |
Publications (1)
Publication Number | Publication Date |
---|---|
HU177385B true HU177385B (en) | 1981-09-28 |
Family
ID=11232234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
HU77SO1207A HU177385B (en) | 1976-12-23 | 1977-12-23 | Expandable memory for damping phase noise in systems transferring digital signals |
Country Status (13)
Country | Link |
---|---|
US (1) | US4147895A (hu) |
AU (1) | AU513788B2 (hu) |
BR (1) | BR7708330A (hu) |
DE (1) | DE2757462A1 (hu) |
GR (1) | GR61361B (hu) |
HU (1) | HU177385B (hu) |
IN (1) | IN149543B (hu) |
IT (1) | IT1074199B (hu) |
MX (1) | MX144036A (hu) |
NO (1) | NO774211L (hu) |
NZ (1) | NZ186017A (hu) |
PL (1) | PL118047B1 (hu) |
TR (1) | TR20164A (hu) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1159938B (it) * | 1978-10-18 | 1987-03-04 | Sits Soc It Telecom Siemens | Memoria elastica per demultiplatore sincrono di particolare applicazione nei sistemi di trasmissione a divisione di tempo |
CA1150427A (en) * | 1980-02-21 | 1983-07-19 | Keith G. Wright | Universal demultiplexer |
DE3202540A1 (de) * | 1982-01-27 | 1983-08-04 | AEG-Telefunken Nachrichtentechnik GmbH, 7150 Backnang | Verfahren und anordnung zur taktsynchronisierung auf der empfangsseite eines plesiochronen uebertragungssytems |
US4488294A (en) * | 1982-03-30 | 1984-12-11 | At&T Bell Laboratories | Establishing and supporting data traffic in private branch exchanges |
US4694472A (en) * | 1982-04-26 | 1987-09-15 | American Telephone And Telegraph Company | Clock adjustment method and apparatus for synchronous data communications |
US4493090A (en) * | 1982-12-27 | 1985-01-08 | Raytheon Company | Memory system |
DE3315372A1 (de) * | 1983-04-28 | 1984-10-31 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Anordnung zur umsetzung eines anisochronen binaeren eingangssignales in ein isochrones binaeres ausgangssignal |
DE3327380A1 (de) * | 1983-07-29 | 1985-02-07 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur bitraten-tranformation von digitalsignalen |
US4780892A (en) * | 1984-10-05 | 1988-10-25 | Willi Studer Ag | Scanning frequency synchronization method and apparatus |
GB8511585D0 (en) * | 1985-05-08 | 1985-06-12 | Hewlett Packard Ltd | Jitter measurement method |
CA1232693A (en) * | 1985-09-05 | 1988-02-09 | Alan F. Graves | Network multiplex structure |
JPH0626329B2 (ja) * | 1986-12-02 | 1994-04-06 | 日本電気株式会社 | スタツフ同期回路 |
DE4016189A1 (de) * | 1990-05-19 | 1991-11-28 | Philips Patentverwaltung | Einrichtung zur phasenjitterreduzierung |
ES2102938B1 (es) * | 1994-03-28 | 1998-04-16 | Alcatel Standard Electrica | Sistema de reduccion de fluctuaciones de fase en demultiplexores digitales. |
US6980569B1 (en) | 1999-10-18 | 2005-12-27 | Siemens Communications, Inc. | Apparatus and method for optimizing packet length in ToL networks |
US6747999B1 (en) | 1999-11-15 | 2004-06-08 | Siemens Information And Communication Networks, Inc. | Jitter buffer adjustment algorithm |
US6683889B1 (en) | 1999-11-15 | 2004-01-27 | Siemens Information & Communication Networks, Inc. | Apparatus and method for adaptive jitter buffers |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3504126A (en) * | 1967-05-22 | 1970-03-31 | Bell Telephone Labor Inc | Network synchronization in a time division switching system |
JPS4943809B1 (hu) * | 1968-10-25 | 1974-11-25 | ||
US3805180A (en) * | 1972-12-27 | 1974-04-16 | A Widmer | Binary-coded signal timing recovery circuit |
IT1037960B (it) * | 1975-05-09 | 1979-11-20 | Sits Soc It Telecom Siemens | Memoria elastica per multiplatore asincrono pcm |
US4025720A (en) * | 1975-05-30 | 1977-05-24 | Gte Automatic Electric Laboratories Incorporated | Digital bit rate converter |
US3992581A (en) * | 1975-09-02 | 1976-11-16 | Sperry Rand Corporation | Phase locked loop NRZ data repeater |
SE398698B (sv) * | 1976-04-27 | 1978-01-09 | Ericsson Telefon Ab L M | Anordning for fassynkronisering av en formedlingsstation i ett digitalt telekommunikationsnet |
-
1976
- 1976-12-23 IT IT30815/76A patent/IT1074199B/it active
-
1977
- 1977-10-21 GR GR54628A patent/GR61361B/el unknown
- 1977-10-26 MX MX171104A patent/MX144036A/es unknown
- 1977-10-29 IN IN1559/CAL/77A patent/IN149543B/en unknown
- 1977-12-08 NO NO774211A patent/NO774211L/no unknown
- 1977-12-13 TR TR20164A patent/TR20164A/xx unknown
- 1977-12-15 BR BR7708330A patent/BR7708330A/pt unknown
- 1977-12-19 NZ NZ186017A patent/NZ186017A/xx unknown
- 1977-12-20 PL PL1977203161A patent/PL118047B1/pl unknown
- 1977-12-21 US US05/862,670 patent/US4147895A/en not_active Expired - Lifetime
- 1977-12-22 DE DE19772757462 patent/DE2757462A1/de not_active Withdrawn
- 1977-12-22 AU AU31868/77A patent/AU513788B2/en not_active Expired
- 1977-12-23 HU HU77SO1207A patent/HU177385B/hu unknown
Also Published As
Publication number | Publication date |
---|---|
AU513788B2 (en) | 1981-01-08 |
NZ186017A (en) | 1982-02-23 |
TR20164A (tr) | 1980-09-29 |
DE2757462A1 (de) | 1978-06-29 |
IT1074199B (it) | 1985-04-17 |
NO774211L (no) | 1978-06-26 |
MX144036A (es) | 1981-08-19 |
BR7708330A (pt) | 1979-07-03 |
AU3186877A (en) | 1979-06-28 |
IN149543B (hu) | 1982-01-16 |
PL118047B1 (en) | 1981-09-30 |
US4147895A (en) | 1979-04-03 |
PL203161A1 (pl) | 1978-11-06 |
GR61361B (en) | 1978-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
HU177385B (en) | Expandable memory for damping phase noise in systems transferring digital signals | |
US10917097B1 (en) | Circuits and methods for transferring two differentially encoded client clock domains over a third carrier clock domain between integrated circuits | |
CA1230380A (en) | Optical communication system using digital pulse position modulation | |
JPH05505712A (ja) | データの同期化方法と同期回路 | |
US3136861A (en) | Pcm network synchronization | |
US4054747A (en) | Data buffer | |
US5357514A (en) | Distributed bit-by-bit destuffing circuit for byte-stuffed multiframe data | |
FI82348C (fi) | Kodare foer roerlig bild med fyllnadstecken med inre kodord. | |
CA1280473C (en) | Digital phase-locked loop circuits | |
US5052022A (en) | Repeater and PLL circuit | |
US4700357A (en) | Synchronizing stage for the acquisition of a synchronizing signal having low jitter from a biternary data sequence | |
US4390985A (en) | Device for the synchronization of digital data transmitted in packets | |
US2991452A (en) | Pulse group synchronizers | |
US3825683A (en) | Line variation compensation system for synchronized pcm digital switching | |
GB2204467A (en) | Method and apparatus for generating a data recovery window | |
US4604756A (en) | Device for recovering a synchronized clock signal from a signal sequence | |
US3748393A (en) | Data transmission over pulse code modulation channels | |
US4079371A (en) | Rate converter for digital signals having a negative feedback phase lock loop | |
US4489421A (en) | Digital message transmission system employing pulse stuffing and having two plesiochronic sampling clocks | |
US5014270A (en) | Device for synchronizing a pseudo-binary signal with a regenerated clock signal having phase jumps | |
US3537082A (en) | Decoder for self-clocking digital magnetic recording | |
US5715285A (en) | Data transmission apparatus, a data receiving apparatus, and a data transmission system | |
CA2021348C (en) | Elastic store memory circuit | |
US5222102A (en) | Digital phased locked loop apparatus for bipolar transmission systems | |
US4327442A (en) | Clock recovery device |