FR3124639A1 - Dispositif electronique comprenant un boitier muni d’une structure d’interconnexion - Google Patents

Dispositif electronique comprenant un boitier muni d’une structure d’interconnexion Download PDF

Info

Publication number
FR3124639A1
FR3124639A1 FR2106999A FR2106999A FR3124639A1 FR 3124639 A1 FR3124639 A1 FR 3124639A1 FR 2106999 A FR2106999 A FR 2106999A FR 2106999 A FR2106999 A FR 2106999A FR 3124639 A1 FR3124639 A1 FR 3124639A1
Authority
FR
France
Prior art keywords
tracks
pair
interconnection
substrate
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR2106999A
Other languages
English (en)
Other versions
FR3124639B1 (fr
Inventor
Claire Laporte
Laurent Schwartz
Godfrey Dimayuga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
STMicroelectronics Alps SAS
Original Assignee
STMicroelectronics Grenoble 2 SAS
STMicroelectronics Alps SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Grenoble 2 SAS, STMicroelectronics Alps SAS filed Critical STMicroelectronics Grenoble 2 SAS
Priority to FR2106999A priority Critical patent/FR3124639B1/fr
Priority to US17/847,330 priority patent/US20220415822A1/en
Priority to CN202210750330.7A priority patent/CN115547984A/zh
Priority to CN202221647134.9U priority patent/CN218975444U/zh
Publication of FR3124639A1 publication Critical patent/FR3124639A1/fr
Application granted granted Critical
Publication of FR3124639B1 publication Critical patent/FR3124639B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

Selon un aspect, il est proposé un dispositif électronique (DIS) comprenant : - une puce électronique (PE), - un boîtier (BT) comportant : ○ une matrice de connecteurs (MC), ○ un substrat de support (SS) présentant une face de montage (FM) et une face de connexion (FC) opposée à la face de montage, la puce électronique étant montée sur la face de montage et la matrice de connecteurs étant montée sur la face de connexion, dans lequel le substrat de support comprend une structure d’interconnexion (ST_IT) comportant une paire (IT_2, IT_n) de pistes conductrices, dites d’interconnexion, connectant la puce électronique à la matrice de connecteurs, les pistes d’interconnexion de la paire étant configurées pour faire circuler des signaux différentiels, et dans lequel les deux pistes d’interconnexion (PP_IT_2, PN_IT_2, PP_IT_n, PN_IT_n) s’étendent en regard l’une de l’autre à des profondeurs différentes du substrat. Figure pour l’abrégé : Fig 1

Description

DISPOSITIF ELECTRONIQUE COMPRENANT UN BOITIER MUNI D’UNE STRUCTURE D’INTERCONNEXION
Des modes de réalisation de la présente description concernent le domaine des dispositifs électroniques comportant un boitier intégrant une puce électronique, et plus particulièrement les interconnexions électriques dans ce boitier.
Le boitier d’un tel dispositif électronique comporte généralement un substrat de support formant une base du boitier. Ce substrat de support présente une première face, dite face supérieure, sur laquelle est fixée une puce électronique, et une deuxième face, dite face inférieure, opposée à la première face portant une matrice de connecteurs destinée à être assemblée sur un circuit imprimé.
Le substrat de support comprend une structure d’interconnexion permettant de connecter la puce électronique aux connecteurs de la matrice de connecteurs.
La structure d’interconnexion comprend généralement des pistes conductrices configurées pour faire circuler des signaux électriques entre la puce électronique et la matrice de connecteurs.
La structure d’interconnexion peut notamment comprendre au moins une paire de pistes conductrices, dite paire différentielle, configurée pour faire circuler des signaux différentiels.
En particulier, la paire différentielle est utilisée pour réduire, voire supprimer, des bruits électroniques liés à la transmission de signaux. À cet effet, une paire différentielle permet de faire circuler deux signaux complémentaires de signes et de valeurs opposées.
Les deux signaux complémentaires étant en opposition de phase, il suffit de faire la différence entre les deux signaux des deux pistes pour annuler le bruit superposé durant la transmission.
Classiquement, une paire différentielle est formée par deux pistes conductrices coplanaires et parallèles l’une par rapport à l’autre. Afin d’assurer l’intégrité des signaux, les deux pistes de la paire sont espacées d’une largeur minimum pour respecter des conditions d’adaptation d’impédance.
La structure d’interconnexion peut comprendre plusieurs paires différentielles coplanaires parallèles les unes par rapport aux autres.
De la sorte, la structure d’interconnexion s’étend dans le plan des paires différentielles sur une distance qui dépend de la largeur des pistes d’interconnexion des différentes paires différentielles, de la distance entre les pistes d’interconnexion d’une même paire différentielle, et de la distance entre les différentes paires différentielles. Ainsi, plus le nombre de paires différentielles est élevé, plus la structure d’interconnexion occupe un espace important dans le substrat de support.
De plus, il est important de réduire, voire d’éliminer, des diaphonies (plus connues sous le terme anglais usuel « crosstalk ») entre les signaux circulant dans les différentes paires différentielles. En effet, ces diaphonies peuvent entrainer des perturbations et engendrer des pertes de signal.
Afin de réduire, voire d’éliminer, les diaphonies entre les paires différentielles, il est possible d’ajouter des pistes conductrices, dites pistes d’isolation, connectées à un point froid, notamment à une masse, pour isoler les paires différentielles.
Ces pistes d’isolation sont situées entre les paires différentielles et sont coplanaires avec ces dernières. De la sorte, ces pistes d’isolation viennent encore augmenter les dimensions de la structure d’interconnexion.
Or, les dimensions du substrat de support limitent l’espace disponible pour la structure d’interconnexion. Ainsi, plus la structure d’interconnexion présente un nombre élevé de paires différentielles, plus le substrat de support est encombré latéralement, c’est-à-dire dans le plan des pistes d’interconnexion des paires différentielles.
Afin de réduire l’encombrement latéral de la structure d’interconnexion, deux solutions classiques peuvent être envisagées.
Une première solution consiste à réduire le nombre de paires différentielles. Cette solution présente l’inconvénient de réduire également le nombre de signaux différentiels pouvant être transmis entre la puce électronique et la matrice de connecteurs.
Une autre solution consiste à réduire la largeur des pistes d’isolation entre les paires différentielles et/ou la distance entre les pistes d’interconnexion des paires différentielles et les pistes d’isolation. Néanmoins, une telle solution présente l’inconvénient d’augmenter les diaphonies entre les paires différentielles.
Il existe donc un besoin de proposer une solution permettant de réduire l’encombrement latéral d’une paire différentielle, notamment lorsque plusieurs paires sont regroupées, tout en garantissant l’intégrité des signaux différentiels de chaque paire.
Selon un aspect il est proposé, un dispositif électronique comprenant une puce électronique et un boitier.
Le boitier comporte une matrice de connecteurs et un substrat de support présentant une face de montage et une face de connexion opposée à la face de montage.
La puce électronique est montée sur la face de montage et la matrice de connecteurs est montée sur la face de connexion.
Le substrat de support comprend une structure d’interconnexion comportant une paire, dite paire différentielle, de pistes conductrices d’interconnexion connectant la puce électronique à la matrice de connecteurs, les pistes d’interconnexion de la paire étant configurées pour faire circuler des signaux différentiels.
La paire de pistes d’interconnexion comprend deux pistes d’interconnexion s’étendant en regard l’une de l’autre à des profondeurs différentes du substrat en étant séparées l’une de l’autre par une couche diélectrique du substrat.
Ainsi, une telle paire différentielle s’étend en largeur sur une distance égale à la largeur de ses pistes d’interconnexion. Une telle paire différentielle occupe donc en largeur un espace limité par rapport à une paire différentielle à piste d’interconnexion coplanaire, qui elle s’étend en largeur sur une distance égale à la somme des largeurs de ses pistes d’interconnexion et de la distance entre ces deux pistes.
Une telle paire différentielle permet donc de limiter les dimensions latérales de la structure d’interconnexion dans le substrat de support comparé à une structure d’interconnexion ayant des paires de pistes d’interconnexion coplanaires.
De la sorte, il est possible d’augmenter le nombre de paires différentielles de la structure d’interconnexion sans réduire leurs performances de transmission de signaux différentiels.
En particulier, la couche diélectrique du substrat entre les deux pistes d’interconnexion présente une épaisseur suffisante pour garantir l’intégrité des signaux différentiels au sein de la paire différentielle.
Selon un mode de réalisation, le substrat comprend en outre une structure d’isolation de champs électromagnétiques configurée pour être électriquement connectée à un point froid électrique.
La structure d’isolation comporte au moins deux paires de pistes conductrices, dites d’isolation, configurées pour être électriquement connectées au point froid.
Chaque paire de pistes d’isolation comprenant deux pistes d’isolation s’étendant en regard l’une de l’autre à des profondeurs différentes du substrat en étant séparées l’une de l’autre par ladite couche diélectrique.
La paire de pistes d’interconnexion est située entre deux paires de pistes d’isolation et parallèle à ces dernières.
Ainsi, la structure d’isolation permet de limiter les diaphonies entre les signaux de chaque paire différentielle de façon à garantir l’intégrité des signaux différentiels.
En particulier, les au moins deux paires de pistes d’isolation sont situées de chaque côté de l’au moins une paire de pistes d’interconnexion, pour permettre de limiter les diaphonies dues à de signaux provenant de sources situées sur les côtés de la paire différentielle.
De plus, les deux pistes d’isolation de chaque paire de pistes d’isolation sont situées à deux profondeurs différentes du substrat pour permettre de limiter les diaphonies dues à des signaux provenant de sources situées à ces deux profondeurs.
Par ailleurs, l’espacement latéral constant permet de limiter les diaphonies de manière constante le long des pistes d’interconnexion de chaque paire différentielle.
De préférence, la structure d’interconnexion comporte plusieurs paires de pistes d’interconnexion, parallèles les unes par rapport aux autres. Chaque paire de pistes d’interconnexion est alors située entre deux paires de pistes d’isolation et parallèle à ces dernières.
Ainsi, la structure d’interconnexion permet de transporter en parallèle autant de signaux différentiels différents qu’un nombre de paires différentielles intégré dans la structure.
De plus, la structure d’isolation est optimisée pour comprendre un nombre minimal de paires de pistes d’isolation permettant à la fois de limiter l’encombrement et de protéger les paires différentielles contre les diaphonies.
Selon un mode de réalisation, la structure d’isolation comprend des vias conducteurs connectant électriquement les deux pistes conductrices de chaque paire de pistes d’isolation au travers de la couche diélectrique.
Les vias sont disposés régulièrement le long des pistes d’isolation.
Ainsi, les vias de la structure d’isolation permettent de former des murs d’isolation verticaux pour limiter les diaphonies dues à des signaux provenant de sources situées sur des flancs de chaque paire différentielle.
Selon un mode de réalisation, la structure d’isolation comprend une première plaque configurée pour être électriquement connectée au point froid.
La première plaque s’étend parallèlement à la couche diélectrique, la première plaque étant située du côté de la face de montage du substrat en regard de la structure d’interconnexion et en dehors de la couche diélectrique.
Ainsi, la première plaque de la structure d’isolation permet de former un premier mur d’isolation horizontal, située du côté de la face de montage du substrat, pour limiter les diaphonies dues à des signaux provenant de sources situées au-dessus de la première plaque du côté de la face de montage.
Selon un mode de réalisation, la structure d’isolation comprend une deuxième plaque configurée pour être électriquement connectée au point froid.
La deuxième plaque s’étend parallèlement à la couche diélectrique, la deuxième plaque étant située du côté de la face de connexion du substrat en regard de la structure d’interconnexion et en dehors de la couche diélectrique.
Ainsi, la deuxième plaque de la structure d’isolation permet de former un deuxième mur d’isolation horizontal, située du côté de la face de connexion du substrat, pour limiter les diaphonies dues à des signaux provenant de sources situées en dessous de la deuxième plaque du côté de la face de connexion.
Selon un mode de réalisation, ladite couche diélectrique du substrat est d’une épaisseur comprise entre 25 et 840 micromètres.
D’autres avantages et caractéristiques apparaîtront à l’examen de la description détaillée de modes de réalisation, nullement limitatifs, et des dessins annexés sur lesquels :
 
 
 
 
 
illustrent des modes de réalisation de l’invention.
La illustre schématiquement une vue en coupe d’un dispositif électronique DIS comprenant une puce électronique PE intégrée dans un boîtier BT.
Le boitier BT comporte un substrat de support SS présentant une face de montage FM opposée à une face de connexion FC et une matrice de connecteurs MC.
La matrice de connecteurs MC est configurée pour être assemblée avec un circuit imprimé. La matrice de connecteurs MC est par exemple une matrice de billes de soudure.
La puce électronique PE est montée sur la face de montage FM du substrat SS et la matrice de connecteurs MC est montée sur la face connexion FC du substrat de support SS.
Le boîtier BT peut également comprendre un capot d’encapsulation, non représenté, fixé sur la face de montage FM du substrat de façon à protéger la puce électronique PE.
Le substrat de support SS comprend une structure d’interconnexion ST_IT configurée pour connecter électriquement la puce électronique PC à la matrice de connecteurs MC.
La structure d’interconnexion ST_IT est intégrée dans une superposition de couches formant le substrat de support SS.
En particulier, le substrat SS comprend une couche diélectrique CO, une première couche de matériau préimprégné PP1, une deuxième couche de matériau préimprégné PP2, une couche inférieure CI, et une couche supérieure CS.
Le matériau préimprégné connu sous le terme anglais usuel « PREimPREGnated » plus communément appelé « PREPREG ».
La couche diélectrique CO est par exemple une couche centrale, formée en résine isolante, et assurant la rigidité du substrat.
Alternativement, si le substrat ne comprend pas spécifiquement de couche assurant la rigidité du substrat, alors la couche diélectrique CO peut comprendre par exemple un matériau préimprégné ou un microfilm isolant du type « ABF » (acronyme désignant le produit « Ajinomoto Build-up Film » de la société Ajinomoto).
La couche diélectrique CO est d’une épaisseur H_CO.
La couche inférieure CI et la couche supérieure CS sont des couches isolantes dans un matériau tel qu’un matériau préimprégné, un microfilm isolant du type « ABF », ou encore le cas échéant, une résine isolante similaire à la résine d’une couche centrale du substrat.
La structure d’interconnexion ST_IT comprend des paires différentielles IT_2, IT_n. Chaque paire différentielle est configurée pour faire circuler des signaux différentiels entre la puce électronique PE et la matrice de connecteurs MC.
Chaque paire différentielle comprend deux pistes conductrices PP_IT_2, PN_IT_2, PP_IT_n, PN_IT_n, par exemple métalliques, que l’on appellera par la suite « pistes d’interconnexion ».
Les pistes d’interconnexions sont intercalées entre des couches isolantes formant le substrat.
Chaque paire différentielle comprend d’une part une première piste d’interconnexion PP_IT_2, PP_IT_n, destinée à faire circuler un premier signal par exemple de polarité positive et comprend d’autre part une deuxième piste d’interconnexion PN_IT_2, PN_IT_n destinée à faire circuler un deuxième signal par exemple de polarité négative.
Le premier signal et le deuxième signal sont des signaux différentiels.
Pour chaque paire différentielle, la première piste d’interconnexion est connectée d’une part à la puce électronique PE par un premier via V1_IT_2, V1_IT_n et d’autre part à la matrice de connecteurs MC par un deuxième via V2_IT_2, V2_IT_n.
De même, la deuxième piste d’interconnexion est connectée d’une part à la puce électronique par un troisième via V3_IT_2, V3_IT_n, et d’autre part à la matrice de connecteur par un quatrième via V4_IT_2, V4_IT_n.
Au sein d’une paire différentielle, les deux pistes d’interconnexion et leurs vias respectifs établissent deux chemins de connexion électrique entre la puce électronique PE et la matrice de connecteurs MC.
Ces deux chemins de connexions électriques entre la puce électronique PE et la matrice de connecteurs MC sont configurés pour avoir des hauteurs de vias et des longueurs de piste d’interconnexion qui se compensent entre elles de façon à ce que les deux chemins de connexion aient au global des impédances et des longueurs égales.
Ainsi, une paire différentielle telle que décrite ci-avant permet d’optimiser l’adaptation d’impédance.
La vue en coupe de la présente illustration représente uniquement deux paires différentielles IT_2, IT_n. Néanmoins, bien entendu le substrat peut comprendre un nombre « n » quelconque de paires différentielles, comme le sous-entend l’indice « _n » dans la référence « IT_n ».
La illustre schématiquement une vue en perspective d’une paire différentielle IT_2 intégrée à la structure d’interconnexion ST_IT dans le substrat SS décrit en relation avec la .
Dans la paire différentielle IT_2, la première piste d’interconnexion PP_IT_2, est disposée sur une face supérieure de la couche diélectrique CO et la deuxième piste d’interconnexion PN_IT_2, est disposée sur une face inférieure de la couche diélectrique CO.
Chaque piste d’interconnexion PP_IT_2, PN_IT_2, est supportée par une des faces délimitant la couche diélectrique CO.
Les deux pistes d’interconnexion PP_IT_2, PN_IT_2, de la paire différentielle IT_2 sont empilées verticalement dans l’épaisseur du substrat en étant séparées par la couche diélectrique CO.
Les deux pistes d’interconnexion PP_IT_2, PN_IT_2, de la paire différentielle IT_2 s’étendent parallèlement l’une par rapport à l’autre en étant espacées de l’épaisseur H_CO.
L’épaisseur H_CO est choisie pour optimiser l’adaptation d’impédance entre les deux pistes d’interconnexion.
Avantageusement, l’épaisseur H_CO de la couche diélectrique CO est comprise entre 25 et 840 micromètres, ces dimensions sont classiques pour une couche diélectrique de substrat.
Une épaisseur comprise entre 25 et 840 micromètres permet une adaptation d’impédance optimale au sein de la paire différentielle IT_2 pour des fréquences de signaux différentiels comprises entre une centaine de mégahertz et quelques centaines de gigahertz.
La première piste d’interconnexion PP_IT_2 est disposée entre la première couche de matériau préimprégné PP1 et la face supérieure de la couche diélectrique CO.
La deuxième piste d’interconnexion PN_IT_2 est disposée entre la deuxième couche de matériau préimprégné PP2 et la face inférieure de la couche diélectrique CO.
Par ailleurs, la structure d’interconnexion ST_IT est associée à une structure d’isolation de champs électromagnétiques ST_IS, aussi appelée blindage électromagnétique.
La structure d’isolation ST_IS est configurée pour isoler électromagnétiquement la paire différentielle IT_2 de perturbations électromagnétiques provenant par exemple d’autres paires différentielles adjacentes, et plus généralement provenant de sources électromagnétiques environnantes.
À cet effet, la structure d’isolation ST_IS est configurée pour être électriquement connectée à un point froid électrique, notamment à une masse.
Le point froid est typiquement à un voltage neutre par rapport aux voltages des signaux différentiels.
La structure d’isolation ST_IS comporte au moins deux paires de pistes conductrices PS_IS_1, PI_IS_1, PS_IS_3, PI_IS_3, qui seront par la suite nommées pistes d’isolation, configurées pour être électriquement connectées au point froid.
La structure d’isolation ST_IS est formée de telle sorte que les deux paires de pistes d’isolation sont situées de part et d’autre de la paire IT_2 de pistes d’interconnexion.
En particulier, les deux paires de pistes d’isolation PS_IS_1, PI_IS_1, PS_IS_3, PI_IS_3, sont espacées d’une distance latérale DL constante par rapport à une paire de pistes d’interconnexion PP_IT_2, PN_IT_2. Les pistes d’isolation et pistes d’interconnexion sont parallèles entre elles.
À l’image des paires de pistes d’interconnexion, chaque paire de pistes d’isolation comprend deux pistes d’isolation dont une piste d’isolation supérieure PS_IS_1, PS_IS_3, située sur la face supérieure de la couche diélectrique CO, et une piste d’isolation inférieure PI_IS_1, PI_IS_3, située sur la face inférieure de la couche diélectrique CO.
Dans chaque paire, la piste d’isolation supérieure PS_IS_1, PS_IS_3, et la piste d’isolation inférieure PI_IS_1, PI_IS_3 s’étendent au moins pour partie en regard l’une de l’autre à des profondeurs différentes du substrat.
La première piste d’interconnexion PP_IT_2 et les pistes d’isolation supérieures PS_IS_1, PS_IS_3, sont coplanaires, elles sont supportées par la face supérieure de la couche diélectrique CO.
De même, la deuxième piste d’interconnexion PN_IT_2 et les pistes d’isolation inférieure PI_IS_1, PI_IS_3 sont également coplanaires, elles sont supportées par la face inférieure de la couche diélectrique CO.
Dans chaque paire, la structure d’isolation ST_IS comprend en outre des vias conducteurs V_IS_1, V_IS_ 3, connectant électriquement les pistes isolantes supérieures PS_IS_1, PS_IS_3 et les pistes isolantes inférieures PI_IS_1, PI_IS_3, au travers de la couche diélectrique.
Les vias conducteurs V_IS_1, V_IS_ 3, sont disposés régulièrement le long des pistes d’isolation, selon un arrangement configuré pour concentrer les lignes de champs électromagnétiques circulant entre les deux pistes d’isolation de chaque paire.
La illustre schématiquement une vue en coupe du substrat SS, décrit en relation avec la , selon un plan perpendiculaire au plan de coupe de la .
La structure d’interconnexion ST_IT comporte trois paires IT_2, IT_4, IT_6, de pistes d’interconnexion et la structure d’isolation ST_IS comporte quatre paires IS_1, IS_3, IS_5, IS_7 de pistes d’isolation.
Les paires de pistes d’interconnexion sont arrangées de manière alternée avec les paires de pistes d’isolation de sorte que chaque paire de pistes d’interconnexion est située entre deux paires de pistes d’isolation.
La structure d’isolation ST_IS est configurée pour isoler électromagnétiquement les paires différentielles entre elles.
De plus, la structure d’isolation ST_IS est configurée pour isoler la structure d’interconnexion ST_IS de sources électromagnétiques environnantes.
Avantageusement, chaque paire de pistes d’isolation comprend des vias V_IS_1, V_IS_3, V_IS_5, V_IS_7, connectant la piste isolation supérieure et la piste d’isolation inférieure, pour former des murs d’isolation verticaux entre chaque paire différentielle.
Chaque paire différentielle de la structure d’interconnexion ST_IT est arrangée verticalement pour présenter un encombrement latéral optimisé, de l’ordre de grandeur de la largeur d’une seule piste d’interconnexion.
Ainsi, l’encombrement latéral d’une telle alternance de paires de pistes d’interconnexion et de paires de pistes d’isolation dans le substrat SS est avantageusement réduit par rapport à une structure d’interconnexion ayant des paires de pistes d’interconnexion coplanaires.
La illustre schématiquement une vue en perspective reprenant les éléments décrits en relation avec la et comprenant en outre une première plaque PL1_IS ajoutée à la structure d’isolation ST_IS.
La première plaque PL1_IS au-dessus de la face supérieure de la couche diélectrique CO et du côté de la face de montage du substrat.
La première plaque PL1_IS est configurée pour être électriquement connectée au point froid.
La première plaque PL1_IS s’étend parallèlement à la couche diélectrique CO.
La première plaque PL1_IS s’étend en regard de la structure d’interconnexion, en particulier la première plaque PL1_IS s’étend latéralement depuis une première paire de pistes isolantes jusqu’à une dernière paire de pistes isolantes.
La illustre schématiquement une vue en perspective reprenant les éléments décrits en relation avec la et comprenant en outre une deuxième plaque PL2_IS ajoutée à la structure d’isolation.
La deuxième plaque PL2_IS est située en dessous de la face inférieure de la couche diélectrique CO et du côté de la face de connexion du substrat.
La deuxième plaque PL2_IS est configurée pour être électriquement connectée au point froid.
La deuxième plaque PL2_IS s’étend parallèlement à la couche diélectrique CO.
La deuxième plaque PL2_IS s’étend en regard de la structure d’interconnexion, en particulier la deuxième plaque PL2_IS s’étend latéralement depuis une première paire de pistes isolantes jusqu’à une dernière paire de pistes isolantes.
La illustre schématiquement une vue en perspective d’un troisième mode de réalisation de la structure d’isolation comprenant à la fois la première plaque PL1 décrite en relation avec la et la deuxième plaque PL2 décrite en relation avec la .
La première plaque PL1_IS est parallèle avec la deuxième plaque PL2_IS. Les extensions spatiales de la première plaque PL1_IS et de la deuxième plaque PL2_IS sont sensiblement symétriques par rapport à la couche diélectrique CO.

Claims (7)

  1. Dispositif électronique (DIS) comprenant :
    - une puce électronique (PE),
    - un boîtier (BT) comportant :
    ○ une matrice de connecteurs (MC),
    ○ un substrat de support (SS) présentant une face de montage (FM) et une face de connexion (FC) opposée à la face de montage, la puce électronique étant montée sur la face de montage et la matrice de connecteurs étant montée sur la face de connexion,
    dans lequel le substrat de support comprend une structure d’interconnexion (ST_IT) comportant une paire (IT_2, IT_n) de pistes conductrices, dites d’interconnexion, connectant la puce électronique à la matrice de connecteurs, les pistes d’interconnexion de la paire étant configurées pour faire circuler des signaux différentiels, et dans lequel la paire de pistes d’interconnexion comprend deux pistes d’interconnexion (PP_IT_2, PN_IT_2, PP_IT_n, PN_IT_n) s’étendant en regard l’une de l’autre à des profondeurs différentes du substrat en étant séparées l’une de l’autre par une couche diélectrique (CO) du substrat.
  2. Dispositif selon la revendication 1, dans lequel le substrat (SS) comprend en outre une structure d’isolation (ST_IS) de champs électromagnétiques configurée pour être électriquement connectée à un point froid électrique, la structure d’isolation comportant :
    -au moins deux paires (IS_1, IS_3) de pistes conductrices, dites d’isolation, configurées pour être électriquement connectées au point froid, chaque paire de pistes d’isolation comprenant deux pistes d’isolation (PS_IS_1, IT_PI_1, PS_IS_3, IT_PI_3) s’étendant en regard l’une de l’autre à des profondeurs différentes du substrat en étant séparées l’une de l’autre par ladite couche diélectrique (CO),
    et dans lequel la paire (IT_2) de pistes d’interconnexion est située entre deux paires (IS_1, IS_3) de pistes d'isolation et parallèle à ces dernières.
  3. Dispositif selon la revendication 2, dans lequel la structure d’interconnexion comporte plusieurs paires de pistes d’interconnexion, parallèles les unes par rapport aux autres, chaque paire (IT_2) de pistes d’interconnexion étant située entre deux paires (IS_1, IS_3) de pistes d'isolation, chaque paire de pistes d’interconnexion étant espacée des deux paires de pistes d'isolation par une distance latérale (DL) constante.
  4. Dispositif selon l’une des revendications 2 ou 3, dans lequel la structure d’isolation (ST_IS) comprend :
    -des vias conducteurs (V_IS_1, V_IS_3, V_IS_5, V_IS_7) connectant électriquement les deux pistes conductrices de chaque paire de pistes d’isolation (IS_1, IS_3, IS_5, IS_7) au travers de la couche diélectrique (CO), les vias étant disposés régulièrement le long des pistes d’isolation.
  5. Dispositif selon l’une des revendications 2 à 4, dans lequel la structure d’isolation (ST_IS) comprend :
    -une première plaque (PL1_IS) configurée pour être électriquement connectée au point froid, ladite première plaque s’étendant parallèlement à la couche diélectrique (CO), la première plaque étant située du côté de la face de montage (FM) du substrat (SS) en regard de la structure d’interconnexion (ST_IT) et en dehors de la couche diélectrique.
  6. Dispositif selon l’une des revendications 2 à 5, dans lequel la structure d’isolation (ST_IS) comprend :
    -une deuxième plaque (PL2_IS) configurée pour être électriquement connectée au point froid, ladite deuxième plaque s’étendant parallèlement à la couche diélectrique (CO), la deuxième plaque étant située du côté de la face de connexion (FC) du substrat (SS) en regard de la structure d’interconnexion (ST_IT) et en dehors de la couche diélectrique.
  7. Dispositif selon l’une des revendications précédentes, dans lequel ladite couche diélectrique (CO) du substrat (SS) est d’une épaisseur comprise entre 40 et 200 micromètres.
FR2106999A 2021-06-29 2021-06-29 Dispositif electronique comprenant un boitier muni d’une structure d’interconnexion Active FR3124639B1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR2106999A FR3124639B1 (fr) 2021-06-29 2021-06-29 Dispositif electronique comprenant un boitier muni d’une structure d’interconnexion
US17/847,330 US20220415822A1 (en) 2021-06-29 2022-06-23 Electronic device comprising a package provided with an interconnection structure
CN202210750330.7A CN115547984A (zh) 2021-06-29 2022-06-28 包含具有互连结构的封装的电子器件
CN202221647134.9U CN218975444U (zh) 2021-06-29 2022-06-28 电子器件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2106999 2021-06-29
FR2106999A FR3124639B1 (fr) 2021-06-29 2021-06-29 Dispositif electronique comprenant un boitier muni d’une structure d’interconnexion

Publications (2)

Publication Number Publication Date
FR3124639A1 true FR3124639A1 (fr) 2022-12-30
FR3124639B1 FR3124639B1 (fr) 2024-06-28

Family

ID=78820375

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2106999A Active FR3124639B1 (fr) 2021-06-29 2021-06-29 Dispositif electronique comprenant un boitier muni d’une structure d’interconnexion

Country Status (3)

Country Link
US (1) US20220415822A1 (fr)
CN (2) CN115547984A (fr)
FR (1) FR3124639B1 (fr)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323116B1 (en) * 1996-12-18 2001-11-27 Texas Instruments Incorporated Differential pair geometry for integrated circuit chip packages
US20040084768A1 (en) * 2002-04-02 2004-05-06 Devnani Nurwati S. Integrated circuit and method of manufacturing an integrated circuit and package
US20170330825A1 (en) * 2016-05-11 2017-11-16 Advanced Semiconductor Engineering, Inc. Low loss substrate for high data rate applications
US20200251411A1 (en) * 2018-04-03 2020-08-06 Intel Corporation Integrated circuit structures in package substrates
US20200312759A1 (en) * 2019-03-27 2020-10-01 Intel Corporation Variable in-plane signal to ground reference configurations
US20210104461A1 (en) * 2019-10-04 2021-04-08 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323116B1 (en) * 1996-12-18 2001-11-27 Texas Instruments Incorporated Differential pair geometry for integrated circuit chip packages
US20040084768A1 (en) * 2002-04-02 2004-05-06 Devnani Nurwati S. Integrated circuit and method of manufacturing an integrated circuit and package
US20170330825A1 (en) * 2016-05-11 2017-11-16 Advanced Semiconductor Engineering, Inc. Low loss substrate for high data rate applications
US20200251411A1 (en) * 2018-04-03 2020-08-06 Intel Corporation Integrated circuit structures in package substrates
US20200312759A1 (en) * 2019-03-27 2020-10-01 Intel Corporation Variable in-plane signal to ground reference configurations
US20210104461A1 (en) * 2019-10-04 2021-04-08 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Also Published As

Publication number Publication date
CN218975444U (zh) 2023-05-05
US20220415822A1 (en) 2022-12-29
FR3124639B1 (fr) 2024-06-28
CN115547984A (zh) 2022-12-30

Similar Documents

Publication Publication Date Title
EP0089084B1 (fr) Structure d'antenne plane hyperfréquences
EP2429027B1 (fr) Coupleur en boîtier
FR2700416A1 (fr) Dispositif à semiconducteurs comportant un élément semiconducteur sur un élément de montage.
EP0310463A1 (fr) Boîtier pour circuit intégré de haute densité
EP1187206B1 (fr) Dispositif intégré de protection électromagnétique
FR2517475A1 (fr) Circuit a micro-ondes
WO2002009182A1 (fr) Procede de blindage et/ou de decouplage repartis pour un dispositif electronique a interconnexion en trois dimensions
FR2720190A1 (fr) Procédé de raccordement des plages de sortie d'une puce à circuit intégré, et module multipuces ainsi obtenu.
FR2747235A1 (fr) Boitier de circuit integre
CA2287095A1 (fr) Module de composants superposes dans un meme boitier
FR3124639A1 (fr) Dispositif electronique comprenant un boitier muni d’une structure d’interconnexion
WO2010122074A1 (fr) Dispositif d'amplification de puissance à encombrement réduit
FR3095719A1 (fr) Procédé de collage moléculaire hybride et circuit électronique pour la mise en oeuvre d'un tel procédé
EP0346206A1 (fr) Connecteur actif pour carte de circuits imprimés
CA2201037C (fr) Boitier de circuit integre
FR2564244A1 (fr) Structure de montage pour circuits integres rapides
FR3127642A1 (fr) Microcircuit à guide d’onde intégré
FR3073085B1 (fr) Ensemble guide d'onde et procede d'assemblage associe
EP0101335A1 (fr) Microboîtier d'encapsulation de circuits intégrés logiques fonctionnant en très haute fréquence
EP3288185B1 (fr) Appareil de commutation électrique comportant un dispositif d'interconnexion électrique amélioré
EP0629000A1 (fr) Assemblage haute densité, haute fiabilité de circuits intégrés et son procédé de réalisation
FR2630261A1 (fr) Circuit utilisable dans le domaine des hyperfrequences
EP2333825A2 (fr) Dispositif microélectronique intégré avec liaisons traversantes.
FR3108228A1 (fr) Dispositif électronique comprenant des dipôles du type composant monté en surface, et procédé d’assemblage correspondant.
CA2290647A1 (fr) Procede et dispositif pour connecter deux elements millimetriques

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20221230

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4