FR3099291A1 - procédé de préparation d’une couche mince, incluant une séquence d’étapes pour ameliorer l’uniformité d’epaisseur de ladite couche mince - Google Patents

procédé de préparation d’une couche mince, incluant une séquence d’étapes pour ameliorer l’uniformité d’epaisseur de ladite couche mince Download PDF

Info

Publication number
FR3099291A1
FR3099291A1 FR1908360A FR1908360A FR3099291A1 FR 3099291 A1 FR3099291 A1 FR 3099291A1 FR 1908360 A FR1908360 A FR 1908360A FR 1908360 A FR1908360 A FR 1908360A FR 3099291 A1 FR3099291 A1 FR 3099291A1
Authority
FR
France
Prior art keywords
layer
thickness
points
thicknesses
preparing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR1908360A
Other languages
English (en)
Inventor
Sébastien BARNOLA
Pierre Brianceau
Oleg Kononchuk
Lamia NOURI
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Soitec SA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Soitec SA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR1908360A priority Critical patent/FR3099291A1/fr
Publication of FR3099291A1 publication Critical patent/FR3099291A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)

Abstract

L’invention concerne un procédé de préparation d’une couche mince (100) en matériau semi-conducteur présentant une épaisseur finale moyenne (X0), le procédé de préparation comprenant une étape A) de fourniture d’une structure (40) comportant : - un substrat support (4), - une première couche (10) en un matériau semi-conducteur, disposée sur le substrat support (4) et présentant une première épaisseur moyenne (X) supérieure à l’épaisseur finale moyenne (X0) et des premières épaisseurs (Xi) en une pluralité de points (i) répartis sur une face principale de la structure (40), - une deuxième couche (20) en oxyde de silicium, disposée sur la première couche (10) et présentant une deuxième épaisseur moyenne (Y) et des deuxièmes épaisseurs (Yi) en la pluralité de points (i), Le procédé de préparation comprend également une étape B) d’oxydation thermique de la première couche (10) à travers la deuxième couche (20) pour opérer une consommation (∆Xi) de la première couche (10), variable en fonction des points (i). Les deuxièmes épaisseurs (Yi) sont choisies de sorte que, en chaque point (i), la différence entre la première épaisseur (Xi) et la consommation (∆Xi) soit égale à l’épaisseur finale (X0) à mieux que +/-0,5nm. Figure à publier avec l’abrégé : Pas de figure

Description

procédé de préparation d’une couche mince, incluant une séquence d’étapes pour ameliorer l’uniformité d’epaisseur de ladite couche mince
La présente invention concerne le domaine des matériaux semi-conducteurs pour composants microélectroniques. Elle concerne en particulier un procédé de préparation d’une couche mince superficielle avec une uniformité d’épaisseur améliorée. Ledit procédé de préparation pourra notamment être mis en œuvre pour la fabrication d’une structure de type substrat SOI (« Silicon On Insulator », soit « silicium sur isolant » en français), la couche mince étant la couche superficielle de silicium.
ARRIERE PLAN TECHNOLOGIQUE DE L’INVENTION
De plus en plus d’applications basées sur des substrats SOI requièrent de très bonnes uniformités d’épaisseur de la couche mince superficielle de silicium (également appelée couche active par la suite). Par exemple, dans les applications digitales, la couche active des substrats FDSOI (« Fully depleted SOI », soit « SOI totalement déserté » en français) doit présenter de très faibles variations d’épaisseur car ces dernières impactent la tension de seuil des transistors élaborés sur la couche active ; dans les applications photoniques, les performances des dispositifs de type filtres ou modulateurs sont également fortement influencées par les non-uniformités d’épaisseur de la couche active du substrat SOI.
Les spécifications en termes d’épaisseur et d’uniformité deviennent donc très agressives : on attend pour des couches actives d’épaisseurs typiquement inférieures à 50nm, des non-uniformités sur plaque (WiW pour « within wafer ») et entre plaques (WtW pour « wafer to wafer ») inférieures à quelques angströms, typiquement inférieures à 4A. De telles uniformités sont difficiles à atteindre du fait de deux contributions majeures à la non-uniformité de la couche active. La première contribution vient des étapes de fabrication présentant une symétrie non radiale : par exemple, l’implantation ionique dans un procédé de type Smart CutTMou les traitements thermiques par batch qui font intervenir des nacelles pour maintenir localement les substrats. Cette contribution génère des non-uniformités d’épaisseur de la couche active non symétriques. La deuxième contribution vient des variabilités naturelles des multiples étapes successives opérées pour la fabrication d’un substrat SOI, et induit des variations d’épaisseur de la couche active non prévisibles (« random »).
Une solution connue pour corriger les non-uniformités d’épaisseur de la couche active est de réaliser une gravure localisée de ladite couche, par des procédés de gravure plasma (« plasma etch ») comme décrit par exemple dans le document US20140234992, ou par des procédés de gravure par faisceau d’ions (« cluster ion beam etch ») comme décrit notamment dans le document WO2013003745. Ce type de solutions présente néanmoins un inconvénient : la gravure de la surface de la couche active crée une couche superficielle de silicium amorphe susceptible de générer des problèmes électriques et qui doit donc être retirée. Le retrait de la couche amorphe mène à une augmentation de la rugosité de surface, laquelle dégrade les performances du dispositif élaboré sur la couche active.
Le document WO2004015759 propose une solution alternative, mettant en œuvre une oxydation thermique sacrificielle localisée, consommant ponctuellement une épaisseur plus ou moins importante de la couche active, de manière à corriger ses non-uniformités d’épaisseur. L’inconvénient de cette approche est qu’un gradient de température local n’est pas facile à introduire dans une couche de silicium : la résolution de la correction de non-uniformités peut donc être limitée.
OBJET DE L’INVENTION
La présente invention concerne une solution alternative à celles de l’état de la technique, et vise à remédier à tout ou partie des inconvénients précités. Elle concerne en particulier un procédé de préparation d’une couche mince pour atteindre une uniformité d’épaisseur améliorée de ladite couche. Un tel procédé de préparation peut notamment être mis en œuvre pour la fabrication de structures SOI.
BREVE DESCRIPTION DE L’INVENTION
L’invention concerne un procédé de préparation d’une couche mince en matériau semi-conducteur présentant une épaisseur finale moyenne ; le procédé de préparation comprend une étape A) de fourniture d’une structure comportant :
- un substrat support,
- une première couche en un matériau semi-conducteur, disposée sur le substrat support et présentant une première épaisseur moyenne supérieure à l’épaisseur finale moyenne et des premières épaisseurs en une pluralité de points répartis sur une face principale de la structure,
- une deuxième couche en oxyde de silicium, disposée sur la première couche et présentant une deuxième épaisseur moyenne et des deuxièmes épaisseurs en la pluralité de points.
Le procédé de préparation comprend en outre une étape B) d’oxydation thermique de la première couche à travers la deuxième couche pour opérer une consommation de la première couche, variable en fonction des points. De plus, les deuxièmes épaisseurs sont choisies de sorte que, en chaque point, la différence entre la première épaisseur et la consommation de la première couche par oxydation soit égale à l’épaisseur finale à mieux que +/-0,5nm.
Selon d’autres caractéristiques avantageuses et non limitatives de l’invention, prises seules ou selon toute combinaison techniquement réalisable :
  • le matériau semi-conducteur de la première couche est choisi parmi le silicium (Si), le carbure de silicium (SiC), le germanium (Ge), le silicium-germanium (SiGe) ;
  • l’oxydation thermique de l’étape B) est opérée à 900°C sous atmosphère humide, à pression atmosphérique ;
  • le matériau semi-conducteur de la première couche (10) est du silicium et la deuxième épaisseur en chaque point suit la relation (R1) :
avec :
t la durée de l’oxydation thermique,
X0l’épaisseur finale moyenne, Xila première épaisseur en un point i,
A et B des constantes de réaction définies par le modèle de Deal-Grove, dépendant de la température de l’oxydation thermique ;
  • l’étape A) comprend :
    • une étape a1) de fourniture d’une première structure comportant le substrat support et la première couche, disposée sur le substrat support et présentant la première épaisseur moyenne et les premières épaisseurs en une pluralité de points,
    • une étape a2) de dépôt d’une deuxième couche intermédiaire sur la première couche par une technique de dépôt chimique, la deuxième couche intermédiaire présentant une deuxième épaisseur intermédiaire moyenne,
    • une étape a3) d’amincissement de la deuxième couche intermédiaire pour opérer un enlèvement variable en fonction des points, et former la structure dont la deuxième couche présente la deuxième épaisseur moyenne et les deuxièmes épaisseurs en la pluralité de points ;
  • l’étape A) comprend :
    • une étape a11) de fourniture d’une première structure comportant le substrat support et une première couche intermédiaire, disposée sur le substrat support et présentant une première épaisseur intermédiaire moyenne supérieure à la première épaisseur moyenne,
    • une étape a12) de croissance d’une deuxième couche intermédiaire par oxydation thermique de la première couche intermédiaire, pour former la première couche présentant la première épaisseur moyenne et les premières épaisseurs en une pluralité de points, la deuxième couche intermédiaire présentant une deuxième épaisseur intermédiaire moyenne,
    • une étape a13) d’amincissement de la deuxième couche intermédiaire pour opérer un enlèvement variable en fonction des points, et former la structure dont la deuxième couche présente la deuxième épaisseur moyenne et les deuxièmes épaisseurs en la pluralité de points ;
  • le temps d’oxydation de l’étape a12) est choisi inférieur au temps d’oxydation de l’étape B) ;
  • l’amincissement de la deuxième couche intermédiaire est basé sur une technique de gravure par plasma ou par faisceau d’ions ;
  • l’étape A) comprend :
    • une étape a1) de fourniture d’une première structure comportant le substrat support et la première couche, disposée sur le substrat support et présentant la première épaisseur moyenne et les premières épaisseurs en une pluralité de points,
    • une étape a20) de dépôt de la deuxième couche sur la première couche par une technique de dépôt par couches atomiques activé par plasma, pour former la structure dont la deuxième couche présente la deuxième épaisseur moyenne et les deuxièmes épaisseurs en la pluralité de points ;
  • le procédé de préparation comprend une mesure d’épaisseur avant l’étape d’amincissement de la deuxième couche intermédiaire, pour mesurer les premières épaisseurs et des deuxièmes épaisseurs intermédiaires de la deuxième couche intermédiaire, en la pluralité de points ;
  • le procédé de préparation comprend une mesure d’épaisseur avant l’étape a20) de dépôt de la deuxième couche, pour mesurer les premières épaisseurs en la pluralité de points ;
  • la mesure d’épaisseur est opérée par ellipsométrie ou par réflectométrie ;
  • la mesure est opérée sur un nombre de points compris entre 10 et 200, avantageusement 100 ;
  • à l’étape A), l’écart entre une première épaisseur maximale et une première épaisseur minimale est compris entre 1nm et 5nm ;
  • le procédé de préparation comprend une étape C) de retrait de la deuxième couche, et d’une troisième couche issue de l’oxydation thermique de la première couche au cours de l’étape B).
D’autres caractéristiques et avantages de l’invention ressortiront de la description détaillée de l’invention qui va suivre en référence aux figures annexées sur lesquelles :
Les figures 1a, 1b, 1c présentent des exemples de structures fournies à l’étape A) du procédé de préparation conforme à l’invention ;
Les figures 2a, 2b, 2c présentent des étapes du procédé de préparation conforme à l’invention ;
Les figures 3a, 3b, 3c, 3d présentent des étapes du procédé de préparation selon un premier mode de réalisation de l’invention ;
Les figures 4a, 4b, 4c, 4d présentent des étapes du procédé de préparation selon un deuxième mode de réalisation de l’invention ;
Les figures 5a, 5b présentent des étapes du procédé de préparation selon un troisième mode de réalisation de l’invention ;
Les figures 6a, 6b, 6c, 6d, 6e, 6f présentent des étapes du procédé de préparation selon un exemple de réalisation de l’invention.
Dans la partie descriptive, les mêmes références sur les figures pourront être utilisées pour des éléments de même type. Les figures sont des représentations schématiques qui, dans un objectif de lisibilité, ne sont pas à l’échelle. En particulier, les épaisseurs des couches selon l’axe z ne sont pas à l’échelle par rapport aux dimensions latérales selon les axes x et y ; et les épaisseurs relatives des couches entre elles ne sont pas nécessairement respectées sur les figures.
La présente invention concerne un procédé de préparation d’une couche mince 100 en matériau semi-conducteur, présentant une épaisseur finale moyenne X0avec une non-uniformité d’épaisseur, mesurée sur une pluralité de points i répartis à la surface de ladite couche mince 100, inférieure ou égale à +/- 0,5nm.
Dans la suite de la description, l’épaisseur moyenne d’une couche correspond à la moyenne des épaisseurs mesurées en la pluralité de point i ; la non-uniformité d’épaisseur traduit la distribution des épaisseurs de la couche concernée, en la pluralité de points i. La non-uniformité d’épaisseur sera exprimée à partir d’une valeur de déviation en-dessous et au-dessus (dans le cas présent, +/-0,5nm) de l’épaisseur moyenne ; en particulier, X0+/- 0,5nm traduit que les épaisseurs finales X0ide la couche mince 100 en la pluralité de points i sont distribuées dans la fourchette [X0-0,5nm ; X0+0,5nm].
Le procédé de préparation comprend une étape A) de fourniture d’une structure 40 illustrée sur la figure 1a et comportant :
- un substrat support 4,
- une première couche 10 en matériau semi-conducteur, disposée sur le substrat support 4,
- une deuxième couche 20 en oxyde de silicium, disposée sur la première couche 10.
Comme c’est habituellement le cas dans le domaine des semi-conducteurs et de la microélectronique, la structure 40 se présente avantageusement sous forme d’une plaquette circulaire dans le plan (x,y) parallèle à sa face principale 40a (figure 1b). Une telle plaquette peut présenter par exemple un diamètre de 200mm ou 300mm.
Le matériau semi-conducteur de la première couche 10 est monocristallin et pourra être choisi parmi le silicium (Si), le carbure de silicium (SiC), le germanium (Ge) ou le silicium-germanium (SiGe).
Le substrat support 4 est formé par au moins un matériau compatible avec les applications microélectroniques. A titre d’exemple, il pourra être choisi parmi le silicium (monocristallin ou poly-cristallin), le carbure de silicium (monocristallin ou poly-cristallin), la silice massive, le saphir, ou tout autre matériau adapté à l’application visée.
Selon un mode de réalisation avantageux, la structure 40 comprend une couche additionnelle 5 entre le substrat support 4 et la première couche 10 (figure 1c). Cette couche additionnelle 5 peut être formée en un matériau diélectrique, par exemple en oxyde de silicium. L’ensemble formé par un substrat support 4 en silicium, une couche additionnelle 5 en oxyde de silicium et la première couche 10 peut alors constituer une structure SOI (silicium sur isolant). Nous ne décrirons pas ici en détail les procédés de fabrication de structures SOI ou autres structures 40 : les procédés de transfert d’une couche mince sur un substrat support sont connus de l’état de la technique. On peut citer à titre d’exemple le procédé Smart CutTM, notamment décrit dans le document FR2980916.
L’ensemble formé par la première couche 10 disposée sur le substrat support 4 (avec ou sans couche additionnelle 5) de la structure 40 est donc issu d’un procédé connu de l’état de l’art, basé sur des techniques de transfert de couche mince typiquement d’épaisseur moyenne inférieure à 1 micron, et des techniques de collage direct par adhésion moléculaire. La structure 40 étant destinée à subir des traitements à hautes températures (typiquement supérieures ou égales à 800°C), elle ne doit pas comporter de couches de collage incompatibles ou susceptibles de se dégrader à ces températures.
La première couche 10 présente une première épaisseur moyenne X supérieure à l’épaisseur finale moyenne X0et des premières épaisseurs Xien une pluralité de points i répartis sur une face principale de la structure 40 (figures 1a,1c).
Comme illustré sur la figure 1b, la pluralité de points i, au niveau desquels les premières épaisseurs Xiseront mesurées, est uniformément répartie sur la face principale 40a de la structure 40. Les points i pourront être répartis selon une géométrie radiale, en étoile, ou selon une géométrie en colimaçon partant du centre de la face principale 40a, ou selon toute autre géométrie capable de traduire efficacement la non uniformité d’épaisseur de la couche mesurée.
La mesure d’épaisseur peut être opérée sur un nombre de points i compris entre 10 et 200, avantageusement environ 100.
Sans que cela soit limitatif, la mesure d’épaisseur des première et deuxième couches respectivement en matériau semi-conducteur et en oxyde de silicium, seules ou déjà superposées, peut être effectuée par des méthodes connues basées sur l’ellipsométrie ou la réflectométrie.
La deuxième couche 20 présente une deuxième épaisseur moyenne Y et des deuxièmes épaisseurs Yien la pluralité de points i (figures 1a,1c).
Le procédé de préparation selon l’invention comprend ensuite une étape B) d’oxydation thermique de la première couche 10 à travers la deuxième couche 20. Cette oxydation va provoquer une consommation ∆Xide la première couche 10 en matériau semi-conducteur, à partir de son interface avec la deuxième couche 20 : cette consommation ∆Xiest variable en fonction des points i du fait de la non-uniformité d’épaisseur sciemment introduite dans la deuxième couche 20. En effet, les deuxièmes épaisseurs Yisont spécifiquement choisies de sorte que, en chaque point i, la différence entre la première épaisseur Xiet la consommation ∆Xisoit égale à l’épaisseur finale X0visée, à mieux que +/-0,5nm. L’oxydation de la première couche 10 à l’étape B) va donc consommer une épaisseur de la première couche 10 (et générer une couche d’oxyde 30) différente en fonction de la localisation de chaque point i, cela pour corriger la non-uniformité d’épaisseur initiale de la première couche 10.
Notons que les non-uniformités des première et deuxième couches ne sont pas visibles sur les figures 1a, 1b et 1c.
Avantageusement, les deuxièmes épaisseurs Yisont même choisies pour qu’en chaque point i, la différence entre la première épaisseur Xiet la consommation ∆Xisoit égale à l’épaisseur finale X0à mieux que +/-0,4nm, voire à mieux que +/-0,2nm.
On obtient ainsi, après l’étape B), une structure finale 400 comportant une couche mince 100 très uniforme, sans avoir affecté ou endommagé la cristallinité ou la rugosité de surface de ladite couche 100.
Le procédé de préparation selon la présente invention est particulièrement adapté pour corriger la non-uniformité initiale d’une première couche 10 d’épaisseur typiquement inférieure ou égale à 500nm, voire à 200nm, voire à 100nm. Sa non-uniformité initiale d’épaisseur est typiquement comprise entre +/-1nm et +/-5nm. En d’autres termes, l’écart entre une première épaisseur Ximaximale et une première épaisseur Ximinimale est compris entre 2nm et 10nm.
La couche mince finale 100 visée, après correction, présente une épaisseur X0typiquement inférieure ou égale à 400nm, voire à 50nm, voire à 20nm (selon les applications). Pour de telles couches minces 100, la non-uniformité d’épaisseur finale doit être inférieure à +/-0,5nm, préférentiellement inférieure ou égale à +/-0,4nm, voire à +/-0,2nm.
A titre d’illustration, les figures 2a et 2b présentent les étapes A) et B) du procédé de préparation selon l’invention. La première couche 10 de la structure 40 présente une épaisseur moyenne X supérieure à l’épaisseur finale moyenne X0visée. Les premières épaisseurs X1, X2, X3sont mesurées en trois points i=1,2,3 répartis sur la face principale de la structure 40. Dans l’exemple illustré, la première épaisseur maximale X3se trouve au point 3 ; la première épaisseur minimale X2se trouve au point 2. La non-uniformité initiale de la première couche 10 est donc typiquement (X3-X2)/2.
Les deuxièmes épaisseurs Y1, Y2, Y3, respectivement aux points i=1,2,3, sont spécifiquement définies de sorte que l’oxydation thermique à l’étape B) consomme des épaisseurs ∆X1, ∆X2, ∆X3différentes respectivement aux points 1, 2 et 3 et corrige ainsi la non-uniformité d’épaisseur initiale (X3-X2)/2 de la première couche 10. Au cours de l’étape B), une troisième couche d’oxyde 30 croit à partir de l’interface entre la première couche 10 et la deuxième couche 20, consommant progressivement la première couche 10, à une vitesse différente en fonction des localisations (points 1, 2, 3 et zones alentours). A l’issue de l’étape B), le reste de la première couche 10 forme la couche mince finale 100. La structure finale 400 obtenue comporte une couche mince 100 très uniforme et présentant une excellente qualité de surface. Comme nous le verrons plus tard, les deuxième 20 et troisième 30 couches sont avantageusement retirées de la structure finale 400, pour permettre l’élaboration de composants sur la couche mince 100 en matériau semi-conducteur (figure 2c).
Selon un mode de mise en œuvre avantageux du procédé de préparation conforme à la présente invention, lorsque le matériau semi-conducteur de la première couche 10 est en silicium monocristallin, l’oxydation thermique de l’étape B) est opérée à une température comprise entre 850°C et 1000°C, sous atmosphère humide, à pression atmosphérique. Préférentiellement, la température d’oxydation thermique est 900°C.
Les deuxièmes épaisseurs Yide la deuxième couche 20, en la pluralité de points i, peuvent être définies en appliquant différentes lois de cinétiques de croissance d’un oxyde de silicium, à travers une couche superficielle (la deuxième couche 20) en oxyde de silicium.
En particulier, la demanderesse a établi la relation R1 suivante permettant de définir la deuxième épaisseur Yien chaque point i, en fonction de la première épaisseur Xi, de l’épaisseur finale X0, du temps d’oxydation thermique et de constantes de réaction :
(R1)

avec :
t la durée de l’oxydation thermique,
A et B des constantes de réaction définies par le modèle de Deal-Grove (Deal B.E., A.S. Grove (December 1965), "General Relationship for the Thermal Oxidation of Silicon", Journal of Applied Physics. 36 (12): 3770–3778) dépendant principalement de la température d’oxydation thermique, de l’atmosphère et des pressions partielles des espèces oxydantes.
Typiquement pour du silicium d’orientation de surface (100) et une oxydation en atmosphère humide, les constantes de réaction A et B peuvent être définies tel que ci-dessous :
B = 386*exp(-0.78eV/kT) (micron2/h)
B/A = 9.59e7*exp(-2.05eV/kT) (micron/h)
avec k la constante de Boltzmann et T la température d’oxydation.
Cette formule peut bien-sûr être ajustée de manière empirique, en fonction de résultats expérimentaux, de manière à affiner et optimiser la non-uniformité d’épaisseur de la deuxième couche 20 pour atteindre une correction optimale de la non-uniformité de la première couche 10.
Lorsque le matériau semi-conducteur de la première couche est du SiC, du Ge ou du SiGe, le principe est identique mais les conditions d’oxydation et les cinétiques de croissance de l’oxyde par consommation du matériau semi-conducteur sont différentes car dépendantes dudit matériau. On pourra se référer à des références de la littérature, comme par exemple la publication « Growth rates of dry thermal oxidation of 4H-silicon carbide », Journal of Applied Physics 120, 135705 (2016), de V.Simonka, A.Hossinger, J.Weinbub et S.Selberherr, pour définir et adapter la relation (R1) à partir du modèle de Deal-Grove.
Comme évoqué précédemment en référence à la figure 2c, le procédé de préparation selon la présente invention peut comprendre une étape C), après l’étape B), comprenant le retrait de la deuxième couche 20, et de la troisième couche 30 issue de la consommation d’une partie de la première couche 10 lors de l’étape B) d’oxydation thermique.
Cette étape C) est avantageusement réalisée par gravure chimique humide, par exemple par immersion dans un bain d’acide fluorhydrique dilué. La surface de la couche mince 100 mise à nu présente une excellente qualité cristalline et une très faible rugosité, car elle n’a subi aucun bombardement ionique ou gravure visant à améliorer son uniformité d’épaisseur. L’oxydation thermique de la première couche 10 à travers la deuxième couche 20 est même susceptible d’améliorer le niveau de rugosité de surface par rapport à son niveau de départ.
Revenant à l’étape A) du procédé de préparation, cette étape de fourniture de la structure 40 peut être opérée selon différents modes de réalisation, décrits ci-après.
Selon un premier mode de réalisation illustré sur les figures 3a à 3d, l’étape A) comprend une étape a1) de fourniture d’une première structure 41 comportant le substrat support 4 et la première couche 10 en matériau semi-conducteur, disposée sur le substrat support 4 (figure 3a). La première couche 10 présente la première épaisseur moyenne X et les premières épaisseurs Xien une pluralité de points i (avec i= 1 à n) répartis sur une face principale 41a de la première structure 41.
L’étape A) comprend ensuite une étape a2) de dépôt d’une deuxième couche intermédiaire 20’ sur la première couche 10 par une technique de dépôt chimique en phase vapeur, par exemple activé par plasma (PECVD « plasma enhanced chemical vapor deposition »), à basse pression (LPCVD « low pressure chemical vapor deposition »), ou autre technique de dépôt connue (figure 3b). La deuxième couche intermédiaire 20’ présente une deuxième épaisseur intermédiaire moyenne Y’ et des deuxièmes épaisseurs intermédiaires Yi’ en la pluralité de points i.
L’étape A) comprend enfin une étape a3) d’amincissement de la deuxième couche intermédiaire 20’, pour opérer un enlèvement ∆Yivariable en fonction des points i (figure 3c). A l’issue de l’étape a3), la structure 40 comprenant la deuxième couche 20 est formée (figure 3d). La deuxième couche 20 présente la deuxième épaisseur moyenne Y et les deuxièmes épaisseurs Yien la pluralité de points i.
L’étape A) selon ce premier mode de réalisation comprend une mesure d’épaisseur avant l’étape a3) d’amincissement de la deuxième couche intermédiaire 20’, pour mesurer les premières épaisseurs Xiet les deuxièmes épaisseurs intermédiaires Yi’ de la deuxième couche intermédiaire 20’, en la pluralité de points i. Comme énoncé précédemment, ces mesures peuvent être faites par ellipsométrie ou réflectométrie.
C’est à partir de ces mesures que l’enlèvement ∆Yien chaque point i est défini, de manière à corriger la non-uniformité d’épaisseur de la première couche 10 après l’oxydation thermique de l’étape B).
Selon un deuxième mode de réalisation illustré sur les figures 4a à 4d, l’étape A) comprend une étape a11) de fourniture d’une première structure 41’ comportant le substrat support 4 et une première couche intermédiaire 10’ en matériau semi-conducteur, disposée sur le substrat support 4 (figure 4a). La première couche intermédiaire 10’ présente une première épaisseur intermédiaire moyenne X’ supérieure à la première épaisseur moyenne X (épaisseur de la première couche 10). Elle présente également des premières épaisseurs Xi’ en une pluralité de points i (avec i= 1 à n) répartis sur une face principale 41a’ de la première structure 41’.
L’étape A) comprend ensuite une étape a12) de croissance d’une deuxième couche intermédiaire 20’ par oxydation thermique de la première couche intermédiaire 10’. A l’issue de cette étape a12) la première couche 10, présentant la première épaisseur moyenne X et les premières épaisseurs Xien la pluralité de points i, est formée (figure 4b). La deuxième couche intermédiaire 20’ présente une deuxième épaisseur intermédiaire moyenne Y’ et des deuxièmes épaisseurs intermédiaires Yi’ en la pluralité de points i.
L’étape A) comprend enfin une étape a13) d’amincissement de la deuxième couche intermédiaire 20’ pour opérer un enlèvement ∆Yivariable en fonction des points i (figure 4c). A l’issue de l’étape a13), la structure 40 est formée (figure 4d) ; elle comprend la deuxième couche 20 présentant la deuxième épaisseur moyenne Y et les deuxièmes épaisseurs Yien la pluralité de points i.
L’amincissement de la deuxième couche intermédiaire 20’ pourra par exemple être basé sur une technique de gravure par plasma ou par faisceau d’ions.
Rappelons que c’est la non-uniformité sciemment introduite de cette deuxième couche 20 qui permettra de corriger la non-uniformité de la première couche suite à l’étape B) d’oxydation thermique, pour donner lieu à la couche mince 100 très uniforme.
L’étape A) selon ce deuxième mode de réalisation comprend également une mesure d’épaisseur avant l’étape a13) d’amincissement de la deuxième couche intermédiaire 20’, pour mesurer les premières épaisseurs Xiet les deuxièmes épaisseurs intermédiaires Yi’ de la deuxième couche intermédiaire 20’, en la pluralité de points i. L’enlèvement ∆Yivariable en fonction des points i est défini sur la base de cette mesure.
Avantageusement, on favorisera un temps d’oxydation plus long à l’étape B) d’oxydation thermique qu’à l’étape a12). En effet, en considérant qu’une erreur eYd’enlèvement ∆Yiest introduite au cours de l’étape a13), plus l’épaisseur du troisième oxyde 30 généré à l’étape B) sera importante, plus on réduira l’erreur induite sur l’enlèvement ∆Xi, et donc sur l’épaisseur finale X0ide la couche finale 100.
A titre d’exemple, pour une première couche 10 en silicium, l’erreur e0sur l’épaisseur finale X0ien chaque point i de la couche finale 100 est reliée à l’erreur eYd’enlèvement ∆Yicomme suit :
avec tBle temps d’oxydation à l’étape B) et ta12le temps d’oxydation à l’étape a12), en considérant que la température d’oxydation est identique pour ces deux étapes.
Maximiser le temps tBpar rapport à ta12minimise donc de manière avantageuse l’erreur e0induite sur l’épaisseur finale X0ide la couche finale 100.
Selon un troisième mode de réalisation illustré sur les figures 5a et 5b, l’étape A) comprend une étape a1) de fourniture d’une première structure 41 comportant le substrat support 4 et la première couche 10, disposée sur le substrat support 4 (figure 5a). La première couche 10 présente la première épaisseur moyenne X et les premières épaisseurs Xien une pluralité de points i répartis sur une face principale 41a de la première structure 41.
L’étape A) comprend ensuite une étape a20) de dépôt de la deuxième couche 20 sur la première couche 10 par une technique de dépôt par couches atomiques activé par plasma (PEALD : « plasma enhanced atomic layer deposition ») ou autre technique permettant de contrôler finement l’épaisseur déposée et la non-uniformité sciemment introduite sur toute l’étendue de la couche (figure 5b). A l’issue de l’étape a20), la structure 40 est formée, avec la deuxième couche 20 présentant la deuxième épaisseur moyenne Y et les deuxièmes épaisseurs Yien la pluralité de points i.
L’étape A) selon ce troisième mode de réalisation comprend également une mesure d’épaisseur avant l’étape a20) de dépôt de la deuxième couche 20, pour mesurer les premières épaisseurs Xien la pluralité de points i. Ces mesures permettent de définir les deuxièmes épaisseurs Yi, traduisant la non-uniformité de la deuxième couche 20, requises pour corriger la non-uniformité de la première couche 10 à l’issue de l’étape B) du procédé de préparation selon l’invention.
Exemple de mise en œuvre :
Les figures 6a à 6f illustrent un exemple de mise en œuvre du procédé de préparation conforme à l’invention.
La première structure 41’ est un substrat SOI comportant (figure 6a) :
  • un substrat support 4 en silicium,
  • une couche additionnelle en oxyde de silicium 5 disposée sur le substrat support 4, par exemple d’épaisseur 50nm,
  • et une première couche intermédiaire 10’ en silicium, disposée sur la couche additionnelle 5.
La première couche intermédiaire 10’ présente une première épaisseur intermédiaire moyenne X’ de 100nm. Elle présente également des premières épaisseurs Xi’ en une pluralité de points i (avec i= 1 à n) répartis sur une face principale 41a’ de la première structure 41’ ; la distribution de ces premières épaisseurs Xi’ correspond à une non-uniformité de +/-1nm.
On vise une structure finale 400 comprenant une couche mince 100 d’épaisseur 12nm et d’uniformité meilleure que +/-0,5nm.
On réalise la croissance d’une deuxième couche intermédiaire 20’ par oxydation thermique de la première couche intermédiaire 10’ à 900°C sous atmosphère humide (100% H2O, pression atmosphérique) pendant 40min. La deuxième couche intermédiaire 20’ présente une deuxième épaisseur intermédiaire moyenne Y’ de 92.1nm et des deuxièmes épaisseurs intermédiaires Yi’ en la pluralité de points i ; à ce stade, la non-uniformité de la deuxième couche intermédiaire 20’ est typiquement de l’ordre de +/-0,5nm à +/-1nm. La première couche 10 est formée par le résidu de la première couche intermédiaire 10’, à l’issue de cette oxydation, et présente une première épaisseur moyenne X de 49.7nm et des premières épaisseurs Xien la pluralité de points i (figure 6b). La non-uniformité de la première couche 10 est équivalente à celle de la première couche intermédiaire 10’.
Les épaisseurs de la première 10 et de la deuxième 20 couches sont mesurées par ellipsométrie spectroscopique, par exemple en 100 points répartis uniformément sur la face principale de la première structure 41. Rappelons que le nombre de points de mesure dépend en pratique de la résolution latérale de la technique utilisée pour l’étape d’amincissement de la deuxième couche intermédiaire 20’.
L’épaisseur maximale X1(mesurée au point 1) de la première couche 10 est 51nm, l’épaisseur minimale X2(mesurée au point 2) de la première couche 10 est 49nm. La non-uniformité de la première couche 10 est donc +/- 1nm.
Une étape d’amincissement de la deuxième couche intermédiaire 20’ est réalisée par gravure plasma pour opérer un enlèvement ∆Yivariable en fonction des points i (figure 6c). En pratique, un enlèvement ∆Y1(au point 1) de 73,1nm et un enlèvement ∆Y2(au point 2) de 36,6nm sont réalisés.
Par souci de simplification, seuls les enlèvements ∆Yiau niveau des deux points d’épaisseurs extrêmes sont mentionnés. Le même calcul (sur la base de la relation (R1) précitée) est appliqué pour les autres points de mesure.
A l’issue de l’étape d’amincissement de la deuxième couche intermédiaire 20’, la structure 40 est formée (figure 6d) ; elle comprend la deuxième couche 20 présentant la deuxième épaisseur moyenne Y et les deuxièmes épaisseurs Yien la pluralité de points i. En particulier, l’épaisseur Y1au point 1 est 19nm et l’épaisseur Y2au point 2 est 55.5nm.
La structure 40 est ensuite oxydée, sous atmosphère humide, à une température de 900°C pendant une durée de 38min (étape B) du procédé de préparation). L’épaisseur consommée ∆X1de la première couche 10 est supérieure au point 1 à l’épaisseur consommée ∆X2au point 2, la deuxième épaisseur Y1au point 1 étant inférieure à la deuxième épaisseur Y2au point 2 de la deuxième couche 20 (figure 6e).
Cela permet de corriger en tout point i la non-uniformité et de viser l’épaisseur finale X0 (12nm) de la couche mince 100 à mieux que +/-0,5nm.
A l’issue de cette oxydation, la structure finale 400 obtenue comprend une couche mince 100 très uniforme et présentant une excellente qualité cristalline et de surface.
Une étape de désoxydation peut ensuite être réalisée pour obtenir un substrat FDSOI (« fully depleted SOI ») dont la couche superficielle de silicium 100 très fine et uniforme, est particulièrement adaptée à la fabrication de composants microélectroniques à hautes performances (figure 6f).
Bien entendu, l’invention n’est pas limitée aux modes de réalisation et aux exemples décrits, et on peut y apporter des variantes de réalisation sans sortir du cadre de l’invention tel que défini par les revendications.

Claims (15)

  1. Procédé de préparation d’une couche mince (100) en matériau semi-conducteur présentant une épaisseur finale moyenne (X0), le procédé de préparation comprenant une étape A) de fourniture d’une structure (40) comportant :
    - un substrat support (4),
    - une première couche (10) en un matériau semi-conducteur, disposée sur le substrat support (4) et présentant une première épaisseur moyenne (X) supérieure à l’épaisseur finale moyenne (X0) et des premières épaisseurs (Xi) en une pluralité de points (i) répartis sur une face principale de la structure (40),
    - une deuxième couche (20) en oxyde de silicium, disposée sur la première couche (10) et présentant une deuxième épaisseur moyenne (Y) et des deuxièmes épaisseurs (Yi) en la pluralité de points (i),
    Le procédé de préparation étantcaractérisé en ce qu’il comprend, une étape B) d’oxydation thermique de la première couche (10) à travers la deuxième couche (20) pour opérer une consommation (∆Xi) de la première couche (10), variable en fonction des points (i),
    et en ce queles deuxièmes épaisseurs (Yi) sont choisies de sorte que, en chaque point (i), la différence entre la première épaisseur (Xi) et la consommation (∆Xi) soit égale à l’épaisseur finale (X0) à mieux que +/-0,5nm.
  2. Procédé de préparation d’une couche mince (100) selon la revendication précédente, dans lequel, le matériau semi-conducteur de la première couche (10) est choisi parmi le silicium (Si), le carbure de silicium (SiC), le germanium (Ge), le silicium-germanium (SiGe).
  3. Procédé de préparation d’une couche mince (100) selon l’une des revendications précédentes, dans lequel, l’oxydation thermique de l’étape B) est opérée à 900°C sous atmosphère humide, à pression atmosphérique.
  4. Procédé de préparation d’une couche mince (100) selon la revendication précédente, dans lequel le matériau semi-conducteur de la première couche (10) est du silicium et dans lequel la deuxième épaisseur (Yi) en chaque point (i) suit la relation (R1) :

    avec :
    t la durée de l’oxydation thermique,
    X0l’épaisseur finale moyenne, Xila première épaisseur en un point (i),
    A et B des constantes de réaction définies par le modèle de Deal-Grove, dépendant de la température de l’oxydation thermique.
  5. Procédé de préparation d’une couche mince (100) selon l’une des revendications précédentes, dans lequel, l’étape A) comprend :
    - une étape a1) de fourniture d’une première structure (41) comportant le substrat support (4) et la première couche (10), disposée sur le substrat support (4) et présentant la première épaisseur moyenne (X) et les premières épaisseurs (Xi) en une pluralité de points (i),
    - une étape a2) de dépôt d’une deuxième couche intermédiaire (20’) sur la première couche (10) par une technique de dépôt chimique, la deuxième couche intermédiaire présentant une deuxième épaisseur intermédiaire moyenne (Y’),
    - une étape a3) d’amincissement de la deuxième couche intermédiaire (20’) pour opérer un enlèvement (∆Yi) variable en fonction des points (i), et former la structure (40) dont la deuxième couche (20) présente la deuxième épaisseur moyenne (Y) et les deuxièmes épaisseurs (Yi) en la pluralité de points (i).
  6. Procédé de préparation d’une couche mince (100) selon l’une des revendications 1 à 4, dans lequel, l’étape A) comprend :
    - une étape a11) de fourniture d’une première structure (41’) comportant le substrat support (4) et une première couche intermédiaire (10’), disposée sur le substrat support (4) et présentant une première épaisseur intermédiaire moyenne (X’) supérieure à la première épaisseur moyenne (X),
    - une étape a12) de croissance d’une deuxième couche intermédiaire (20’) par oxydation thermique de la première couche intermédiaire (10’), pour former la première couche (10) présentant la première épaisseur moyenne (X) et les premières épaisseurs (Xi) en une pluralité de points (i), la deuxième couche intermédiaire (20’) présentant une deuxième épaisseur intermédiaire moyenne (Y’),
    - une étape a13) d’amincissement de la deuxième couche intermédiaire (20’) pour opérer un enlèvement (∆Yi) variable en fonction des points (i), et former la structure (40) dont la deuxième couche (20) présente la deuxième épaisseur moyenne (Y) et les deuxièmes épaisseurs (Yi) en la pluralité de points (i).
  7. Procédé de préparation d’une couche mince (100) selon la revendication précédente, dans lequel le temps d’oxydation de l’étape a12) est choisi inférieur au temps d’oxydation de l’étape B).
  8. Procédé de préparation d’une couche mince (100) selon l’une des trois revendications précédentes, dans lequel l’amincissement de la deuxième couche intermédiaire (20’) est basé sur une technique de gravure par plasma ou par faisceau d’ions.
  9. Procédé de préparation d’une couche mince (100) selon l’une des revendications 1 à 4, dans lequel, l’étape A) comprend :
    - une étape a1) de fourniture d’une première structure (41) comportant le substrat support (4) et la première couche (10), disposée sur le substrat support (4) et présentant la première épaisseur moyenne (X) et les premières épaisseurs (Xi) en une pluralité de points (i),
    - une étape a20) de dépôt de la deuxième couche (20) sur la première couche (10) par une technique de dépôt par couches atomiques activé par plasma, pour former la structure (40) dont la deuxième couche (20) présente la deuxième épaisseur moyenne (Y) et les deuxièmes épaisseurs (Yi) en la pluralité de points (i).
  10. Procédé de préparation d’une couche mince (100) selon l’une des revendications 5 à 8, comprenant une mesure d’épaisseur avant l’étape d’amincissement de la deuxième couche intermédiaire (20’), pour mesurer les premières épaisseurs (Xi) et des deuxièmes épaisseurs intermédiaires (Yi’) de la deuxième couche intermédiaire (20’), en la pluralité de points (i).
  11. Procédé de préparation d’une couche mince (100) selon la revendication 9, comprenant une mesure d’épaisseur avant l’étape a20) de dépôt de la deuxième couche (20), pour mesurer les premières épaisseurs (Xi) en la pluralité de points (i).
  12. Procédé de préparation d’une couche mince (100) selon l’une des deux revendications précédentes, dans lequel la mesure d’épaisseur est opérée par ellipsométrie ou par réflectométrie.
  13. Procédé de préparation d’une couche mince (100) selon l’une des trois revendications précédentes, dans lequel la mesure est opérée sur un nombre de points (i) compris entre 10 et 200, avantageusement 100.
  14. Procédé de préparation d’une couche mince (100) selon l’une des revendications précédentes, dans lequel, à l’étape A), l’écart entre une première épaisseur (Xi) maximale et une première épaisseur (Xi) minimale est compris entre 1nm et 5nm.
  15. Procédé de préparation d’une couche mince (100) selon l’une des revendications précédentes, comprenant une étape C) de retrait de la deuxième couche (20), et d’une troisième couche (30) issue de l’oxydation thermique de la première couche (10) au cours de l’étape B).
FR1908360A 2019-07-23 2019-07-23 procédé de préparation d’une couche mince, incluant une séquence d’étapes pour ameliorer l’uniformité d’epaisseur de ladite couche mince Withdrawn FR3099291A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR1908360A FR3099291A1 (fr) 2019-07-23 2019-07-23 procédé de préparation d’une couche mince, incluant une séquence d’étapes pour ameliorer l’uniformité d’epaisseur de ladite couche mince

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1908360A FR3099291A1 (fr) 2019-07-23 2019-07-23 procédé de préparation d’une couche mince, incluant une séquence d’étapes pour ameliorer l’uniformité d’epaisseur de ladite couche mince
FR1908360 2019-07-23

Publications (1)

Publication Number Publication Date
FR3099291A1 true FR3099291A1 (fr) 2021-01-29

Family

ID=68211071

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1908360A Withdrawn FR3099291A1 (fr) 2019-07-23 2019-07-23 procédé de préparation d’une couche mince, incluant une séquence d’étapes pour ameliorer l’uniformité d’epaisseur de ladite couche mince

Country Status (1)

Country Link
FR (1) FR3099291A1 (fr)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004015759A2 (fr) 2002-08-12 2004-02-19 S.O.I.Tec Silicon On Insulator Technologies Procede de preparation d'une couche mince, ledit procede comprenant une etape de correction de l'epaisseur par oxydation sacrificielle et machine associee
WO2013003745A2 (fr) 2011-06-30 2013-01-03 Seagate Technology, Llc Procédé de formation de motif sur un empilement à l'aide d'une gravure par ions
FR2980916A1 (fr) 2011-10-03 2013-04-05 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
US20140234992A1 (en) 2011-09-27 2014-08-21 Tokyo Electron Limited Plasma etching method and semiconductor device manufacturing method
US20140329372A1 (en) * 2011-12-15 2014-11-06 Shin-Etsu Handotai Co., Ltd. Method for manufacturing soi wafer
US9842762B1 (en) * 2016-11-11 2017-12-12 Globalfoundries Inc. Method of manufacturing a semiconductor wafer having an SOI configuration

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004015759A2 (fr) 2002-08-12 2004-02-19 S.O.I.Tec Silicon On Insulator Technologies Procede de preparation d'une couche mince, ledit procede comprenant une etape de correction de l'epaisseur par oxydation sacrificielle et machine associee
WO2013003745A2 (fr) 2011-06-30 2013-01-03 Seagate Technology, Llc Procédé de formation de motif sur un empilement à l'aide d'une gravure par ions
US20140234992A1 (en) 2011-09-27 2014-08-21 Tokyo Electron Limited Plasma etching method and semiconductor device manufacturing method
FR2980916A1 (fr) 2011-10-03 2013-04-05 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
US20140329372A1 (en) * 2011-12-15 2014-11-06 Shin-Etsu Handotai Co., Ltd. Method for manufacturing soi wafer
US9842762B1 (en) * 2016-11-11 2017-12-12 Globalfoundries Inc. Method of manufacturing a semiconductor wafer having an SOI configuration

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
DE V.SIMONKAA.HOSSINGERJ.WEINBUBS.SELBERHERR: "Growth rates of dry thermal oxidation of 4H-silicon carbide", JOURNAL OF APPLIED PHYSICS, vol. 120, 2016, pages 135705, XP012212493, DOI: 10.1063/1.4964688
DEAL B.E.A.S. GROVE: "General Relationship for the Thermal Oxidation of Silicon", JOURNAL OF APPLIED PHYSICS, vol. 36, no. 12, December 1965 (1965-12-01), pages 3770 - 3778, XP055026206, DOI: 10.1063/1.1713945

Similar Documents

Publication Publication Date Title
TWI711067B (zh) 以可控制薄膜應力在矽基板上沉積電荷捕捉多晶矽薄膜之方法
US8183128B2 (en) Method of reducing roughness of a thick insulating layer
WO2002037556A1 (fr) Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
FR2923079A1 (fr) Substrats soi avec couche fine isolante enterree
EP1412972A2 (fr) Procede de diminution de rugosite de surface
FR3094573A1 (fr) Procede de preparation d’une couche mince de materiau ferroelectrique
FR3051596A1 (fr) Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant
FR3108774A1 (fr) Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
FR2912258A1 (fr) "procede de fabrication d'un substrat du type silicium sur isolant"
FR2913528A1 (fr) Procede de fabrication d'un substrat comportant une couche d'oxyde enterree pour la realisation de composants electroniques ou analogues.
WO2004112125A1 (fr) Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque
FR2991099A1 (fr) Procede de traitement d'une structure semi-conducteur sur isolant en vue d'uniformiser l'epaisseur de la couche semi-conductrice
EP2337076A1 (fr) Dispositif microélectronique, en particulier capteur d'image à illumination par la face arrière et procédé de fabrication.
FR2951581A1 (fr) Procede de fabrication d'un film multicouche comprenant au moins une couche ultra mince de silicium cristallin et dispositifs obtenus par ce procede
FR3099291A1 (fr) procédé de préparation d’une couche mince, incluant une séquence d’étapes pour ameliorer l’uniformité d’epaisseur de ladite couche mince
FR2987935A1 (fr) Procede d'amincissement de la couche active de silicium d'un substrat du type "silicium sur isolant" (soi).
WO2002029131A1 (fr) Procede d'auto-organisation de microstructures ou de nanostructures et dispositif associe obtenu
FR3090615A1 (fr) Procédé de fabrication d’un dispositif comprenant une membrane surplombant une cavité
EP4006955A1 (fr) Procédé basse température de fabrication d'un substrat semiconducteur sur isolant
FR3120737A1 (fr) Procede de fabrication d’une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire
EP4078658B1 (fr) Procede de gravure de substrats comportant une couche mince superficielle, pour ameliorer l'uniformite d'epaisseur de ladite couche
FR3073082B1 (fr) Procede de fabrication d'un film sur un support presentant une surface non plane
FR2943459A1 (fr) Procede de finition pour la fabrication de substrats dans le domaine de l'electronique
WO2014207346A1 (fr) Procede de fabrication d'une structure composite
FR3091002A1 (fr) Procédé de gravure d’une couche diélectrique tridimensionnelle

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20210129

ST Notification of lapse

Effective date: 20220305