FR3080950A1 - TYPE Z2-FET STRUCTURE - Google Patents
TYPE Z2-FET STRUCTURE Download PDFInfo
- Publication number
- FR3080950A1 FR3080950A1 FR1853860A FR1853860A FR3080950A1 FR 3080950 A1 FR3080950 A1 FR 3080950A1 FR 1853860 A FR1853860 A FR 1853860A FR 1853860 A FR1853860 A FR 1853860A FR 3080950 A1 FR3080950 A1 FR 3080950A1
- Authority
- FR
- France
- Prior art keywords
- intermediate region
- region
- type
- structure according
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 2
- 230000010287 polarization Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 230000005669 field effect Effects 0.000 description 6
- 238000011084 recovery Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000000284 resting effect Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
- H01L29/7392—Gated diode structures with PN junction gate, e.g. field controlled thyristors (FCTh), static induction thyristors (SITh)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
- Thin Film Transistor (AREA)
Abstract
L'invention concerne une structure de type Z2-FET comprenant : deux grilles avant (115, 116) ; et deux grilles arrière (130, 132), respectivement de type P (130) et de type N (132) .The invention relates to a Z2-FET type structure comprising: two front grilles (115, 116); and two rear grids (130, 132), respectively P-type (130) and N-type (132).
Description
DomaineField
La présente demande concerne un composant électronique, et plus particulièrement un composant électronique comprenant une structure de type Z^-FET.The present application relates to an electronic component, and more particularly an electronic component comprising a structure of the Z ^ -FET type.
Exposé de l'art antérieurPresentation of the prior art
Une structure de type Z2-FET peut être utilisée pour réaliser une diode à effet de champ.A structure of the Z2-FET type can be used to make a field effect diode.
Résumésummary
Un mode de réalisation prévoit une structure de type Z^FET comprenant : deux grilles avant ; et deux grilles arrière, respectivement de type P et de type N.One embodiment provides a Z ^ FET type structure comprising: two front grids; and two rear grilles, type P and type N respectively.
Selon un mode de réalisation, les deux grilles avant ont chacune une largeur de grille inférieure à 100 nm.According to one embodiment, the two front grids each have a gate width less than 100 nm.
Selon un mode de réalisation, les deux grilles avant ont chacune une largeur de grille de l'ordre de 28 nm.According to one embodiment, the two front grids each have a gate width of the order of 28 nm.
Selon un mode de réalisation, les deux grilles avant sont espacées d'une distance inférieure à 100 nm.According to one embodiment, the two front grids are spaced apart by a distance of less than 100 nm.
Selon un mode de réalisation, la structure est formée sur un substrat comprenant une couche isolante enterrée.According to one embodiment, the structure is formed on a substrate comprising a buried insulating layer.
Selon un mode de réalisation, la couche isolante enterrée a une épaisseur de l'ordre de 25 nm.According to one embodiment, the buried insulating layer has a thickness of the order of 25 nm.
B16902 - 17-GR1-0790B16902 - 17-GR1-0790
Selon un mode de réalisation, la structure comprend en outre : une région d'anode ; une région de cathode ; et une région intermédiaire dopée de type P séparant la région d'anode et la région de cathode.According to one embodiment, the structure further comprises: an anode region; a cathode region; and a P-type doped intermediate region separating the anode region and the cathode region.
Selon un mode de réalisation, une des régions de grille avant est isolée et positionnée sur et en contact avec une première portion de ladite région intermédiaire, et une autre des régions de grille avant est isolée et positionnée sur et en contact avec une deuxième portion de ladite région intermédiaire.According to one embodiment, one of the front grid regions is isolated and positioned on and in contact with a first portion of said intermediate region, and another of the front grid regions is isolated and positioned on and in contact with a second portion of said intermediate region.
Selon un mode de réalisation, la première portion de ladite région intermédiaire est en contact avec la région de cathode et la deuxième portion de ladite région intermédiaire est en contact avec la région d'anode.According to one embodiment, the first portion of said intermediate region is in contact with the cathode region and the second portion of said intermediate region is in contact with the anode region.
Selon un mode de réalisation, la grille arrière dopée de type P est positionnée sous la première portion de ladite région intermédiaire et la grille arrière dopée de type N est positionnée sous la deuxième portion de ladite région intermédiaire.According to one embodiment, the P-type doped rear gate is positioned under the first portion of said intermediate region and the N-type doped rear gate is positioned under the second portion of said intermediate region.
Selon un mode de réalisation, ladite région intermédiaire est en silicium-germanium contraint.According to one embodiment, said intermediate region is made of strained silicon-germanium.
Brève description des dessinsBrief description of the drawings
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :These characteristics and advantages, as well as others, will be explained in detail in the following description of particular embodiments made without implied limitation in relation to the attached figures, among which:
la figure IA est une vue en coupe d'un mode de réalisation d'une diode à effet de champ ; et la figure IB est un graphique illustrant le potentiel le long d'une partie de la diode de la figure IA.FIG. IA is a sectional view of an embodiment of a field effect diode; and Figure IB is a graph illustrating the potential along part of the diode of Figure IA.
Description détailléedetailed description
De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. Par souci de clarté, seuls les éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés.The same elements have been designated by the same references in the different figures. For the sake of clarity, only the elements useful for understanding the described embodiments have been shown and are detailed.
B16902 - 17-GR1-0790B16902 - 17-GR1-0790
Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes avant, arrière, haut, bas, gauche, droite, etc., ou relative, tels que les termes dessus, dessous, supérieur, inférieur, etc., ou à des qualificatifs d'orientation, tels que les termes horizontal, vertical, etc., il est fait référence à l'orientation des figures. Sauf précision contraire, les expressions approximativement, sensiblement, environ et de l'ordre de signifient à 10 % près, de préférence à 5 % près.In the following description, when referring to qualifiers of absolute position, such as the terms forward, backward, up, down, left, right, etc., or relative, such as the terms above, below, upper , lower, etc., or to orientation qualifiers, such as the terms horizontal, vertical, etc., reference is made to the orientation of the figures. Unless specified otherwise, the expressions approximately, substantially, approximately and of the order of mean to the nearest 10%, preferably to the nearest 5%.
Les figures IA et IB illustrent un mode de réalisation d'une diode à effet de champ (de l'anglais field effect diode (FED) ) . Le fonctionnement d'une diode à effet de champ est par exemple décrit dans l'article de Yang Yang et al. intitulé Design and optimization of the SOI field effect diode (FED) for ESD protection paru en 2008 dans la revue Solid-State Electronics, volume 52, pages 1482 à 1485.Figures IA and IB illustrate an embodiment of a field effect diode (FED). The operation of a field effect diode is for example described in the article by Yang Yang et al. entitled Design and optimization of the SOI field effect diode (FED) for ESD protection published in 2008 in the journal Solid-State Electronics, volume 52, pages 1482 to 1485.
La figure IA est une vue en coupe d'un mode de réalisation d'une diode à effet de champ 100.FIG. 1A is a sectional view of an embodiment of a field effect diode 100.
La diode 100 est formée dans et sur une structure SOI (de l'anglais Silicon On Insulator) comprenant une couche semiconductrice 101 reposant sur une couche isolante 103, reposant elle-même sur un support semiconducteur 105. La couche semiconductrice 101 est généralement en silicium. La couche 101 a une épaisseur par exemple comprise entre 3 et 25 nm, par exemple de l'ordre de 7 nm. La couche isolante 103 est couramment désignée par l'appellation BOX (de l'anglais Buried OXyde). La couche isolante 103 a une épaisseur par exemple comprise entre 3 et 30 nm, par exemple de l'ordre de 25 nm. Le support semiconducteur 105 est généralement en silicium. Le support 105 est divisé en une portion 105P dopée de type P et une portion 105N dopée de type N. La portion 105P est située à gauche en figure IA et la portion 105N est située à droite en figure IA.The diode 100 is formed in and on an SOI structure (from the English Silicon On Insulator) comprising a semiconductor layer 101 resting on an insulating layer 103, itself resting on a semiconductor support 105. The semiconductor layer 101 is generally made of silicon . The layer 101 has a thickness for example between 3 and 25 nm, for example of the order of 7 nm. The insulating layer 103 is commonly designated by the name BOX (from the English Buried OXyde). The insulating layer 103 has a thickness for example between 3 and 30 nm, for example of the order of 25 nm. The semiconductor support 105 is generally made of silicon. The support 105 is divided into a P-type 105P portion and a N-type 105N portion. The 105P portion is located on the left in FIG. IA and the 105N portion is located on the right in FIG.
Une zone active est délimitée dans la couche 101 par un mur 107 isolant périphérique. Le mur 107 s'étend de la faceAn active area is delimited in layer 101 by a peripheral insulating wall 107. Wall 107 extends from the front
B16902 - 17-GR1-0790 supérieure de la couche 101 jusqu'à la face supérieure du support 105 et fait le tour de la zone active. La zone active ainsi délimitée comprend une région 110 d'anode et une région 112 de cathode (ou anode 110 et cathode 112) séparées par une région intermédiaire 114. La région d'anode 110 est fortement dopée de type P (P+) et se trouve au-dessus de la portion 105N du support 105, c'est-à-dire se trouve sur la droite de la zone active de la couche 101 en figure IA. Une zone de reprise de contact est formée sur la face supérieure de la région 110 d'anode et est reliée à un noeud A d'application d'un potentiel d'anode. La région de cathode 112 est fortement dopée de type N (N+) et se trouve audessus de la portion 105P du support 105, c'est-à-dire se trouve sur la gauche de la zone active de la couche 101 en figure IA. Une zone de reprise de contact est formée sur la face supérieure de la région 112 de cathode et est reliée à un noeud K d'application d'un potentiel de cathode. La région intermédiaire 114 est faiblement dopée de type P (P-) et se situe entre les régions d'anode 110 et de cathode 112. A titre d'exemple, la région intermédiaire 114 peut être en silicium-germanium contraint. En figure IA, les régions 110, 112 et 114 sont représentées comme ayant une épaisseur supérieure à la couche 101, mais à titre d'exemple l'épaisseur de ces régions pourrait être de l'ordre de l'épaisseur de la couche 101. La diode 100 comprend en outre deux grilles avant 115 et 116 formés dans et sur la région intermédiaire 114. Chaque grille avant 115, 116 est une grille isolée comprenant une couche de grille 117, par exemple en silicium polycristallin, et une couche isolante 118. La couche isolante 118 recouvre la face inférieure et les faces latérales de la couche de grille 117. Une zone de reprise de contact est formée sur la face supérieure de la couche de grille 117 de chaque grille avant 115, 116. La zone de reprise de contact de la première grille avant 115 est reliée à un noeud FG1 d'application d'un premier potentiel de grille avant. La zone de reprise de contact de la deuxième grille avant 116 est reliée à un noeud FG2 d'application d'un second potentiel de grille avant. La premièreB16902 - 17-GR1-0790 upper layer 101 to the upper face of the support 105 and goes around the active area. The active area thus delimited comprises an anode region 110 and a cathode region 112 (or anode 110 and cathode 112) separated by an intermediate region 114. The anode region 110 is heavily P-type doped (P +) and is located above the portion 105N of the support 105, that is to say is located on the right of the active area of the layer 101 in FIG. IA. A contact recovery zone is formed on the upper face of the anode region 110 and is connected to a node A for applying an anode potential. The cathode region 112 is heavily doped with the N (N +) type and is located above the portion 105P of the support 105, that is to say is located on the left of the active area of the layer 101 in FIG. IA. A contact recovery zone is formed on the upper face of the cathode region 112 and is connected to a node K for applying a cathode potential. The intermediate region 114 is lightly doped P-type (P-) and is located between the anode 110 and cathode 112. regions. For example, the intermediate region 114 can be made of strained silicon-germanium. In FIG. 1A, the regions 110, 112 and 114 are shown as having a thickness greater than the layer 101, but by way of example the thickness of these regions could be of the order of the thickness of the layer 101. The diode 100 further comprises two front grids 115 and 116 formed in and on the intermediate region 114. Each front grid 115, 116 is an insulated grid comprising a grid layer 117, for example made of polycrystalline silicon, and an insulating layer 118. The insulating layer 118 covers the lower face and the lateral faces of the grid layer 117. A contact resumption zone is formed on the upper face of the grid layer 117 of each front grid 115, 116. The resumption zone contact of the first front gate 115 is connected to a node FG1 for applying a first front gate potential. The contact recovery area of the second front gate 116 is connected to a node FG2 for applying a second front gate potential. The first one
B16902 - 17-GR1-0790 grille avant 115 est positionnée dans et sur une portion de la couche intermédiaire 114 du côté de l'anode 110. La deuxième grille avant 116 est positionnée dans et sur une portion de la couche intermédiaire 114 du côté de la cathode 112. Chaque grille avant 115, 116 a une largeur de grille Lg par exemple inférieure à environ 200 nm, de préférence inférieure à 100 nm, par exemple comprise entre 20 et 100 nm, par exemple de l'ordre d'environ 28 nm. Les grilles avant 115, 116 sont espacées d'une distance d, par exemple comprise entre 20 et 150 nm, par exemple de l'ordre de 96 nm.B16902 - 17-GR1-0790 front grid 115 is positioned in and on a portion of the intermediate layer 114 on the side of the anode 110. The second front grid 116 is positioned in and on a portion of the intermediate layer 114 on the side of cathode 112. Each front grid 115, 116 has a grid width Lg for example less than about 200 nm, preferably less than 100 nm, for example between 20 and 100 nm, for example of the order of about 28 nm. The front grids 115, 116 are spaced by a distance d, for example between 20 and 150 nm, for example of the order of 96 nm.
La diode 100 comprend un caisson enterré 120 formé sur une partie inférieure de la couche isolante 103 en contact avec la face supérieure du support 105. Le caisson enterré 120 est divisé en une portion 120P dopée de type P et une portion 120N dopée de type N. La portion 120P est positionnée sur et en contact avec la portion 105P du support 105. La portion 120N est positionnée sur et en contact avec la portion 105N du support 105. Le caisson enterré 120 est positionné sous la zone active de la couche 101, et plus particulièrement le caisson 120 est délimité par le mur isolant 107. Autrement dit, le caisson enterré 120 s'étend tout le long de la zone active de la couche 101. De plus, les portions 105P et 120P sont positionnées du côté de la cathode 112 et s'étendent jusqu'à environ la moitié de la région intermédiaire 114, au moins le long de la grille avant 116. Les portions 105N et 120N sont positionnées du côté de l'anode 110 et s'étendent jusqu'à environ la moitié de la région intermédiaire 114, au moins le long de la grille avant 115. Le support 105 et le caisson enterré 120 forment les deux grilles arrières de la diode 100. Plus particulièrement, les portions 105P et 120P forment une première grille arrière 130, et les portions 105N et 120N forment une deuxième grille arrière 132. Un caisson vertical 122 dopé fortement de type P (P+) est formé à travers les couches 101 et 103. Le caisson 122 s'étend du support 105 jusqu'à la face supérieure de la couche 101, et plus particulièrement la portion 105P du support 105 à la faceThe diode 100 comprises a buried well 120 formed on a lower part of the insulating layer 103 in contact with the upper face of the support 105. The buried well 120 is divided into a portion 120P doped with type P and a portion 120N doped with type N The portion 120P is positioned on and in contact with the portion 105P of the support 105. The portion 120N is positioned on and in contact with the portion 105N of the support 105. The buried box 120 is positioned under the active area of the layer 101, and more particularly the box 120 is delimited by the insulating wall 107. In other words, the buried box 120 extends all along the active zone of the layer 101. In addition, the portions 105P and 120P are positioned on the side of the cathode 112 and extend to about half of the intermediate region 114, at least along the front grid 116. The portions 105N and 120N are positioned on the side of the anode 110 and extend to about n half of the intermediate region 114, at least along the front grid 115. The support 105 and the buried box 120 form the two rear grids of the diode 100. More particularly, the portions 105P and 120P form a first rear grid 130, and the portions 105N and 120N form a second rear gate 132. A heavily P-doped vertical box 122 (P +) is formed through the layers 101 and 103. The box 122 extends from the support 105 to the upper face of the layer 101, and more particularly the portion 105P of the support 105 on the face
B16902 - 17-GR1-0790 supérieure de la couche 101. En figure IA, le caisson vertical 122 dépasse la face supérieure de la couche 101. Une zone de reprise de contact est formée sur la face supérieure du caisson 122 et est reliée à un noeud BGp d'application d'un potentiel. Le caisson 122 est par exemple délimité d'un côté par le mur isolant 107 et de l'autre côté par un autre mur isolant 125. Le caisson 122 permet d'appliquer un potentiel à la première grille arrière 130 de la diode 100. Un caisson vertical 124 dopé fortement de type N (N+) est formé à travers les couches 101 et 103. Le caisson 122 relie le support 105 à la face supérieure de la couche 101, et plus particulièrement la portion 105N du support 105 à la face supérieure de la couche 101. En figure IA, le caisson vertical 124 dépasse de la face supérieure de la couche 101. Une zone de reprise de contact est formée sur la face supérieure du caisson 124 et est reliée à un noeud BG]g d'application d'un potentiel. Le caisson 124 est par exemple délimité d'un côté par le mur isolant 107 et de l'autre côté par un autre mur isolant 125. Le caisson 122 permet d'appliquer un potentiel à la deuxième grille arrière 132 de la diode 100.B16902 - 17-GR1-0790 upper layer 101. In FIG. 1A, the vertical box 122 exceeds the upper face of layer 101. A contact recovery zone is formed on the upper face of box 122 and is connected to a BGp node for applying a potential. The box 122 is for example delimited on one side by the insulating wall 107 and on the other side by another insulating wall 125. The box 122 makes it possible to apply a potential to the first rear grid 130 of the diode 100. A vertical box 124 heavily doped with type N (N +) is formed through the layers 101 and 103. The box 122 connects the support 105 to the upper face of the layer 101, and more particularly the portion 105N of the support 105 to the upper face of the layer 101. In FIG. 1A, the vertical box 124 protrudes from the upper face of the layer 101. A contact recovery zone is formed on the upper face of the box 124 and is connected to a node BG] g of application of potential. The box 124 is for example delimited on one side by the insulating wall 107 and on the other side by another insulating wall 125. The box 122 makes it possible to apply a potential to the second rear grid 132 of the diode 100.
La diode 100 a plusieurs modes de fonctionnement. Pour faire fonctionner la diode 100 comme une diode classique, on applique aux noeuds FG1 et FG2, reliés aux deux grilles avant 115 et 116, un potentiel de référence, de préférence la masse. Pour faire fonctionner la diode 100 comme un thyristor ou SCR (de l'anglais silicon controlled rectifier) ayant une gâchette d'anode et une gâchette de cathode, un potentiel positif est appliqué au noeud FG1, et un potentiel négatif ou le potentiel de référence est appliqué au noeud FG2. De plus, on applique au noeud BGp un potentiel négatif et on applique au noeud BGjg un potentiel positif. Dans une telle configuration, la structure Z^-FET de la diode 100 est contrôlée par des impulsions de tension appliquées à l'anode et à la cathode comme une structure de type Z^-FET classique.Diode 100 has several modes of operation. To operate the diode 100 like a conventional diode, a reference potential, preferably ground, is applied to the nodes FG1 and FG2, connected to the two front gates 115 and 116. To operate the diode 100 as a thyristor or SCR (from the English silicon controlled rectifier) having an anode trigger and a cathode trigger, a positive potential is applied to the node FG1, and a negative potential or the reference potential is applied to node FG2. In addition, a negative potential is applied to the node BGp and a positive potential is applied to the node BGjg. In such a configuration, the Z ^ -FET structure of the diode 100 is controlled by voltage pulses applied to the anode and to the cathode like a conventional Z ^ -FET type structure.
La figure IB est un graphique illustrant, par l'intermédiaire d'une courbe C, la variation du potentiel dans laFIG. 1B is a graph illustrating, via a curve C, the variation of the potential in the
B16902 - 17-GR1-0790 région intermédiaire 114 de la diode 100 de la figure IA pendant un fonctionnement de type SCR.B16902 - 17-GR1-0790 intermediate region 114 of the diode 100 of FIG. IA during an SCR type operation.
L'abscisse 0 du graphique correspond à l'extrémité côté cathode de la région intermédiaire 114 (soit l'extrémité gauche en figure IA) et l'abscisse 2Lg+d correspond à l'extrémité côté anode de la région intermédiaire 114 (soit l'extrémité droite en figure IA).The abscissa 0 of the graph corresponds to the cathode end of the intermediate region 114 (i.e. the left end in FIG. IA) and the abscissa 2Lg + d corresponds to the anode end of the intermediate region 114 (i.e. l 'right end in Figure IA).
La courbe C est obtenue pendant un fonctionnement de type SCR de la diode 100, pendant lequel :Curve C is obtained during an SCR type operation of the diode 100, during which:
un potentiel Vpgg positif est appliqué à la première grille avant 115 via le noeud FG1 ;a positive potential Vpgg is applied to the first gate before 115 via the node FG1;
un potentiel Vp^g négatif est appliqué à la deuxième grille avant 116 via le noeud FG2 ;a negative potential Vp ^ g is applied to the second front gate 116 via the node FG2;
un potentiel Vbgp négatif est appliqué à la première grille arrière 130 via le noeud BGp ; et un potentiel positif est appliqué à la deuxième grille arrière 132 via le noeud BG]q.a negative potential Vbgp is applied to the first rear gate 130 via the node BGp; and a positive potential is applied to the second rear gate 132 via the node BG] q.
Le potentiel Vpçq est par exemple inférieur à 1 V, par exemple inférieur à 0,5 V, par exemple de l'ordre de 0,2 V. Le potentiel Vp^g est par exemple supérieur à -1 V, par exemple supérieur à -0,5 V, par exemple de l'ordre de -0,2 V. Le potentiel Vbgp est par exemple supérieur à -2 V, par exemple de l'ordre de -1 V ou de 0 V. Le potentiel Vbq^ est par exemple inférieur à 2 V, par exemple de l'ordre de 0 V ou 1 V.The potential Vpq is for example less than 1 V, for example less than 0.5 V, for example of the order of 0.2 V. The potential Vp ^ g is for example greater than -1 V, for example greater than -0.5 V, for example of the order of -0.2 V. The potential Vbgp is for example greater than -2 V, for example of the order of -1 V or 0 V. The potential Vbq ^ is for example less than 2 V, for example of the order of 0 V or 1 V.
Dans la portion gauche de la région intermédiaire 114 positionnée sous la deuxième grille avant 116, c'est-à-dire la portion de la courbe C dont l'abscisse est comprise entre 0 et Lg, le potentiel décroît rapidement au niveau du bord de la région 114 pour atteindre le niveau du potentiel négatif Vp^g.In the left portion of the intermediate region 114 positioned under the second front grid 116, that is to say the portion of the curve C whose abscissa is between 0 and Lg, the potential decreases rapidly at the edge of the region 114 to reach the level of the negative potential Vp ^ g.
Dans la portion médiane de la région intermédiaire 114 qui n'est surplombée ni par la première grille avant 115 ni par la deuxième grille avant 116, c'est-à-dire la portion de la courbe C dont l'abscisse est comprise entre Lg et Lg+d, le potentiel croît du potentiel négatif Vpgg vers le potentiel positif Vpgg.In the middle portion of the intermediate region 114 which is overlooked neither by the first front grid 115 nor by the second front grid 116, that is to say the portion of the curve C whose abscissa is between Lg and Lg + d, the potential increases from the negative potential Vpgg towards the positive potential Vpgg.
B16902 - 17-GR1-0790B16902 - 17-GR1-0790
Dans la portion droite de la région intermédiaire 114 positionnée sous la première grille avant 115, c'est-à-dire la portion de la courbe C dont l'abscisse est comprise entre Lg+d et 2Lg+d, le potentiel atteint le niveau du potentiel positif Vpgy puis décroît rapidement au niveau du bord de la région intermédiaire 114.In the right portion of the intermediate region 114 positioned under the first front grid 115, that is to say the portion of the curve C whose abscissa is between Lg + d and 2Lg + d, the potential reaches the level of the positive potential Vpgy then decreases rapidly at the edge of the intermediate region 114.
La courbe C montre une inversion de polarisation au sein de la région intermédiaire 114, cette inversion de polarisation est nécessaire au fonctionnement d'une structure de type Z^-FET. L'utilisation de deux grilles arrière de polarisation différente permet de renforcer l'inversion de polarisation au sein de la région intermédiaire 114. Plus particulièrement, appliquer un potentiel négatif à la première grille arrière permet de renforcer la polarisation de la portion de la région intermédiaire positionnée sous la deuxième grille avant. De plus, appliquer un potentiel positif à la deuxième grille arrière permet de renforcer la polarisation de la portion de la région intermédiaire positionnée sous la première grille avant.Curve C shows a polarization reversal within the intermediate region 114, this polarization reversal is necessary for the operation of a structure of the Z ^ -FET type. The use of two rear grids of different polarization makes it possible to reinforce the polarization reversal within the intermediate region 114. More particularly, applying a negative potential to the first rear grid makes it possible to reinforce the polarization of the portion of the intermediate region positioned under the second front grille. In addition, applying a positive potential to the second rear grid makes it possible to reinforce the polarization of the portion of the intermediate region positioned under the first front grid.
Un avantage de ce mode de réalisation est que renforcer l'inversion de polarisation au sein de la région intermédiaire 114 rend possible le fonctionnement de la structure Z^-FET dans laquelle les grilles ont une largeur de grille par exemple de l'ordre de 28 nm.An advantage of this embodiment is that reinforcing the polarization reversal within the intermediate region 114 makes it possible to operate the structure Z ^ -FET in which the grids have a grid width for example of the order of 28 nm.
Un autre avantage de ce mode de réalisation est de pouvoir utiliser la diode 100 avec des tensions de polarisation des grilles avant basses, c'est-à-dire des tensions inférieures, en valeur absolue, à 0,5V, par exemple de l'ordre de 0,2 V.Another advantage of this embodiment is to be able to use the diode 100 with bias voltages of the front gates low, that is to say voltages lower, in absolute value, to 0.5V, for example of the 0.2 V.
On appelle ici, comme cela est usuel :We call here, as is usual:
-couche semiconductrice faiblement dopée, une couche dont la concentration en atomes dopants est comprise entre 1014 et 5x1Q15 atomes/cm^ ;- lightly doped semiconductor layer, a layer whose concentration of doping atoms is between 1014 and 5 × 10 15 atoms / cm ^;
-couche semiconductrice fortement dopée, une couche dont la concentration en atomes dopants est comprise entre 1017 et ιο^θ atomes/cm-^ ; et-highly doped semiconductor layer, a layer whose concentration of doping atoms is between 1017 e t ιο ^ θ atoms / cm- ^; and
B16902 - 17-GR1-0790B16902 - 17-GR1-0790
-couche semiconductrice très fortement dopée, une couche dont la concentration en atomes dopants est comprise entre ΙΟ^θ et 1C)2O atomes/cm^.-highly doped semiconductor layer, a layer whose concentration of doping atoms is between ΙΟ ^ θ and 1C) 2O atoms / cm ^.
Des modes de réalisation particuliers ont été décrits.Particular embodiments have been described.
Diverses variantes et modifications apparaîtront à l'homme de 1'art.Various variants and modifications will appear to those skilled in the art.
Claims (11)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1853860A FR3080950B1 (en) | 2018-05-04 | 2018-05-04 | Z2-FET TYPE STRUCTURE |
| US16/398,417 US20190341478A1 (en) | 2018-05-04 | 2019-04-30 | Z2-fet structure |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1853860A FR3080950B1 (en) | 2018-05-04 | 2018-05-04 | Z2-FET TYPE STRUCTURE |
| FR1853860 | 2018-05-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR3080950A1 true FR3080950A1 (en) | 2019-11-08 |
| FR3080950B1 FR3080950B1 (en) | 2023-04-14 |
Family
ID=63143254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1853860A Active FR3080950B1 (en) | 2018-05-04 | 2018-05-04 | Z2-FET TYPE STRUCTURE |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20190341478A1 (en) |
| FR (1) | FR3080950B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3113186B1 (en) * | 2020-07-28 | 2022-10-21 | St Microelectronics Sa | Memory Point |
| CN113178489B (en) * | 2021-03-03 | 2024-04-02 | 中国科学院微电子研究所 | Z is provided 2 -FET device, method for manufacturing the same, and semiconductor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2685500A1 (en) * | 2012-07-13 | 2014-01-15 | Commissariat à l'Énergie Atomique et aux Énergies Alternatives | Integrated circuit on SOI comprising a thyristor (SCR) protecting against electrostatic discharges |
| EP3291307A1 (en) * | 2016-08-31 | 2018-03-07 | Stmicroelectronics Sa | Memory point |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1901354B1 (en) * | 2006-09-15 | 2016-08-24 | Imec | A tunnel field-effect transistor with gated tunnel barrier |
| EP1965437A1 (en) * | 2007-02-28 | 2008-09-03 | K.N. Toosi University of Technology | Nano-scale transistor device with large current handling capability |
| US8362604B2 (en) * | 2008-12-04 | 2013-01-29 | Ecole Polytechnique Federale De Lausanne (Epfl) | Ferroelectric tunnel FET switch and memory |
| FR3009432B1 (en) * | 2013-08-05 | 2016-12-23 | Commissariat Energie Atomique | INTEGRATED CIRCUIT ON SELF WITH A DEVICE FOR PROTECTION AGAINST ELECTROSTATIC DISCHARGES |
-
2018
- 2018-05-04 FR FR1853860A patent/FR3080950B1/en active Active
-
2019
- 2019-04-30 US US16/398,417 patent/US20190341478A1/en not_active Abandoned
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2685500A1 (en) * | 2012-07-13 | 2014-01-15 | Commissariat à l'Énergie Atomique et aux Énergies Alternatives | Integrated circuit on SOI comprising a thyristor (SCR) protecting against electrostatic discharges |
| EP3291307A1 (en) * | 2016-08-31 | 2018-03-07 | Stmicroelectronics Sa | Memory point |
Non-Patent Citations (4)
| Title |
|---|
| JING WAN ET AL: "A systematic study of the sharp-switching Z2-FET device: From mechanism to modeling and compact memory applications", SOLID STATE ELECTRONICS., vol. 90, 29 April 2013 (2013-04-29), GB, pages 2 - 11, XP055493547, ISSN: 0038-1101, DOI: 10.1016/j.sse.2013.02.060 * |
| J-P NOEL ET AL: "UT2B-FDSOI device architecture dedicated to low power design techniques", SOLID-STATE DEVICE RESEARCH CONFERENCE (ESSDERC), 2010 PROCEEDINGS OF THE EUROPEAN, IEEE, PISCATAWAY, NJ, USA, 14 September 2010 (2010-09-14), pages 210 - 213, XP031787588, ISBN: 978-1-4244-6658-0 * |
| VADIZADEH MAHDI: "Improving gate delay andION/IOFFin nanoscale heterostructure field effect diode (H-FED) by using heavy doped layers in the channel", APPLIED PHYSICS A MATERIALS SCIENCE & PROCESSING, SPRINGER BERLIN HEIDELBERG, BERLIN/HEIDELBERG, vol. 122, no. 4, 30 March 2016 (2016-03-30), pages 1 - 9, XP035875081, ISSN: 0947-8396, [retrieved on 20160330], DOI: 10.1007/S00339-016-0009-8 * |
| YANG YANG ET AL: "Scaling of the SOI field effect diode (FED) for memory application", SEMICONDUCTOR DEVICE RESEARCH SYMPOSIUM, 2009. ISDRS '09. INTERNATIONAL, IEEE, PISCATAWAY, NJ, USA, 9 December 2009 (2009-12-09), pages 1 - 2, XP031919712, ISBN: 978-1-4244-6030-4, DOI: 10.1109/ISDRS.2009.5378045 * |
Also Published As
| Publication number | Publication date |
|---|---|
| FR3080950B1 (en) | 2023-04-14 |
| US20190341478A1 (en) | 2019-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3151290B1 (en) | Spad photodiode | |
| FR3056019A1 (en) | PHOTODIODE OF SPAD TYPE | |
| FR3080950A1 (en) | TYPE Z2-FET STRUCTURE | |
| FR3082658A1 (en) | TRANSISTOR FEFET | |
| FR3004583A1 (en) | TRANSISTOR MOS WITH EXTENDED DRAIN IN THIN LAYER ON INSULATION | |
| FR2700890A1 (en) | A field effect composite transistor device having a Schottky electrode. | |
| EP3664164A1 (en) | Spad photodiode | |
| FR3053834A1 (en) | TRANSISTOR STRUCTURE | |
| FR2981503A1 (en) | TRANSISTOR MOS NOT SUBJECT TO HUMP EFFECT | |
| EP2325893B1 (en) | Low voltage bidirectional protection diode | |
| FR2993401A1 (en) | TRANSISTOR MOS ON ITS PROTECT AGAINST OVERVOLTAGES | |
| FR3091024A1 (en) | Single photon avalanche photodiode | |
| EP2685502A1 (en) | SOI integrated circuit comprising a bipolar transistor with insulating trenches of different depths | |
| FR2681188A1 (en) | Field-effect transistor including a resonant tunnel-effect diode | |
| EP0082787B1 (en) | Photodiode with separated absorption and avalanche regions | |
| EP3091572B1 (en) | Bidirectional power switch | |
| FR3011122A1 (en) | PROTECTIVE COMPONENTS AGAINST OVERVOLTAGES IN AN ELECTRONIC OPTOELECTRONIC CIRCUIT | |
| FR3081613A1 (en) | HIGH ELECTRONIC MOBILITY TRANSISTOR IN ENRICHMENT MODE | |
| FR3074961A1 (en) | ELECTRONIC DEVICE FOR PROTECTION AGAINST ELECTROSTATIC DISCHARGES | |
| EP0109331B1 (en) | Asymmetrical thyristor for high inverse biasing | |
| EP0193462B1 (en) | High frequency pin-type diode with abrupt junctions | |
| FR2724068A1 (en) | SEMICONDUCTOR LASER DEVICE AND METHOD FOR MANUFACTURING THE SEMI-CONDUCTIVE LASER DEVICE | |
| FR2721439A1 (en) | Optical semiconductor elements and methods of manufacturing thereof | |
| FR2524710A1 (en) | Control device for bipolar transistor switch - has significantly varying doping concentrations in different semiconductor layers | |
| FR3094838A1 (en) | Electrostatic discharge protection device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 2 |
|
| PLSC | Publication of the preliminary search report |
Effective date: 20191108 |
|
| PLFP | Fee payment |
Year of fee payment: 3 |
|
| PLFP | Fee payment |
Year of fee payment: 4 |
|
| PLFP | Fee payment |
Year of fee payment: 5 |
|
| PLFP | Fee payment |
Year of fee payment: 6 |
|
| PLFP | Fee payment |
Year of fee payment: 7 |