FR3072841A1 - Circuit electronique avec dispositif de surveillance de l'alimentation utilisant un seuil de declenchement choisi dans une plage de tensions autour d'une tension de bande interdite - Google Patents
Circuit electronique avec dispositif de surveillance de l'alimentation utilisant un seuil de declenchement choisi dans une plage de tensions autour d'une tension de bande interdite Download PDFInfo
- Publication number
- FR3072841A1 FR3072841A1 FR1759914A FR1759914A FR3072841A1 FR 3072841 A1 FR3072841 A1 FR 3072841A1 FR 1759914 A FR1759914 A FR 1759914A FR 1759914 A FR1759914 A FR 1759914A FR 3072841 A1 FR3072841 A1 FR 3072841A1
- Authority
- FR
- France
- Prior art keywords
- terminal
- voltage
- coupled
- threshold
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/40—Testing power supplies
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
- G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
- G01R19/16552—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies in I.C. power supplies
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/267—Current mirrors using both bipolar and field-effect technology
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
- G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/53—Generators characterised by the type of circuit or by the means used for producing pulses by the use of an energy-accumulating element discharged through the load by a switching device controlled by an external signal and not incorporating positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2436—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using a combination of bipolar and field-effect transistors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Control Of Electrical Variables (AREA)
Abstract
Circuit électronique comportant une borne d'alimentation configurée pour recevoir une tension d'alimentation, une première borne de sortie et une borne de référence destinée à recevoir une tension de référence, et comportant un dispositif de surveillance de la tension d'alimentation, comportant un cœur de générateur de tension de bande interdite comprenant une première borne et une deuxième borne couplées à la borne d'alimentation par l'intermédiaire d'un module d'alimentation en courant, et des moyens de contrôle connectés aux deux bornes du cœur et configurés pour délivrer un signal de contrôle sur la première borne de sortie ayant un premier état lorsque la tension d'alimentation augmente et reste inférieure à un premier seuil, et un deuxième état lorsque la tension d'alimentation devient supérieure ou égale au premier seuil.
Description
Circuit électronique avec dispositif de surveillance de l’alimentation utilisant un seuil de déclenchement choisi dans une plage de tensions autour d’une tension de bande interdite.
Des modes de réalisation de l’invention concernent les circuits intégrés, et particulièrement la gestion du démarrage et du fonctionnement des circuits intégrés en fonction de la tension d’alimentation.
Afin d’éviter des dysfonctionnements des circuits intégrés, il existe des dispositifs permettant de retarder le démarrage d’un circuit électronique jusqu’à ce que la tension d’alimentation du circuit ait atteint un premier seuil.
Ces dispositifs peuvent également couper le circuit intégré si la tension d’alimentation passe sous un deuxième seuil, le premier seuil pouvant être classiquement égal ou inférieur au premier seuil.
Ces dispositifs sont connus de l’homme du métier sous la dénomination anglo-saxonne « Power On Reset circuits» (POR circuits).
Cependant, les systèmes existants présentent certains inconvénients, notamment une marge d’erreur trop importante, de l’ordre de 10 à 20%. Cette marge d’erreur peut par ailleurs varier en fonction de la température, du seuil de tension, ou de la technologie du circuit intégré.
D’autres dispositifs, présentent une précision satisfaisante, mais ne permettent pas de choisir le premier seuil et le deuxième seuil à des valeurs inférieures à une certaine limite, par exemple 1,2 volt.
Il existe donc un besoin d’améliorer ce type de dispositif.
Ainsi, selon un mode de réalisation, il est proposé un dispositif de surveillance de l’alimentation d’un circuit intégré, ayant une précision élevée et peu sensible aux changements de température, de seuil de tension ou de procédé de fabrication, et permettant de fixer un seuil de démarrage dans une gamme de valeur plus importante.
Selon un aspect, il est proposé circuit électronique comportant une borne d’alimentation configurée pour recevoir une tension d’alimentation, une première borne de sortie et une borne de référence destinée à recevoir une tension de référence, et comportant un dispositif de surveillance de la tension d’alimentation, comportant un cœur de générateur de tension de bande interdite comprenant une première borne et une deuxième borne couplées à la borne d’alimentation par l’intermédiaire d’un module d’alimentation en courant configuré pour alimenter le cœur avec un courant ajustable, et des moyens de contrôle connectés aux deux bornes du cœur et configurés pour délivrer, sur la première borne de sortie, un signal de contrôle ayant un premier état lorsque la tension d’alimentation augmente et reste inférieure à un premier seuil réglable en fonction de la valeur dudit courant et correspondant à une égalité entre les première et deuxième bornes, et un deuxième état lorsque la tension d’alimentation devient supérieure ou égale au premier seuil
Ainsi, un cœur de générateur de bande interdite peut être avantageusement utilisé pour détecter l’égalité entre sa première et sa deuxième borne. La tension d’alimentation lors de cette détection correspond au premier seuil.
Le cœur permet une détection particulièrement précise du seuil de tension, peu sensible aux variations de température, de procédé de fabrication, ou de seuil de tension.
En outre, l’utilisation d’un cœur alimenté en courant permet avantageusement, en modulant le courant de façon appropriée, d’obtenir une tension de seuil sur une grande plage de valeurs, comprenant notamment des valeurs inférieures à 1,2 volt, mais aussi des valeurs supérieures ou égales à 1,2 volt.
En d’autres termes le premier seuil peut être inférieur, supérieur, ou égal à une tension de bande interdite.
Une structure de cœur particulièrement simple à réaliser et peu encombrante en termes de surface, utilise des transistors PNP et trois résistances. Cet exemple n’est bien entendu toutefois non limitatif, d’autres structures de cœur pouvant être envisagées.
Plus précisément, selon cet exemple non limitatif, le cœur comporte deux branches respectivement couplées aux deux bornes du cœur et comportant respectivement des transistors bipolaires PNP montés en diode et configurés pour présenter des densités de courant différentes, La branche présentant la densité de courant la plus grande comportant en outre une résistance principale.
Le cœur comporte également deux résistances auxiliaires respectivement connectées entre les deux bornes du cœur et une borne de référence destinée à recevoir une tension de référence, par exemple la masse.
Le module d’alimentation en courant peut comporter
- un générateur de courant couplé entre la borne d’alimentation et la borne de référence commandable par la tension d’alimentation et configuré pour générer ledit courant ajustable,
- un deuxième miroir de courant couplé entre la borne d’alimentation et la première borne, et
- un deuxième miroir de courant couplé entre la borne d’alimentation et la deuxième borne, le premier et le deuxième miroirs de courant étant configurés pour recopier le courant ajustable délivré par le générateur de courant.
Le premier seuil de tension peut être inférieur, supérieur ou égal à la tension de bande interdite.
Le générateur de courant peut comporter un transistor MOS couplé en série avec une résistance d’ajustement, dont la valeur contribue à ajuster la valeur du courant d’ajustement.
Ainsi, il est avantageusement possible de modifier le premier seuil de tension en ajustant la valeur de la résistance d’ajustement.
Les moyens de contrôle peuvent être configurés pour délivrer le signal de contrôle dans son premier état lorsque la tension d’alimentation redescend en dessous du premier seuil.
Selon un mode de réalisation, les moyens de contrôle comportent un premier comparateur dont une première entrée est couplée à la première borne, dont une deuxième entrée est couplée à la deuxième borne, et dont la sortie est couplée à la première borne de sortie.
Selon un mode de réalisation, le circuit peut comporter un générateur de tension de bande interdite incorporant le cœur, possédant des moyens d’égalisation activables par le signal de contrôle, et une deuxième borne de sortie, les moyens d’égalisation étant inactivés lorsque le signal de contrôle est dans son premier état, et activés lorsque le signal de contrôle est dans son deuxième état, la deuxième borne de sortie étant apte à délivrer la tension de bande interdite lorsque les moyens d’égalisation sont activés.
Ainsi, un même cœur est utilisé pour le dispositif et pour le générateur de tension de bande interdite, ce qui permet avantageusement une économie de surface par rapport à un circuit dans lequel le dispositif et le générateur de tension de bande interdite utiliseraient chacun un cœur distinct.
Il convient de noter ici que cet aspect de l’invention prévoyant d’utiliser le même cœur pour d’une part un générateur de tension de bande interdite avec des moyens d’égalisation activables et pour d’autre part un dispositif de surveillance de la tension d’alimentation, est compatible avec toute structure de cœur, avec toute structure de module d’alimentation en courant et quelle que soit la valeur du premier seuil.
Selon un mode de réalisation, les moyens de contrôle comportent un deuxième comparateur dont une première entrée est couplée à la première borne, dont une deuxième entrée est couplée à la deuxième borne, et dont la sortie est configurée pour générer un premier signal ayant un premier état lorsque la tension d’alimentation est supérieure ou égale au premier seuil de tension, et un troisième comparateur dont une première entrée est couplée à la deuxième borne de sortie, dont une deuxième entrée est couplée à la borne d’alimentation, et dont la sortie est configurée pour générer un deuxième signal ayant le deuxième état lorsque la tension d’alimentation est supérieure ou égale au premier seuil, le dispositif comportant en outre une porte logique de type ET dont une première entrée est couplée à la sortie du deuxième comparateur, dont une deuxième entrée est couplée à la sortie du troisième comparateur par l’intermédiaire d’une porte logique inverseuse, et dont la sortie est couplée à la première borne de sortie.
Cela permet avantageusement de générer un signal de contrôle lorsque la tension d’alimentation redescend sous le seuil de tension, malgré la présence de l’amplificateur du générateur de tension de bande interdite qui a un gain plus élevé que celui du premier comparateur.
Les moyens de contrôle peuvent être configurés pour délivrer le signal de contrôle dans son premier état lorsque la tension d’alimentation redescend au dessous d’un deuxième seuil inférieur au premier seuil.
La deuxième entrée du deuxième comparateur peut être couplée à la borne d’alimentation par l’intermédiaire d’un pont diviseur de tension, de façon à ce que le troisième comparateur soit configuré pour générer le deuxième signal dans le premier état lorsque la tension d’alimentation est supérieure ou égale à un deuxième seuil de tension, le deuxième seuil de tension étant inférieur au premier seuil de tension.
L’utilisation de seuils de tension qui sont différents lors de la montée et lors de la descente de la tension d’alimentation confère un comportement hystérétique au dispositif et permet avantageusement d’éviter des phénomènes d’oscillation qui pourraient apparaître lors de l’utilisation d’un même seuil.
- les figures 1 à 4 illustrent des modes de réalisation de l’invention.
La figure 1 illustre un circuit électronique CI comportant un dispositif DIS de surveillance de l’alimentation générale du circuit CI, configuré pour générer un signal de contrôle CTRL au niveau d’une borne de sortie BS, à destination du circuit électronique intégré CI.
L’état du signal de contrôle CTRL change en fonction de la valeur de la tension d’alimentation générale Vcc du circuit CI, et permet au circuit CI de fonctionner uniquement si la tension d’alimentation Vcc est supérieure à un premier seuil.
Par exemple, le signal de contrôle CTRL peut être dans un premier état, par exemple un état bas, ou dans un deuxième état, par exemple un état haut, et le circuit CI est configuré pour fonctionner lorsque le signal de contrôle CTRL est dans son deuxième état, et pour se couper lorsque le signal de contrôle CTRL est dans son premier état.
Le dispositif DIS est configuré pour générer le signal de contrôle CTRL ayant le deuxième état lorsque la tension à la borne d’alimentation BV est supérieure ou égale au premier seuil de tension.
Ici, la tension d’alimentation générale Vcc du circuit intégré CI est fournie par une batterie (non représentée), couplée à une borne d’alimentation BV du circuit intégré CI.
Le dispositif DIS est couplé à la borne d’alimentation BV par l’intermédiaire d’un amplificateur suiveur AS associé à un premier pont diviseur de tension DIV1, configuré pour délivrer une tension proportionnelle à la tension d’alimentation Vcc à un nœud intermédiaire NI.
Le premier pont diviseur de tension DIV1 comporte une première résistance de pont RIO et une deuxième résistance de pont Rit, couplées en série entre la borne d’alimentation BV et une borne de référence BR, destinée à être alimentée par une tension de référence, ici la masse.
Le nœud intermédiaire NI est ici couplé entre la première résistance de pont RIO et la deuxième résistance de pont Rit via l’amplificateur suiveur AS.
L’amplificateur suiveur AS permet avantageusement d’isoler en courant le dispositif DIS du premier pont diviseur DIV1.
Le dispositif DIS comporte un cœur CR, comprenant une première borne BEI et une deuxième borne BE2.
Le cœur CR comporte ici un premier transistor bipolaire PNP, référencé Ql, monté en diode et connecté en série avec une résistance principale Rp entre la première borne BEI et la borne de référence BR.
Le premier transistor Q1 en série avec la résistance principale Rp forment ici une première branche BRI du cœur CR.
Le cœur CR comporte également un deuxième transistor bipolaire PNP référencé Q2, également monté en diode, et connecté entre la deuxième borne BE2 du cœur et la borne de référence BR. Le deuxième transistor Q2 couplé entre la deuxième borne BE2 et la borne de référence BR forme ici une deuxième branche BR2 du cœur CR.
La taille du premier transistor Q1 et la taille du deuxième transistor Q2 sont différentes, et sont dans un rapport de surface M, de façon à ce que la densité de courant traversant le deuxième transistor Q2 soit M fois plus importante que la densité de courant traversant le premier transistor Ql.
Par exemple ici, la taille du premier transistor Ql est huit fois supérieure à la taille du deuxième transistor Q2.
Bien entendu, il serait aussi possible d’utiliser un transistor Q2 et M transistors Ql en parallèle, tous de la même taille que le deuxième transistor Q2.
Le cœur CR comporte en outre une première résistance auxiliaire Rxl couplée entre la première borne BEI et la borne de référence BR, et une deuxième résistance auxiliaire Rx2 couplée entre la deuxième borne BE2 et la borne de référence BR. Ici, la première résistance auxiliaire Rxl et la deuxième résistance auxiliaire Rx2 ont toutes les deux une valeur de 10 méga ohms.
Un module d’alimentation en courant MIR est couplé entre le nœud intermédiaire NI et le dispositif DIS, et est configuré pour alimenter le cœur CR avec un courant ajustable la.
Le module d’alimentation en courant MIR comporte ici un générateur de courant GC, configuré pour générer le courant ajustable la, et comportant un premier transistor MOS TRI et une première résistance RI, ou résistance d’ajustement, couplés en série entre la borne d’alimentation et la borne de référence.
La grille du premier transistor MOS TRI est couplée au nœud intermédiaire NI.
Ainsi, le générateur de courant est commandé par la tension au nœud intermédiaire NI, proportionnelle à la tension d’alimentation Vcc, et la valeur du courant ajustable la dépend donc de la valeur de la tension d’alimentation Vcc ainsi que de la valeur de la première résistance RI.
Le module d’alimentation en courant MIR comporte en outre un premier miroir de courant Ml, configuré pour fournir le courant ajustable la à la première borne BEI, et un deuxième miroir de courant Ml, configuré pour fournir le courant ajustable la à la deuxième borne BE2.
Le premier et le deuxième miroir de courant Ml et M2 comportent respectivement un deuxième et un troisième transistor MOS TR2 et TR3, couplés en série entre la borne d’alimentation BV et respectivement la première borne BEI et la deuxième borne BE2.
Les grilles des deuxième et troisième transistors MOS TR2 et TR3 sont couplées au nœud intermédiaire NI.
Le cœur CR du dispositif DIS est ici analogue à un cœur de dispositif de génération de tension de bande interdite (« Bandgap », en langue anglaise) alimenté en courant.
Comme il est connu de l’homme du métier, un générateur de tension de bande interdite comporte classiquement, en plus d’un cœur analogue au cœur CR décrit précédemment, des moyens d’égalisation comportant un amplificateur et un étage de contre réaction configurés pour égaliser la tension à la première borne BEI et à la deuxième borne BE2 du cœur CR. Et, lorsque la tension à la première borne BEI est égale à la tension à la deuxième borne BE2, le courant ajustable la circulant dans la première branche BRI et dans la deuxième branche BE2 est égal à un courant de bande interdite à partir duquel il est possible d’obtenir une tension de bande interdite.
Une tension de bande interdite est indépendante de la température.
Ainsi les moyens d’égalisation permettent de maintenir égales les tensions aux première et deuxième bornes BEI et BE2, et donc maintenir une tension de bande interdite au nœud intermédiaire NI.
Cela est possible avec un rapport entre la valeur de la résistance principale Rp et la valeur des résistances auxiliaire Rxl et Rx2 de l’ordre de 10. Par exemple ici, la résistance principale Rp a une valeur de 1 méga ohm.
Il est donc connu de l’homme du métier que lorsque les tensions aux première et deuxième bornes BEI et BE2 sont égales, le courant ajustable la est un courant de bande interdite, particulièrement stable.
L’obtention du courant de bande interdite est réalisée avec une grande précision, de l’ordre de 1 à 3%. Il est donc avantageux d’utiliser l’égalité entre les deux tensions aux bornes BEI pour définir le premier seuil.
Ainsi, le premier seuil correspond à la valeur de la tension d’alimentation lorsque le courant ajustable est un courant de bande interdite, c’est à dire lorsque la tension à la première borne BEI est égale à la tension à la deuxième borne BE2. Ici, le premier seuil est égal à 1,2 volt.
Ici, le dispositif DIS ne comporte pas de moyens d’égalisation, les tensions à la première borne BEI et à la deuxième borne BE2 ne sont donc pas maintenues égales.
Le dispositif DIS comporte des moyens de contrôle MC, comportant ici un premier comparateur CMP1 dont une première entrée Ell est couplée à la première borne BEI, une deuxième entrée E12 est couplée à la deuxième borne BE2, et dont la sortie est couplée à la première borne de sortie BS1 du dispositif DIS.
Le premier comparateur CMP1 est ici configuré pour générer le signal de contrôle CTRL dans son deuxième état lorsque la tension à la première borne BEI est supérieure ou égale à la tension à la deuxième borne BE2.
En d’autres termes, le premier comparateur CMP1 génère le signal de contrôle CTRL ayant son premier état lorsque la tension d’alimentation a atteint le premier seuil.
En fonctionnement, au démarrage de l’alimentation générale, la tension Vcc augmente progressivement vers sa valeur maximale.
Dans une première phase, la tension Vcc est inférieure au premier seuil, et la tension à la première borne BEI est inférieure à la tension à la deuxième borne BE2.
Au fur et à mesure que la tension d’alimentation Vcc se rapproche du premier seuil, l’écart entre la tension à la première borne BEI, c’est à dire sur la première entrée Ell du premier comparateur CMP1, et la tension à la deuxième borne, c’est à dire sur la deuxième entrée E12 du premier comparateur CMP1, diminue.
Une deuxième phase débute lorsque la valeur de la tension d’alimentation Vcc atteint le premier seuil, c’est à dire quand le courant ajustable la est un courant de bande interdite. Les tensions aux bornes BEI et BE2 sont alors égales.
La tension d’alimentation Vcc continue d’augmenter depuis le premier seuil jusqu’à sa valeur maximale, à laquelle elle se stabilise. Dans cette deuxième phase, la tension à la première borne BEI est donc égale, puis supérieure à la tension à la deuxième borne BE2.
Le premier comparateur CMP1 délivre donc le signal de contrôle CTRL ayant son deuxième état et le circuit électronique CI démarre son fonctionnement.
Et, pendant le fonctionnement du circuit intégré CI, il est possible qu’en raison d’un dysfonctionnement, l’alimentation chute brutalement. Dans le cas où la tension d’alimentation Vcc chute en dessous du premier seuil, c’est à dire également si la tension à la première borne BEI devient à nouveau inférieure à la tension à la deuxième borne BE2, la premier comparateur CMP1 délivre le signal de contrôle CTRL dans son premier état et le circuit intégré CI arrête son fonctionnement.
Il est donc possible ici de s’assurer que le circuit intégré CI ne fonctionne pas si la tension d’alimentation Vcc est trop faible.
En outre, comme indiqué plus haut, l’utilisation du cœur CR, analogue à un cœur de générateur de tension de bande interdite, permet d’obtenir le premier seuil avec une précision élevée, en obtenant un premier seuil avec une précision de 1 à 3%.
De plus, l’ajustement de la valeur de la première résistance RI permet avantageusement de modifier la valeur du courant ajustable la, et donc la tension de seuil.
Afin de modifier la valeur de la première tension de seuil, il serait également possible de faire varier les valeurs des résistances de pont RIO et RI 1.
A titre indicatif, ici, lorsque le courant ajustable a une valeur de courant de bande interdite, la tension à la borne d’alimentation est égale à 1 volt.
La figure 2 illustre un mode de réalisation dans lequel le cœur CR du dispositif DIS est partagé avec un générateur de tension de bande interdite BG.
Le générateur de bande interdite BG comporte le cœur CR, et des moyens d’égalisation EG comportant un amplificateur AMP dont l’entrée inverseuse est couplée à la première borne BEI du cœur CR, et dont l’entrée non inverseuse est couplée à la deuxième borne BE2 du cœur CR, et une deuxième borne de sortie BS2.
Les moyens d’égalisation EG comportent en outre un couplage entre la sortie de l’amplificateur AMP, couplée ici à la deuxième borne de sortie BS2, et le nœud intermédiaire NI par l’intermédiaire d’un premier interrupteur INT1 commandé par le signal de contrôle CTRL. Le premier interrupteur INT1 est configuré pour être dans un état ouvert lorsque le signal de contrôle CTRL est dans son premier état, et dans un état fermé lorsque le signal de contrôle CTRL est dans son deuxième état.
Le générateur de tension de bande interdite BG comporte en outre un troisième miroir de courant M3, comportant un quatrième transistor MOS TR4 et une deuxième résistance R2 couplés entre la borne d’alimentation BV et la borne de référence BR.
La grille du quatrième transistor MOS est couplée au nœud intermédiaire NI via le premier interrupteur INT1 et un deuxième interrupteur INT2 configuré pour être dans un état ouvert lorsque le signal de contrôle CTRL est dans son premier état, et dans un état fermé lorsque le signal de contrôle CTRL est dans son deuxième état.
La deuxième borne de sortie BS2 est couplée ici entre le quatrième transistor MOS TR4 et la deuxième résistance R2.
Ainsi, lorsque l’amplificateur AMP est activé, et que les interrupteurs INT1 et INT2 sont fermés, la deuxième borne BS2 délivre une tension Vbg proportionnelle à une tension de bande interdite. La valeur de cette tension Vbg proportionnelle à une tension de bande interdite dépend de la valeur du courant ajustable la et de la valeur de la deuxième résistance R2.
Ici, la valeur de la deuxième résistance R2 est avantageusement choisie de façon à ce que la tension Vbg proportionnelle à une tension de bande interdite corresponde au premier seuil.
L’amplificateur AMP est activable par le signal de contrôle CTRL et est configuré pour être activé lorsque le signal de contrôle CTRL est dans son deuxième état.
En fonctionnement, lorsque la tension d’alimentation atteint le premier seuil, le premier comparateur CMP1 délivre le signal de contrôle CTRL dans son deuxième état, l’amplificateur AMP s’active, et l’interrupteur INT se ferme. La deuxième borne de sortie BS2 délivre donc la tension Vbg proportionnelle à une tension de bande interdite.
Il est ainsi possible d’utiliser un cœur de générateur de tension de bande interdite existant dans le circuit intégré pour réaliser le dispositif DIS. Cela permet avantageusement un gain de surface sur le dispositif, par rapport à un circuit comportant un générateur de tension de bande interdite qui serait distinct du dispositif DIS.
Cela étant, le premier comparateur CMP1, l’amplificateur suiveur AS, et l’amplificateur AMP fonctionnent simultanément, mais puisque l’amplificateur AMP a un gain plus élevé, il impose une tension au nœud intermédiaire NI permettant de maintenir le courant ajustable la à une valeur de courant de bande interdite. Les tensions à la première borne BEI et à la deuxième borne BE2 sont donc maintenues égales par l’amplificateur AMP.
Ainsi, si la tension d’alimentation Vcc diminue, par exemple de façon à passer à nouveau sous le premier seuil, les tensions aux première et deuxièmes bornes BEI et BE2 ne varient pas, et donc la sortie du premier comparateur CMP1 n’est pas apte à délivrer le signal de contrôle CTRL dans sont premier état.
Il n’est donc pas possible de détecter une chute de la tension d’alimentation Vcc dans laquelle la tension d’alimentation Vcc passerait de nouveau sous le premier seuil.
Afin de pouvoir détecter une telle chute de tension, il est possible, comme l’illustre la figure 3, que les moyens de comparaison MC comportent, à la place du premier comparateur CMP1, un deuxième comparateur CMP2 dont une première entrée E21 est couplée à la première borne BEI, une deuxième entrée E22 couplée à la deuxième borne BE2, et un troisième comparateur CMP3, dont une première entrée E3 1 est couplée à la deuxième borne de sortie BS2, et dont une deuxième entrée E32 est couplée à la borne d’alimentation BV de façon à recevoir la tension d’alimentation Vcc.
Afin d’éviter des phénomènes d’oscillation lorsque la valeur de la tension d’alimentation franchit le seuil de tension, les deuxième et troisième comparateurs CMP2 et CMP3 sont ici des comparateurs à hystérésis.
En outre, l’amplificateur AMP et le troisième comparateur CMP3 sont activables par le signal de contrôle CTRL.
En particulier, lorsque le signal de contrôle CTRL est dans son premier état, l’amplificateur AMP et le troisième comparateur CMP3 sont désactivés, et lorsque le signal de contrôle CTRL est dans son deuxième état, l’amplificateur AMP et le troisième comparateur CMP3 sont activés.
Le deuxième comparateur CMP2 est configuré pour délivrer un premier signal SIG1 ayant un premier état, ici un état bas, si la tension d’alimentation est inférieure au premier seuil de tension, c’est à dire si la tension à la première borne BEI est inférieure à la tension à la deuxième borne BE2, et ayant un deuxième état, ici un état haut, si la tension d’alimentation est supérieure ou égale au premier seuil de tension, c’est à dire si la tension à la première borne BEI est supérieure ou égale à la tension à la deuxième borne BE2.
Le troisième comparateur CMP3 est configuré pour, lorsqu’il est activé, délivrer le deuxième signal SIG2 ayant un premier état, ici un état bas, si la tension sur sa deuxième entrée E32, ici la tension d’alimentation Vcc, est supérieure ou égale à la tension sur sa première entrée E31, ici la tension sur la deuxième borne de sortie BS2, et pour délivrer le deuxième signal SIG2 dans un deuxième état, ici un état haut, si la tension sur sa deuxième entrée E32 est inférieure à la tension sur sa première entrée E31.
Lorsque le troisième comparateur CMP3 est désactivé, sa sortie délivre un état bas. Par exemple, la sortie du troisième comparateur CMP3 peut être couplée à un circuit comportant des transistors de rappel vers l’état bas (« Pull down transistors » en langue anglaise), activable par le signal de contrôle CTRL.
Le deuxième comparateur CMP2 et le troisième comparateur CMP3 ont ici chacun leur sortie couplée en entrée d’une porte logique PL.
La porte logique PL a sa sortie couplée à la première borne de sortie BS du dispositif DIS, et est configurée pour délivrer le signal de contrôle CTRL.
En fonctionnement, par exemple au démarrage du circuit CI, la tension d’alimentation Vcc augmente progressivement vers sa valeur maximale.
Lors d’une première phase, durant laquelle la tension d’alimentation Vcc augmente en restant inférieure au premier seuil, la tension à la première borne BEI est inférieure à la tension à la deuxième borne BE2, et le deuxième comparateur CMP2 délivre le premier signal SIG1 dans son premier état.
Le troisième comparateur CMP3 est désactivé et délivre un état bas. La porte inverseuse PI délivre donc un état haut en entrée de la porte logique PL.
Ainsi, les états des deux entrées de la porte logique PL de type ET sont différents, la porte logique PL délivre donc le signal de contrôle CTRL dans son premier état.
Lors d’une deuxième phase, débutant lorsque le premier seuil de tension est atteint, c’est à dire lorsque les tensions aux première et deuxième bornes BEI et BE2 sont égales, le deuxième comparateur CMP2 délivre le premier signal SIG1 ayant un état haut.
Ainsi, les entrées de la porte logique PL sont toutes les deux à l’état haut, et la porte logique PL, dont la sortie est couplée à la borne de sortie BS, délivre le signal de contrôle CTRL ayant un état haut.
A la réception du signal de contrôle CTRL ayant la deuxième valeur, le circuit CI débute son fonctionnement, l’interrupteur INT passe en position fermée, et l’amplificateur AMP et le troisième comparateur CMP3 sont activés.
Ainsi, la première entrée E3 1 du troisième comparateur CMP3, couplée à la deuxième borne de sortie BS2, reçoit la tension Vbg proportionnelle à une tension de bande interdite, qui est ici égale au premier seuil, et qui est donc dans la deuxième phase inférieure à la tension d’alimentation Vcc reçue sur la deuxième entrée E32.
Le troisième comparateur CMP3 continue donc de délivrer le deuxième signal SIG2 ayant un état bas.
L’amplificateur AMP ayant un gain plus élevé, il impose la tension de bande interdite au nœud intermédiaire NI, ici 1,2 volt.
Et, si la tension d’alimentation Vcc diminue de façon à passer à nouveau sous le premier seuil, alors le troisième comparateur CMP3 délivre le deuxième signal SIG2 ayant un état haut.
La porte inverseuse PI délivre donc un état haut, les entrées de la porte logique PL de type ET sont donc différentes.
La porte logique PL délivre donc le signal de contrôle CTRL ayant le premier état, ici un état bas et le circuit CI cesse alors son fonctionnement.
Il est également possible de définir un deuxième seuil, inférieur au premier seuil de tension, utilisé lorsque la tension d’alimentation chute.
Cela permet avantageusement d’éviter des phénomènes d’oscillation du dispositif lorsque la valeur de la tension d’alimentation atteint le seuil de tension, et donc de rendre le dispositif plus stable.
Comme l’illustre la figure 4, il est possible pour cela de coupler la deuxième entrée E32 du troisième comparateur CMP3 à la 5 borne d’alimentation BV via un deuxième pont diviseur de tension DIV2 délivrant une tension égale à la tension d’alimentation Vcc divisée par un premier facteur
Le deuxième pont diviseur de tension DIV2 comporte ici une troisième résistance de pont R12 et une quatrième résistance de pont 10 R13, dont les valeurs sont choisies de façon à ce que le deuxième seuil de tension multiplié par ledit premier facteur soit égal à la tension Vbg proportionnelle à une tension de bande interdite.
L’invention n’est pas limitée aux modes de réalisation qui viennent d’être décrits mais en embrasse toutes les variantes.
Ainsi l’invention est compatible avec toute structure de cœur et toute structure de module d’alimentation en courant.
Claims (11)
1. Circuit électronique comportant une borne d’alimentation (BV) configurée pour recevoir une tension d’alimentation (Vcc), une première borne de sortie (BS1) et une borne de référence (BR) destinée à recevoir une tension de référence, et comportant un dispositif de surveillance (DIS) de la tension d’alimentation (Vcc), comportant un cœur (CR) de générateur de tension de bande interdite comprenant une première borne (BEI) et une deuxième borne (BE2) couplées à la borne d’alimentation (BV) par l’intermédiaire d’un module d’alimentation en courant (MIR) configuré pour alimenter le cœur (CR) avec un courant ajustable (la), et des moyens de contrôle (MC) connectés aux deux bornes (BEI, BE2) du cœur (CR) et configurés pour délivrer, sur la première borne de sortie (BS1), un signal de contrôle (CTRL) ayant un premier état lorsque la tension d’alimentation (Vcc) augmente et reste inférieure à un premier seuil réglable en fonction de la valeur dudit courant et correspondant à une égalité entre les première et deuxième bornes, et un deuxième état lorsque la tension d’alimentation (Vcc) devient supérieure ou égale au premier seuil.
2. Circuit selon la revendication 1, dans lequel le module d’alimentation en courant (MIR) comporte
- un générateur de courant (GC) couplé entre la borne d’alimentation et la borne de référence, commandable par la tension d’alimentation et configuré pour générer ledit courant ajustable (la)
- un premier miroir de courant (Ml) couplé entre la borne d’alimentation (BV) et la première borne (BEI), et
- un deuxième miroir de courant (M2) couplé entre la borne d’alimentation et la deuxième borne (BE2), le premier et le deuxième miroirs de courant étant configurés pour recopier le courant ajustable (la) délivré par le générateur de courant (GC).
3. Circuit selon la revendication 2, dans lequel le premier seuil est inférieur, supérieur, ou égal à une tension de bande interdite.
4. Circuit selon les revendications 2 ou 3, dans lequel le générateur de courant comporte un transistor MOS (TRI) couplé en série avec une résistance d’ajustement (RI), dont la valeur contribue à ajuster la valeur du courant d’ajustement (la).
5. Circuit selon l’une quelconque des revendications 1 à 4, dans lequel les moyens de contrôle (MC) sont configurés pour délivrer le signal de contrôle (CTRL) dans son premier état lorsque la tension d’alimentation redescend en dessous du premier seuil.
6. Circuit selon l’une quelconque des revendications précédentes, dans lequel les moyens de contrôle (MC) comportent un premier comparateur (CMP1) dont une première entrée (Ell) est couplée à la première borne (BEI), dont une deuxième entrée (E12) est couplée à la deuxième borne (BE2), et dont la sortie est couplée à la première borne de sortie (BS1).
7. Circuit selon l’une quelconque des revendications 1 à 4, comportant un générateur de tension de bande interdite (BG) incorporant le cœur (CR), possédant des moyens d’égalisation (EG) activables par le signal de contrôle (CTRL), et une deuxième borne de sortie (BS2), les moyens d’égalisation (EG) étant inactivés lorsque le signal de contrôle (CTRL) est dans son premier état, et activés lorsque le signal de contrôle (CTRL) est dans son deuxième état, la deuxième borne de sortie (BS2) étant apte à délivrer la tension de bande interdite (Vbg) lorsque les moyens d’égalisation sont activés.
8. Circuit selon les revendications 5 et 7, dans lequel les moyens de contrôle (MC) comportent un deuxième comparateur (CMP2) dont une première entrée (E21) est couplée à la première borne (BEI), dont une deuxième entrée (E22) est couplée à la deuxième borne (BE2), et dont la sortie est configurée pour générer un premier signal (SIG1) ayant un premier état lorsque la tension d’alimentation est supérieure ou égale au premier seuil de tension, et un troisième comparateur (CMP3) dont une première entrée (E3 1) est couplée à la deuxième borne de sortie (BS2), dont une deuxième entrée (E32) est couplée à la borne d’alimentation, et dont la sortie est configurée pour générer un deuxième signal (SIG2) ayant un premier état lorsque la tension d’alimentation est supérieure ou égale au premier seuil, le dispositif comportant en outre une porte logique (PL) de type ET dont une première entrée est couplée à la sortie du deuxième comparateur (CMP2), dont une deuxième entrée est couplée 5 à la sortie du troisième comparateur (CMP3) par l’intermédiaire d’une porte logique inverseuse (PI), et dont la sortie est couplée à la première borne de sortie (BS1).
9. Circuit selon la revendication 8, dans lequel les moyens de contrôle (MC) sont configurés pour délivrer le signal de contrôle
10 (CTRL) dans son premier état lorsque la tension d’alimentation (Vcc) redescend au dessous d’un deuxième seuil inférieur au premier seuil.
10. Circuit selon la revendication 9 dans lequel la deuxième entrée (E32) du troisième comparateur (CMP3) est couplée à la borne d’alimentation (BV) par l’intermédiaire d’un pont diviseur de tension
15 (DIV), de façon à ce que le troisième comparateur (CMP3) soit configuré pour générer le deuxième signal (SIG2) dans le deuxième état lorsque la tension d’alimentation (Vcc) est supérieure ou égale à un deuxième seuil de tension, le deuxième seuil de tension étant différent du premier seuil de tension.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1759914A FR3072841A1 (fr) | 2017-10-20 | 2017-10-20 | Circuit electronique avec dispositif de surveillance de l'alimentation utilisant un seuil de declenchement choisi dans une plage de tensions autour d'une tension de bande interdite |
| US16/161,533 US10673431B2 (en) | 2017-10-20 | 2018-10-16 | Electronic circuit with device for monitoring a power supply using a trip threshold chosen from a range of voltages around a band gap voltage |
| CN201811217458.7A CN109696639B (zh) | 2017-10-20 | 2018-10-18 | 具有用于监测电源的设备的电子电路 |
| CN201821692605.1U CN209486273U (zh) | 2017-10-20 | 2018-10-18 | 电子电路 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1759914A FR3072841A1 (fr) | 2017-10-20 | 2017-10-20 | Circuit electronique avec dispositif de surveillance de l'alimentation utilisant un seuil de declenchement choisi dans une plage de tensions autour d'une tension de bande interdite |
| FR1759914 | 2017-10-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR3072841A1 true FR3072841A1 (fr) | 2019-04-26 |
Family
ID=60955225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1759914A Withdrawn FR3072841A1 (fr) | 2017-10-20 | 2017-10-20 | Circuit electronique avec dispositif de surveillance de l'alimentation utilisant un seuil de declenchement choisi dans une plage de tensions autour d'une tension de bande interdite |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10673431B2 (fr) |
| CN (2) | CN209486273U (fr) |
| FR (1) | FR3072841A1 (fr) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3072841A1 (fr) * | 2017-10-20 | 2019-04-26 | Stmicroelectronics (Rousset) Sas | Circuit electronique avec dispositif de surveillance de l'alimentation utilisant un seuil de declenchement choisi dans une plage de tensions autour d'une tension de bande interdite |
| FR3072842A1 (fr) * | 2017-10-20 | 2019-04-26 | Stmicroelectronics (Rousset) Sas | Circuit electronique avec dispositif de surveillance de l'alimentation |
| DE102017125726A1 (de) * | 2017-11-03 | 2019-05-09 | Infineon Technologies Austria Ag | Elektronische Schaltung mit Unterspannungsabschaltfunktion |
| FR3107621B1 (fr) * | 2020-02-25 | 2022-03-04 | St Microelectronics Grenoble 2 | Interface d'alimentation USB-PD |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5920182A (en) * | 1997-08-21 | 1999-07-06 | Stmicroelectronics S.A. | "Reset" type power supply voltage monitoring device |
| US20170244406A1 (en) * | 2014-10-24 | 2017-08-24 | Sony Semiconductor Solutions Corporation | Power on reset circuit and high frequency communication device |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6559629B1 (en) * | 2001-07-09 | 2003-05-06 | Cygnal Integrated Products, Inc. | Supply voltage monitor using bandgap device without feedback |
| US6911861B2 (en) * | 2003-08-07 | 2005-06-28 | Texas Instruments Incorporated | Current biasing circuit with temperature compensation and related methods of compensating output current |
| US7274250B2 (en) | 2005-06-28 | 2007-09-25 | Intel Corporation | Low-voltage, buffered bandgap reference with selectable output voltage |
| JP2007060544A (ja) | 2005-08-26 | 2007-03-08 | Micron Technol Inc | 温度係数が小さいパワー・オン・リセットを生成する方法及び装置 |
| CN101140301B (zh) * | 2006-09-08 | 2010-09-29 | 深圳赛意法微电子有限公司 | 零等待电流精确过电压比较器 |
| US7570090B2 (en) | 2007-10-30 | 2009-08-04 | Ramtron International Corporation | Fast power-on detect circuit with accurate trip-points |
| KR100907893B1 (ko) * | 2007-12-24 | 2009-07-15 | 주식회사 동부하이텍 | 기준 전압 발생 회로를 위한 기동 회로 |
| US7876135B2 (en) | 2008-02-29 | 2011-01-25 | Spectra Linear, Inc. | Power-on reset circuit |
| US9958895B2 (en) * | 2011-01-11 | 2018-05-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bandgap reference apparatus and methods |
| CN203012570U (zh) * | 2012-12-28 | 2013-06-19 | 四川和芯微电子股份有限公司 | 电阻校准电路 |
| FR3001060A1 (fr) | 2013-01-14 | 2014-07-18 | Cddic | Circuit de reset combine avec un bandgap a faible courant de consommation |
| JP6046522B2 (ja) | 2013-03-05 | 2016-12-14 | ルネサスエレクトロニクス株式会社 | 半導体装置及び無線通信装置 |
| US20150042386A1 (en) | 2013-08-06 | 2015-02-12 | Cirel Systems Private Limited | Highly accurate power-on reset circuit with least delay |
| CN203588109U (zh) * | 2013-11-26 | 2014-05-07 | 上海贝岭股份有限公司 | 用于集成led驱动芯片的梯级过温补偿保护电路 |
| US9639133B2 (en) | 2013-12-16 | 2017-05-02 | Intel Corporation | Accurate power-on detector |
| FR3072841A1 (fr) * | 2017-10-20 | 2019-04-26 | Stmicroelectronics (Rousset) Sas | Circuit electronique avec dispositif de surveillance de l'alimentation utilisant un seuil de declenchement choisi dans une plage de tensions autour d'une tension de bande interdite |
-
2017
- 2017-10-20 FR FR1759914A patent/FR3072841A1/fr not_active Withdrawn
-
2018
- 2018-10-16 US US16/161,533 patent/US10673431B2/en active Active
- 2018-10-18 CN CN201821692605.1U patent/CN209486273U/zh not_active Withdrawn - After Issue
- 2018-10-18 CN CN201811217458.7A patent/CN109696639B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5920182A (en) * | 1997-08-21 | 1999-07-06 | Stmicroelectronics S.A. | "Reset" type power supply voltage monitoring device |
| US20170244406A1 (en) * | 2014-10-24 | 2017-08-24 | Sony Semiconductor Solutions Corporation | Power on reset circuit and high frequency communication device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109696639B (zh) | 2021-03-26 |
| CN109696639A (zh) | 2019-04-30 |
| US10673431B2 (en) | 2020-06-02 |
| CN209486273U (zh) | 2019-10-11 |
| US20190123737A1 (en) | 2019-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR3072841A1 (fr) | Circuit electronique avec dispositif de surveillance de l'alimentation utilisant un seuil de declenchement choisi dans une plage de tensions autour d'une tension de bande interdite | |
| EP3249491B1 (fr) | Dispositif de régulation à faible chute de tension, en particulier capable de supporter des tensions d'alimentation compatibles avec la norme usb type c | |
| EP1857906A1 (fr) | Régulateur de tension linéaire et procédé de limitation de courant dans un tel régulateur | |
| FR2667409A1 (fr) | Circuit de commande de tension de source. | |
| EP1380914A1 (fr) | Source de tension de référence, capteur de température, détecteur de seuil de température, puce et système correspondant | |
| EP1566717B1 (fr) | Dispositif de génération d'une tension électrique de référence de précision améliorée et circuit intégré électronique correspondant | |
| FR2677793A1 (fr) | Circuit pour produire une tension d'alimentation interne. | |
| FR2755318A1 (fr) | Circuit regulateur et dispositif a circuit integre a semi-conducteur le comprenant | |
| EP1326154B1 (fr) | Pompe à charge à très large plage de tension de sortie | |
| EP2887176B1 (fr) | Circuit électronique à référence de courant PTAT auto-calibrée, et procédé pour sa mise en action | |
| EP1231529A1 (fr) | Dispositif générateur d'une tension de référence précise | |
| FR2916288A1 (fr) | Dispositif d'alimentation d'un circuit electronique et circuit electronique | |
| WO2008040817A1 (fr) | Circuit electronique de reference de tension | |
| FR2767589A1 (fr) | Dispositif de surveillance de tension d'alimentation de type "reset" | |
| FR3072842A1 (fr) | Circuit electronique avec dispositif de surveillance de l'alimentation | |
| EP0649079B1 (fr) | Circuit générateur de tension stabilisée du type bandgap | |
| WO2019121216A1 (fr) | Circuit de commutation | |
| FR3053857A1 (fr) | Circuit de selection d'une tension d'alimentation a transition controlee | |
| EP3435505A1 (fr) | Procédé de contrôle de courants d'enclenchement susceptibles de circuler dans un commutateur de charge, et circuit électronique correspondant | |
| EP0690573B1 (fr) | Circuit de commande de mise en veille partielle d'une source de polarisation | |
| EP1724656A2 (fr) | Dispositif de régulation haute tension compatible avec les téchnologies basses tensions et circuit électronique correspondant | |
| EP2560066B1 (fr) | Procédé d'ajustement d'une tension de référence sur la base d'un circuit band-gap | |
| EP3185422B1 (fr) | Circuit de commande d'un transistor à grille | |
| EP0829796B1 (fr) | Contrôleur de tension à sensibilité aux variations de température atténuée | |
| EP1603238A1 (fr) | Circuit d'inhibition à hystérésis et à faible consommation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLSC | Publication of the preliminary search report |
Effective date: 20190426 |
|
| PLFP | Fee payment |
Year of fee payment: 3 |
|
| ST | Notification of lapse |
Effective date: 20210605 |