FR3053528A1 - Dispositif electronique ayant une banque integree de composants passifs - Google Patents

Dispositif electronique ayant une banque integree de composants passifs Download PDF

Info

Publication number
FR3053528A1
FR3053528A1 FR1656255A FR1656255A FR3053528A1 FR 3053528 A1 FR3053528 A1 FR 3053528A1 FR 1656255 A FR1656255 A FR 1656255A FR 1656255 A FR1656255 A FR 1656255A FR 3053528 A1 FR3053528 A1 FR 3053528A1
Authority
FR
France
Prior art keywords
electronic components
support
components
passive
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1656255A
Other languages
English (en)
Other versions
FR3053528B1 (fr
Inventor
Nawres Sridi-Convers
Eric Bailly
Jean-Christophe Riou
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Safran Electronics and Defense SAS
Original Assignee
Safran Electronics and Defense SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Safran Electronics and Defense SAS filed Critical Safran Electronics and Defense SAS
Priority to FR1656255A priority Critical patent/FR3053528B1/fr
Priority to PCT/EP2017/066391 priority patent/WO2018002368A1/fr
Publication of FR3053528A1 publication Critical patent/FR3053528A1/fr
Application granted granted Critical
Publication of FR3053528B1 publication Critical patent/FR3053528B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

Dispositif électronique comprenant un support ayant deux surfaces externes dont au moins une porte des composants électroniques électriquement reliés à au moins un circuit électriquement conducteur du support, caractérisé en ce que le dispositif comprend des composants électroniques passifs logés dans le support et électriquement reliés au circuit.

Description

(54) DISPOSITIF ELECTRONIQUE AYANT UNE BANQUE INTEGREE DE COMPOSANTS PASSIFS.
©) Dispositif électronique comprenant un support ayant deux surfaces externes dont au moins une porte des composants électroniques électriquement reliés à au moins un circuit électriquement conducteur du support, caractérisé en ce que le dispositif comprend des composants électroniques passifs logés dans le support et électriquement reliés au circuit.
FR 3 053 528 - A1
Figure FR3053528A1_D0001
i
La présente invention concerne le domaine de 1'électronique.
ETAT DE LA TECHNIQUE
Un dispositif électronique comprend généralement une plaque support qui électriquement conducteurs est pourvue de circuits (ces plaques sont usuellement dénommées PCB de l'anglais « printed circuit board » ou plaque de circuit imprimé) électroniques passifs et électriquement conducteurs.
Depuis maintenant et qui porte des composants actifs reliés aux circuits de nombreuses années, les fabricants de matériel électronique essaient de réduire les dimensions de leur matériel afin de répondre aux besoins des utilisateurs qui veulent disposer d'équipements moins encombrants.
Différentes solutions ont été testées à cette fin et notamment :
- l'augmentation du nombre de couches de circuits électriquement conducteurs au sein des plaques de circuits imprimés,
- la superposition de plaques de circuits imprimés (montages dits en mezzanine par exemple),
- la diminution des dimensions des composants obtenue par exemple par l'augmentation de la finesse de la gravure des composants semiconducteurs .
Il devient difficile désormais de miniaturiser encore les dispositifs électroniques à des coûts raisonnables.
En outre, l'augmentation de la densité composants sur une même plaque support pénalise refroidissement des composants et occasionne cheminements compliqués du circuit électriquement conducteurs qui peuvent être sources de parasites de de le des diminution des performances du circuit.
OBJET DE L'INVENTION
Un but de l'invention est d'apporter une nouvelle solution pour réduire les dimensions des dispositifs électroniques.
BREF EXPOSE DE L'INVENTION support, composant relié directement à de type BGA ou d'un
A cet effet, on prévoit, selon l'invention, un dispositif électronique comprenant un support ayant deux surfaces externes dont au moins une porte des composants électroniques électriquement reliés à au moins un circuit électriquement conducteur du support. Le dispositif comprend des composants électroniques passifs logés dans le support et électriquement reliés au circuit.
Ainsi, une partie des composants est incorporée dans le support et libère donc de la place au niveau des surfaces externes dudit support. Ce positionnement permet de réduire les longueurs de conducteurs entre les composants passifs et les composants actifs. Avoir logé les composants électroniques passifs dans le support améliore également le refroidissement de ces composants électroniques passifs en prévoyant un transfert thermique direct et raccourci par conduction thermique au sein du en particulier avec un positionnement du immédiatement au-dessus d'un plan conducteur une interface matricielle de billes capot métallique relié à une interface thermique.
D'autres caractéristiques et avantages de l'invention ressortiront à la lecture de la description qui suit de modes de réalisation particuliers non limitatifs de l'invention.
BREVE DESCRIPTION DES FIGURES
Il sera fait référence aux dessins annexés, parmi lesquels :
la figure 1 est une vue schématique en coupe d'un dispositif selon un premier mode de réalisation ;
- la figure 2 est une vue schématique de dessus
des composants passifs logés dans le support ;
la figure 3 est une vue de dessous du
dispositif ;
la figure 4 est une vue schématique d' un
dispositif selon une variante de l'invention en
cours de fabrication.
DESCRIPTION DETAILLEE DE L'INVENTION
En référence aux figures, le dispositif électronique selon l'invention comprend un support, généralement désigné en 1, ici en matériau organique (c'est-à-dire issu de l'industrie de la chimie organique), ayant deux surfaces externes 1.1, 1.2. Le support 1 est de type plaque de circuit imprimé multicouche (couramment appelée PCB) comprenant un circuit électriquement conducteur 10 s'étendant sur les surfaces externes 1.1, 1.2 ainsi qu'à l'intérieur du support 1 sur plusieurs couches.
La partie externe du dispositif, c'est-à-dire la partie extérieure au support 1, va maintenant être décrite, la partie interne étant décrite dans un deuxième temps.
La surface 1.1 porte des composants électroniques actifs 2.1 et des composants électroniques passifs 3.1. La surface 1.2 porte des composants électroniques actifs
2.2 et des billes d'interconnexion 4.
Les composants électroniques actifs 2.1, par exemple des microprocesseurs, sont reliés au circuit électriquement conducteur 10 par des conducteurs filaires 11 (mode de raccordement couramment appelé « wire bonding »). Les composants électroniques passifs 3.1, ici des condensateurs et des résistances de précision, ont des parties conductrices brasées, ou collés avec une colle électriquement conductrice, directement sur des portions du circuit électriquement conducteur 10 s'étendant sur la surface 1.1 (mode de raccordement dit CMS pour « composants montés en surface »).
Les composants électroniques actifs 2.2, par exemple des microprocesseurs amincis, sont montés inversés (montage couramment appelé « flip chip ») pour être reliés au circuit électriquement conducteur 10 sans recourir à des fils (on utilise alors par exemple des billes ou des plots conducteurs reliant les plages de contact des composants électroniques actifs 2.2 à des portions du circuit électriquement conducteur 10 s'étendant sur la surface 1.2) .
Les composants électroniques actifs 2.2 sont répartis en deux groupes GA et GB, correspondant à une voie A et une voie B, ici disposés symétriquement de part et d'autre d'un axe médian X du support 1. Les billes d'interconnexion 4 ont une hauteur supérieure à celle des composants électroniques actifs 2.2 munis de leurs connections et sont organisées en matrice (agencement couramment appelé BGA de l'anglais « Bail Grid Array ») entourant les composants électroniques actifs 2.2. Les billes d'interconnexion 4 sont brasées sur des plages d'accueil du circuit électriquement conducteur 10 s'étendant sur la surface 1.2.
Les connections par flip chip peuvent être réalisées de quatre manières différentes :
- par brasage d'une microbille contenant au minimum de l'étain, ce qui se conçoit plus particulièrement dans cette application pour des diamètres de billes de l'ordre de 200 pm. Ceci permet notamment d'assembler des composants en boîtier WLCSP, WLP... mais aussi des substrats intermédiaires ou de transition (ou « interposers »), quel que soit le matériau du support à savoir ici organique (mais est également compatible avec d'autres matériaux et notamment des matériaux minéraux comme les céramiques et le silicium, ou métalliques comme l'aluminium, le cuivre, l'acier inoxydable... le support en matériau métallique comportant des couches externes en matériau électriquement isolant). Ces composants admettent généralement des pas entre les billes de l'ordre de 250 pm à 300 pm. On utilise les trois autres modes de connections décrits plus bas pour classiquement des pas inférieurs à 250 pm.
- par brasage d'un micro pilier en cuivre qui est attenant à la puce en silicium, recouvert d'une pellicule de brasure à l'étain sur un plot du circuit imprimé. Ce dispositif est décrit ciaprès .
- par soudure de type thermosonique ou par thermocompression d'un pilier en cuivre recouvert d'une pellicule d'or ayant une épaisseur supérieure à 500 nm. A noter qu'une couche barrière de type nickel peut exister entre le cuivre et l'or.
- par soudure de type thermosonique ou en thermocompression d'une bille en or présente sur les plots de la puce. La bille a un diamètre de l'ordre de 40 pm avant écrasement. Les plots du circuit intégré sont en aluminium ou recouvert d'un revêtement contenant une couche barrière de type nickel avec une protection en or ou palladium recouverte d'or (revêtement dit « under bump métallisation » ou UBM).
Le pilier en cuivre (copper pillar) tel que constitué a les spécificités suivantes :
- dépôt d'une couche de finition aluminium sur le circuit intégré préalablement recouvert d'une couche barrière de titane,
- réalisation d'un poteau en cuivre par dépôt électrolytique puis gravure, d'un diamètre de l'ordre de 55 pm sur une épaisseur de l'ordre de 30 pm,
- réalisation d'une barrière en nickel entre 1 pm et 3 pm,
- couverture du nickel par un film de brasure d'épaisseur 25 pm contenant l'étain et potentiellement l'argent et du cuivre.
Les piliers sont assemblés soit sur la face 1.1 avec éventuellement des étages supplémentaires soit sur la face 1.2 en étage unique. Le substrat 1 étant ici en il est prévu de le recouvrir couche de finition qui permette au minimum du p1omb, de de matériau organique, préalablement d'une d'assembler les composants par l'un des moyens suivant : brasage, wirebonding, fixation thermosonique, fixation par thermocompression, voire collage. Il est également prévu une protection (ou « soldermask ») qui puisse permettre de contenir notamment la brasure pour qu'elle ne flue pas sur la totalité de la piste.
La couche de finition retenue dans ce mode de réalisation est de type ENEPIG (ou « electroless nickel, electroless palladium, immersion gold ») obtenue par un procédé qui consiste à déposer successivement une couche de nickel, une couche de palladium et une couche d'or. La couche de nickel a une épaisseur comprise entre 1 pm et 3 pm, la couche de palladium a une épaisseur comprise entre 350 nm et 500 nm, et la couche d'or a une épaisseur généralement comprise entre 50 nm et 500 nm. On notera que, si l'épaisseur d'or est voisine de 500 pm, le câblage sera réalisé sur l'or : cette épaisseur est bien adaptée au câblage thermosonique, au wire-bonding et au collage. Cependant la présence d'or en grande quantité dans la brasure donnera une interface intermétallique cassante. On préférera donc pour la finition une couche d'or ayant une épaisseur inférieure à 100 nm. Dans ce cas le câblage se fera sur le palladium.
Pour protéger le module, on utilise du vernis de faible épaisseur (< 500 nm) qui est déposé par-dessus le cuivre et qui vient fondre localement dans la zone de brasure de chaque plot pour maintenir sur le plot la totalité de la brasure déposée lors de l'assemblage (pas de fluage de la brasure) . Comme le pilier est assemblé par brasage de type « Mass reflow » ou par « thermocompression » (élévation de température associée avec une pression relativement faible sur le circuit intégré, c'est-à-dire que la pression est inférieure à 50 g pour 10 mm2 de surface environ), il convient de conserver une contrainte forte sur le dimensionnement de l'ouverture de vernis pour qu'elle soit compatible avec l'assemblage du pilier et avec la finition ENEPIG.
Il est prévu selon l'invention de faire fabriquer le support sans vernis « soldermask » car celui-ci ne permet pas d'atteindre les critères nécessaires à utiliser ici en classe 9 avec des isolements de 75 pm et des ouvertures de l'ordre de 50 pm. Une fois le circuit imprimé réalisé, on vient le protéger sur toute la face
1.2 par exemple par une protection organique de type parylène ou « diamond like carbon » (DLC) sur une épaisseur inférieure ou égale ici à lpm. Cette couche de protection va recouvrir la totalité de la surface et des sans créer de fissuration, éléments qu'elle porte manque ou de surépaisseur malgré des différences de de hauteur locale qui dizaines de microns.
peuvent atteindre ici plusieurs Le parylène utilisé n'étant pas « photosensible », il faut le recouvrir d'une couche de résine « photosensible » de faible épaisseur de l'ordre de 2 pm. La résine photosensible est ensuite insolée au travers d'un écran puis développée pour laisser apparaître certaines ouvertures dont celles relatives aux zones de brasage.
L'ensemble est ensuite gravé à l'aide d'un plasma d'oxygène directif de manière à limiter le plus possible la sur-gravure de la protection à une valeur de l'ordre de 1/10 de l'épaisseur de parylène.
La protection réalisée améliore l'isolement des parties en classe 9 du circuit imprimé et permet ainsi de limiter l'épaisseur de celle-ci et de ne générer ni concentration de contrainte sur les billes d'interconnexion ni interférence avec les puces assemblées en flip chip.
La partie interne du support 1 va maintenant être décrite.
Le dispositif comprend des composants électroniques passifs 5 - ici des résistances, des inductances et des condensateurs - et des composants électroniques actifs 6 - ici des processeurs - logés dans le support 1 et électriquement reliés au circuit électriquement conducteur 10. Les composants électroniques passifs 5 et les composants électroniques actifs 6 ont tous au moins une face principale en contact avec le matériau du support 1 pour permettre un transfert de chaleur par conduction.
Les composants électroniques passifs 5 sont formés sur une ou plusieurs plaques de verre. En variante, les composants électroniques passifs 5 sont formés sur une ou plusieurs plaques de silicium ou de céramique. Les composants électroniques passifs 5 sont ici divisés en deux groupes identiques GA', GB' ici disposés symétriquement de part et d'autre d'un axe médian X du support 1 (séparant en deux le dessus et le dessous du support 1) pour s'étendre respectivement à l'aplomb des composants électroniques actifs 2.2 du groupe GA et à l'aplomb des composants électroniques actifs 2.2 du groupe GB.
Au sein du groupe GA', les composants sont reliés entre eux et répartis dans des sous-groupes pour former :
- un sous-groupe GA'1 de commutateurs d'entrée,
- un sous-groupe GA'2 d'amplificateurs, d'inverseurs et de convertisseurs analogiques numériques,
- un sous-groupe GA'3 de références de tension.
De manière identique, les composants sont répartis, au sein du groupe GB' , dans des sous-groupes pour former :
- un sous-groupe GB'1 de commutateurs d'entrée,
- un sous-groupe GB'2 d'amplificateurs, d'inverseurs et de convertisseurs analogiques numériques,
- un sous-groupe GB'3 de références de tension. Certains des composants électroniques passifs 5 sont disposés à l'aplomb de composants électroniques actifs 2 et 3 et sont reliés directement à ces composants électroniques actifs 2 et 3 par des vias électriquement conducteurs (ou par des empilements de micro-vias électriquement conducteurs dont le diamètre est inférieur à 100 pm) s'étendant de manière sensiblement rectilignes dans l'épaisseur du support 1 entre lesdits composants électroniques passifs 5 et lesdits composants électroniques actifs 2 et 3 (les vias sont donc sensiblement perpendiculaires aux surfaces 1.1, 1.2) . En particulier, les composants électroniques 2.2 du groupe GA et du groupe GB sont tous disposés chacun en regard d'une partie des composants électroniques passifs du sous-groupe GA'1 et GB'1 respectivement. D'autres des composants électroniques passifs 5 sont reliés à des ίο composants électroniques actifs 2 et 3 en passant par des vias et des couches du circuit électriquement conducteur
10.
Les composants électroniques actifs 6 ont été amincis pour faciliter leur intégration dans le corps du support 1 de manière à limiter le risque de délamination du support 1 notamment du fait de dilatations différentielles. Les composants actifs 6 sont disposés à l'aplomb de billes d'interconnexion 4 et sont reliés directement à ces billes d'interconnexion 4 par des vias conducteurs s'étendant de manière sensiblement rectiligne dans l'épaisseur du support 1.
La surface externe 1.2 est recouverte d'un deuxième revêtement 20 recouvrant également tous les composants montés sur ladite surface. Ce revêtement 20 joue un rôle protecteur et vient combler l'espace existant entre ladite surface externe et les composants. Le revêtement 20 comprend ici une résine synthétique, du parylène...
Un mode de fabrication d'un dispositif conforme à l'invention est représenté sur la figure 4.
Le support 1 est obtenu par assemblage de deux plaques IA, IB. Dans la plaque IA a été ménagé un logement IC pour recevoir des composants passifs 5.
Les composants passifs 5 sont ici formés sur deux plaques de verre, silicium ou céramique 5A, 5B fixées l'une à l'autre par un matériau d'interface 5C électriquement conducteur. L'assemblage est par exemple réalisé par thermocompression avec de l'or comme matériau d'interface, frittage avec de l'argent comme matériau d'interface, brasage, collage au moyen d'une colle électriquement conductrice. En variante, le matériau d'interface peut être isolant électriquement.
La première plaque 5A est destinée à être alimentée à une première tension et la deuxième plaque 5B est destinée à être alimentée à une deuxième tension. Un premier groupe de composants électroniques passifs est logé dans la première plaque 5A pour être soumis à la première tension et un deuxième groupe de composants électroniques passifs est logé dans la deuxième plaque 5B pour être soumis à la deuxième tension. Le premier groupe de composants électroniques est destiné par exemple à être relié directement à un groupe de composant qui est sur le dessus du substrat 1, le deuxième groupe de composants électroniques est destiné par exemple à être relié directement au-dessous du substrat 1 sans utiliser, de fait, de vias traversant les plaques 5 A et 5B.
Bien entendu, l'invention n'est pas limitée aux modes de réalisation décrits mais englobe toute variante entrant dans le champ de l'invention telle que définie par les revendications.
En particulier, le dispositif peut avoir une structure différente de celle décrite.
Par exemple, il peut ne pas y avoir de composants actifs dans le support et/ou il peut ne pas y avoir de composants passifs sur les surfaces externes du support. Les composants électroniques 2.2 peuvent ainsi être actifs et/ou passifs.
Les composants peuvent être fixés sur les surfaces externes du support d'une manière différentes de celle décrite.
Une seule surface du support peut être pourvue de composants.
Le support peut être en tout matériau organique, métallique ou minéral compatible avec les contraintes liées à une utilisation comme support de circuit électronique.
Les composants électroniques passifs peuvent être formés sur une seule surface d'une plaque unique ou sur deux faces opposées d'un assemblage de plaques.
Les composants électroniques montés en surface peuvent l'être sur un ou plusieurs étages.
Les composants passifs peuvent ne pas être regroupés par fonction ou par fonctions différentes de celles décrites (découplage, filtrage, conversion numérique/analogique, référence de courant, diviseur de tension...).
La description réalisée ici met en scène principalement des circuits intégrés ou des circuits apparentés à ceux-ci (boîtiers du commerce de type WLCSP, interposer) sur les faces 1.1 et 1.2. Cependant cette description est parfaitement transposable à une carte électronique, rigide ou flexible, de type CMS, comportant des boîtiers de composants de type WLSCP ou plastique (boîtier TSOP, SOT, SO...) sur les faces 1.1 et 1.2.
Le mode de connexion envisageable n'est pas unique et peut comprendre des connections de type flipchip avec au moins un étage de composants relié sur le côté du substrat. Un second étage peut aussi être assemblé en flip chip ou en wire-bonding sur ce premier étage, qu'il soit lui-même en flip chip ou en wirebonding. Ces structures seront bâties à partir de l'ajout d'un film adhésif isolant entre les deux puces.
En variante, pour des assemblages par brasage, on peut prévoir d'appliquer une protection de surface organique (couramment appelée OSP) ou similaire.

Claims (12)

  1. REVENDICATIONS
    1. Dispositif électronique comprenant un support ayant deux surfaces externes dont au moins une porte des composants électroniques électriquement reliés à au moins un circuit électriquement conducteur du support, caractérisé en ce que le dispositif comprend des composants électroniques passifs logés dans le support et électriquement reliés au circuit.
  2. 2. Dispositif selon la revendication 1, dans lequel les deux surfaces externes portent des composants électroniques électriquement reliés au circuit électriquement conducteur.
  3. 3. Dispositif selon la revendication 1, dans lequel au moins une des surfaces externes est recouverte d'un revêtement pour combler un espace entre ladite surface externe et les composants.
  4. 4. Dispositif selon la revendication 3, dans lequel le revêtement comprend une résine synthétique ou du parylène.
  5. 5. Dispositif selon la revendication 1, dans lequel les composants électroniques montés en surface comprennent au moins un premier composant actif et des premiers composants électroniques passifs sont regroupés sous le premier composant actif et au moins une partie du circuit s'étend de manière rectiligne entre le premier composant actif et les premiers composants électroniques passifs.
  6. 6. Dispositif selon la revendication 1, dans lequel au moins un composant électronique actif est logés dans le support et électriquement reliés au circuit.
  7. 7. Dispositif selon la revendication 1, dans lequel les composants électroniques passifs comprennent des résistances et des condensateurs.
  8. 8. Dispositif selon la revendication 7, dans lequel les composants passifs sont reliés entre eux pour former différentes fonctions telles que :
    - un inverseur,
    - un convertisseur analogique/numérique,
    - un amplificateur de charge,
    - un découpleur...
  9. 9. Dispositif selon la revendication 1, dans lequel le support comprend une première plaque et une deuxième plaque accolées l'une à l'autre, la première plaque étant destinée à être alimentée à une première tension et la deuxième plaque étant destinée à être alimentée à une deuxième tension, un premier groupe de composants électroniques passifs est logé dans la première plaque pour être soumis à la première tension et un deuxième groupe de composants électroniques passifs est logé dans la deuxième plaque pour être soumis à la deuxième tension.
  10. 10. Dispositif selon la revendication 1, dans lequel les composants passifs sont formés sur une plaque de verre.
  11. 11. Dispositif selon la revendication 1, dans lequel les composants passifs sont formés sur une plaque de silicium.
  12. 12. Dispositif selon la revendication 1, dans lequel l'une des surfaces du support comprend des plots de connexion et au moins un composant actif monté en flip-chip.
    1/3
    CO
    2/3
    GA'3
    GB'1
    GB'2
    GB'3
    3/3
FR1656255A 2016-06-30 2016-06-30 Dispositif electronique ayant une banque integree de composants passifs Active FR3053528B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1656255A FR3053528B1 (fr) 2016-06-30 2016-06-30 Dispositif electronique ayant une banque integree de composants passifs
PCT/EP2017/066391 WO2018002368A1 (fr) 2016-06-30 2017-06-30 Dispositif electronique ayant une banque integree de composants passifs

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1656255A FR3053528B1 (fr) 2016-06-30 2016-06-30 Dispositif electronique ayant une banque integree de composants passifs
FR1656255 2016-06-30

Publications (2)

Publication Number Publication Date
FR3053528A1 true FR3053528A1 (fr) 2018-01-05
FR3053528B1 FR3053528B1 (fr) 2018-11-02

Family

ID=57233596

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1656255A Active FR3053528B1 (fr) 2016-06-30 2016-06-30 Dispositif electronique ayant une banque integree de composants passifs

Country Status (2)

Country Link
FR (1) FR3053528B1 (fr)
WO (1) WO2018002368A1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113938138B (zh) * 2021-08-26 2023-05-16 北京遥测技术研究所 一种单片集成开关网络的x频段8通道接收芯片

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995015579A1 (fr) * 1993-11-30 1995-06-08 Giat Industries Procede d'encapsulation de composants ou de modules electroniques et dispositfs encapsules par ledit procede
EP1211730A2 (fr) * 2000-11-29 2002-06-05 Nokia Corporation Module d'amplificateur à haut prestation empilé
US20040027813A1 (en) * 2001-06-26 2004-02-12 Intel Corporation. Manufacturing methods for an electronic assembly with vertically connected capacitors
US20080272829A1 (en) * 2006-08-22 2008-11-06 Nec Electronics Corporation Semiconductor device including multilayer wiring board with power supply circuit
US20110182039A1 (en) * 2008-10-08 2011-07-28 Murata Manufacturing Co., Ltd. Composite module
JP2012079718A (ja) * 2010-09-30 2012-04-19 Dainippon Printing Co Ltd 電圧変換モジュール
FR2991810A1 (fr) * 2012-06-11 2013-12-13 Sagem Defense Securite Module electronique de puissance pourvu d'une couche de protection
US20140035935A1 (en) * 2012-08-03 2014-02-06 Qualcomm Mems Technologies, Inc. Passives via bar

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6489349A (en) * 1987-06-17 1989-04-03 Tandem Computers Inc Improved vlsi package having a plurality of power plane
TW560017B (en) * 2001-07-12 2003-11-01 Hitachi Ltd Semiconductor connection substrate

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995015579A1 (fr) * 1993-11-30 1995-06-08 Giat Industries Procede d'encapsulation de composants ou de modules electroniques et dispositfs encapsules par ledit procede
EP1211730A2 (fr) * 2000-11-29 2002-06-05 Nokia Corporation Module d'amplificateur à haut prestation empilé
US20040027813A1 (en) * 2001-06-26 2004-02-12 Intel Corporation. Manufacturing methods for an electronic assembly with vertically connected capacitors
US20080272829A1 (en) * 2006-08-22 2008-11-06 Nec Electronics Corporation Semiconductor device including multilayer wiring board with power supply circuit
US20110182039A1 (en) * 2008-10-08 2011-07-28 Murata Manufacturing Co., Ltd. Composite module
JP2012079718A (ja) * 2010-09-30 2012-04-19 Dainippon Printing Co Ltd 電圧変換モジュール
FR2991810A1 (fr) * 2012-06-11 2013-12-13 Sagem Defense Securite Module electronique de puissance pourvu d'une couche de protection
US20140035935A1 (en) * 2012-08-03 2014-02-06 Qualcomm Mems Technologies, Inc. Passives via bar

Also Published As

Publication number Publication date
FR3053528B1 (fr) 2018-11-02
WO2018002368A1 (fr) 2018-01-04

Similar Documents

Publication Publication Date Title
KR101560961B1 (ko) 웨이퍼 레벨 패키지 및 그 제조 방법
US9368476B2 (en) Stacked microelectronic assembly with TSVs formed in stages with plural active chips
TWI597788B (zh) 半導體裝置及其製造方法
US7338891B2 (en) Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof
US20100053407A1 (en) Wafer level compliant packages for rear-face illuminated solid state image sensors
FR3007403A1 (fr) Procede de realisation d&#39;un dispositif microelectronique mecaniquement autonome
TW201834069A (zh) 半導體裝置及半導體裝置之製造方法
FR2720190A1 (fr) Procédé de raccordement des plages de sortie d&#39;une puce à circuit intégré, et module multipuces ainsi obtenu.
EP0593330A1 (fr) Procédé d&#39;interconnexion 3D de boîtiers de composants électroniques, et composant 3D en résultant
WO2018091852A1 (fr) Circuit intégré forme de deux puces connectées en série
JP4984171B2 (ja) 光半導体素子の実装構造および光半導体素子の実装方法
FR3053528A1 (fr) Dispositif electronique ayant une banque integree de composants passifs
CA2915856A1 (fr) Capteur differentiel de temperature
FR2940521A1 (fr) Procede de fabrication collective de modules electroniques pour montage en surface
CA2915853C (fr) Capteur differentiel de temperature
EP0282396A1 (fr) Structure de circuit hybride complexe et procédé de fabrication
FR2864342A1 (fr) Procede d&#39;interconnexion de composants electroniques sans apport de brasure et dispositif electronique obtenu par un tel procede
WO2018020189A2 (fr) Module électronique de puissance d&#39;un aéronef et procédé de fabrication associé
FR2514562A1 (fr) Circuit hybride multicouche a condensateurs et liaisons internes
WO2020049245A2 (fr) Module electronique de puissance
FR2990296A1 (fr) Connexion d&#39;une puce munie de vias traversants avec d&#39;autres elements
FR3140985A1 (fr) Dispositif electronique de type sip et procede de realisation d’un tel dispositif
FR2904472A1 (fr) Procede de fabrication d&#39;un circuit integre encapsule et circuit integre encapsule associe
FR3047141A1 (fr) Module electronique de puissance compact
JP2008159797A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20180105

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9