FR3044166A1 - Dispositif electronique, en particulier pour la protection contre des surtensions - Google Patents

Dispositif electronique, en particulier pour la protection contre des surtensions Download PDF

Info

Publication number
FR3044166A1
FR3044166A1 FR1561135A FR1561135A FR3044166A1 FR 3044166 A1 FR3044166 A1 FR 3044166A1 FR 1561135 A FR1561135 A FR 1561135A FR 1561135 A FR1561135 A FR 1561135A FR 3044166 A1 FR3044166 A1 FR 3044166A1
Authority
FR
France
Prior art keywords
thyristor
semiconductor
trigger
coupled
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1561135A
Other languages
English (en)
Other versions
FR3044166B1 (fr
Inventor
Johan Bourgeat
Jean Jimenez
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Priority to FR1561135A priority Critical patent/FR3044166B1/fr
Priority to US15/096,975 priority patent/US9899366B2/en
Priority to CN201620521131.9U priority patent/CN205609525U/zh
Priority to CN201610380347.2A priority patent/CN106783839B/zh
Publication of FR3044166A1 publication Critical patent/FR3044166A1/fr
Priority to US15/862,924 priority patent/US20180130788A1/en
Application granted granted Critical
Publication of FR3044166B1 publication Critical patent/FR3044166B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7436—Lateral thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thyristors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Le dispositif électronique comprend une chaîne d'au moins deux thyristors (TH1, TH2) couplés en série dans le même sens de conduction. Chaque thyristor (TH1, TH2) comporte une gâchette (G1, G2) d'un premier type de conductivité et toutes les gâchettes (G1, G2) du premier type de conductivité des thyristors (TH1, TH2) sont couplées pour former une gâchette unique (GU).

Description

D ispositif électronique, en particulier pour la protection contre des surtensions
Des modes de réalisation de l’invention concernent les dispositifs électroniques, tels que les dispositifs électroniques basés sur des thyristors, également connus par l’homme du métier sous l’acronyme anglo-saxonne « SCR » (« Silicon Controlled Rectifier »), et notamment ceux conçus pour la protection des composants contre des surtensions, en particulier des surtensions tels que des parasites, se produisant pendant le fonctionnement du composant, mais aussi les surtensions apparaissant lors de décharges électrostatiques (« ElectroStatic Discharge » : ESD en anglais).
Classiquement un thyristor se met à conduire lorsque la tension à ses bornes devient supérieure à une tension de déclenchement.
Outre la tension de déclenchement un autre paramètre important d’un thyristor est la tension de maintien, c'est-à-dire la tension minimale, pour que le thyristor, ayant déclenché, reste conducteur.
Dans certaines applications, les thyristors possèdent une tension de déclenchement élevée, par exemple autour de 3,6 V, mais une tension de maintien faible, par exemple autour de 1,2 V, qui peut alors être inférieure à la tension nominale d’alimentation du circuit intégré incorporant de tels thyristors. C’est le cas par exemple pour un circuit intégré ayant une tension d’alimentation de 3,3 V.
Par conséquent, lors du fonctionnement du circuit intégré, les thyristors peuvent se déclencher et devenir conducteurs lors d’une surcharge électrique (« Electrical OverStress » : EOS en anglais), et continuer alors à conduire jusqu’à destruction car la tension d’alimentation dudit circuit est alors toujours supérieure à la tension de maintien de ces thyristors.
Une solution à base d’un dispositif de protection comportant une structure de trois thyristors cascodés est généralement proposée pour augmenter la tension de maintien d’un tel dispositif de protection.
Cependant une telle structure de trois thyristors accroît également la tension de déclenchement et l’encombrement surfacique sur silicium du dispositif.
Ainsi, selon un mode de réalisation, il est proposé d’améliorer, la performance des dispositifs électroniques de protection basés sur des thyristors en augmentant la tension de maintien sans augmenter significativement la tension de déclenchement.
Selon un autre mode de réalisation, il est proposé de réaliser un tel dispositif sans trop impacter l’encombrement surfacique sur silicium.
Selon un aspect, il est proposé un dispositif électronique, comprenant une chaîne d’au moins deux thyristors couplés en série dans le même sens de conduction (l’anode et la cathode de deux thyristors adjacents de la chaîne sont connectées), chaque thyristor comportant une gâchette d’un premier type de conductivité, toutes les gâchettes du premier type de conductivité des thyristors étant couplées pour former une gâchette unique.
Ainsi on « fusionne » en quelque sorte les thyristors de la chaîne en reliant leurs gâchettes de même type de conductivité pour former un dispositif ayant une seule gâchette, par exemple du premier type de conductivité, qui va pouvoir être reliée à un seul circuit de déclenchement. On augmente ainsi la tension de maintien du dispositif sans augmenter de façon significative, voire sans modifier, la tension de déclenchement par rapport à celle d’un seul thyristor, cette tension de déclenchement étant du reste bien inférieure à celle de la structure cascodée de l’art antérieur. A titre indicatif mais non limitatif, les gâchettes sont avantageusement de type de conductivité N, mais pourraient être de type de conductivité P.
Selon un mode de réalisation, tous les thyristors dudit dispositif électronique sont disposés dans un même caisson semiconducteur ayant le premier type de conductivité.
Chaque thyristor comporte au sein dudit caisson semiconducteur, une première région semiconductrice ayant un deuxième type de conductivité opposé au premier type de conductivité et une deuxième région semiconductrice ayant le deuxième type de conductivité et incluant une zone semiconductrice ayant le premier type de conductivité.
La première région semiconductrice d’un thyristor de la chaîne est couplée par une métallisation située au dessus du caisson semiconducteur à la zone semiconductrice du thyristor précédent dans ladite chaîne. Ledit caisson semiconducteur forme ladite gâchette unique.
Une telle réalisation permet de limiter l’encombrement surfacique sur silicium.
Par ailleurs, le caisson semiconducteur comporte par exemple une zone plus fortement dopée que le reste du caisson. Celle-ci peut entourer toutes les régions semiconductrices et former une prise de contact pour ladite gâchette unique.
Ledit dispositif électronique comporte en outre avantageusement un circuit déclencheur couplé à ladite gâchette unique.
Selon un mode préféré de réalisation, ladite chaîne de thyristors comprend un premier thyristor et un deuxième thyristor. L’anode du deuxième thyristor est couplée à la cathode du premier thyristor.
Selon ce mode préféré de réalisation, le circuit de déclenchement est couplé à ladite gâchette unique et à la cathode du deuxième thyristor.
Une telle structure de deux thyristors couplés en série peut avantageusement économiser jusqu’à 40% sur l’encombrement surfacique par rapport à ladite solution de trois thyristors cascodés tout en offrant une tension de maintien plus élevée et une tension de seuil sensiblement égale à celle d’un dispositif électronique ayant un seul thyristor.
Ledit dispositif électronique peut être utilisé pour la protection d’un composant disposé entre les deux extrémités de la chaîne de thyristors. Le circuit de déclenchement peut être par exemple couplé à ladite gâchette unique et à l’une des extrémités de la chaîne. D’autres avantages et caractéristiques de l’invention apparaîtront à l’étude de la description détaillée de modes de réalisation, pris à titre d’exemples non limitatifs et illustrés par les dessins annexés sur lesquels : - les figures 1 à 4 sont relatives à différents modes de réalisation de l’invention.
La figure 1 illustre schématiquement un exemple d’un dispositif électronique DE selon l’invention.
Le dispositif DE illustré sur la figure 1 comprend un premier thyristor TH1 et un deuxième thyristor TH2 connectés en série dans la même sens de conduction entre une première borne B1 et une deuxième borne B2. Par « dans le même sens de conduction », on entend une connexion entre l’anode et la cathode de deux thyristors adjacents de la chaîne.
Le thyristor TH1 comporte une anode Al couplée à ladite première borne Bl, une cathode Kl et une gâchette Gl, par exemple la gâchette de type N. Le thyristor TH2 comporte une anode A2 couplée à ladite cathode Kl, une cathode K2 couplée à la deuxième borne B2 et sa gâchette G2 de type N couplée à la gâchette Gl de façon à former une gâchette unique GU de type N.
On se réfère maintenant à la figure 2 qui montre un schéma d’implémentation sur silicium dudit dispositif électronique DE décrit ci-avant et illustré sur la figure 1, et à la figure 3 qui est une vue en coupe selon la ligne III-III de la figure 2.
Les thyristors TH1 et TH2 sont formés dans un même caisson semiconducteur CS, par exemple de type N.
Chaque thyristor TH1 ou TH2 comporte dans ledit caisson CS une première région semiconductrice RS1 du type de conductivité P ayant une première zone semiconductrice ZSFD1 plus fortement dopée (de type P+). Cette première région RS1 forme l’anode Al ou A2 du thyristor TH1 ou TH2 et la première zone semiconductrice ZSFD1 forme une zone de prise de contact de l’anode Al ou A2. L’anode Al du premier thyristor TH1 est reliée à la première borne B1 du dispositif électronique DE.
Chaque thyristor TH1 ou TH2 comporte en outre dans ledit caisson une deuxième région semiconductrice RS2 de type P contenant une deuxième zone semiconductrice ZSFD2 de type de conductivité opposé et plus fortement dopée (type N+). Les deuxièmes zones semiconductrices ZSFD2 forment respectivement les cathodes Kl et K2 des thyristors TH1 et TH2.
La deuxième région semiconductrice RS2 de chaque thyristor forme la gâchette de type P de ce thyristor et comporte en outre une troisième zone semiconductrice ZSFD3 de même type de conductivité et plus fortement dopée (type P+). La gâchette de type P est court-circuitée ici avec la zone de cathode ZSFD2 par une métallisation (non représentée sur les figures) entre les zones ZSFD2 et ZSFD3, car elle n’est pas utilisée comme gâchette de déclenchement. L’anode A2 du deuxième thyristor TH2 est reliée à la cathode Kl du premier thyristor TH1 par une métallisation située au-dessus du caisson CS et la cathode du deuxième thyristor TH2 est reliée à la deuxième borne B2.
Tout ledit caisson semiconducteur CS forme de facto ladite gâchette unique GU de type N du dispositif électronique DE. A cet égard, ledit caisson semiconducteur CS comporte avantageusement une zone de contact ZCFD plus fortement dopée que le reste du caisson CS. Cette zone de contact ZCFD entoure toutes les régions semiconductrices RS1 et RS2 et forme une zone de prise de contact de ladite gâchette unique GU de type N.
Un tel dispositif électronique intégré DE ayant deux thyristors TH1 et TH2 permet avantageusement d’économiser jusqu’à 40% d’encombrement surfacique par rapport à la solution d’un dispositif de protection comportant une structure de trois thyristors cascodés.
Quant à la tension de déclenchement et à la tension de maintien d’un tel dispositif, elles sont respectivement de l’ordre de 3,6 volts et de 4 volts pour une réalisation dans une technologie CMOS 28nm.
Un tel dispositif est donc bien adapté à la protection d’un composant d’un circuit intégré alimenté sous une tension d’alimentation de 3,3 volts, contre des surtensions apparaissant lors du fonctionnement du composant.
On se réfère maintenant à cet égard plus particulièrement à la figure 4 pour illustrer un exemple d’application du dispositif électronique DE à la protection d’un composant 1 couplé entre la première borne B1 et la deuxième borne B2. Par exemple, le composant 1 peut être un microcontrôleur ou un cœur de processeur.
La première borne B1 peut être par exemple une borne d’entrée/sortie (« I/O pad en langue anglaise ») du circuit intégré contenant ledit composant et la borne B2 peut être destinée à être reliée à la masse.
Comme illustré sur la figure 4, le dispositif DE comporte un circuit de déclenchement connecté ici entre la gâchette unique GU et la borne B2.
Le circuit de déclenchement CD peut être basé sur des transistors MOS à fonctionnement hybride tels que décrits dans la demande de brevet internationale WO 2011/089179. En effet, il a été montré dans cette demande de brevet internationale WO 2011/089179 que de tels transistors pouvaient être utilisés également pour former un circuit de déclenchement (« trigger circuit » en anglais).
Plus précisément, le circuit de déclenchement CD comporte ici un premier transistor NMOS TN1 à fonctionnement hybride dont la grille GN1 et le substrat SBN1 sont reliés ensemble à la source SN1 du transistor TN1 par une première résistance RI et un deuxième transistor NMOS TN2 à fonctionnement hybride dont le drain DN2 est connecté à la source SN1 du premier transistor TN1, dont la grille GN2 et le substrat SBN2 sont reliés ensemble à la source SN2 du deuxième transistor TN2 par une deuxième résistance R2, la source SN2 de ce deuxième transistor TN2 étant reliée à la cathode K2 du deuxième thyristor TH2 et donc à la deuxième borne B2. D’autres structures classiques de circuits de déclenchement (non illustrés), par exemple des transistors MOS dont la grille et le substrat sont connectés à la masse (ici la borne B2), qui sont communément connus par l’homme du métier sous l’acronyme anglo-saxon « GGNMOS » (« Grounded-Gate NMOS »), sont aussi possibles.
Il convient de noter que ledit circuit de déclenchement CD peut être avantageusement un circuit de déclenchement identique à celui implémenté dans un dispositif de protection classique ayant un seul thyristor.
Ainsi, avec une tension de déclenchement de l’ordre de 3,6 volts, une tension de maintien de l’ordre de 4 volts et une tension d’alimentation de 3,3 volts, un déclenchement lors d’une surcharge sur ledit composant en fonctionnement ne maintient pas un état conducteur dudit dispositif électronique DE à la fin de la surcharge.
Ainsi, on obtient un dispositif électronique pour la protection contre des surtensions possédant une tension de maintien élevée tout en évitant d’augmenter de façon significative la tension de déclenchement par rapport à un dispositif de protection à un seul thyristor. Un tel dispositif électronique nécessite avantageusement un encombrement surfacique sur silicium réduit par rapport à un dispositif de protection ayant trois thyristors.
Bien entendu un tel dispositif est également utilisable pour la protection du composant contre des décharges électrostatiques (ESD) lorsque le composant n’est pas en fonctionnement c’est-à-dire non alimenté.
Il serait possible d’augmenter encore le nombre de thyristors de la chaîne, les gâchettes de ces derniers étant connectées ensemble pour former la gâchette unique. Ceci permettrait d’augmenter encore la tension de maintien du dispositif global. Dans ce cas le nombre d’éléments du circuit de déclenchement, par exemple le nombre de transistors à fonctionnement hybride connectés en série, serait augmenté en conséquence par rapport au mode de réalisation de la figure 4. D’un point de vue intégration, tous les thyristors seraient alors réalisés dans le même caisson semiconducteur CS (figures 2 et 3), avec l’anode d’un thyristor de la chaîne connectée par une métallisation à la cathode du thyristor le précédant dans la chaîne.

Claims (8)

  1. REVENDICATIONS
    1. Dispositif électronique, comprenant une chaîne d’au moins deux thyristors (TH1, TH2) couplés en série dans le même sens de conduction, chaque thyristor (TH1, TH2) comportant une gâchette (Gl, G2) d’un premier type de conductivité, toutes les gâchettes (Gl, G2) du premier type de conductivité des thyristors (TH1, TH2) étant couplées pour former une gâchette unique (GU).
  2. 2. Dispositif selon la revendication 1, dans lequel les gâchettes (Gl, G2, GU) sont de type de conductivité N.
  3. 3. Dispositif selon l’une quelconque des revendications précédentes, dans lequel tous les thyristors (TH1, TH2) sont disposés dans un même caisson semiconducteur (CS) ayant le premier type de conductivité et chaque thyristor (TH1, TH2) comporte au sein dudit caisson semiconducteur (CS), une première région semiconductrice (RS1) ayant un deuxième type de conductivité opposé au premier type de conductivité et une deuxième région semiconductrice (RS2) ayant le deuxième type de conductivité et incluant une zone semiconductrice (ZSFD2) ayant le premier type de conductivité, la première région semiconductrice (RS1) d’un thyristor (TH2) de la chaîne étant couplée par une métallisation située au dessus du caisson semiconducteur (CS) à la zone semiconductrice (ZSFD2) du thyristor précédent (TH1) dans ladite chaîne, ledit caisson semiconducteur (CS) formant ladite gâchette unique (GU).
  4. 4. Dispositif selon la revendication 3, dans lequel le caisson semiconducteur (CS) comporte une zone (ZCFD) plus fortement dopée que le reste du caisson, entourant toutes les régions semiconductrices (RS1, RS2) et formant une prise de contact pour ladite gâchette unique (GU).
  5. 5. Dispositif selon l’une des revendications précédentes, comportant en outre un circuit déclencheur (CD) couplé à ladite gâchette unique (GU).
  6. 6. Dispositif selon l’une des revendications précédentes, dans lequel ladite chaîne de thyristors comprend un premier thyristor (TH1) et un deuxième thyristor (TH2), l’anode (A2) du deuxième thyristor (TH2) étant couplée à la cathode (Kl) du premier thyristor (TH1).
  7. 7. Dispositif selon les revendications 2, 5 et 6, dans lequel le circuit de déclenchement (CD) est couplé à ladite gâchette unique (GU) et à la cathode (K2) du deuxième thyristor (TH2).
  8. 8. Dispositif selon l’une des revendications précédentes prise en combinaison avec la revendication 5, comportant en outre un composant (1) disposé entre les deux extrémités (Bl, B2) de la chaîne de thyristors, le circuit de déclenchement (CD) étant couplé à ladite gâchette unique (GU) et à l’une des extrémités (B2) de la chaîne.
FR1561135A 2015-11-19 2015-11-19 Dispositif electronique, en particulier pour la protection contre des surtensions Expired - Fee Related FR3044166B1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
FR1561135A FR3044166B1 (fr) 2015-11-19 2015-11-19 Dispositif electronique, en particulier pour la protection contre des surtensions
US15/096,975 US9899366B2 (en) 2015-11-19 2016-04-12 Electronic device, in particular for protection against overvoltages
CN201620521131.9U CN205609525U (zh) 2015-11-19 2016-04-29 电子设备与集成电路
CN201610380347.2A CN106783839B (zh) 2015-11-19 2016-04-29 具体用于防止过电压的电子设备
US15/862,924 US20180130788A1 (en) 2015-11-19 2018-01-05 Electronic device, in particular for protection against overvoltages

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1561135 2015-11-19
FR1561135A FR3044166B1 (fr) 2015-11-19 2015-11-19 Dispositif electronique, en particulier pour la protection contre des surtensions

Publications (2)

Publication Number Publication Date
FR3044166A1 true FR3044166A1 (fr) 2017-05-26
FR3044166B1 FR3044166B1 (fr) 2018-03-23

Family

ID=55361668

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1561135A Expired - Fee Related FR3044166B1 (fr) 2015-11-19 2015-11-19 Dispositif electronique, en particulier pour la protection contre des surtensions

Country Status (3)

Country Link
US (2) US9899366B2 (fr)
CN (2) CN205609525U (fr)
FR (1) FR3044166B1 (fr)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3044166B1 (fr) * 2015-11-19 2018-03-23 Stmicroelectronics Sa Dispositif electronique, en particulier pour la protection contre des surtensions
FR3093598B1 (fr) * 2019-03-05 2023-08-04 St Microelectronics Srl Dispositif de protection contre les surtensions
CN113838847B (zh) * 2021-09-02 2023-04-07 电子科技大学 一种用于低压esd防护的双向dcscr器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030076636A1 (en) * 2001-10-23 2003-04-24 Ming-Dou Ker On-chip ESD protection circuit with a substrate-triggered SCR device
US6594132B1 (en) * 2000-05-17 2003-07-15 Sarnoff Corporation Stacked silicon controlled rectifiers for ESD protection
US20090237847A1 (en) * 2008-03-19 2009-09-24 Junhyeong Ryu Stacked scr with high holding voltage
EP2246885A1 (fr) * 2009-04-27 2010-11-03 STmicroelectronics SA Structure de protection d'un circuit intégré contre des décharges électrostatiques

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2734429B1 (fr) * 1995-05-19 1997-08-01 Sgs Thomson Microelectronics Module interrupteur et d'alimentation-application au demarrage d'un tube fluorescent
FR2773021B1 (fr) * 1997-12-22 2000-03-10 Sgs Thomson Microelectronics Commutateur bidirectionnel normalement ferme
FR2808621B1 (fr) * 2000-05-05 2002-07-19 St Microelectronics Sa Composant monolithique a commande unique pour un pont mixte
KR100831269B1 (ko) * 2006-12-29 2008-05-22 동부일렉트로닉스 주식회사 반도체 집적회로 소자를 정전기 방전으로부터 보호하는장치
US9019666B2 (en) 2010-01-22 2015-04-28 Stmicroelectronics S.A. Electronic device, in particular for protection against electrostatic discharges, and method for protecting a component against electrostatic discharges
FR3044166B1 (fr) * 2015-11-19 2018-03-23 Stmicroelectronics Sa Dispositif electronique, en particulier pour la protection contre des surtensions

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6594132B1 (en) * 2000-05-17 2003-07-15 Sarnoff Corporation Stacked silicon controlled rectifiers for ESD protection
US20030076636A1 (en) * 2001-10-23 2003-04-24 Ming-Dou Ker On-chip ESD protection circuit with a substrate-triggered SCR device
US20090237847A1 (en) * 2008-03-19 2009-09-24 Junhyeong Ryu Stacked scr with high holding voltage
EP2246885A1 (fr) * 2009-04-27 2010-11-03 STmicroelectronics SA Structure de protection d'un circuit intégré contre des décharges électrostatiques

Also Published As

Publication number Publication date
CN106783839B (zh) 2019-12-13
FR3044166B1 (fr) 2018-03-23
US20180130788A1 (en) 2018-05-10
CN106783839A (zh) 2017-05-31
CN205609525U (zh) 2016-09-28
US9899366B2 (en) 2018-02-20
US20170148780A1 (en) 2017-05-25

Similar Documents

Publication Publication Date Title
EP0543742B1 (fr) Diode de protection monolithique basse tension à faible capacité
EP0568421B1 (fr) Dispositif de protection d'un circuit intégré contre les décharges électrostatiques
FR2812972A1 (fr) Dispositif a semiconducteur consistant en un thyristor pour la protection contre les decharges electrostatiques
FR2812970A1 (fr) Transistor a effet de champ de type metal-oxyde-semiconducteur a sillicium sur isolant et son procede de fabrication
FR3044166A1 (fr) Dispositif electronique, en particulier pour la protection contre des surtensions
EP2290691A1 (fr) Structure de protection d'un circuit intégré contre des décharges électrostatiques
FR3016999A1 (fr) Dispositif electronique, en particulier pour la protection contre les decharges electrostatiques
EP0543745B1 (fr) Transistor MOS à zener de protection intégrée
FR2993401A1 (fr) Transistor mos sur soi protege contre des surtensions
FR2582861A1 (fr) Dispositif de protection contre des decharges electrostatiques, notamment pour des circuits integres bipolaires
EP1638146A2 (fr) Circuit électronique à double alimentation et à moyens de protection contre les claquages, et moyens de protection correspondants
FR2719158A1 (fr) Circuit d'entrée pour protéger un circuit intégré monolithe.
FR3057394A1 (fr) Dispositif de protection contre les decharges electrostatiques avec circuit de declenchement distribue
EP3261129B1 (fr) Structure de diode
FR2746964A1 (fr) Circuit de protection et dispositif du type semiconducteur sur isolant comportant un tel circuit
FR2976725A1 (fr) Dispositif semiconducteur bidirectionnel declenchable utilisable sur silicium sur isolant
FR2763175A1 (fr) Dispositif semiconducteur de puissance
EP3226303A1 (fr) Composant de puissance protégé contre les surchauffes
EP1544919B1 (fr) Triac
EP0697734B1 (fr) Circuit de protection contre les décharges électrostatiques
FR3074961A1 (fr) Dispositif electronique de protection contre les decharges electrostatiques
EP2685497A1 (fr) Circuit integre sur soi comprenant une diode laterale de protection contres des decharges electrostatiques
FR2904473A1 (fr) Dispositif de protection d'un circuit integre contre les decharges electrostatiques
FR2462025A1 (fr) Circuit integre monolithique a transistors mos complementaires
FR2831328A1 (fr) Protection d'un circuit integre contre des decharges electrostatiques et autres surtensions

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20170526

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

ST Notification of lapse

Effective date: 20210705