FR2977368A1 - Procede de determination des contraintes locales induites dans une plaquette de materiau semiconducteur par des vias traversants - Google Patents
Procede de determination des contraintes locales induites dans une plaquette de materiau semiconducteur par des vias traversants Download PDFInfo
- Publication number
- FR2977368A1 FR2977368A1 FR1155877A FR1155877A FR2977368A1 FR 2977368 A1 FR2977368 A1 FR 2977368A1 FR 1155877 A FR1155877 A FR 1155877A FR 1155877 A FR1155877 A FR 1155877A FR 2977368 A1 FR2977368 A1 FR 2977368A1
- Authority
- FR
- France
- Prior art keywords
- wafer
- layer
- mechanical stresses
- constraints
- semiconductor material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 11
- 239000010703 silicon Substances 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title abstract description 5
- 239000000463 material Substances 0.000 claims abstract description 40
- 239000004065 semiconductor Substances 0.000 claims abstract description 40
- 238000012360 testing method Methods 0.000 claims abstract description 24
- 230000003287 optical effect Effects 0.000 claims abstract description 7
- 238000011326 mechanical measurement Methods 0.000 claims abstract description 4
- 235000012431 wafers Nutrition 0.000 claims description 66
- 238000005259 measurement Methods 0.000 claims description 26
- 239000004020 conductor Substances 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- 238000004088 simulation Methods 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 3
- 239000000945 filler Substances 0.000 claims description 2
- 238000013507 mapping Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 238000011282 treatment Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000000691 measurement method Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000001530 Raman microscopy Methods 0.000 description 1
- 238000001069 Raman spectroscopy Methods 0.000 description 1
- 101100460147 Sarcophaga bullata NEMS gene Proteins 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012625 in-situ measurement Methods 0.000 description 1
- 238000000399 optical microscopy Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
L'invention concerne un procédé de détermination, dans une première plaquette de matériau semiconducteur présentant au moins un via traversant, des contraintes mécaniques induites par ledit au moins un via traversant, ce procédé comprenant les étapes suivantes : fabriquer une structure de test à partir d'une deuxième plaquette de même nature que la première plaquette dans laquelle est réalisé par un procédé sensiblement identique ledit au moins un via traversant, une couche de face arrière étant en outre disposée sur cette deuxième plaquette de façon à ce que le via débouche sur ladite couche ; mesurer les contraintes mécaniques dans ladite couche de face arrière ; et en déduire les contraintes mécaniques induites dans la première plaquette de matériau semiconducteur.
Description
B10920 - 10-GR4-1032 - DD12407VL 1 PROCEDE DE DETERMINATION DES CONTRAINTES LOCALES INDUITES DANS UNE PLAQUETTE DE MATERIAU SEMICONDUCTEUR PAR DES VIAS TRAVERSAN'T'S
Domaine de l'invention La présente invention concerne la détermination des contraintes mécaniques locales induites dans une plaquette de matériau semiconducteur portant sur une face des niveaux d'interconnexion lors de la formation de nias traversant la plaquette. Exposé de l'art antérieur Lors de certains traitements de plaquettes de semi- conducteur, des contraintes mécaniques peuvent apparaître dans la plaquette et dans différents éléments formés sur et dans celle-ci. En outre, de telles contraintes peuvent apparaître par suite de variations de température auxquelles est ultérieurement soumise la plaquette et/ou lors de l'utilisation de puces obtenues à partir de cette plaquette. La figure 1 est une vue en coupe d'une plaquette de semi-conducteur 1 dont la face arrière porte des niveaux d'interconnexion 2, comportant un matériau isolant 3 et des métallisations dont une seule, 4, est représentée. Cette plaquette de semi-conducteur a été amincie et une ouverture a B10920 - 10-GR4-1032 - DD12407VL 2 été formée à partir de la face avant jusqu'à la métallisation 4. Sur les parois et le fond de l'ouverture a été déposé un matériau conducteur 5, par exemple une couche de métal, par exemple du cuivre. L'ouverture peut ensuite être remplie ou non d'un matériau 6, par exemple un polymère isolant. Le matériau conducteur 5 et le matériau de remplissage isolant 6 forment un via traversant la plaquette de semi-conducteur, qui permet d'accéder à la métallisation 4. A titre d'exemple, le diamètre des nias peut être compris entre un et mille micromètres, et leur profondeur peut varier d'une dizaine à plusieurs centaines de micromètres. Dans des structures telles que celle représentée en figure 1, de forts niveaux de contrainte mécanique peuvent apparaître, principalement au fond des nias. Ces forts niveaux de contrainte mécanique sont susceptibles de détériorer le matériau 5 des nias et de compromettre, après plusieurs utilisations, le bon fonctionnement électrique des dispositifs fabriqués à partir de la plaquette de semi-conducteur. Des problèmes de fiabilité électrique et mécanique des dispositifs peuvent survenir. Il est souhaitable de pouvoir mesurer les contraintes mécaniques induites dans une plaquette de semi-conducteur par suite d'un traitement particulier afin de déterminer des procédés de fabrication, des natures de matériaux et des épaisseurs de couche propres à réduire ces contraintes.
Les méthodes existantes de mesure des contraintes mécaniques présentes dans des plaquettes de semi-conducteur après qu'elles ont subi par exemple une formation de nias nécessitent de scier la plaquette de semi-conducteur pour accéder aux régions dans lesquelles on veut mesurer la contrainte. Ces méthodes de mesure sont par exemple la spectroscopie micro-Raman pour déterminer les contraintes dans du silicium, la diffraction des rayons X pour déterminer les contraintes dans du métal ou la technique dite Digital Image Speckle Correlation (DISC).
Ces méthodes de mesure classiques souffrent d'un inconvénient majeur qui est la nécessité de scier la plaquette B10920 - 10-GR4-1032 - DD12407VL 3 de semi-conducteur avant la mesure. Or, les contraintes à mesurer sont en partie libérées ou modifiées lors du sciage de la plaquette de semi-conducteur. On ne mesure donc plus après le sciage de la plaquette les contraintes qui étaient présentes dans la structure avant le sciage. Il existe un besoin de procédés permettant de déterminer avec précision les contraintes induites dans une plaquette de matériau semiconducteur dont une face porte des niveaux d'interconnexion lors de la formation de nias traversant la plaquette. Résumé Ainsi, un objet d'un mode de réalisation de la présente invention est de pallier au moins certains des inconvénients des procédés classiques de détermination des contraintes mécaniques induites dans des éléments d'une plaquette de matériau semiconducteur portant sur une face des niveaux d'interconnexion lors de la formation de nias traversant la plaquette. Un objet plus particulier d'un mode de réalisation de la présente invention est de prévoir un procédé ne nécessitant pas de scier la plaquette de matériau semiconducteur dans laquelle on veut déterminer les contraintes mécaniques. Un mode de réalisation de la présente invention prévoit un procédé de détermination, dans une première plaquette de matériau semiconducteur présentant au moins un via traversant, des contraintes mécaniques induites par ledit au moins un via traversant, ce procédé comprenant les étapes suivantes . fabriquer une structure de test à partir d'une deuxième plaquette de même nature que la première plaquette, dans laquelle est réalisé par un procédé sensiblement identique ledit au moins un via traversant, une couche de face arrière étant en outre disposée sur cette deuxième plaquette de façon à ce que le via débouche sur ladite couche mesurer les contraintes mécaniques dans ladite couche de face arrière ; et en déduire les contraintes mécaniques induites dans la première plaquette de matériau semiconducteur.
B10920 - 10-GR4-1032 - DD12407VL 4 Selon un mode de réalisation de la présente invention, le matériau semiconducteur des première et seconde plaquettes est du silicium. Selon un mode de réalisation de la présente invention, la couche de face arrière de la structure de test est une bicouche d'isolant et de silicium monocristallin, le via débouchant sur l'isolant. Selon un mode de réalisation de la présente invention, la mesure des contraintes mécaniques à partir de la couche de face arrière est obtenue par des mesures optiques et/ou électriques et/ou mécaniques. Selon un mode de réalisation de la présente invention, une couche d'interconnexion est en outre disposée sur la face arrière de la première plaquette de façon à ce que le via débouche sur ladite couche. Selon un mode de réalisation de la présente invention, le via traversant est formé dans la première et la deuxième plaquette par les étapes suivantes : former une ouverture dans la face dite avant de chacune des plaquettes opposée à la face arrière ; déposer une couche d'un matériau conducteur sur les parois et le fond des ouvertures ; et remplir les ouvertures d'un matériau de remplissage. Selon un mode de réalisation de la présente invention, le matériau de remplissage est un matériau isolant.
Selon un mode de réalisation de la présente invention, la déduction des contraintes mécaniques induites dans la première plaquette est obtenue en faisant correspondre par des itérations successives, des résultats de simulation par éléments finis d'un modèle de structure équivalente à la structure de test, aux mesures obtenues sur la structure de test, et en appliquant le modèle résultant de ces itérations au modèle de la structure de la première plaquette. Selon un mode de réalisation de la présente invention, l'application du modèle résultant de ces itérations, au modèle de la structure de la première plaquette permet d'obtenir une cartographie des contraintes dans ladite plaquette.
B10920 - 10-GR4-1032 - DD12407VL 5 La présente invention prévoit aussi une structure de test utilisée pour la mise en oeuvre du procédé ci-dessus. Brève description des dessins Ces objets, caractéristiques et avantages, ainsi que d'autres seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : la figure 1, décrite précédemment, est une vue en coupe d'une plaquette de semi-conducteur portant sur sa face arrière des niveaux d'interconnexion et dans laquelle a été formé un via traversant ; la figure 2 est une vue en coupe d'une structure de test pour la détermination des contraintes mécaniques dans une plaquette de matériau semiconducteur ; et la figure 3 représente sous forme d'organigramme un procédé de détermination des contraintes mécaniques induites dans une plaquette de semi-conducteur portant sur une face des niveaux d'interconnexion et dans laquelle on a formé des nias traversants. Comme cela est habituel dans la représentation des circuits intégrés, les figures 1 et 2 ne sont pas tracées à l'échelle. Description détaillée Un procédé permettant de déterminer avec précision les 25 contraintes mécaniques dans les divers éléments d'une plaquette de matériau semiconducteur du type de celle représentée en figure 1, consiste à utiliser une structure de test telle qu'illustrée en figure 2 en appliquant les étapes illustrées dans l'organigramme de la figure 3. 30 Lors d'une première étape, 21, on fabrique une structure de test telle que représentée en coupe en figure 2. Cette structure de test comprend une plaquette de matériau semiconducteur 11, par exemple du silicium qui a subi les mêmes traitements que la plaquette 1 de la figure 1, mais dont la face 35 arrière porte, à la place des niveaux d'interconnexion 2, une couche 14 de face arrière, par exemple une bicouche comprenant 20 B10920 - 10-GR4-1032 - DD12407VL 6 successivement une couche d'oxyde de silicium 12 et une couche mince de silicium monocristallin 13. Ceci correspond à une structure silicium sur isolant. Comme la plaquette de matériau semiconducteur de la figure 1, la structure de test a été amincie, une ouverture y a été formée, un matériau conducteur 15, par exemple du cuivre, a été déposé sur les parois et le fond de l'ouverture, cette dernière ayant ensuite été remplie par un matériau de remplissage 16, par exemple un isolant. Le matériau conducteur 15 et le matériau de remplissage 16 forment un via traversant la plaquette de matériau semiconducteur 11, identique à celui traversant la plaquette de semi-conducteur 1. Lors d'une étape suivante, 22, on mesure expérimentalement les contraintes et/ou les déformations mécaniques induites dans la couche mince de face arrière de la structure de test. Ces mesures peuvent être réalisées par des techniques classiques de mesure de contraintes et/ou de déformations mécaniques. En outre, les contraintes mécaniques dans la couche mince 14 de face arrière peuvent aussi être déterminées de manière indirecte, soit par des mesures de mobilité des électrons ou des trous dans des transistors MOS à canal N ou P, qui auront été fabriqués dans la couche 14 de face arrière, soit par une variation d'une propriété physico-chimique (électrique, mécanique, optique ou autre) d'un dispositif MEMs construit au- dessus du via (sur et/ou dans la couche 14), comme par exemple une jauge piézo-résistive. Dans le cas d'une mesure optique des contraintes, telle que la diffraction des rayons X ou le micro-Raman, la couche 14 de face arrière est constituée d'un ensemble de couches dans lesquelles cette mesure est possible (matériau semi-conducteur, matériau métallique, etc.). Dans le cas d'une mesure électrique des contraintes (mesures de résistivité de matériaux semiconducteurs ou métalliques, mesures de mobilités des porteurs de charges dans des matériaux semiconducteurs), la couche 14 de face arrière contient les dispositifs nécessaires à cette mesure. La mesure B10920 - 10-GR4-1032 - DD12407VL 7 électrique consistera soit en une mesure de la variation de la résistance d'une jauge réalisée dans une couche d'un matériau piézo-résistif, elle-même pouvant faire partie d'un réseau plus complexe tel qu'un pont de Wheatstone, soit en une mesure de variation de mobilité des porteurs de charges au sein d'un dispositif de type CMOS dédié à cet usage. Dans le cas d'une mesure mécanique des contraintes dans la couche 14 de face arrière, cette dernière doit, soit contenir les jauges de contrainte réalisées suivant des techniques empruntées aux MEMS et aux NEMS, nécessaires à cette mesure, soit permettre une mesure de la déformée de la membrane au-dessus du via, par une méthode de contact telle que celle utilisée par un profilomètre mécanique, soit une méthode sans contact telle que celle utilisée par un microscope confocal, soit un dispositif de mesure de déviation de faisceau optique, après focalisation sur la membrane, soit une mesure optique directe sur une image de cette déformée obtenue par microscopie optique ou électronique ou acoustique. Parallèlement, lors d'une étape 31, on modélise le comportement mécanique de la structure de test pour prévoir les contraintes présentes à l'intérieur de la structure. La théorie choisie permet de mettre en équations les phénomènes réels mis en jeu dans la structure considérée. Cette modélisation nécessite de faire un certain nombre d'hypothèses sur les contraintes initiales présentes à divers emplacements dans la plaquette 11 et dans les régions 15 et 16. Elle nécessite aussi de définir un certain nombre de paramètres, correspondant à la forme et à la nature des différents éléments constituant la structure. Les matériaux des éléments 11, 12 et 13 étant bien connus, les paramètres qui leur sont associés sont introduits aisément dans le modèle. Les autres paramètres, associés aux matériaux des éléments 15 et 16 par exemple, sont généralement moins bien connus, mais leur domaine de variation est connu. On choisit donc, pour chaque paramètre inconnu, une valeur initiale particulière dans son domaine de variation. La résolution des équations régissant le comportement de la structure est réalisée B10920 - 10-GR4-1032 - DD12407VL 8 par exemple grâce à l'utilisation d'un logiciel de simulation numérique par éléments finis. Les résultats indiquent les contraintes dans toute la structure, et on obtient donc plus particulièrement les contraintes dans la couche 14 de face arrière. Une fois les étapes 22 et 31 réalisées, on compare, lors d'une étape 23, les résultats de la mesure expérimentale des contraintes dans la couche mince 14 de face arrière obtenus à l'issue de l'étape 22 avec ceux du calcul des contraintes dans la couche mince 14 de face arrière obtenus à l'issue de l'étape 31. Les premiers résultats obtenus à partir de la modélisation peuvent ne pas correspondre aux résultats de la mesure. On modifie donc, lors d'une étape 24, les valeurs des différents paramètres, c'est-à-dire les contraintes initiales et les paramètres inconnus liés à la nature des matériaux, puis on résout à nouveau les équations du modèle. Cette étape est suivie par une nouvelle comparaison entre les résultats de la mesure et ceux de la modélisation. On ajuste ainsi la valeur des paramètres, jusqu'à ce que les résultats de la modélisation concordent avec ceux de la mesure expérimentale des contraintes dans la couche mince 14 de face arrière (END). Les résultats de la modélisation indiquent alors les contraintes dans les divers éléments de la plaquette de semi-conducteur 11 et donc dans ceux de la plaquette 1. Plusieurs structures de test correspondant à la même plaquette de semi-conducteur 1 dans laquelle on veut déterminer les contraintes pourront être fabriquées avec différentes épaisseurs de couche de face arrière pour augmenter la précision du procédé de détermination des contraintes mécaniques. Après la mesure des contraintes dans la couche mince de face arrière de chaque structure de test, plusieurs cycles de modélisation pourront être réalisés, permettant ainsi de mieux ajuster les paramètres.
A titre d'exemple, l'épaisseur de la couche d'oxyde de silicium 12 et celle de la couche mince de silicium mono- B10920 - 10-GR4-1032 - DD12407VL 9 cristallin 13 pourront être toutes les deux comprises entre 0,1 et 10 pm. L'avantage principal d'un tel procédé de détermination des contraintes mécaniques dans une structure telle que représentée en figure 1 est que l'utilisation d'une structure de test telle qu'illustrée en figure 2 permet la mesure directe, par diverses méthodes classiques, des contraintes dans la couche 14 de face arrière. Grâce à la présence de cette couche, on peut déterminer indirectement, par l'intermédiaire d'une modéli- sation, les contraintes dans les différents éléments de la structure qui ne sont pas directement accessibles aux mesures de contrainte, à moins de scier la plaquette de matériau semi-conducteur. Il est de plus parfaitement envisageable d'intégrer un tel dispositif de contrôle pendant la fabrication des puces et d'obtenir une mesure in-situ, voire en temps réel, de la contrainte induite dans les dispositifs. Dans la présente description : on entend par via traversant toute ouverture débouchant ou non, traversant tout ou partie d'une plaquette ; - on entend par plaquette de matériau semiconducteur une plaquette comportant au moins une couche semiconductrice, le via traversant étant réalisé au moins en partie dans cette couche ; - le fait que la structure de test comporte le ou les mêmes nias que la première plaquette et qu'ils soient réalisés de la même façon et dans le même matériau que ceux de la première plaquette, permet d'obtenir une plaquette de test comportant les mêmes contraintes induites par la présence du ou des nias ; - les modèles des structures des deux plaquettes sont développés par exemple sur un ou plusieurs logiciels de simulation par éléments finis. Les simulations demandent une connaissance de la géométrie des structures à modéliser. Lors des itérations visant à faire correspondre les mesures de contraintes aux résultats des simulations, on fait varier les propriétés physiques et/ou chimiques (thermiques, mécaniques, B10920 - 10-GR4-1032 - DD12407VL 10 etc.) des matériaux de la structure modélisée. Les domaines de variations de ces propriétés sont fixés selon la connaissance qu'on a des matériaux concernés.
Claims (10)
- REVENDICATIONS1. Procédé de détermination, dans une première plaquette (1) de matériau semiconducteur présentant au moins un via traversant, des contraintes mécaniques induites par ledit au moins un via traversant, ce procédé comprenant les étapes suivantes : fabriquer une structure de test à partir d'une deuxième plaquette (11) de même nature que la première plaquette dans laquelle est réalisé par un procédé sensiblement identique ledit au moins un via traversant, une couche (14) de face arrière étant en outre disposée sur cette deuxième plaquette de façon à ce que le via débouche sur ladite couche ; mesurer les contraintes mécaniques dans ladite couche de face arrière ; et en déduire les contraintes mécaniques induites dans la 15 première plaquette de matériau semiconducteur.
- 2. Procédé selon la revendication 1, dans lequel le matériau semiconducteur des première et seconde plaquettes est du silicium.
- 3. Procédé selon la revendication 1 ou 2, dans lequel 20 la couche (14) de face arrière de la structure de test est une bicouche d'isolant (12) et de silicium monocristallin (13), le via débouchant sur l'isolant.
- 4. Procédé selon l'une quelconque des revendications 1 à 3, dans lequel la mesure des contraintes mécaniques à partir 25 de la couche de face arrière est obtenue par des mesures optiques et/ou électriques et/ou mécaniques.
- 5. Procédé selon l'une quelconque des revendications 1 à 4, dans lequel une couche d'interconnexion est en outre disposée sur la face arrière de la première plaquette (1) de 30 façon à ce que le via débouche sur ladite couche.
- 6. Procédé selon l'une quelconque des revendications 1 à 5, dans lequel le via traversant est formé dans la première et la deuxième plaquette par les étapes suivantes :B10920 - 10-GR4-1032 - DD12407VL 12 former une ouverture dans la face dite avant de chacune des plaquettes opposée à la face arrière ; déposer une couche d'un matériau conducteur sur les parois et le fond des ouvertures ; et remplir les ouvertures d'un matériau de remplissage.
- 7. Procédé selon la revendication 6, dans lequel le matériau de remplissage est un matériau isolant.
- 8. Procédé selon l'une quelconque des revendications 1 à 7, dans lequel la déduction des contraintes mécaniques induites dans la première plaquette (1) est obtenue : - en faisant correspondre par des itérations successives, des résultats de simulation par éléments finis d'un modèle de structure équivalente à la structure de test, aux mesures obtenues sur la structure de test, et - en appliquant le modèle résultant de ces itérations au modèle de la structure de la première plaquette.
- 9. Procédé selon la revendication 8, dans lequel l'application du modèle résultant de ces itérations, au modèle de la structure de la première plaquette (1) permet d'obtenir une cartographie des contraintes dans ladite plaquette.
- 10. Structure de test utilisée pour la mise en oeuvre du procédé selon l'une quelconque des revendications 1 à 9.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1155877A FR2977368B1 (fr) | 2011-06-30 | 2011-06-30 | Procede de determination des contraintes locales induites dans une plaquette de materiau semiconducteur par des vias traversants |
| US13/524,699 US8726736B2 (en) | 2011-06-30 | 2012-06-15 | Method for determining the local stress induced in a semiconductor material wafer by through vias |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1155877A FR2977368B1 (fr) | 2011-06-30 | 2011-06-30 | Procede de determination des contraintes locales induites dans une plaquette de materiau semiconducteur par des vias traversants |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2977368A1 true FR2977368A1 (fr) | 2013-01-04 |
| FR2977368B1 FR2977368B1 (fr) | 2014-01-31 |
Family
ID=44584237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1155877A Expired - Fee Related FR2977368B1 (fr) | 2011-06-30 | 2011-06-30 | Procede de determination des contraintes locales induites dans une plaquette de materiau semiconducteur par des vias traversants |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8726736B2 (fr) |
| FR (1) | FR2977368B1 (fr) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10209300B2 (en) * | 2015-11-12 | 2019-02-19 | Rudolph Technologies, Inc. | Opto-acoustic metrology of signal attenuating structures |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090206488A1 (en) * | 2008-02-16 | 2009-08-20 | International Business Machines Corporation | Through substrate annular via including plug filler |
| US20100072620A1 (en) * | 2008-09-25 | 2010-03-25 | Liang Wang | Semiconductor Chip with Backside Conductor Structure |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6441396B1 (en) * | 2000-10-24 | 2002-08-27 | International Business Machines Corporation | In-line electrical monitor for measuring mechanical stress at the device level on a semiconductor wafer |
| US6678055B2 (en) * | 2001-11-26 | 2004-01-13 | Tevet Process Control Technologies Ltd. | Method and apparatus for measuring stress in semiconductor wafers |
| US6902316B1 (en) * | 2004-02-05 | 2005-06-07 | The United States Of America As Represented By The Secretary Of The Navy | Non-invasive corrosion sensor |
| JP2008311455A (ja) * | 2007-06-15 | 2008-12-25 | Nec Electronics Corp | 半導体装置の耐熱応力評価方法、及び評価素子を有する半導体ウエハ |
| EP2286449A1 (fr) * | 2008-05-30 | 2011-02-23 | Nxp B.V. | Contrainte thermomecanique dans des plaquettes semi-conductrices |
| DE102009055661A1 (de) * | 2009-11-25 | 2011-05-26 | Eos Gmbh Electro Optical Systems | Verfahren zum Herstellen eines dreidimensionalen Objekts |
-
2011
- 2011-06-30 FR FR1155877A patent/FR2977368B1/fr not_active Expired - Fee Related
-
2012
- 2012-06-15 US US13/524,699 patent/US8726736B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090206488A1 (en) * | 2008-02-16 | 2009-08-20 | International Business Machines Corporation | Through substrate annular via including plug filler |
| US20100072620A1 (en) * | 2008-09-25 | 2010-03-25 | Liang Wang | Semiconductor Chip with Backside Conductor Structure |
Non-Patent Citations (3)
| Title |
|---|
| A. MERCHA ET AL: "Comprehensive analysis of the impact of single and arrays of through silicon vias induced stress on high-k / metal gate CMOS performance", 2010 INTERNATIONAL ELECTRON DEVICES MEETING, 1 December 2010 (2010-12-01), pages 2.2.1 - 2.2.4, XP055016193, ISBN: 978-1-44-247418-5, DOI: 10.1109/IEDM.2010.5703278 * |
| GYUJEI LEE ET AL: "Quantification of micropartial residual stress for mechanical characterization of TSV through nanoinstrumented indentation testing", ELECTRONIC COMPONENTS AND TECHNOLOGY CONFERENCE (ECTC), 2010 PROCEEDINGS 60TH, IEEE, PISCATAWAY, NJ, USA, 1 June 2010 (2010-06-01), pages 200 - 205, XP031694125, ISBN: 978-1-4244-6410-4 * |
| MASAHIRO SUNOHARA ET AL: "Studies on electrical performance and thermal stress of a silicon interposer with TSVs", ELECTRONIC COMPONENTS AND TECHNOLOGY CONFERENCE (ECTC), 2010 PROCEEDINGS 60TH, IEEE, PISCATAWAY, NJ, USA, 1 June 2010 (2010-06-01), pages 1088 - 1093, XP031694068, ISBN: 978-1-4244-6410-4 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130112974A1 (en) | 2013-05-09 |
| US8726736B2 (en) | 2014-05-20 |
| FR2977368B1 (fr) | 2014-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2998047A1 (fr) | Procede de mesure des variations d'epaisseur d'une couche d'une structure semi-conductrice multicouche | |
| KR101656436B1 (ko) | 박막 웨이퍼의 막두께 분포 측정 방법 | |
| KR100750575B1 (ko) | 계층 구조 설계 및 제조 방법, 응력 분석 시스템 및 국소 응력 계산 방법 | |
| FR2942316A1 (fr) | Capteur de force de contact | |
| FR2776375A1 (fr) | Methode de caracterisation d'un processus d'implantation ionique | |
| FR2964193A1 (fr) | Procede de mesure d'une energie d'adhesion, et substrats associes | |
| US7930113B1 (en) | Measuring stresses in multi-layer thin film systems with variable film thickness | |
| EP2277084A1 (fr) | Procede de controle en temps reel de la fabrication de circuits integres a l'aide de structures de controle localisees dans l'espace modele opc | |
| WO2013131973A1 (fr) | Procede de fabrication d'un capteur de pression et capteur correspondant | |
| FR2955654A1 (fr) | Systeme et procede d'evaluation de deformations inhomogenes dans des plaques multicouches | |
| FR3007520A1 (fr) | Procede de determination d'un champ de contraintes tridimensionnelles d'un objet, en particulier une structure integree, et systeme correspondant | |
| FR2977368A1 (fr) | Procede de determination des contraintes locales induites dans une plaquette de materiau semiconducteur par des vias traversants | |
| JP2009168562A (ja) | ラマン分光を用いた応力評価方法及び半導体装置の製造方法 | |
| WO2006051243A1 (fr) | Procede et appareil de mesure de plaques de semi-conducteur | |
| BE1025565B1 (fr) | Dispositif et methode pour controle non destructif de structures | |
| Meng et al. | The adoption of machine learning in the measurement of copper contact on the main chip in advanced 3D NAND technology nodes | |
| WO2015082844A1 (fr) | Systeme de determination de la forme au moins partielle d'un objet tridimentionnel et procede correspondant | |
| FR3025306A1 (fr) | Procede non-destructif de mesure de l'epaisseur de barriere thermique et/ou de mur en superalliage d'aube creuse de turbomachine | |
| Ku et al. | 3D interconnect metrology in CMS/ITRI | |
| FR2901914A1 (fr) | Caracterisation d'une couche implantee | |
| FR3138512A1 (fr) | Pièce mécanique comprenant au moins une cavité interne et procédé de fabrication d’une telle pièce | |
| FR3133514A1 (fr) | Procédé de correction d’épaisseur d’une couche piézoélectrique | |
| JP3810903B2 (ja) | 多結晶半導体膜の検査方法 | |
| Sendelbach et al. | Assessing scatterometry for measuring advanced spacer structures with embedded SiGe | |
| FR3129471A1 (fr) | Procédé d’obtention d’un outil de caractérisation géométrique d’un objectif optique à fabriquer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 6 |
|
| PLFP | Fee payment |
Year of fee payment: 7 |
|
| PLFP | Fee payment |
Year of fee payment: 8 |
|
| PLFP | Fee payment |
Year of fee payment: 10 |
|
| PLFP | Fee payment |
Year of fee payment: 11 |
|
| PLFP | Fee payment |
Year of fee payment: 12 |
|
| ST | Notification of lapse |
Effective date: 20240205 |