FR2957480A1 - Procede de metallisation de vias borgnes - Google Patents

Procede de metallisation de vias borgnes Download PDF

Info

Publication number
FR2957480A1
FR2957480A1 FR1051726A FR1051726A FR2957480A1 FR 2957480 A1 FR2957480 A1 FR 2957480A1 FR 1051726 A FR1051726 A FR 1051726A FR 1051726 A FR1051726 A FR 1051726A FR 2957480 A1 FR2957480 A1 FR 2957480A1
Authority
FR
France
Prior art keywords
substrate
electrically conductive
conductive material
blind via
blind
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1051726A
Other languages
English (en)
Other versions
FR2957480B1 (fr
Inventor
Fabrice Jacquet
Sebastien Bolis
Damien Saint-Patrice
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR1051726A priority Critical patent/FR2957480B1/fr
Priority to US13/039,902 priority patent/US9003654B2/en
Priority to EP11157121.2A priority patent/EP2365741B1/fr
Publication of FR2957480A1 publication Critical patent/FR2957480A1/fr
Application granted granted Critical
Publication of FR2957480B1 publication Critical patent/FR2957480B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/8238—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/82399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/828—Bonding techniques
    • H01L2224/82801—Soldering or alloying
    • H01L2224/82815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/828—Bonding techniques
    • H01L2224/82895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/82896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

Procédé de métallisation d'au moins un via borgne (100) formé dans au moins un substrat (102), comportant au moins les étapes suivantes : a) disposer au moins une portion solide (110) de matériau électriquement conducteur dans le via borgne, b) réaliser un traitement thermique de la portion solide de matériau électriquement conducteur, la faisant fondre dans le via borgne, c) réaliser un refroidissement du matériau électriquement conducteur, le solidifiant dans le via borgne .

Description

PROCEDE DE METALLISATION DE VIAS BORGNES
DESCRIPTION DOMAINE TECHNIQUE L'invention concerne le domaine de la microélectronique et notamment la métallisation d'au moins un via borgne formé dans au moins un substrat. L'invention s'applique particulièrement pour réaliser une métallisation simultanée de plusieurs vias borgnes formés dans au moins un substrat. L'invention pourra être utilisée en microélectronique pour la réalisation d'interconnexions électriques et/ou de reprises de contacts électriques dans un substrat, ou wafer, microélectronique, c'est-à- dire servant de support pour la réalisation d'un ou plusieurs dispositifs microélectroniques. L'invention est particulièrement adaptée pour réaliser une ou plusieurs interconnexions électriques entre deux substrats par la métallisation d'un ou plusieurs vias borgnes formés dans au moins un des deux substrats, ou encore pour réaliser une reprise de contacts électriques dans un dispositif imageur. ÉTAT DE LA TECHNIQUE ANTÉRIEURE Il est connu de réaliser des interconnexions électriques ou des reprises de contacts électriques dans un substrat en formant des vias, c'est-à-dire des trous ou des cavités, dans ce substrat, puis en réalisant une métallisation de ces 2 via, c'est-à-dire en les remplissant avec un matériau électriquement conducteur tel que du métal. Une telle métallisation de vias formés dans un substrat peut être obtenue en mettant en oeuvre des procédés classiques de dépôt sous vide, par exemple de type PVD (dépôt physique en phase vapeur), PECVD (dépôt chimique en phase vapeur assisté par plasma), électrolyse, etc. Ces procédés sont adaptés pour métalliser des vias de faibles diamètres, par exemple inférieurs à environ 100 }gym, et de faibles profondeurs. Le document "New Front to Back-side 3D Interconnects Based High Aspect Ratio Through Silicon Vias" par Mohamed Saadaoui et Al 10th EPTC, Singapore, décrit un procédé dans lequel les vias sont métallisés par une électrolyse réalisée de manière ascendante, c'est-à-dire de type « bottom-up ». Toutefois, ces procédés deviennent inappropriés lorsque l'on souhaite métalliser des vias de plus grandes profondeurs, par exemple dans le cas de vias traversant réalisés dans toute l'épaisseur d'un substrat de silicium dont l'épaisseur standard est égale à environ 720 }gym, et cela même pour des vias comprenant des motifs de grandes dimensions, c'est-à-dire comprenant un diamètre supérieur ou égal à environ 200 }gym, en raison des temps de mise en oeuvre nécessaires extrêmement longs, et donc du coût de revient pour réaliser de telles métallisations. Afin de réduire ce coût, il est également connu de réaliser une métallisation de vias par sérigraphie : le matériau électriquement conducteur est disposé sur le substrat sous la forme d'une pâte puis, 3 par l'intermédiaire d'une racle, cette pâte est introduite dans les vias. Cependant, une telle métallisation par sérigraphie pose des problèmes dans le cas de vias dits « borgnes », c'est-à-dire de vias non traversant qui débouchent au niveau d'une seule face du substrat et qui comportent une paroi de fond. Les défauts les plus fréquents alors rencontrés sont l'emprisonnement de bulles d'air dans les vias, sous le matériau électriquement conducteur, et/ou un remplissage partiel des vias empêchant de réaliser ultérieurement une reprise des contacts électriques formés par les vias du côté des parois de fond des vias. De plus, la sérigraphie n'est pas non plus adaptée pour métalliser (rapport de la important, par
palier à ces problèmes, le document propose de réaliser une métallisation mise en oeuvre d'une sérigraphie sous les inconvénients liés à la mise en sérigraphie sous vide sont nombreux : modifications devant être apportées sérigraphie pour réaliser une telle
temps nécessaire à la mise sous vide du substrat avant de procéder à la sérigraphie est important, - le matériau de sérigraphie utilisé pour 30 métalliser les vias doit être compatible avec une mise des vias ayant un facteur de forme profondeur sur le diamètre du via) exemple supérieur à 2. Pour JP 2002/144523 A de vias par la Toutefois, d'une telle - les au matériel de sérigraphie sous vide sont très coûteuses, - le vide. oeuvre 4 sous vide, ce qui impose d'utiliser un composite polymère/métal comme matériau de métallisation, - la qualité de l'interconnexion électrique obtenue par exemple entre le matériau de métallisation sérigraphié et des parois électriquement conductrices du via est aléatoire. EXPOSÉ DE L'INVENTION Un but de la présente invention est de proposer un procédé de métallisation d'au moins un via borgne ne posant pas les problèmes des procédés de l'art antérieur, c'est-à-dire s'affranchissant des problèmes d'emprisonnement d'air dans le via, qui soit adapté quelques soient les dimensions du via aussi bien en termes de facteur de forme que de profondeur et de dimensions de section du via, qui soit peut coûteux et rapide, et pouvant être mis en oeuvre à partir de n'importe quel matériau de métallisation. Pour cela, la présente invention propose un procédé de métallisation d'au moins un via borgne formé dans au moins un substrat, comportant au moins les étapes suivantes . a) disposer au moins une portion solide de matériau électriquement conducteur dans le via borgne, b) réaliser un traitement thermique de la portion solide de matériau électriquement conducteur, la faisant fondre dans le via borgne, c) réaliser un refroidissement du matériau électriquement conducteur, le solidifiant dans le via borgne.
Ainsi, lors du traitement thermique du substrat faisant fondre le matériau électriquement conducteur, qui forme donc un matériau fusible, ce dernier s'écoule donc progressivement dans le via, 5 permettant à l'air de s'échapper compte tenu du fait que la fonte du matériau électriquement conducteur est progressive et que des espaces libres entre l'intérieur du via et l'environnement extérieur forment des canaux par lesquels l'air peut s'échapper.
De plus, en faisant appel à une ou plusieurs portions solides de matériau électriquement conducteur de dimensions adaptées, c'est-à-dire dont les dimensions sont inférieures à celles du via, il est donc possible de réaliser une métallisation d'un via quelque soit son rapport de forme et ses dimensions. Le procédé de métallisation selon l'invention s'applique à au moins un via borgne, c'est-à-dire un via formé dans au moins un substrat, qui d'un premier côté est débouchant au niveau d'une face du substrat, et d'un second côté, opposé au premier côté, comporte une paroi de fond. Cette paroi de fond peut être temporaire, c'est-à-dire servant à la métallisation du via selon le procédé de l'invention dans un premier temps, puis étant ensuite supprimée permettant d'accéder au via depuis deux côtés opposés. On entend par substrat une structure homogène (c'est-à-dire comportant une seule couche) ou une structure hétérogène (c'est-à-dire comportant un ensemble de couches), et peut également désigner un empilement de substrats. 6 Avantageusement, lors de l'étape a), on peut disposer une pluralité de portions solides d'au moins un matériau électriquement conducteur dans le via, dont les dimensions (par exemple le diamètre lorsque les portions solides sont des microbilles) sont inférieures à celle du diamètre du via. Par exemple, pour un via dont la section a une dimension (par exemple le diamètre) égale à environ 30 pm, il est possible d'utiliser au moins une microbille de diamètre inférieur ou égal à environ 25 pm. Ainsi, les espaces entre les portions solides forment des canaux permettant à l'air de s'échapper lorsque l'on fait fondre ces portions solides de matériau électriquement conducteur.
Avantageusement, la portion solide de matériau électriquement conducteur peut être une microbille. Une telle microbille a notamment pour avantage d'être facilement déplaçable sur la surface du substrat au niveau de laquelle le via borgne est débouchant en la faisant rouler, afin de la disposer aisément dans le via. Préalablement à l'étape a), la microbille peut être disposée sur une face du substrat au niveau de laquelle le via borgne est débouchant, puis poussée et/ou roulée dans le via borgne au cours de l'étape a). Ainsi, par exemple, au cours de l'étape a), la microbille peut être disposée dans le via borgne par l'intermédiaire d'une racle déplacée relativement à ladite face du substrat et/ou en faisant rouler la microbille sur ladite face du substrat. 7 De manière alternative, préalablement à l'étape a), la portion solide de matériau électriquement conducteur peut être disposée sur une face du substrat au niveau de laquelle le via borgne est débouchant, et, au cours de l'étape a), la portion solide de matériau électriquement conducteur peut être disposée dans le via borgne par une mise en vibration du substrat. Préalablement à la mise en oeuvre de l'étape a), au moins une partie des parois du via borgne peuvent être recouvertes d'un matériau apte à empêcher le mouillage de ladite partie des parois du via borgne par le matériau électriquement conducteur fondu obtenu lors de la mise en oeuvre de l'étape b), le matériau électriquement conducteur solidifié obtenu après la mise en oeuvre de l'étape c) pouvant être non solidaire, ou isolé, de ladite partie des parois du via borgne non mouillante. L'angle de goutte formé entre le matériau électriquement conducteur fondu puis solidifié et le matériau recouvrant ladite partie des parois peut être sensiblement proche d'environ 180°, et au moins supérieur à environ 90°C. Ainsi, il est possible de former dans le via une métallisation qui n'est pas en contact avec une partie ou certaines des parois du via, par exemple les parois latérales du via, formant ainsi un « pilier » de matériau électriquement conducteur dans le via qui n'est pas en contact avec ces parois du via. De manière alternative, préalablement à la mise en oeuvre de l'étape a), au moins une partie des parois du via borgne peuvent être recouvertes d'un 8 matériau apte à rendre ladite partie des parois du via borgne mouillable par le matériau électriquement conducteur fondu obtenu lors de la mise en oeuvre de l'étape b), le matériau électriquement conducteur solidifié obtenu après la mise en oeuvre de l'étape c) pouvant être en contact avec ladite partie des parois du via borgne mouillable. Ainsi, il est possible soit de remplir complètement le via avec le matériau électriquement conducteur, soit de réaliser une couche à base du matériau électriquement conducteur le long des parois rendues mouillables du via, et cela en fonction des dimensions et du nombre de portions solides disposées dans le via lors de l'étape a).
Le via borgne peut traverser le substrat, appelé premier substrat, tel que le via borgne soit débouchant au niveau de deux faces opposées du premier substrat, une paroi de fond du via borgne étant formée par au moins un second substrat solidarisé au premier substrat. Ce second substrat peut être un élément solidarisé en permanence au premier substrat, par exemple lorsque les deux substrats font partie d'un dispositif microélectronique, ou bien être un élément solidarisé temporairement au premier substrat afin de former une paroi de fond temporaire du via borgne, ce second substrat pouvant être ensuite séparé du premier substrat après la métallisation du via. Au moins un contact électrique peut être disposé sensiblement au niveau d'une paroi de fond du via borgne, et/ou sur au moins une face du substrat au niveau de laquelle le via borgne est débouchant et tout 9 ou partie en périphérie du via borgne, le matériau électriquement conducteur solidifié obtenu après la mise en oeuvre de l'étape c) pouvant être relié électriquement audit contact électrique. Ainsi, la métallisation du via peut former une connexion reliée électriquement à ce(s) contact(s). La mise en oeuvre des étapes a) à c) peut être répétée plusieurs fois, augmentant la quantité de matériau électriquement conducteur solidifié dans le via borgne à chaque mise en oeuvre ultérieure de l'étape c) par rapport à la quantité de matériau électriquement conducteur solidifié lors d'une précédente mise en oeuvre de l'étape c). Dans ce cas, lors d'une mise en oeuvre ultérieure de l'étape a), les dimensions de la portion solide de matériau électriquement conducteur utilisée peuvent être inférieures aux dimensions de la portion solide de matériau électriquement conducteur utilisée lors d'une précédente mise en oeuvre de l'étape a).
La mise en oeuvre des étapes a) à c) peut réaliser simultanément la métallisation de plusieurs vias borgnes formés au moins dans le substrat. Dans ce cas, préalablement à la mise en oeuvre de l'étape a), un masque peut être disposé sur une face du substrat au niveau de laquelle les vias borgnes sont débouchant, le masque pouvant comporter au moins une ouverture alignée avec au moins un des vias borgnes. Un tel masque permet donc de sélectionner les vias à métalliser et d'obturer d'autres vias également formés dans le substrat ne devant pas être métallisés. De plus, un tel masque permet également de protéger les 10 zones du substrat sur lesquelles on souhaite éviter la formation de métallisations intempestives. BRÈVE DESCRIPTION DES DESSINS La présente invention sera mieux comprise à la lecture de la description d'exemples de réalisation donnés à titre purement indicatif et nullement limitatif en faisant référence aux dessins annexés sur lesquels : - les figures 1A à 1F représentent les étapes d'un procédé de métallisation d'un via borgne, objet de la présente invention, selon un premier mode de réalisation, - les figures 2A à 2D représentent les étapes d'un procédé de métallisation de nias borgnes, objet de la présente invention, selon un second mode de réalisation, - la figure 3 représente un via métallisé par la mise en oeuvre d'une procédé de métallisation, objet de la présente invention, selon une variante du premier mode de réalisation. Des parties identiques, similaires ou équivalentes des différentes figures décrites ci-après portent les mêmes références numériques de façon à faciliter le passage d'une figure à l'autre.
Les différentes parties représentées sur les figures ne le sont pas nécessairement selon une échelle uniforme, pour rendre les figures plus lisibles. Les différentes possibilités (variantes et 30 modes de réalisation) doivent être comprises comme 11 n'étant pas exclusives les unes des autres et peuvent se combiner entre elles. EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS On se réfère tout d'abord aux figures 1A à 1F qui représentent les étapes d'un procédé de métallisation d'un via borgne 100 selon un premier mode de réalisation. Comme représenté sur la figure 1A, le via borgne 100 est réalisé dans une structure comportant un premier substrat 102 solidarisé à un second substrat 104 par une interface de scellement 106. Les premier et second substrats 102 et 104 sont par exemple à base de silicium et chacun d'épaisseur (dimension selon l'axe Z représenté sur la figure 1A) égale à environ 720 }gym. Le via 100 a par exemple une section, dans le plan (X,Y) et au niveau du premier substrat 102, sensiblement en forme de disque et de diamètre par exemple égal à environ 100 }gym. Le via 100 traverse le premier substrat 102 et est donc débouchant à la fois au-niveau d'une face supérieure 103 du premier substrat 102 et d'une face inférieure 105 du premier substrat 102. Une paroi de fond du via borgne 100 est formée par une partie d'une face supérieure 107 du second substrat 104 qui se trouve en regard de l'espace vide formé par le via 100 dans le premier substrat 102. Un contact électrique 108, par exemple à base d'un matériau électriquement conducteur tel que du métal (par exemple de l'or), est disposé au niveau de cette paroi de fond du via 100. De plus, des contacts électriques 109 sont également 12 présents dans le via 100, au niveau de la face inférieure 105 du premier substrat 102. Bien que non représentés, des dispositifs microélectroniques (transistors, capteurs CMOS, etc.) sont réalisés sur le premier substrat 102 et/ou le second substrat 104 et sont reliés électriquement aux contacts électriques 108 et 109. Dans une variante, il est également possible que des contacts électriques soient également disposés au niveau de la face supérieure 103 du substrat 102, en périphérie du via 100. Comme représenté sur la figure 1B, une pluralité de microbilles 110 à base d'un matériau électriquement conducteur sont disposées dans le via borgne 100. Pour cela, les microbilles 110 sont par exemple tout d'abord disposées sur la face supérieure 103 du premier substrat 102, puis amenées dans le via 100 par l'intermédiaire d'une racle, par exemple similaire à une racle utilisée pour mettre en oeuvre une sérigraphie, qui est amène les microbilles 110 dans le via borgne 100. Sur l'exemple de la figure 1B, le via borgne 100 est rempli par les microbilles 110. Dans une variante, il est également possible de faire rouler les microbilles 110 sur la face supérieure 103 du substrat 102 sans utiliser de racle, jusqu'à ce qu'un nombre suffisant de microbilles 110 soient disposées dans le via borgne 100. Le matériau électriquement conducteur des microbilles 110 est ici un alliage fusible, par exemple un alliage à base d'étain, d'argent et de cuivre. Le matériau électriquement conducteur utilisé pourra être choisi par exemple en fonction du matériau du substrat 13 102 et/ou du matériau des contacts électriques destinés à être en contact avec le matériau de métallisation (les contacts électriques 108 et 109 dans ce premier mode de réalisation), et par exemple à base de cuivre et/ou d'or et/ou de nickel. On prendra soin à choisir, pour les microbilles 110, un matériau dont la température de fusion est inférieure à celles des matériaux des autres éléments, notamment des contacts électriques. Les diamètres des microbilles 110 sont inférieurs à celui du via borgne 100. Sur l'exemple de la figure 1B, les microbilles 110 ont toutes un diamètre sensiblement similaire. Toutefois, il est possible de remplir le via borgne 100 avec des microbilles 110 de diamètres différents, ce qui peut permettre d'augmenter la compacité de remplissage du via borgne 100, c'est-à-dire de réduire l'espace vide inoccupé par les microbilles 110 dans le via borgne 100 lorsque celui-ci est rempli par les microbilles 110. Le tableau ci-dessous donne les caractéristiques dimensionnelles de différents types de microbilles pouvant être utilisées dans le procédé de métallisation. Type Diamètre Diamètre Gamme de désignation maximum nominal diamètres Type 2 75 - 45 Type 3 45 - 20 Type 4 38 - 20 Type 5 30 }gym 25 }gym 25 - 10 Type 6 20 }gym 15 }gym 15 - 5 Type 7 15 }gym 11 }gym 11 - 2 Type 8 11 }gym 10 }gym 8 - 2 14 La valeur indiquée dans la colonne « diamètre maximum » correspond au diamètre maximum que peut avoir une microbille du type en question. La valeur indiquée dans la colonne « Diamètre nominal » correspond au diamètre maximum qu'au plus 1 % des microbilles de ce type peuvent avoir. Enfin, la gamme de valeurs indiquée dans la colonne « Gamme de diamètres » correspond à la gamme des diamètres d'au moins 90 % des microbilles du type en question.
En réalisant les microbilles 110 à partir de nanoparticules d'alliage, il est possible de réaliser des microbilles de diamètre encore plus petit que ceux indiqués dans le tableau ci-dessus. De plus, il n'y a pas de limite technologique concernant la taille maximale possible des microbilles 110. On fait ensuite subir un traitement thermique à l'ensemble dans lequel est réalisé le via borgne 100, c'est-à-dire les substrats 102, 104, afin de faire fondre les microbilles 110. La température nécessaire pour faire fondre les microbilles dépend de la température de fusion du matériau des microbilles 110. Le tableau ci-dessous indique les températures liquidus d'alliages pouvant être utilisés pour réaliser les microbilles 110.25 Alliage Température Liquidus (°C) 34Sn / 46Bi / 20Pb 100 42Sn / 58Bi 138 43Sn / 43Pb / 14Bi 163 62Sn / 36Pb / 2Ag 179 63Sn / 37Pb 183 95,5Sn / 3,8Ag / 0,7Cu 217 96,5Sn / 3,5Ag 221 99,3Sn / 0,7Cu 227 80Au / 20Sn 280 En faisant fondre le matériau électriquement conducteur des microbilles 110, celui-ci s'écoule au fond du via borgne 100. Or, étant donné que des espaces vides sont présents entre les microbilles 110 lorsque celles-ci sont disposées dans le via borgne 100, l'air se trouvant sous les microbilles 110 peut donc s'échapper par ces espaces vides, ce qui permet de métalliser le via borgne 100 sans former de bulles d'air sous la métallisation. Comme représenté sur la figure 1C, le matériau fondu des microbilles 110 est ensuite refroidi, formant une portion 112 de matériau électriquement conducteur solidifié qui correspond à une partie de la métallisation du via borgne 100. Cette portion 112 est en contact avec les contacts électriques 108 et 109. Un espace vide 111 est présent dans le via borgne 100, au-dessus de la portion 112 de matériau électriquement conducteur solidifié, entre la première partie 112 de la métallisation et l'ouverture du via borgne 100 se trouvant au niveau de la face 16 supérieure 103 du premier substrat 102. Cet espace vide 111 correspond sensiblement aux espaces vides présents entre les microbilles 110 avant que celles-ci ne soient fondues.
Comme représenté sur la figure 1D, l'opération est ensuite répétée en remplissant l'espace vide 111 par des microbilles 110 par exemple similaires à celles utilisées lors du précédent remplissage du via borgne 100.
Un nouveau traitement thermique est alors mis en oeuvre pour faire fondre ces microbilles 110. Le matériau fondu obtenu se mélange alors avec le matériau de la portion 112 de métallisation qui fond également étant donné qu'il subit le même traitement thermique que les microbilles 110. Préalablement à la mise en oeuvre de ce nouveau traitement thermique, il est possible de traiter au préalable la portion 112 de métallisation par une étape de désoxydation de sa surface lors de sa refusion. Une telle étape de désoxydation peut être obtenue par un traitement à base d'acide formique. Après refroidissement, on obtient une portion 114 de matériau électriquement conducteur solidifié occupant dans le via borgne 100 un volume plus important que la précédente portion 112 de matériau de métallisation solidifié précédemment réalisée (figure 1E). Ces opérations de remplissage de l'espace restant du via borgne 100 par des microbilles 110, de traitement thermique faisant fondre les microbilles 110, puis de refroidissement du matériau fondu sont 17 répétées jusqu'à ce que le via borgne 100 soit entièrement rempli de matériau électriquement conducteur, formant une métallisation 116 telle que représentée sur la figure 1F. La métallisation 116 ainsi réalisée forme donc à la fois une reprise de contact accessible depuis la face supérieure 103 du premier substrat 102 et qui est reliée électriquement aux contacts 108 et 109, ainsi qu'une interconnexion électrique entre les contacts 108 et 109.
La mise en oeuvre de ce procédé permet de remplir totalement le via borgne 100 par un matériau de métallisation, et cela sans que des bulles d'air soient emprisonnées dans ou sous le matériau électriquement conducteur de la métallisation.
Dans l'exemple de procédé précédemment décrit, les microbilles 110 utilisées au cours des différentes étapes du procédé ont toutes un diamètre sensiblement similaire. Dans une variante, il possible d'utiliser au cours du procédé des microbilles de tailles de plus en plus petites à mesure que la partie de métallisation obtenue après refroidissement se rapproche de la face supérieure 103 du second substrat 102. Ainsi, dans les étapes précédemment décrites, les microbilles disposées sur la portion 112 (celles représentées sur la figure 1D) pourraient avoir un diamètre inférieure à celui des microbilles initialement disposées dans le via borgne (celles représentées sur la figure 1A). Dans ce premier mode de réalisation, le second substrat 104 est solidarisé au premier substrat 102 de manière permanente par l'intermédiaire de 18 l'interface de scellement 106. Dans une variante de réalisation, il est possible que le second substrat 104 ne soit solidarisé que temporairement au premier substrat 102, le temps que les vias soient métallisés.
Ce second substrat serait donc utilisé pour former des parois de fond temporaires des vias 100. On se réfère à la figure 3 qui représente un via borgne 300 métallisé selon une variante du procédé précédemment décrit en liaison avec les figures 1A à 1F. De manière analogue au via 100 décrit en liaison avec les figures 1A à 1F, le via borgne 300 est formé à travers le premier substrat 102, le second substrat 104 étant relié au premier substrat 102 par l'intermédiaire de l'interface de scellement 106. Un contact électrique 108 est disposé au fond du via borgne 300. Dans cette variante, des parois latérales 113 du via borgne 300 sont préalablement traitées afin de les rendre non-mouillantes vis-à-vis du matériau des microbilles 110. Un tel traitement peut consister à réaliser un dépôt de matériau fluoré, par exemple de type C4F8, par PECVD contre les parois latérales 113 du via borgne 300. Dans ce cas, lors de la fonte et du refroidissement du matériau de métallisation, celui-ci s'agglomère sans mouiller les parois latérales 113 du via borgne 300. Le matériau électriquement conducteur solidifié 115 forme donc dans le via 300 un « pilier » qui n'est pas en contact avec les parois latérales 113 du via borgne 300. 19 Ainsi, l'espace entre les parois 113 du via borgne 300 et la portion de matériau électriquement conducteur solidifié 115 permet d'isoler latéralement le contact électrique, formé par le contact 108 relié à la portion conductrice 115, du substrat 102, sans nécessiter d'isolation électrique préalable. L'espace libre entre les parois 113 et la portion de matériau électriquement conducteur solidifié 115 peut être laissé tel quel ou rempli par exemple à l'aide d'un polymère isolant, par exemple du benzocyclobutène, du polyimide, etc. On se réfère maintenant aux figures 2A à 2D qui représentent les étapes d'un procédé de métallisation de vias borgnes 200 selon un second mode de réalisation. Comme représenté sur la figure 2A, les vias borgnes 200 sont réalisés dans un substrat 202, par exemple de nature et de dimensions similaires à celles du premier substrat 102 précédemment décrit. Toutefois, contrairement au via 100, les vias 200 ne traversent pas le substrat 202 et comportent chacun une seule ouverture au niveau d'une face supérieure 203 du substrat 202. Des contacts électriques 204 sont également réalisés sur la face supérieure 203 du substrat 202, en périphérie des ouvertures des vias 200. Un autre via borgne 201, qu'on ne souhaite pas métalliser en même temps que les vias borgnes 200, est également réalisé dans le substrat 202. Chacun des vias borgnes 200 comporte des parois latérales 206 ainsi qu'une paroi de fond 208 formés dans le substrat 202. Dans ce second mode de 20 réalisation, les parois latérales 206 et les parois de fond 208 des vias 200 sont traitées de manière à les rendre mouillantes vis-à-vis du matériau électriquement conducteur qui sera utilisé par la suite pour métalliser les vias borgnes 200. Ce traitement peut par exemple consister en un dépôt d'un matériau adapté, par exemple un alliage de nickel et d'or, sur les parois latérales 206 et les parois de fond 208 des vias borgnes 200.
Etant donné que l'on ne souhaite pas métalliser le via borgne 201, on dispose un masque 209 contre la face supérieure 203 du substrat 202. Ce masque 209 comporte des ouvertures 211 qui sont alignées sensiblement avec les vias borgnes 200 que l'on souhaite métalliser. Par contre, l'ouverture du via borgne 201 que l'on ne souhaite pas métalliser est bouchée par le masque 209. Le masque 209 peut par exemple comporter une feuille d'acier inox usinée par laser et plaquée mécaniquement sur le substrat 202, ou comporter un substrat, par exemple à base de silicium, préalablement gravé par laser ou par gravure profonde et plaqué mécaniquement sur le substrat 102. Des portions solides 210 d'un matériau électriquement conducteur, par exemple de même nature que celui des microbilles 110 précédemment décrites, sont ensuite éparpillées sur le masque 209. Les portions solides 210 ne sont pas des microbilles et forment des granules de formes aléatoires. On met ensuite en vibration le substrat 202 afin que des quantités souhaitées de portions solides 210 tombent dans les vias borgnes 200 à métalliser. Le surplus de 21 portions solides 210 encore présent sur le substrat 200 est ensuite retiré, par exemple en réalisant un soufflage doux au niveau du masque 209 (figure 2B). Le masque 209 est ensuite retiré.
De manière analogue au procédé précédemment décrit en liaison avec les figures 1A à 1F, on réalise ensuite un traitement thermique faisant fondre les portions solides 210 de matériau électriquement conducteur. En raison du traitement précédemment réalisé pour rendre les parois latérales 206 et les parois de fond 208 mouillantes vis-à-vis du matériau des portions solides 210, le matériau fondu des portions solides 210 ne s'accumule pas au fond des vias 200 mais vient mouiller les parois latérales 206 et les parois de fond 208 des vias borgnes 200. En refroidissant, les vias 200 se retrouvent donc métallisés au niveau de leurs parois latérales 206 et de leur paroi de fond 208 recouvertes par une couche 212 de métallisation à base de matériau électriquement conducteur (figure 2C). De plus, étant donné que les contacts électriques 204 sont disposés en périphérie des ouvertures des vias 200 et que les couches 212 électriquement conductrices remontent jusqu'au niveau des ouvertures des vias 200 au niveau de la face supérieure 203 du substrat 202, des contacts électriques sont crées entre les couches de métallisation 212 et les contacts électriques 204 au niveau de chacun des vias 200. Le procédé est ensuite achevé en réalisant un amincissement du substrat 202 au niveau d'une face arrière 205 du substrat 202, par exemple en mettant en 22 oeuvre une planarisation mécano-chimique avec arrêt sur la couche de métallisation 212. Ainsi, les contacts électriques 204 sont électriquement accessibles depuis une face arrière 207 du substrat 202 aminci par l'intermédiaire des couches de métallisation 212. Dans une variante, et de manière analogue au premier mode de réalisation, il est possible de ne pas réaliser un traitement préalable des parois latérales 206 et des parois de fond 208 des vias 200 pour rendre ces parois mouillantes vis-à-vis du matériau de métallisation utilisé. Dans ce cas, les métallisations des vias 200 obtenues seront analogues à celles réalisées pour les vias 100, c'est-à-dire formées par des portions de matériau électriquement conducteur remplissant totalement ou partiellement l'espace dans les vias. Dans un autre mode de réalisation, la métallisation des vias peut consister à réaliser tout d'abord un remplissage partiel des vias par un matériau électriquement conducteur tel que représenté sur la figure 1C, puis de poursuivre la métallisation des vias en formant une couche électriquement conductrice le long des portions des parois latérales des vias se trouvant au-dessus des portions de matériau électriquement conducteur précédemment solidifié dans les vias. Les procédés de métallisation précédemment décrits s'appliquent particulièrement pour métalliser des vias borgnes formés dans un dispositif imageur, les vias pouvant s'étendre depuis la partie optique supérieure de l'imageur jusqu'à la partie électronique 23 inférieure. Ainsi, il est possible de reprendre les contacts électriques de la partie électronique depuis la partie optique de l'imageur. Bien que les vias 100, 200 et 300 précédemment décrits aient tous une section en forme de disque, le procédé de métallisation précédemment décrit peut s'appliquer à des vias de n'importe quelle forme et de toutes dimensions à partir du moment qu'il est possible d'introduire au moins une portion solide, également de n'importe quelle forme, de matériau électriquement conducteur dans le via borgne.

Claims (12)

  1. REVENDICATIONS1. Procédé de métallisation d'au moins un via borgne (100, 200, 300) formé dans au moins un substrat (102, 202), comportant au moins les étapes suivantes . a) disposer au moins une portion solide (110, 210) de matériau électriquement conducteur dans le via borgne (100, 200, 300), b) réaliser un traitement thermique de la portion solide (110, 210) de matériau électriquement conducteur, la faisant fondre dans le via borgne (100, 200, 300), c) réaliser un refroidissement du matériau électriquement conducteur (112, 114, 115, 116, 212), le solidifiant dans le via borgne (100, 200, 300).
  2. 2. Procédé selon la revendication 1, dans lequel la portion solide de matériau électriquement conducteur est une microbille (110).
  3. 3. Procédé selon la revendication 2, dans lequel, préalablement à l'étape a), la microbille (110) est disposée sur une face (103) du substrat (102) au niveau de laquelle le via borgne (100) est débouchant, puis poussée et/ou roulée dans le via borgne (100) au cours de l'étape a).
  4. 4. Procédé selon la revendication 1 ou 2, dans lequel, préalablement à l'étape a), la portion solide (210) de matériau électriquement conducteur est 25 disposée sur une face (203) du substrat (202) au niveau de laquelle le via borgne (200) est débouchant, et dans lequel, au cours de l'étape a), la portion solide (210) de matériau électriquement conducteur est disposée dans le via borgne (200) par une mise en vibration du substrat (202).
  5. 5. Procédé selon l'une des revendications précédentes, dans lequel, préalablement à la mise en oeuvre de l'étape a), au moins une partie des parois (113) du via borgne (300) sont recouvertes d'un matériau apte à empêcher le mouillage de ladite partie des parois (113) du via borgne (300) par le matériau électriquement conducteur fondu obtenu lors de la mise en oeuvre de l'étape b), le matériau électriquement conducteur solidifié (115) obtenu après la mise en oeuvre de l'étape c) étant non solidaire de ladite partie des parois (113) du via borgne (300) non mouillante.
  6. 6. Procédé selon l'une des revendications 1 à 4, dans lequel, préalablement à la mise en oeuvre de l'étape a), au moins une partie des parois (206, 208) du via borgne (200) sont recouvertes d'un matériau apte à rendre ladite partie des parois (206, 208) du via borgne (200) mouillable par le matériau électriquement conducteur fondu obtenu lors de la mise en oeuvre de l'étape b), le matériau électriquement conducteur solidifié (212) obtenu après la mise en oeuvre de l'étape c) étant en contact avec ladite partie des parois (206, 208) du via borgne (200) mouillable. 26
  7. 7. Procédé selon l'une des revendications précédentes, dans lequel le via borgne (100) traverse le substrat (102), appelé premier substrat, tel que le via borgne (100) soit débouchant au niveau de deux faces (103, 105) opposées du premier substrat (102), une paroi de fond du via borgne (100) étant formée par au moins un second substrat (104) solidarisé au premier substrat (102).
  8. 8. Procédé selon l'une des revendications précédentes, dans lequel au moins un contact électrique (108, 109, 204) est disposé sensiblement au niveau d'une paroi de fond du via borgne (100), et/ou sur au moins une face (103, 105, 203) du substrat (102, 202) au niveau de laquelle le via borgne (100, 200) est débouchant et tout ou partie en périphérie du via borgne (100, 200), le matériau électriquement conducteur solidifié (112, 114, 116, 212) obtenu après la mise en oeuvre de l'étape c) étant relié électriquement audit contact électrique (108, 109, 204).
  9. 9. Procédé selon l'une des revendications précédentes, dans lequel la mise en oeuvre des étapes a) à c) est répétée plusieurs fois, augmentant la quantité de matériau électriquement conducteur solidifié (114, 116) dans le via borgne (100) à chaque mise en oeuvre ultérieure de l'étape c) par rapport à la quantité de matériau électriquement conducteur solidifié (112, 114) lors d'une précédente mise en oeuvre de l'étape c). 27
  10. 10. Procédé selon la revendication 9, dans lequel, lors d'une mise en oeuvre ultérieure de l'étape a), les dimensions de la portion solide (110) de matériau électriquement conducteur utilisée sont inférieures aux dimensions de la portion solide (110) de matériau électriquement conducteur utilisée lors d'une précédente mise en oeuvre de l'étape a).
  11. 11. Procédé selon l'une des revendications précédentes, dans lequel la mise en oeuvre des étapes a) à c) réalise simultanément la métallisation de plusieurs vias borgnes (200) formés au moins dans le substrat (202).
  12. 12. Procédé selon la revendication 11, dans lequel, préalablement à la mise en oeuvre de l'étape a), un masque (209) est disposé sur une face (203) du substrat (202) au niveau de laquelle les vias borgnes (200) sont débouchant, le masque (209) comportant au moins une ouverture (211) alignée avec au moins un des vias borgnes (200).
FR1051726A 2010-03-10 2010-03-10 Procede de metallisation de vias borgnes Expired - Fee Related FR2957480B1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR1051726A FR2957480B1 (fr) 2010-03-10 2010-03-10 Procede de metallisation de vias borgnes
US13/039,902 US9003654B2 (en) 2010-03-10 2011-03-03 Method for metalizing blind vias
EP11157121.2A EP2365741B1 (fr) 2010-03-10 2011-03-07 Procede de metallisation de vias borgnes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1051726A FR2957480B1 (fr) 2010-03-10 2010-03-10 Procede de metallisation de vias borgnes

Publications (2)

Publication Number Publication Date
FR2957480A1 true FR2957480A1 (fr) 2011-09-16
FR2957480B1 FR2957480B1 (fr) 2012-08-31

Family

ID=42735458

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1051726A Expired - Fee Related FR2957480B1 (fr) 2010-03-10 2010-03-10 Procede de metallisation de vias borgnes

Country Status (3)

Country Link
US (1) US9003654B2 (fr)
EP (1) EP2365741B1 (fr)
FR (1) FR2957480B1 (fr)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014194049A1 (fr) 2013-05-31 2014-12-04 The Regents Of The University Of California Vias traversants et soudage par thermocompression utilisant des nanoparticules imprimées par jet d'encre
WO2015082951A1 (fr) 2013-12-06 2015-06-11 Commissariat à l'énergie atomique et aux énergies alternatives Procédé de fermeture hermétique d'un trou à l'aide d'un matériau fusible
CN104596925A (zh) * 2015-01-22 2015-05-06 深圳崇达多层线路板有限公司 用于检测hdi板金属化盲孔底部与内层基铜结合力的方法
CN105848428B (zh) * 2016-04-22 2018-07-31 深圳崇达多层线路板有限公司 一种在pcb上制作金属化盲孔的方法
EP3471132B1 (fr) * 2017-10-12 2020-02-26 ams AG Procédé de fabrication d'un dispositif à semi-conducteur et dispositif à semi-conducteur
CN113512743B (zh) * 2021-09-14 2021-12-10 新恒汇电子股份有限公司 智能卡载带盲孔电镀方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092467A (ja) * 2001-09-19 2003-03-28 Tatsuta Electric Wire & Cable Co Ltd プリント配線基板およびその製法
EP1650797A2 (fr) * 2004-10-20 2006-04-26 Samsung Electronics Co.,Ltd. Appareil de câblage, capôt de protection pour boîtier de composant et méthode de fabrication associée
US20060177568A1 (en) * 2005-02-04 2006-08-10 International Business Machines Corporation Centrifugal method for filing high aspect ratio blind micro vias with powdered materials for circuit formation
US20080242079A1 (en) * 2007-03-30 2008-10-02 Dingying Xu In-situ formation of conductive filling material in through-silicon via
US20100154211A1 (en) * 2008-12-19 2010-06-24 Canon Kabushiki Kaisha Method for manufacturing wiring board and method for manufacturing inkjet printhead substrate

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002144523A (ja) 2000-11-14 2002-05-21 Matsushita Electric Ind Co Ltd ブラインドビア用ペースト充填方法およびペースト充填装置
US7093746B2 (en) * 2002-05-17 2006-08-22 Fry's Metals, Inc. Coated stencil with reduced surface tension
US7291380B2 (en) * 2004-07-09 2007-11-06 Hewlett-Packard Development Company, L.P. Laser enhanced plating for forming wiring patterns
FR2951870B1 (fr) 2009-10-28 2012-03-30 Commissariat Energie Atomique Structure d'interconnexion a cavite presentant une ou plusieurs remontees de contact sur les parois de la cavite et procede de realisation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092467A (ja) * 2001-09-19 2003-03-28 Tatsuta Electric Wire & Cable Co Ltd プリント配線基板およびその製法
EP1650797A2 (fr) * 2004-10-20 2006-04-26 Samsung Electronics Co.,Ltd. Appareil de câblage, capôt de protection pour boîtier de composant et méthode de fabrication associée
US20060177568A1 (en) * 2005-02-04 2006-08-10 International Business Machines Corporation Centrifugal method for filing high aspect ratio blind micro vias with powdered materials for circuit formation
US20080242079A1 (en) * 2007-03-30 2008-10-02 Dingying Xu In-situ formation of conductive filling material in through-silicon via
US20100154211A1 (en) * 2008-12-19 2010-06-24 Canon Kabushiki Kaisha Method for manufacturing wiring board and method for manufacturing inkjet printhead substrate

Also Published As

Publication number Publication date
EP2365741A1 (fr) 2011-09-14
FR2957480B1 (fr) 2012-08-31
US9003654B2 (en) 2015-04-14
EP2365741B1 (fr) 2018-09-19
US20110219612A1 (en) 2011-09-15

Similar Documents

Publication Publication Date Title
EP2365741B1 (fr) Procede de metallisation de vias borgnes
EP2192612B1 (fr) Procédé pour empiler et interconnecter des circuits intégrés
EP2816624B1 (fr) Procédé de réalisation d'une liaison électrique traversante et d'un condensateur traversant dans un substrat
EP2175485B1 (fr) Connexion par emboitement de deux inserts soudés et sa méthode de fabrication
FR2992467A1 (fr) Procede de realisation d'un composant a contact electrique traversant et composant obtenu
FR2985088A1 (fr) Via tsv dote d'une structure de liberation de contraintes et son procede de fabrication
FR2973938A1 (fr) Procédés de formation de structures semi-conductrices collées, et structures semi-conductrices formées par ces procédés
WO2008095811A1 (fr) Procede d'interconnexion de tranches electroniques
FR2990297A1 (fr) Empilement de structures semi-conductrices et procede de fabrication correspondant
EP3651195B1 (fr) Procédé de fabrication d'un circuit de refroidissement
EP2791969B1 (fr) Formation d'une connexion electrique du type via
EP2690655B1 (fr) Procédé de réalisation de vias
FR2901635A1 (fr) Dispositif de connexion tridimensionnel dans un substrat
EP2543625B1 (fr) Procédé de réalisation d'un insert métallique dans une pièce horlogère
EP2750185A1 (fr) Procédé amélioré de réalisation d'une structure de reprise de contact
FR2958076A1 (fr) Procede de formation de vias electriques
FR3009649A1 (fr) Interconnexion de plusieurs niveaux d'un empilement de supports de composants electroniques
FR3099848A1 (fr) Procédé de fabrication de vias traversant un substrat
FR3050865A1 (fr) Procede de realisation d'interconnexions conductrices sur un substrat et interconnexions ainsi obtenues
EP3201120A1 (fr) Procede de controle de la fermeture de cavite par depot non conforme d'une couche
FR2978296A1 (fr) Puce electronique comportant des piliers de connexion, et procede de fabrication
FR2923080A1 (fr) Procede de fabrication d'un via dans une plaquette de semi-conducteur
FR2978606A1 (fr) Surfaces de liaison améliorées pour le collage direct de structures semi-conductrices
FR3078821A1 (fr) Procede de realisation d'une bille de brasure sur une face d'un substrat
FR2969381A1 (fr) Puce electronique comportant des piliers de connexion, et procede de fabrication

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9

PLFP Fee payment

Year of fee payment: 10

ST Notification of lapse

Effective date: 20201110