FR2956244A1 - Plaquette comprenant des puces electroniques permettant une decoupe amelioree - Google Patents

Plaquette comprenant des puces electroniques permettant une decoupe amelioree Download PDF

Info

Publication number
FR2956244A1
FR2956244A1 FR1050822A FR1050822A FR2956244A1 FR 2956244 A1 FR2956244 A1 FR 2956244A1 FR 1050822 A FR1050822 A FR 1050822A FR 1050822 A FR1050822 A FR 1050822A FR 2956244 A1 FR2956244 A1 FR 2956244A1
Authority
FR
France
Prior art keywords
regions
intermediate layer
chips
cutting
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR1050822A
Other languages
English (en)
Inventor
Vincent Fiori
Nicolas Hotellier
Julien Pruvost
Emilie Deloffre
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics SA
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA, STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics SA
Priority to FR1050822A priority Critical patent/FR2956244A1/fr
Publication of FR2956244A1 publication Critical patent/FR2956244A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Dicing (AREA)

Abstract

L'invention concerne un dispositif comprenant un substrat semiconducteur (30) en surface duquel sont formés des composants électroniques (32) répartis en puces, comprenant en outre au moins une plaquette (36) fixée au-dessus des composants électroniques avec interposition d'une couche intermédiaire (38), caractérisé en ce que, en regard de zones de découpe définies entre les puces, la couche intermédiaire comprend une alternance de premières régions (38A) et d'au moins de secondes régions (38B) en des matériaux présentant des valeurs distinctes d'une caractéristique mécanique.

Description

B9978 - 09-GR3-265 1 PLAQUETTE COMPRENANT DES PUCES ÉLECTRONIQUES PERMETTANT UNE DÉCOUPE AMÉLIORÉE
Domaine de l'invention La présente invention concerne un dispositif comprenant un substrat semiconducteur en surface duquel sont formés des composants électroniques répartis en puces, une plaquette étant reportée en surface du substrat, le dispositif étant adapté à être découpé en puces de circuit intégré. Exposé de l'art antérieur Pour fabriquer des puces de circuit intégré, on forme des composants électroniques en surface d'un substrat semi- conducteur, par exemple de silicium. Les composants sont regroupés en puces délimitées par des zones de découpe. Un ou plusieurs niveaux d'interconnexion, dans lesquels sont formés des pistes et nias conducteurs isolés entre eux, peuvent être prévus sur le substrat semiconducteur pour connecter les composants électroniques entre eux et à des bornes électriques de sortie. Ensuite, la structure est découpée en puces individuelles, par exemple à l'aide d'une scie diamantée que l'on déplace le long des zones de découpe.
La figure 1 est une vue de dessus schématique d'une plaquette de silicium 10 en surface de laquelle sont définis des B9978 - 09-GR3-265
2 emplacements de puces de circuit intégré 12 et des zones de découpe 14. Dans l'exemple représenté, les emplacements de puces de circuit intégré 12 sont alignés les uns avec les autres dans les deux dimensions en surface de la plaquette 10.
Pour obtenir de bonnes performances des puces, des procédés d'assemblage spécifiques sont connus. Il est parfois nécessaire de reporter, en surface de l'empilement d'inter-connexion ou directement en surface d'une couche isolante formée au-dessus des composants électroniques, un second substrat semiconducteur, notamment dans le cas de formation de puces électroniques tridimensionnelles. Des composants électroniques peuvent être formés en surface du second substrat semi-conducteur. Il est également courant de reporter, notamment pour obtenir des capteurs d'images, une plaque de verre en surface des composants électroniques. Cependant, l'ajout d'une plaquette supplémentaire, que ce soit un substrat semiconducteur ou une plaque de verre, et la modification de l'empilement ainsi formé, pose des problèmes lors de la découpe du dispositif en puces individuelles. Ainsi, les procédés de découpe utilisés pour des dispositifs conventionnels doivent être ajustés. En effet, des phénomènes de délaminage des puces peuvent apparaître pendant la découpe, entre les substrats semiconducteurs ou entre substrat semiconducteur et plaque de verre. Des fissures peuvent se former, se propager jusqu'aux zones actives des puces et menacer l'intégrité physique de ces puces. Le rendement par plaquette semiconductrice est alors réduit. Un besoin existe donc d'une structure et d'un procédé améliorant la découpe de puces de circuit intégré épaisses, notamment dans le cas d'un empilement de substrats semi-conducteurs ou d'un empilement d'un substrat semiconducteur et d'une plaque de verre. Résumé Un objet d'un mode de réalisation de la présente 35 invention est de prévoir une structure améliorant la découpe en B9978 - 09-GR3-265
3 puces d'un dispositif, comprenant des composants électroniques, relativement épais. Un autre objet d'un mode de réalisation de la présente invention est de prévoir un procédé de découpe d'un tel dispositif. Ainsi, un mode de réalisation de la présente invention prévoit un dispositif comprenant un substrat semiconducteur en surface duquel sont formés des composants électroniques répartis en puces, comprenant en outre au moins une plaquette fixée au- dessus des composants électroniques avec interposition d'une couche intermédiaire, la couche intermédiaire comprenant, en regard de zones de découpe définies entre les puces, une alternance de premières régions et d'au moins de secondes régions en des matériaux présentant des valeurs distinctes d'une caractéristique mécanique. Selon un mode de réalisation de la présente invention, la caractéristique mécanique est la dureté du matériau. Selon un mode de réalisation de la présente invention, la couche intermédiaire est une couche de colle et la plaquette est une plaque de verre. Selon un mode de réalisation de la présente invention, les premières régions sont constituées de la colle et les secondes régions sont constituées d'ouvertures formées dans la colle.
Selon un mode de réalisation de la présente invention, la plaquette est un second substrat semiconducteur sur lequel sont formés des composants électroniques et la couche intermédiaire est une couche d'accrochage. Selon un mode de réalisation de la présente invention, les premières régions sont constituées d'un matériau isolant et les secondes régions correspondent à des ouvertures dans le matériau isolant. Selon un mode de réalisation de la présente invention, les premières régions sont en un métal et les secondes régions 35 sont en un matériau isolant.
B9978 - 09-GR3-265
4 Selon un mode de réalisation de la présente invention, les premières et secondes régions ont une longueur, dans la direction des zones de découpe, comprise entre 10 et 40 pm et une largeur comprise entre 30 et 70 pm.
Un mode de réalisation de la présente invention prévoit en outre un procédé de formation de puces de circuit intégré comportant un substrat semiconducteur en surface duquel sont formés des composants électroniques répartis en puces et séparés par des zones de découpe, comprenant les étapes suivantes : former, sur le substrat semiconducteur, une couche intermédiaire comprenant, en regard des zones de découpe, une alternance de premières régions et d'au moins de secondes régions en des matériaux présentant des valeurs distinctes d'une caractéristique mécanique ; reporter, sur la couche inter- médiaire, une plaquette ; et découper la structure le long des zones de découpe. Selon un mode de réalisation de la présente invention, la caractéristique mécanique est la dureté du matériau. Selon un mode de réalisation de la présente invention, la plaquette est un second substrat semiconducteur dans et sur lequel sont formés des composants électroniques. Selon un mode de réalisation de la présente invention, la plaquette est une plaque de verre. Brève description des dessins Ces objets, caractéristiques et avantages, ainsi que d'autres seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : la figure 1, précédemment décrite, est une vue de dessus d'un substrat semiconducteur en surface duquel sont définies des zones actives et des zones de découpe ; la figure 2 est une vue de dessus partielle d'une structure selon un mode de réalisation de la présente invention ; et B9978 - 09-GR3-265
les figures 3A, 3B et 3C illustrent trois variantes de réalisation d'une structure selon divers modes de réalisation de la présente invention. Par souci de clarté, de mêmes éléments ont été 5 désignés par de mêmes références aux différentes figures et, de plus, comme cela est habituel dans la représentation des circuits intégrés, les diverses figures ne sont pas tracées à l'échelle. Description détaillée Dans ce qui suit, on considère un dispositif électronique comprenant un substrat semiconducteur en surface duquel sont formés des composants électroniques, une plaquette étant reportée au-dessus du substrat semiconducteur. Les composants électroniques sont répartis en puces en surface du substrat semiconducteur. La plaquette peut être, selon le cas, un second substrat semiconducteur ou une plaque de verre. Des couches intermédiaires sont interposées entre le substrat semiconducteur et la plaquette. Pour aider à la découpe d'un tel dispositif, notamment de puces tridimensionnelles (formées de plusieurs substrats semiconducteurs empilés) ou de puces de capteurs d'images (cas où la plaquette est une plaque de verre), les inventeurs prévoient de former, à l'interface entre les différents niveaux du dispositif, et au niveau des zones de découpe, des régions comprenant une alternance de matériaux présentant des propriétés ou caractéristiques mécaniques différentes, par exemple en termes de dureté, rigidité, déformation avant rupture (ductilité), ou résilience. La figure 2 illustre une telle structure, en vue de dessus, dans un plan intermédiaire entre le substrat semiconducteur et la plaquette, du dispositif électronique que l'on souhaite découper en puces. Dans cette figure, des puces 12 sont régulièrement réparties en surface de la structure et sont séparées par des zones de découpe 14. Le long des zones de découpe 14 est formée B9978 - 09-GR3-265
6 une alternance de premières régions 20 en un matériau présentant une première valeur d'une propriété mécanique spécifique (dureté, rigidité, ductilité ou résilience) et de secondes régions 22 en un matériau présentant une seconde valeur de la même propriété mécanique spécifique (dureté, rigidité, ductilité ou résilience). Cette alternance de deux régions s'étend sur une partie de l'épaisseur de la structure. Dans l'exemple représenté, une bande centrale des zones de découpe est constituée de cette alternance de matériaux. On notera que les première et seconde régions pourront s'étendre sur toute la largeur des zones de découpe. Les inventeurs ont observé qu'une alternance de première et seconde régions en des matériaux présentant des valeurs d'une propriété mécanique différentes aide fortement à la découpe des dispositifs électroniques épais en puces de circuit intégré, et évite les phénomènes de délaminage entre les différentes couches formant le dispositif. En effet, cette structure permet d'obtenir un compromis satisfaisant entre, d'une part, un bon maintien de l'empilement pour limiter les phénomènes vibratoires et, d'autre part, la promotion de l'avancée de la scie de découpe. On notera que, dans le cas de dispositifs tridimensionnels comprenant plus de deux étages, on pourra prévoir une alternance de régions présentant des propriétés mécaniques, telles que la dureté, différentes uniquement entre certains de ces étages, ou encore entre chaque étage de la structure tridimensionnelle. Dans la suite de la description, les exemples donnés seront des exemples considérant la dureté des matériaux comme propriété mécanique spécifique. On notera que toute autre propriété mécanique telle que la rigidité, la ductilité ou la résilience, pourra également être considérée en remplacement de la dureté. Les figures 3A, 3B et 3C sont deux vues en coupe, selon la ligne A-A de la figure 2, et une vue en perspective, de 35 variantes de réalisation.
B9978 - 09-GR3-265
7 Dans la variante de la figure 3A, le dispositif comprend un substrat semiconducteur 30, par exemple de silicium, en surface duquel sont formés des composants électroniques 32 (représentés en pointillés car non situés dans le plan de coupe). Dans cet exemple, les composants électroniques 32 peuvent former des cellules élémentaires de capteurs d'images, le dispositif étant éclairé par la face avant (face supérieure), comme cela est illustré par des flèches en figure 3A. Une ou plusieurs couches isolantes 34 sont formées sur les composants 32 pour isoler ces composants entre eux. Des pistes et nias conducteurs peuvent être prévus dans la ou les couches isolantes 34 pour connecter électriquement les composants électroniques 32. En surface de la ou des couches isolantes 34 est fixée une plaquette 36, par exemple une plaque de verre. La plaquette 36 est fixée à l'aide d'une couche intermédiaire 38, par exemple une colle. Dans l'exemple représenté, c'est au niveau de cette couche intermédiaire qu'est prévue l'alternance de premières régions 38A d'une première dureté et de secondes régions 38B d'une seconde dureté. A titre d'exemple, dans le cas de la figure 3A, les premières régions 38A peuvent être constituées d'une colle, tandis que les secondes régions 38B sont vides, ou encore constituées d'une seconde colle ou d'un matériau non adhésif présentant une dureté distincte de celle de la première colle. Pour former la structure de la figure 3A, on peut déposer la colle 38A sur la couche 34 à l'aide d'un masque adapté. On peut également déposer en premier lieu le matériau des régions 38B, par exemple à l'aide d'un masque, puis déposer le matériau des régions 38A sur toute la structure et réaliser un polissage de la structure obtenue. Dans la variante de la figure 3B, le dispositif comprend un substrat semiconducteur 40, par exemple de silicium, en surface duquel sont formés des composants électroniques 42 (représentés en pointillés). Une ou plusieurs couches isolantes B9978 - 09-GR3-265
8 44 sont formées sur les composants 42 pour isoler ces composants entre eux. Des pistes et nias conducteurs peuvent être prévus dans la ou les couches isolantes 44 pour connecter électriquement les composants électroniques 42.
En surface de la couche isolante 44 est reporté un second substrat semiconducteur 46, par exemple de silicium. En surface du substrat 46 sont formés d'autres composants électroniques 48 (représentés en pointillés). Pour reporter le second substrat sur la structure, une couche intermédiaire 50 peut être prévue sur la couche 44, par exemple une couche isolante. Cette couche intermédiaire 50 assure une bonne adhésion du substrat 46 sur le dispositif, par exemple par un procédé d'adhésion moléculaire ou de type polymère. On notera que la couche intermédiaire pourra être un niveau supérieur de la couche 44 d'isolement et/ou d'interconnexion. Pour améliorer la découpe de la structure de la figure 3B, la couche 50 comprend, au niveau des zones de découpe, une alternance de premières et de secondes régions 50A et 50B présentant des duretés différentes.
A titre d'exemple, les régions 50A et 50B pourront être constituées de deux matériaux isolants de duretés différentes ou encore d'un matériau isolant et d'air. La figure 3C est une vue en perspective partielle d'une variante de la structure de la figure 3B. Dans cette figure, les éléments formés au-dessus de la ou des couches 44 ne sont pas représentés par souci de simplicité. Dans cette variante, les régions de première et seconde dureté, au niveau des lignes de découpe des puces, sont constituées, respectivement, d'un matériau isolant et de plots métalliques formés dans un niveau supérieur 44C de l'empilement d'interconnexion 44 (comprenant dans l'exemple représenté trois niveaux 44A, 44B et 44C). Dans le niveau d'interconnexion supérieur 44C, des pistes métalliques 52 sont prévues pour connecter des composants électroniques formés sur le substrat 40. Dans ce niveau, et le B9978 - 09-GR3-265
9 long des zones de découpe des puces, sont prévus des plots métalliques 54 qui forment les secondes régions d'une seconde dureté précédemment décrites. Ainsi, avantageusement, dans cette variante, aucune étape de procédé supplémentaire n'est à prévoir par rapport aux procédés de formation de composants tridimensionnels classiques puisque les plots 54 sont formés en même temps que des pistes conductrices normalement prévues dans l'empilement d'interconnexion. A titre d'exemple de valeurs numériques, pour un substrat 30 ou 40 présentant une épaisseur comprise entre 700 et 800 }gym, la zone de découpe comprenant l'alternance des régions 20 et 22 peut avoir une largeur comprise entre 30 et 70 }gym, par exemple de 50 }gym, cette dimension étant supérieure à la largeur de la scie de découpe.
Les régions du premier matériau et du second matériau peuvent présenter des longueurs, dans la direction des zones de découpe, comprises entre 10 et 40 }gym, par exemple de 25 }gym. L'homme de l'art déterminera aisément les longueurs les mieux adaptées de ces régions pour obtenir un bon compromis entre une zone de découpe pas trop rigide pour éviter des mises en oscillation du dispositif et un encrassement de la lame de découpe et pas trop déformable pour assurer une découpe franche. Des modes de réalisation particuliers de la présente invention ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, on a décrit ici des secondes régions présentant, en vue de dessus, une forme rectangulaire. On notera que toute autre forme de ces régions pourra être utilisée. De plus, l'alternance de matériaux présentant des valeurs de caractéristiques mécaniques différentes dans les zones de découpe des dispositifs pourra être incorporée dans de nombreuses structures et ne se limite pas aux exemples donnés ici. Notamment, cette structure peut être prévue dans tout dispositif relativement épais, l'alternance de portions de matériaux présentant des valeurs de caractéristiques mécaniques B9978 - 09-GR3-265
10 différentes étant prévue dans une région centrale de l'épaisseur du dispositif. De plus, on a décrit ici des structures dans lesquelles une alternance de matériaux présentant deux valeurs d'une caractéristique mécanique spécifique telle que la dureté, la rigidité, la résilience ou la ductilité, est prévue. On pourra également réaliser des dispositifs similaires en prévoyant, dans les zones de découpe, une alternance de plus de deux matériaux présentant des valeurs d'une caractéristique mécanique différentes.

Claims (12)

  1. REVENDICATIONS1. Dispositif comprenant un substrat semiconducteur (30, 40) en surface duquel sont formés des composants électroniques (32, 42) répartis en puces (12), comprenant en outre au moins une plaquette (36, 46) fixée au-dessus des composants électroniques avec interposition d'une couche intermédiaire (38, 50), caractérisé en ce que, en regard de zones de découpe (14) définies entre les puces, la couche intermédiaire comprend une alternance de premières régions (22, 38A, 50A, 54) et d'au moins de secondes régions (20, 38B, 50B) en des matériaux présentant des valeurs distinctes d'une caractéristique mécanique.
  2. 2. Dispositif selon la revendication 1, dans lequel ladite caractéristique mécanique est la dureté du matériau.
  3. 3. Dispositif selon la revendication 1 ou 2, dans lequel la couche intermédiaire (38, 50) est une couche de colle et la plaquette est une plaque de verre (36).
  4. 4. Dispositif selon la revendication 3, dans laquelle les premières régions (50A) sont constituées de ladite colle et les secondes régions (50B) sont constituées d'ouvertures formées dans ladite colle.
  5. 5. Dispositif selon la revendication 1 ou 2, dans lequel la plaquette est un second substrat semiconducteur (46) sur lequel sont formés des composants électroniques (48) et la couche intermédiaire est une couche d'accrochage (50).
  6. 6. Dispositif selon la revendication 5, dans laquelle les premières régions (50A) sont constituées d'un matériau isolant et les secondes régions (50B) correspondent à des ouvertures dans ledit matériau isolant.
  7. 7. Dispositif selon la revendication 5, dans laquelle 30 les premières régions sont en un métal (54) et les secondes régions sont en un matériau isolant.
  8. 8. Dispositif selon l'une quelconque des revendications 1 à 7, dans lequel les premières et secondes régions ontB9978 - 09-GR3-265 12 une longueur, dans la direction des zones de découpe, comprise entre 10 et 40 }gym et une largeur comprise entre 30 et 70 }gym.
  9. 9. Procédé de formation de puces de circuit intégré comportant un substrat semiconducteur (30, 40) en surface duquel sont formés des composants électroniques (32, 42) répartis en puces (12) et séparés par des zones de découpe (14), comprenant les étapes suivantes : former, sur le substrat semiconducteur, une couche intermédiaire (38, 50) comprenant, en regard des zones de découpe, une alternance de premières régions (38A, 50A) et d'au moins de secondes régions (38B, 50B) en des matériaux présentant des valeurs distinctes d'une caractéristique mécanique ; reporter, sur la couche intermédiaire, une plaquette (36, 46) ; et découper la structure le long des zones de découpe.
  10. 10. Procédé selon la revendication 9, dans lequel ladite caractéristique mécanique est la dureté du matériau.
  11. 11. Procédé selon la revendication 9 ou 10, dans lequel ladite plaquette est un second substrat semiconducteur (46) dans et sur lequel sont formés des composants électroniques (48).
  12. 12. Procédé selon la revendication 9 ou 10, dans lequel ladite plaquette est une plaque de verre (36).
FR1050822A 2010-02-05 2010-02-05 Plaquette comprenant des puces electroniques permettant une decoupe amelioree Pending FR2956244A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR1050822A FR2956244A1 (fr) 2010-02-05 2010-02-05 Plaquette comprenant des puces electroniques permettant une decoupe amelioree

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1050822A FR2956244A1 (fr) 2010-02-05 2010-02-05 Plaquette comprenant des puces electroniques permettant une decoupe amelioree

Publications (1)

Publication Number Publication Date
FR2956244A1 true FR2956244A1 (fr) 2011-08-12

Family

ID=42309691

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1050822A Pending FR2956244A1 (fr) 2010-02-05 2010-02-05 Plaquette comprenant des puces electroniques permettant une decoupe amelioree

Country Status (1)

Country Link
FR (1) FR2956244A1 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020155638A1 (en) * 2001-04-24 2002-10-24 Yasufumi Uchida Method for fabricating semiconductor device
US20060172510A1 (en) * 2002-01-16 2006-08-03 Micron Technology, Inc. Fabrication of stacked microelectronic devices
US20080286938A1 (en) * 2007-05-14 2008-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication methods thereof
US20080318348A1 (en) * 2007-06-25 2008-12-25 Spansion Llc Method of constructing a stacked-die semiconductor structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020155638A1 (en) * 2001-04-24 2002-10-24 Yasufumi Uchida Method for fabricating semiconductor device
US20060172510A1 (en) * 2002-01-16 2006-08-03 Micron Technology, Inc. Fabrication of stacked microelectronic devices
US20080286938A1 (en) * 2007-05-14 2008-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication methods thereof
US20080318348A1 (en) * 2007-06-25 2008-12-25 Spansion Llc Method of constructing a stacked-die semiconductor structure

Similar Documents

Publication Publication Date Title
EP2054929B1 (fr) Procede de fabrication collective de modules electroniques 3d
EP0638933B1 (fr) Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant
EP0647357A1 (fr) Procede d'encapsulation de pastilles semi-conductrices, dispositif obtenu par ce procede et application a l'interconnexion de pastilles en trois dimensions
WO2006120309A2 (fr) Microplaquette de silicium ayant des plages de contact inclinees et module electronique comprenant une telle microplaquette
EP1093159A1 (fr) Procédé d'encapsulation de composants électroniques
FR2940588A1 (fr) Ensemble multicomposant blinde a montage en surface
WO2021099713A1 (fr) Procede de fabrication d'une puce fonctionnelle adaptee pour etre assemblee a des elements filaires
FR2983638A1 (fr) Procede de formation d'un circuit integre
EP2325878B1 (fr) Procédé d'encapsulation de composants électroniques avant découpe de la tranche
EP2367406A1 (fr) Composant électronique à montage en surface
FR2736206A1 (fr) Procede de realisation d'un substrat d'interconnexion permettant de connecter une puce sur un substrat de reception
EP4092730A2 (fr) Fabrication de puces électroniques
EP4002441A2 (fr) Circuit electronique pour un collage moleculaire hybride
FR2770932A1 (fr) Procede de fabrication d'une sonde acoustique
FR2956244A1 (fr) Plaquette comprenant des puces electroniques permettant une decoupe amelioree
FR2987173A1 (fr) Procede de realisation d'une microbatterie
EP4141915A1 (fr) Procédé de fabrication d'une puce électronique encapsulée à l'échelle de la puce ainsi que le dispositif correspondant
US20220028699A1 (en) Chip-substrate composite semiconductor device
EP3913657A2 (fr) Procédé de traitement d'un circuit électronique pour un collage moléculaire hybride
FR2738705A1 (fr) Dispositif capteur electromecanique et procede de fabrication d'un tel dispositif
EP1953778B1 (fr) Condensateur dans un circuit monolithique
EP2246890B1 (fr) Mode de réalisation d'un module de capture d'images
FR2953063A1 (fr) Procede d'encapsulation de composants electroniques sur tranche
US8648368B2 (en) Optoelectronic component with a protected passivation layer
EP4120332A1 (fr) Procédé de fabrication de puces électroniques