FR2919961A1 - Capteur d'image a pixel cmos avec reduction de bruit de reinitialisation - Google Patents

Abstract

L'invention concerne les capteurs d'image réalisés en technologie CMOS, dont les pixels individuels, agencés en réseau de lignes et de colonnes, sont constitués chacun par une photodiode associée à quelques transistors.Pour conserver une structure simple et peu encombrante, par exemple à trois transistors, tout en éliminant le risque d'introduction d'un bruit de type kTC dans le signal, lors de la réinitialisation de la photodiode à la fin d'un cycle d'intégration, l'invention propose de diviser la photodiode en deux parties dont l'une (PD2), adjacente à la grille de réinitialisation (GR), est recouverte d'une région diffusée (18) de même type de conductivité que le substrat dans lequel est formé la photodiode, cette région étant portée au potentiel fixe du substrat, et l'autre (PD1) n'est pas recouverte par une telle région et n'est pas adjacente à la grille de réinitialisation.

Description

CAPTEUR D'IMAGE A PIXEL CMOS AVEC REDUCTION DE BRUIT DE REINITIALISATION

L'invention concerne les capteurs d'image réalisés en technologie CMOS, dont les pixels individuels, agencés en réseau de lignes et de colonnes, sont constitués chacun par une photodiode associée à quelques transistors.

Les capteurs ainsi réalisés en technologie CMOS ont l'avantage de permettre de réaliser sur une même puce de circuit intégré en silicium à la fois le capteur d'image proprement dit, c'est-à-dire en général une matrice de points photosensibles, et des circuits électroniques de traitement d'image complexes. Cette technologie CMOS a par ailleurs l'avantage de consommer moins d'énergie que les technologies CCD (technologie à transfert de charges) plus anciennes. La constitution la plus simple qui a été imaginée pour un pixel CMOS est représentée schématiquement à la figure 1 ; elle comprend une photodiode PD recevant la lumière de l'image, un transistor de lecture TL ayant sa grille reliée à la photodiode, un transistor de sélection de ligne TS relié entre le transistor de lecture et un conducteur de colonne COL pour appliquer au conducteur de colonne un potentiel représentant la quantité de charges intégrées dans la photodiode, et un transistor de réinitialisation TR relié à la photodiode pour vider périodiquement les charges générées sur la photodiode. La photodiode est exposée à la lumière alors que les autres éléments sont de préférence masqués par une couche opaque. Le transistor de lecture TL a une fonction de transistor suiveur : sa grille est reliée à la photodiode ; son drain est relié à une alimentation Vdd ou une tension fixe ; sa source recopie le potentiel de la photodiode lors de la phase de lecture. Le transistor de sélection de ligne TS est rendu conducteur uniquement pendant la phase de lecture d'une ligne de pixels déterminée ; sa grille est à cet effet reliée à un conducteur de ligne SEL commun à tous les pixels de cette ligne. II relie pendant la phase de lecture la source du transistor de lecture au conducteur de colonne COL qui est commun à tous les pixels d'une même colonne.

La figure 2 représente, en vue en coupe, une partie de ce pixel réalisée par exemple dans un substrat de silicium de type P. La photodiode PD est constituée par une région de type N diffusée dans le substrat. Un contact électrique est pris sur la région N et une connexion électrique permet de relier ce contact au transistor de lecture TL, lui-même relié au transistor de sélection de ligne TS. La constitution physique du transistor de lecture TL et du transistor de sélection de ligne TS n'est pas représentée sur la figure 2 ; ces transistors sont représentés seulement par leurs symboles, n'étant pas situés dans le plan de coupe de la figure 2.

Le transistor de réinitialisation TR est constitué à partir d'une grille GR adjacente à la photodiode et située entre la photodiode et une région diffusée DR portée à un potentiel positif de référence Vref ; cette région diffusée DR constitue le drain d'évacuation des charges de la photodiode, permettant de réinitialiser périodiquement le potentiel de la photodiode.

Le pixel à trois transistors ainsi constitué fonctionne de la manière suivante : Pendant l'exposition du pixel à la lumière, la grille de réinitialisation GR est portée à un potentiel bas qui empêche tout transfert de charges de la photodiode vers le drain (ou qui ne laisse passer que l'excès de charges résultant d'un éblouissement du capteur) ; des charges négatives photogénérées (électrons) s'accumulent dans la photodiode en proportion de l'éclairement ; le potentiel de la grille du transistor de lecture TL descend au fur et à mesure de cette accumulation. A la fin du temps d'exposition prévu, on procède à la lecture des charges accumulées. Cette lecture se fait ligne par ligne ; tous les pixels d'une ligne sont adressés simultanément par un ordre SEL de mise en conduction des transistors de sélection TS de cette ligne. La mise en conduction du transistor de sélection TS applique au conducteur de colonne COL un potentiel qui est le potentiel de source du transistor de lecture, et ce potentiel de source suit (à une chute de tension grille-source près) le potentiel de la photodiode PD. Le potentiel qui apparaît alors sur le conducteur de colonne COL est d'autant plus bas qu'un plus grand nombre de charges négatives ont été accumulées pendant le temps d'exposition du pixel.

Le potentiel présent à ce moment sur le conducteur de colonne est stocké dans une capacité d'un amplificateur à double échantillonnage, au pied de la colonne, en vue d'une lecture par différence. Puis la grille de réinitialisation est portée à un potentiel élevé qui permet à toutes les charges présentes dans la photodiode PD de se déverser dans la région de drain DR qui est à un potentiel positif fixe Vref. Le potentiel de la photodiode s'aligne sur ce potentiel fixe lorsque que le déversement de charges est terminé. Le transistor TS est encore conducteur et le conducteur de 10 colonne est alors porté à un potentiel qui est dicté par le nouveau potentiel de la photodiode. Le potentiel de colonne est stocké à ce moment là dans une autre capacité de l'amplificateur à double échantillonnage. L'amplificateur fournit pendant la phase de lecture un signal 15 correspondant à la différence des deux potentiels ainsi stockés. Enfin, la grille de réinitialisation est de nouveau portée à un potentiel bas pour bloquer le passage de charges entre la photodiode et le drain DR. On comprend que chaque lecture est faite par différence entre un 20 potentiel résultant de la réinitialisation de la photodiode et un potentiel résultant de l'éclairement après cette réinitialisation. On élimine donc un certain nombre de facteurs d'erreurs telles que par exemple la présence d'une tension non nulle entre grille et source du transistor TL. Mais on n'élimine pas toutes les sources d'erreur. 25 Il y a en particulier une source d'erreur dans le fait que le transistor de réinitialisation engendre un certain bruit. Au moment où on le rend conducteur, il a une résistance de passage de courant Ron qui n'est pas nulle et qui engendre un bruit. Ce bruit représente le fait que le potentiel appliqué à la photodiode à ce moment n'est pas véritablement Vref mais est 30 une valeur qui peut fluctuer autour de Vref. La fluctuation dépend notamment de la capacité C de la photodiode. Ce bruit est généralement appelé bruit kTC, dépendant de la température absolue T et la capacité C ; k est la constante de Boltzmann. Si on l'exprime en charge électrique, ce bruit est égal à (kTC)I12 . Si on évalue ce bruit en nombre d'électrons, on constate qu'il 35 est à peu près égal à 400x(C)112, à 300 , la capacité étant exprimée en picofarads ; cette valeur n'est pas négligeable devant les nombres d'électrons utiles générés par un éclairement à faible niveau. La fluctuation de niveau de potentiel se retrouve sur le transistor de lecture et sur le conducteur de colonne et elle n'est pas éliminée par la lecture en double échantillonnage car elle n'a pas forcément la même valeur lors du premier échantillonnage et lors de la réinitialisation de la photodiode. Pour conserver une structure simple et peu encombrante, par exemple à trois transistors seulement, tout en éliminant le risque d'introduction d'un bruit de type kTC dans le signal, l'invention propose de diviser la photodiode en deux parties dont l'une, adjacente à la grille de réinitialisation, est recouverte d'une région diffusée ou implantée de même type de conductivité que le substrat dans lequel est formé la photodiode, cette région étant portée au potentiel fixe du substrat, et l'autre n'est pas recouverte par une telle région et n'est pas adjacente à la grille de réinitialisation. Ainsi, l'invention propose un capteur d'image à matrice de pixels CMOS, organisée en lignes et colonnes, chaque pixel comportant une photodiode recevant la lumière de l'image, et une grille de réinitialisation adjacente à la photodiode pour vider vers un drain les charges générées sur la photodiode, caractérisé en ce que la photodiode comporte deux parties distinctes, la première partie, non-adjacente à la grille de réinitialisation comportant une première région d'un premier type de conductivité formée dans un substrat d'un second type de conductivité opposé au premier, et un contact électrique sur cette première région, relié électriquement à la grille d'un transistor de lecture, la deuxième partie, adjacente à la grille de réinitialisation, comportant une deuxième région du premier type recouverte par une troisième région du second type reliée électriquement au potentiel du substrat. La troisième région qui recouvre la deuxième région de la photodiode est maintenue au potentiel du substrat, et elle fixe le potentiel de la deuxième région à une valeur maximale imposée par les caractéristiques technologiques des deuxième et troisième régions. Les fluctuations de potentiel de photodiode à la fin de la phase de réinitialisation sont donc empêchées.

Ceci est rendu possible à la condition que la première partie de la photodiode - celle qui n'est pas recouverte d'une région dopée de type opposé - ne soit pas adjacente à la grille de réinitialisation. On remarquera qu'il n'est plus nécessaire de relier le drain d'évacuation à un potentiel de référence bien fixe, il suffit de le relier à un potentiel d'alimentation suffisamment haut pour drainer toutes les charges. La référence de potentiel de la photodiode pendant la deuxième phase d'échantillonnage, à la fin de la réinitialisation, est maintenant donnée par le potentiel maximal de la deuxième région dopée de la photodiode et non par le potentiel de la région de drain. En pratique, la construction du pixel comprend un transistor de sélection de ligne relié entre le transistor de lecture et un conducteur de colonne pour appliquer au conducteur de colonne un potentiel représentant les charges intégrées dans la photodiode. Le transistor de lecture est un transistor monté en suiveur, avec son drain relié à une tension d'alimentation et sa source reliée au drain du transistor de sélection.

D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit et qui est faite en référence aux 20 dessins annexés dans lesquels : - les figures 1 et 2, déjà décrites, représentent la constitution classique d'un pixel CMOS à trois transistors de l'art antérieur ; - la figure 3 représente la constitution physique d'un pixel selon l'invention ; 25 - la figure 4 représente les signaux servant pendant les phases de lecture des charges à la fin d'un cycle d'intégration de charges photogénérées dans une ligne de pixels ; -la figure 5 représente un échantillonneur faisant partie du circuit de lecture au pied des colonnes de la matrice de pixels ; 30 - la figure 6 représente le processus d'accumulation et transfert de charges dans les puits de potentiel qui se forment dans les régions de type N du substrat lors des différentes étapes d'un cycle de lecture de charges.

La structure schématique électrique du pixel selon l'invention est 35 la même que celle de la figure 1 et les mêmes références qu'à la figure 1 seront utilisées pour désigner les mêmes éléments. On fera dans toute la suite l'hypothèse que les charges intégrées sont des électrons, dans des régions de type N (premier type de conductivité), le substrat étant de type P (deuxième type de conductivité) ; le substrat définit alors un potentiel de référence qui est une masse et l'alimentation du pixel se fait par une tension positive Vdd de quelques volts. Les types de conductivité et les signes des potentiels pourraient être tous inversés. Les éléments du pixel sont les suivants : - photodiode PD (mais de constitution différente de celle de la ~o figure 2 comme on va le voir), ayant son anode constituée par le substrat de type P, électriquement relié à la masse. - transistor de lecture TL, ayant sa grille reliée à une région de cathode (c'est-à-dire une région de type N) de la photodiode, et son drain relié à l'alimentation Vdd ; 15 - transistor de sélection de ligne TS rendu conducteur par un signal de sélection de ligne commun à tous les pixels d'une même ligne ; ce signal SEL est appliqué à sa grille, et le transistor TS est relié entre la source du transistor de lecture TL et un conducteur de colonne COL commun à tous les pixels d'une même colonne ; 20 - drain DR d'évacuation de charges accumulées, porté à un potentiel positif qui peut être le potentiel d'alimentation Vdd et qui, contrairement au pixel à trois transistors de l'art antérieur, n'a pas besoin d'être une tension de référence précise ; - transistor de réinitialisation TR, rendu conducteur par une 25 impulsion de réinitialisation RST qui est émise, pour toute la ligne de pixels, après une première étape de lecture du potentiel présent sur la photodiode ; le transistor de réinitialisation est constitué par une grille GR située au-dessus d'une portion de substrat séparant le drain DR de la photodiode PD ; lorsqu'il est conducteur, les charges se déversent de la photodiode vers le 30 drain ; lorsqu'il est bloqué, les charges ne peuvent pas se déverser vers le drain, sauf si elles sont en quantité vraiment excessives (en cas d'éblouissement) et dans ce cas c'est l'excès de charges qui se déverse.

La figure 3 représente la constitution physique, dans le substrat 10 35 de type P, de ce pixel. La vue est une vue en coupe des éléments essentiels pour la compréhension de l'invention. Le transistor de lecture TL n'est pas représenté car il est dans un autre plan de coupe, de même d'ailleurs que le transistor de sélection de ligne TS ; ces transistors sont seulement indiqués par leurs symboles électriques, de même que le conducteur de colonne COL auquel est relié le pixel et les conducteurs SEL et RST. La photodiode PD est constituée par une région dopée de type N dans le substrat P ; mais selon l'invention, cette région dopée est divisée en deux parties adjacentes contigües 12 et 14 (séparées fictivement par une ligne pointillée sur la figure 3), formant en quelque sorte deux photodiodes partielles juxtaposées PD1 et PD2. La photodiode partielle PD1, avec sa région 12 de type N est pourvue d'un contact électrique superficiel 16 qui permet de la relier à la grille du transistor de lecture TL. La photodiode partielle PD2 est dépourvue d'un tel contact, mais elle est recouverte par une région superficielle 18 dopée de type P (peu profonde mais fortement dopée). Un caisson 20 de type P entoure classiquement toute la photodiode PD, pour former une barrière de potentiel isolant les charges électriques qui peuvent s'accumuler dans la région N de la photodiode, ce caisson étant toutefois interrompu à l'endroit, visible sur la figure 3, où la photodiode est adjacente à la grille de réinitialisation. La région superficielle 18 de type P jouxte le canal 22 situé sous la grille de réinitialisation GR ; elle jouxte aussi le caisson 20 de type P, bien qu'on ne puisse pas le voir sur la figure 3 étant donné que la frontière entre région 18 et le caisson 20 n'est pas située dans le plan de coupe de la figure.

Par conséquent, la photodiode partielle PD2 est adjacente à la fois au caisson 20 de type P et à la grille de réinitialisation. La région dopée 12 de la photodiode partielle PD1 est adjacente au caisson 20 comme la photodiode partielle PD2, mais elle n'est pas adjacente au canal situé sous la grille de réinitialisation GR.

Par conséquent, lors de la réinitialisation, les charges présentes sous la photodiode PD2 se déversent directement dans le drain DR à travers le canal situé sous la grille GR, mais les charges présentes sous la photodiode PD1 se déversent d'abord dans la photodiode PD2 avant de parvenir au canal situé sous la grille GR.

La figure 4 représente les signaux qui définissent le cycle d'intégration et de lecture de charges, pour une ligne de pixels. Ce cycle est périodique et les lignes sont lues les unes après les autres. Le signal SEL correspondant à cette ligne rend conducteur le transistor de sélection TS pendant une durée courte devant la période du cycle mais suffisante pour permettre l'émission de trois autres signaux SHS, RST, et SHR servant à la lecture des charges accumulées au cours du cycle. En dehors de cette phase de lecture définie par le signal SEL, les charges s'accumulent dans la photodiode en fonction de l'éclairement du pixel. La durée du cycle est par ~o exemple de 20 millisecondes. La durée du signal SEL est suffisamment brève, par exemple 20 microsecondes, pour que toutes les lignes puissent être lues successivement pendant la durée de 20 millisecondes. Dès le début du signal SEL, le niveau de potentiel présent sur le contact 16 de la photodiode est reporté sur le conducteur de colonne (avec 15 un décalage de tension constant qui résulte de la tension grille-source du transistor de lecture). Le transistor de lecture TL agit en effet en simple suiveur de tension, sa source étant reliée par le transistor TS au conducteur de colonne ; le conducteur de colonne est de préférence alimenté par une source de courant constant pour que son potentiel suive bien les variations 20 du potentiel de grille. Le niveau de potentiel qui est ainsi reporté sur le conducteur de colonne est d'autant plus faible que l'éclairement a été plus intense (ou plus prolongé). Un premier signal d'échantillonnage SHS est émis après le début de l'impulsion SEL, à destination d'un circuit de lecture situé au pied des 25 colonnes de pixels (c'est-à-dire un circuit de lecture commun à toute la matrice). Ce circuit de lecture comprend, pour chaque colonne, un double échantillonneur représenté schématiquement à la figure 5 ; il est de constitution très classique pour un capteur d'image de technologie CMOS et il est donné seulement à titre d'exemple. 30 Le signal SHS (en traits pleins) sert à déclencher, pour tous les échantillonneurs, l'échantillonnage du niveau de tension présent à cet instant sur les conducteurs de colonne. L'échantillonnage se fait classiquement en stockant dans une première capacité Cl, le niveau de tension présent sur le conducteur de colonne COL.

Puis, le signal SHS est interrompu et le niveau de tension du conducteur de colonne est conservé dans la capacité. Un signal bref RST est alors émis et appliqué à la grille GR de la ligne de pixels considérée, pour rendre conducteur le canal 22 situé sous cette grille. Les charges de la photodiode se vident vers le drain, réinitialisant le potentiel de la photodiode qui avait diminué du fait de l'éclairement. Le potentiel de la photodiode ainsi réinitialisée est reporté sur le conducteur de colonne puisque le transistor TS est encore conducteur. Enfin, un deuxième signal d'échantillonnage SHR (en traits pleins) est émis à destination des circuits de lecture. Il déclenche l'échantillonnage du nouveau potentiel du conducteur de colonne. Cet échantillonnage se fait par exemple en stockant le potentiel dans une deuxième capacité C2. La capacité C2 conserve ensuite ce potentiel. Un amplificateur différentiel peut alors déterminer, après la fin du signal SHR, la différence entre les niveaux de potentiel de la photodiode éclairée et de la photodiode réinitialisée, de sorte qu'à chaque cycle le signal mesuré est bien le signal dû à l'éclairement, à la condition cependant que le potentiel de réinitialisation soit bien constant d'un cycle à l'autre, ce qui était mal vérifié dans l'art antérieur du fait du bruit en kTC.

Les signaux SHS et SHR représentés en pointillés sur la figure 4 sont utilisés pour la lecture d'autres lignes de pixels ; ils sont appliqués au même échantillonneur double de la figure 5 mais servent à échantillonner les signaux correspondant à d'autres lignes de pixels. On va montrer que la nouvelle structure de la figure 3 permet 25 d'obtenir un potentiel de réinitialisation bien constant et dépourvu de bruit en kTC. La figure 6 représente les niveaux de potentiel associés aux différentes zones situées dans le plan de coupe de la figure 3 au cours d'un des cycles périodiques d'intégration et lecture de charges générées par 30 l'éclairement du pixel. Les différentes parties 6a, 6b, 6c, 6d représentent les différentes étapes au cours du cycle. On a représenté l'état des potentiels dans les régions N où sont accumulés les électrons. Le sens de croissance des potentiels est classiquement tourné vers le bas de la figure, les potentiels les plus positifs étant les plus en bas.

En 6a, on a représenté l'état des potentiels à la fin d'une période d'accumulation de charges photogénérées dans la photodiode, c'est-à-dire à la fin d'un cycle d'intégration. Les étapes de lecture de ces charges commencent alors. Le niveau de potentiel dans les régions 12 et 14 de la photodiode PD a atteint une valeur VI qui dépend de la quantité de charges accumulées dans la photodiode donc de l'éclairement reçu depuis la fin du cycle précédent. Le potentiel VI est d'autant plus bas que l'éclairement a été plus important. Les charges sont confinées dans la photodiode en raison des barrières de potentiel formées par le caisson P 20 et par la grille de réinitialisation GR qui est à un potentiel bas. Le niveau V1 est alors lu, au moment de l'émission du signal SHS, lorsque le pixel est sélectionné par le signal SEL. Cette lecture se fait par transmission du potentiel VI à travers le transistor de lecture TL et le transistor de sélection TS. Cette première phase de lecture se fait par échantillonnage dans la capacité Cl de la figure 5. En 6b on a représenté le moment où le signal RST est émis après la fin du signal SHS. Il ouvre la barrière de potentiel située sous la grille GR et provoque le déversement de charges de la photodiode vers le drain DR. Le déversement se poursuit jusqu'à ce que le niveau de potentiel de la photodiode atteigne un niveau de référence VO (figure 6c). Les charges situées dans la photodiode partielle PD1 ne peuvent pas continuer à se déverser dans le drain car la région 12 n'est pas adjacente à la grille GR. La région 14 au potentiel VO constitue maintenant une barrière pour les charges de la région 12. Le niveau de potentiel de la photodiode est devenu égal à VO dans toute la photodiode. En 6d, on referme la barrière de potentiel du canal 22 en interrompant le signal RST. On émet alors le signal SHR pour lire sur la colonne COL un potentiel représentant le potentiel de réinitialisation VO, de la même manière qu'on a lu précédemment un potentiel représentant le niveau V1. La différence VO-V1 représente l'éclairement reçu pendant le cycle. Le niveau de potentiel VO est défini par les profondeurs et niveaux de dopage respectifs des régions 14 et 18 et par le fait que la zone 18 est à la masse. Ce niveau est toujours le même d'un cycle au suivant. Le potentiel VO n'est en effet imposé que par les niveaux de dopage et les épaisseurs de couches 14 et 18. Il est donc extrêmement constant et pas du tout affecté par un bruit de type kTC. L'état de la figure 6d est l'état final à la fin de la lecture des charges ; c'est aussi l'état initial d'une nouvelle phase d'intégration de charges. II subsiste des charges dans la photodiode partielle PD1 mais seulement jusqu'au niveau qui correspond au potentiel VO, et ces charges ne sont pas gênantes puisqu'elles sont en quantité invariable d'un cycle au suivant. Le potentiel VO lu dans la deuxième phase du cycle de lecture ~o n'est pas lié à la profondeur du puits de potentiel engendré dans le drain DR, et par conséquent il n'est pas nécessaire de fixer très précisément à une valeur de référence le potentiel appliqué au drain DR comme on devait le faire dans l'art antérieur. On appliquera donc au drain DR un potentiel suffisamment supérieur au potentiel de la photodiode (région PD2) pour 15 permettre le drainage des charges, de préférence un potentiel Vdd d'alimentation générale du capteur d'image.

Claims (4)

REVENDICATIONS

1. Capteur d'image à pixels CMOS, organisée en lignes et colonnes, chaque pixel comportant une photodiode (PD) recevant la lumière de l'image, et une grille de réinitialisation (GR) adjacente à la photodiode pour vider vers un drain (DR) les charges générées sur la photodiode, caractérisé en ce que la photodiode comporte deux parties distinctes, la première partie (PD1), non-adjacente à la grille de réinitialisation (GR) comportant une première région (12) d'un premier type de conductivité formée dans un substrat d'un second type de conductivité opposé au premier, et un contact électrique (16) sur cette première région, relié ~o électriquement à la grille d'un transistor de lecture (TL), la deuxième partie (PD2), adjacente à la grille de réinitialisation, comportant une deuxième région (14) du premier type recouverte par une troisième région (18) du second type reliée électriquement au potentiel du substrat. 15

2. Capteur d'image selon la revendication 1, caractérisé en ce que le drain (DR) est porté à un potentiel d'alimentation générale (Vdd) du capteur.

3. Capteur selon l'une des revendications 1 et 2, caractérisé en ce que le pixel comprend un transistor de sélection de ligne (TS) relié entre le 20 transistor de lecture (TL) et un conducteur de colonne (COL) pour appliquer au conducteur de colonne un potentiel représentant les charges intégrées dans la photodiode.

4. Capteur selon la revendication 3, caractérisé en ce que le 25 transistor de lecture (TL) est un transistor monté en suiveur, avec son drain relié à une tension d'alimentation et sa source reliée au drain du transistor de sélection (TS).