FR2911458A1 - Procede et dispositif de traitement d'un signal electrique binaire, module de reception de donnees - Google Patents
Procede et dispositif de traitement d'un signal electrique binaire, module de reception de donnees Download PDFInfo
- Publication number
- FR2911458A1 FR2911458A1 FR0752637A FR0752637A FR2911458A1 FR 2911458 A1 FR2911458 A1 FR 2911458A1 FR 0752637 A FR0752637 A FR 0752637A FR 0752637 A FR0752637 A FR 0752637A FR 2911458 A1 FR2911458 A1 FR 2911458A1
- Authority
- FR
- France
- Prior art keywords
- state
- signal
- low
- initial
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
- H04L27/06—Demodulator circuits; Receiver circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
- H03K5/086—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Electronic Switches (AREA)
Abstract
Ce procédé est destiné à traiter un signal électrique binaire initial (S1) défini par deux états haut (H1) et bas (B1). Conformément à l'invention, il comprend une première étape de formation d'un signal épuré (S2) défini par des premier (H2) et second (B2) états. En particulier, les passages du premier état (H2) vers le second (B2) état et du second état (B2) vers le premier état (H2) sont déclenchés respectivement par des premier et second événements du signal initial (S1). Le premier événement du signal initial (S1) est réalisé par le passage de l'état bas (B1) à l'état haut (H1) du signal initial (S1) et l'absence d'inversion de ce passage pendant une première durée prédéterminée (D) à compter du passage à l'état haut (H1).
Description
-1- La présente invention concerne un procédé et un dispositif de
traitement d'un signal électrique binaire et un module de réception de données. Elle s'applique plus particulièrement au traitement d'un signal électrique pour la transmission de données en mode binaire dans un véhicule automobile.
Dans ce cas, le véhicule automobile comprend un système de transmission de données comprenant un module d'émission de données et un module de réception de données. Les modules d'émission et de réception sont destinés à échanger des données par courant porteur. Dans le module de réception de données, les données sont portées par un signal électrique comprenant une porteuse, notamment de haute fréquence, par exemple à 2 MHz, modulée en tout ou rien, conformément à une transmission de données 00K (sigle anglais pour ON-OFF-KEYING). La présence de la porteuse pendant une période de référence prédéterminée correspond à la première valeur binaire et l'absence de la porteuse pendant cette même période correspond à la seconde valeur binaire.
Dans ce cas, le module de réception comprend des moyens de filtrage de fréquences parasites et également de moyens d'extraction d'une enveloppe de la porteuse du signal électrique filtré par les moyens de filtrage. L'enveloppe extraite forme un signal électrique binaire initial. Les moyens de filtrage comprennent un filtre passe-bande défini par une bande passante et une fréquence de résonance égale à la fréquence de la porteuse. En général, le filtre passe-bande rejette les signaux de fréquence située en-dehors de la bande passante et transmet les signaux de fréquence comprise dans la bande passante en privilégiant les signaux de fréquence égale à la fréquence de résonance. Il est alors préférable de choisir un filtre sélectif, c'est à dire de bande passante relativement étroite pour éliminer au mieux les fréquences parasites. Or, un tel filtre est particulièrement sensible à une impulsion en entrée provoquée par exemple par une variation intempestive de la tension ou du courant due à l'extinction ou l'allumage brutal d'organes électriques du véhicule. En effet, en réponse à une telle impulsion, un filtre de bande passante étroite génère en sortie un signal sinusoïdal faiblement amorti de fréquence égale à la fréquence de résonance du filtre et donc égale à la fréquence de la porteuse. Ce signal sinusoïdal se superpose à la porteuse et risque ainsi de déformer fortement l'enveloppe modulant la porteuse. Cette déformation de l'enveloppe peut générer des anomalies dans la transmission de données. -2- L'invention a notamment pour but de conserver un filtre efficace pour l'élimination des fréquences parasites tout en évitant de générer des anomalies de transmission, et ce avec des moyens simples, efficaces et relativement peu coûteux. A cet effet, l'invention a pour objet un procédé de traitement d'un signal électrique binaire initial défini par deux états haut et bas, caractérisé en ce qu'il comprend une première étape de formation d'un signal épuré défini par des premier et second états, les passages du premier état vers le second état et du second état vers le premier état étant déclenchés respectivement par des premier et second événements du signal initial, le premier événement du signal initial étant réalisé par le passage de l'état bas à l'état haut du signal initial et l'absence d'inversion de ce passage pendant une première durée prédéterminée à compter du passage à l'état haut. Grâce à l'invention, une anomalie dans le signal binaire initial peut être avantageusement éliminée dans le signal épuré. En effet, lorsque le signal initial passe d'un état bas vers un état haut puis d'un état haut vers un état bas dans un délai anormalement court, c'est-à-dire de durée inférieure à la première durée prédéterminée, la condition d'absence d'inversion du passage n'est pas remplie de sorte que le premier événement du signal initial n'est pas réalisé. Or, la réalisation d'un premier événement du signal initial conditionne un changement d'état du signal épuré. Par conséquent, le signal épuré est maintenu dans un état constant lorsque le signal initial présente une anomalie.
Toute anomalie, provoquée notamment par une impulsion en entrée du filtre, est ainsi éliminée car non reportée du signal initial au signal épuré. Un procédé de traitement selon l'invention peut en outre comporter l'une ou l'autre des caractéristiques suivantes : - le second événement du signal initial est réalisé par le passage de l'état haut à l'état bas ; - la durée de l'état haut du signal initial étant un multiple d'une période de référence prédéterminée, la première durée prédéterminée est inférieure à la période de référence, par exemple égale à trois quart de cette période ; - le procédé comprend une seconde étape de formation d'un signal final défini par des premier et second états, les passages du premier état vers le second état et du second état vers le premier état étant déclenchés respectivement par des premier et second événements du signal épuré, un des événements du signal épuré étant réalisé par un changement d'état du signal épuré et l'absence d'inversion de ce changement d'état pendant une seconde durée prédéterminée à compter du changement d'état ; -3- - les première et seconde durées prédéterminées sont identiques ; - les états hauts des signaux initial et final correspondent à des tensions hautes et les états bas des signaux initial et final correspondent à des tensions basses ; - les premier et second signal épuré correspondent à des tensions respectivement haute et basse et le premier événement du signal épuré est réalisé par le passage du second état au premier état du signal épuré et l'absence d'inversion de ce passage pendant la seconde durée prédéterminée à compter du passage au premier état ; - le second événement du signal épuré est réalisé par le passage du premier état au second état. L'invention a enfin pour objet un dispositif de traitement d'un signal électrique binaire initial défini par deux états haut et bas pour la mise en oeuvre d'un procédé selon l'invention, caractérisé en ce qu'il comprend : 15 - des premiers moyens de détection de premier et second événements du signal initial ; - des premiers moyens de formation d'un signal épuré défini par des premier et second états. Un dispositif de traitement selon l'invention peut comporter l'une ou l'autre des 20 caractéristiques suivantes : - les premiers moyens de détection comprennent un premier condensateur de temporisation et des premiers moyens de pilotage de l'alimentation et de la décharge du premier condensateur en fonction respectivement du passage de l'état bas vers l'état haut et du passage de l'état haut vers 25 l'état bas du signal initial ; - les premiers moyens de formation comprennent des premiers moyens de comparaison, avec une tension prédéterminée dite tension de durée, d'une tension aux bornes d'une branche du circuit électrique comprenant le premier condensateur de temporisation destiné à être alimenté pendant 30 la durée de l'état haut ; - le dispositif comprend : o des seconds moyens de détection de premier et second événements du signal épuré ; o des seconds moyens de formation d'un signal final défini par des 35 premier et second états. 10 -4- - les seconds moyens de détection d'événements comprennent un second condensateur de temporisation et des seconds moyens de pilotage de l'alimentation et de la décharge du second condensateur en fonction respectivement du passage du second état vers le premier état et du passage du premier état vers le second état du signal épuré ; - les seconds moyens de formation comprennent des seconds moyens de comparaison, avec une tension prédéterminée dite tension de durée, d'une tension aux bornes d'une branche du circuit électrique comprenant le second condensateur de temporisation destiné à être alimenté pendant la durée du second état. L'invention a encore pour objet un module de réception de données, notamment un module de réception de données du type transmises par courant porteur, du type dans lequel les données sont portées par un signal électrique comprenant une porteuse, notamment de haute fréquence, modulée en tout ou rien, et comprenant des moyens d'extraction d'une enveloppe de la porteuse formant un signal électrique binaire initial, caractérisé en ce qu'il comprend un dispositif de traitement du signal initial tel que défini ci-dessus. L'invention sera mieux comprise à la lecture de la description qui va suivre, donnée uniquement à titre d'exemple et faite en se référant aux dessins dans lesquels : - la figure 1 est une vue schématique d'un module de réception de données selon l'invention ; - la figure 2 est une vue schématique d'un circuit électrique formant un dispositif selon l'invention pour le traitement d'un signal électrique binaire, ce dispositif appartenant au module de réception de la figure 1 ; - les figures 3 à 7 sont des graphiques représentant chacun une courbe de l'évolution d'un signal de tension en fonction du temps, en différents points du circuit électrique du dispositif de traitement de la figure 2 ; - la figure 8 est un graphique représentant l'évolution en fonction du temps du signal électrique binaire initial et d'un signal électrique binaire final généré en sortie du dispositif de la figure 2. On a représenté sur la figure 1 un module de réception de données selon l'invention. Ce module de réception de données est désigné par la référence générale 10. Le module de réception 10 forme, par exemple, un élément d'un système de transmission de données d'un véhicule automobile, ce système comprenant également un module d'émission de données. -5- Par exemple, le module 10 est un module de réception de données du type transmises par courant porteur. Ainsi, afin de transmettre les données entre le module d'émission et le module de réception 10, le système de transmission de données comprend par exemple un réseau de transmission de données par courant porteur comprenant une ligne d'alimentation électrique classique. En variante, le réseau de transmission pourrait être un réseau sans fil (non représenté). Les données sont destinées à être transmises à travers le réseau de transmission de données conformément à une transmission de données par modulation tout ou rien d'une porteuse, notamment de haute fréquence.
Dans le module de réception 10, les données sont destinées à être portées par un signal électrique S comprenant la porteuse oscillant à une fréquence de porteuse égale par exemple à 2 MHz, modulée en tout ou rien à une fréquence de modulation plus basse, par exemple, égale à 10 kHz. Le module de réception 10 comprend également des moyens 12 de génération d'un signal utile pour le décodage des données, à partir du signal électrique S. Afin d'éliminer les fréquences parasites proches de la fréquence de la porteuse, les moyens de génération 12 comprennent notamment des moyens 14 de filtrage du signal électrique S, comprenant un filtre passe-bande de bande passante égale à environ 0,1 à 0,2 MHz, cette bande passante étant centrée sur la fréquence de la porteuse à 2 MHz. Par ailleurs, les moyens de génération 12 du module 10 comprennent encore des moyens 16 d'extraction d'une enveloppe de la porteuse du signal électrique S filtré par le filtre passe-bande 14. Ces moyens d'extraction 16 comprennent notamment un circuit électrique classique de détection d'enveloppe. L'enveloppe de la porteuse forme le signal utile, appelé par la suite de la description par signal électrique binaire initial S1 , et représenté sur la figure 3. Ainsi, comme illustré sur la figure 3, le signal électrique binaire initial S1 est défini par deux états haut H1 et bas B1, l'état haut H1 correspondant par exemple à une première valeur binaire "1" et l'état bas B1 correspondant par exemple à une seconde valeur binaire "0". Dans cet exemple, la durée de chaque état haut H1 et bas B1 du signal S1 est un multiple d'une période T de référence prédéterminée. La période T de référence correspond à une durée de transmission d'une valeur binaire et correspond, dans cet exemple, à une demi-période de la modulation tout ou rien. Ainsi, pour une fréquence de modulation de 10kHz, la période de référence a une valeur de 50 s. -6- Par ailleurs, comme on peut le voir sur la figure 3, le signal électrique binaire initial S1 comporte une anomalie A de durée W inférieure à la période de référence prédéterminée T. Conformément à l'invention, le module de réception 10 comporte également un dispositif 18 de traitement du signal électrique binaire initial S1, comprenant un circuit électrique 20 représenté en détail sur la figure 2. Dans cet exemple, le signal électrique binaire initial S1 est un signal de tension. Le dispositif de traitement 18 comprend des premiers moyens 22 de détection de premier et second événements du signal initial S1.
En particulier, le premier événement du signal initial S1 est réalisé par le passage de l'état bas B1 à l'état haut H1 du signal initial S1 et l'absence d'inversion de ce passage pendant une première durée prédéterminée D à compter du passage à l'état haut H1. Le second événement du signal initial S1 est réalisé, dans cet exemple, par le passage de l'état haut H1 à l'état bas B1. De préférence, la première durée D est inférieure à la période de référence, par exemple égale à trois quart de cette période T. Afin de détecter ces événements, les premiers moyens 22 comprennent des moyens de détection de changement d'état du signal S1. Ces moyens de détection de changement d'état réalisent alors la comparaison, avec une tension prédéterminée Vd1, dite tension de seuil d'état haut H1 du signal initial S1, de la tension du signal initial S1.
A cet effet, le dispositif de traitement 18 comprend un premier comparateur 24, ce premier comparateur 24 étant, dans cet exemple, du type à sortie à collecteur ouvert. Ce comparateur 24 est alimenté de façon classique par une branche 26 d'alimentation raccordée d'une part à une source 28 d'alimentation en tension constante et d'autre part à un potentiel de masse M. Ce premier comparateur 24 comprend également deux branches d'entrée dite positive EP1 et négative ENI, raccordées à une de leurs extrémités respectivement à des bornes d'entrée classiques positive et négative du premier comparateur 24. Le comparateur 24 comprend encore une branche de sortie Q1 raccordée au potentiel de masse M par l'intermédiaire d'un transistor modélisé par un contact mobile 30 susceptible d'adopter un état ouvert dans lequel la branche Q1 n'est pas raccordée au potentiel de masse M et un état fermé dans lequel la branche Q1 est raccordée au potentiel de masse M. Ce premier comparateur 24 forme les moyens de détection de changement d'état des moyens de détection 22. En particulier, la branche ENI est alimentée en tension à l'autre de ses extrémités par la tension de seuil d'état haut Vd1. A cet effet, dans cet exemple, le circuit électrique 20 comprend également une branche électrique 32 formant un pont diviseur de tension comprenant une résistance R1 et une résistance R2, -7- la tension aux bornes de la résistance R2 formant la tension prédéterminée Vd1, dite tension de seuil d'état haut du signal initial S1. Par exemple, la source de tension d'alimentation 28 délivre une tension égale à 5 Volts et le rapport des résistances R1 et R2 est choisi de manière à avoir une tension aux bornes de R2, correspondant à une tension de seuil Vd1 égale à 1 Volt. La branche EP1 est raccordée à l'autre de ses extrémités d'une part à la branche de sortie Q1 par l'intermédiaire d'une résistance R3 (conformément à une configuration de montage classique d'un tel comparateur) et d'autre part à une borne d'entrée 34 du circuit électrique 20 du dispositif de traitement 18 par l'intermédiaire d'une résistance d'entrée R4, la borne d'entrée 34 étant alimentée en tension par le signal binaire initial S1 généré par les moyens 12 du module de réception 10. Les états haut H1 et bas B1 de ce signal binaire initial S1 correspondent à des tensions respectivement haute et basse, par exemple, de valeurs égales respectivement à 5 Volts et 0 Volts. Ainsi, ce premier comparateur 24 est destiné à comparer la tension de seuil d'état haut Vd1 avec la tension du signal binaire initial S1. En fonction du résultat de cette comparaison, le contact mobile 30 de la branche de sortie Q1 est dans son état ouvert (la tension du signal S1 est supérieure au seuil Vd1) ou dans son état fermé (la tension du signal S1 est inférieure au seuil Vd1). Afin de détecter une absence d'inversion pendant la première durée prédéterminée D à compter du passage du signal S1 à l'état haut H1, les premiers moyens de détection 22 comprennent également un premier condensateur de temporisation 38. Ce premier condensateur de temporisation est destiné à être raccordé à une branche électrique 36, la branche 36 étant raccordée d'une part à la source de tension 28, par l'intermédiaire d'une résistance de charge R5, et d'autre part au potentiel de masse M. En particulier, dans cet exemple, le premier comparateur 24 forme à la fois les moyens de détection de changement d'état du signal S1 et des premiers moyens de pilotage de l'alimentation et de la décharge du premier condensateur 38 en fonction respectivement du passage de l'état bas B1 vers l'état haut H1 et du passage de l'état haut H1 vers l'état bas B1. Ainsi, lors du passage de l'état bas B1 vers l'état haut H1 du signal binaire initial S1, la branche de sortie Q1 du premier comparateur 24 est destinée à être séparée du potentiel de masse M et le premier condensateur de temporisation 38 est destiné à être chargé par l'intermédiaire de la résistance R5 par la source de tension 28 pendant la durée de l'état haut H1. -8- Par conséquent, en cas d'absence d'inversion de ce passage pendant la durée D à compter du passage de l'état bas B1 vers l'état haut H1, la tension VC1 aux bornes de la branche électrique 36 et donc aux bornes du condensateur de temporisation 38 est destinée à augmenter pour se stabiliser à une tension maximale de charge du condensateur 38. En revanche, en cas d'un premier passage de l'état bas B1 à l'état haut H1 suivi d'un second passage de l'état haut H1 à l'état bas B1 au cours d'une durée inférieure à la durée prédéterminée D, le condensateur de temporisation 38 est destiné à se décharger brutalement et la tension à ses bornes est susceptible de chuter brutalement sans atteindre la valeur de la tension maximale de charge. En effet, lors du deuxième passage correspondant à une inversion du premier passage, la branche de sortie Q1 du premier comparateur 24 est destinée à être raccordée au potentiel de masse M : le premier condensateur 38 est alors court-circuité et se décharge brutalement. Par conséquent, la tension VC1 aux bornes du condensateur de temporisation 38 étant liée à la durée de l'état haut H1 et aux changements d'état du signal S1, il est possible de détecter une absence d'inversion du signal S1 pendant une durée égale à la première durée prédéterminée D. On a représenté sur la figure 4 l'évolution de la tension VC1 aux bornes du condensateur de comparaison 38 en fonction du temps.
Le dispositif de traitement 18 comprend également des premiers moyens 40 de formation à partir du signal initial S1, d'un signal épuré S2, défini par des premier H2 et second B2 états (figure 5). Ces premiers moyens 40 comprennent des premiers moyens de comparaison 42 de la durée de l'état haut H1 du signal S1 à la première durée prédéterminée D définissant deux résultats de comparaison dits "supérieur à la durée D" et "inférieur à la durée D". Plus particulièrement, les premiers moyens 42 sont destinés à comparer, avec une tension prédéterminée dite tension de seuil Vd2, la tension VC1 aux bornes du premier condensateur de temporisation 38. Lorsque la tension VC1 est supérieure à la tension Vd2 alors le résultat de la comparaison est dit supérieur au seuil . Dans le cas contraire, le résultat de la comparaison est dit inférieur au seuil . A cet effet, le circuit électrique 20 comprend un second comparateur 44 de type inverseur. Ce second comparateur 44 est également alimenté de façon classique par une branche 26 d'alimentation raccordée d'une part à la source d'alimentation 28 et d'autre part au potentiel de masse M. Ce second comparateur 44 comprend également deux branches d'entrée dite positive EP2 et négative EN2, raccordées à une de leurs -9- extrémités respectivement à des bornes d'entrée classiques positive et négative du second comparateur 44. Le second comparateur 44 comprend encore une branche de sortie Q2 raccordée à une borne de sortie classique du second comparateur 42. La branche positive EP2 est raccordée à l'autre de ses extrémités à la branche de sortie Q2 par l'intermédiaire d'une résistance R6, à la source 28 par l'intermédiaire d'une résistance R7 et au potentiel de masse M par l'intermédiaire d'une résistance R8. La tension à cette extrémité de la branche positive EP2 est la tension durée Vd2. Les résistances R6, R7 et R8 sont choisies de manière à ce que la tension de durée Vd2, aux bornes de la résistance R8, soit liée à la première durée prédéterminée D.
Ainsi, le temps de charge nécessaire pour que le condensateur de temporisation 38 atteigne la tension Vd2 en partant d'une tension nulle doit correspondre à la première durée prédéterminée D. La branche négative EN2 est raccordée à l'autre de ses extrémités aux bornes du condensateur 38 de temporisation.
Ainsi, le second comparateur 44 forme les premiers moyens de comparaison 42 de la tension VC1 aux bornes du condensateur 38 avec la tension de durée Vd2. En particulier, les premiers moyens de formation 40 sont destinés à associer à un état haut H1 du signal initial S1 le premier H2 ou le second B2 état du signal épuré S2 selon que le résultat défini par les moyens de comparaison 42 est supérieur à la première durée prédéterminée D ou inférieur à la première durée prédéterminée D et à associer à un état bas B1 du signal initial S1 le premier état H2 du signal épuré S2. Plus précisément, le second comparateur 44 est destiné à former en sortie Q2 une tension haute lorsque le résultat de la comparaison est supérieur à la première durée prédéterminée D , c'est à dire lorsque la durée de l'état haut H1 est supérieure à la première durée prédéterminée D, cette tension haute correspondant au premier état H2 du signal épuré S2. Au contraire, lorsque le résultat de la comparaison est inférieur à la première durée D , c'est-à-dire lorsque la durée de l'état haut H1 est inférieure à la durée D ou lorsque le signal S1 est à l'état bas B1, le second comparateur 44 est destiné à former en sortie une tension basse, par exemple nulle, correspondant au second état B2 du signal épuré S2. Du fait que le second comparateur 44 est du type inverseur, les second B2 et premier H2 états du signal électrique S2 épuré en sortie de ce second comparateur 44, correspondent respectivement à des tensions basse et haute alors que les états haut et bas H1 et B1 du signal initial S1 correspondent à des tensions respectivement haute et basse. -10- Par ailleurs, on notera que la durée de chaque état du signal épuré S2 est modifiée par rapport à la durée de chaque état du signal S1 et ne correspond pas à un multiple de la période de référence T. Cette distorsion est due à la temporisation introduite par les délais de charge et décharge du premier condensateur de temporisation 38.
Afin de rétablir la durée de chaque état du signal épuré S2 et d'inverser ce signal S2, les premiers moyens de comparaison 42 forment à la fois les premiers moyens de formation 40 du signal épuré S2 et une partie de seconds moyens 46 de détection de premier et second événements du signal épuré S2. De préférence, au moins un des événements du signal épuré S2, est réalisé par un changement d'état du signal S2 et l'absence d'inversion de ce changement d'état pendant une seconde durée prédéterminée à compter du changement d'état. Afin d'éliminer la distorsion du signal S2 introduite par la temporisation, la seconde durée prédéterminée est identique à la première durée prédéterminée D. Dans l'exemple décrit, du fait de l'inversion du signal S2 par rapport au signal S1, le premier événement est réalisé par le passage du second état B2 au premier état H2 du signal épuré S2 et l'absence d'inversion de ce passage pendant la seconde durée prédéterminée D à compter du passage au premier état H2 et le second événement est réalisé par le passage du premier état H2 au second état B2. Les premiers moyens de comparaison 42 formant une partie des seconds moyens de détection 46 permettent de détecter les changements d'états du signal épuré S2. Par ailleurs, afin de détecter une absence d'inversion de passage pendant la durée prédéterminée D, ces seconds moyens de détection 46 comprennent un second condensateur de temporisation 52 et le second comparateur 44 forme des seconds moyens de pilotage 48 de l'alimentation et de la décharge de ce second condensateur 52 en fonction respectivement du passage du second état B2 vers le premier état H2 du signal épuré S2 et du passage du premier état H2 vers le second état B2. A cet effet, le circuit électrique 20 comprend une branche électrique 50 munie du second condensateur 52, cette branche 50 étant raccordée à la sortie Q2 du second comparateur 42 par l'intermédiaire d'une résistance R9. Par ailleurs, le circuit électrique 20 comprend encore une diode 54 raccordée à une borne de la branche 50 et à la branche de sortie Q2, destinée à provoquer une décharge brutale du condensateur 52 lorsque la sortie Q2 est à la tension nulle. De préférence, le condensateur 52 a une capacité identique à celle du condensateur 38, et la résistance R9 a une résistance de valeur identique à celle de la résistance de comparaison R5, de sorte que les temps de charge et de décharge des deux condensateurs 38 et 52 sont identiques. Ainsi, lors du passage du second état B2 vers le premier état H2 du signal binaire épuré S2, la branche de sortie Q2 du second comparateur 42 fournit une tension non nulle et le second condensateur de temporisation 52 est destiné à être chargé par l'intermédiaire de la résistance R9 par la source de tension 28 pendant la durée de l'état haut H1. Par conséquent, la tension VC2 aux bornes de la branche électrique 50 et donc aux bornes du condensateur 52 est liée à la durée de l'état haut H2.
En revanche, lors du passage du premier état H2 vers le second état B2, la branche de sortie Q2 du second comparateur 52 est alors à une tension nulle, le second condensateur 52 est alors destiné à être monté en court-circuit avec la diode 54 et à se décharger brutalement. On a représenté sur la figure 6 l'évolution de la tension VC2 aux bornes du second condensateur de temporisation 52 en fonction du temps. Afin de rétablir la durée de chaque état du signal épuré S2 et d'inverser ce signal S2, le dispositif 18 comprend encore des seconds moyens 56 de formation d'un signal binaire final S3 défini par des premier H3 et second B3 états. Ces seconds moyens 56 de formation comprennent des seconds moyens 58 de comparaison, avec une tension prédéterminée Vd3, dite tension d'état haut H3 du signal binaire final, d'une tension VC2 aux bornes de la branche de circuit électrique 50 comprenant le condensateur 52 qui est,dans cet exemple, la tension aux bornes du condensateur 52. A cet effet, le circuit électrique 20 comprend encore un troisième comparateur 60, également de type inverseur.
Ce troisième comparateur 60 est également alimenté de façon classique par une branche 26 d'alimentation. Ce troisième comparateur 60 comprend également deux branches d'entrée dite positive EP3 et négative EN3, raccordées à une de leurs extrémités respectivement à des bornes d'entrée classiques positive et négative du troisième comparateur 60. Le troisième comparateur 60 comprend encore une branche de sortie Q3 raccordée à une borne de sortie classique du troisième comparateur 60. La branche positive EP3 est raccordée à l'autre de ses extrémités à la branche de sortie Q3 par l'intermédiaire d'une résistance R10, à la source 28 par l'intermédiaire d'une résistance R11 et au potentiel de masse M par l'intermédiaire d'une résistance R12. Les résistances R10, R11 et R12 sont choisies de manière à ce que la tension Vd3 aux bornes de la résistance R12 soit liée à la seconde durée prédéterminée D. Ainsi, le temps de charge nécessaire pour que le second condensateur de -12- temporisation 52 atteigne la tension Vd3 en partant d'une tension nulle correspond à la seconde durée prédéterminée D. La branche négative EN3 est raccordée à l'autre de ses extrémités à une des bornes du second condensateur 52.
Ainsi, le troisième comparateur 60 formant les seconds moyens de comparaison 58, est destiné à former en sortie Q3 le signal électrique binaire final S3. Dans cet exemple, les états haut et bas des signaux initial S1 et final S3 ont chacun une durée qui est un multiple de la période T de référence prédéterminée sensiblement identique pour les signaux initial S1 et final S3. Par ailleurs, les états haut H1 et H3 des signaux initial S1 et final S3 correspondent à des tension hautes et les états bas B1 et B3 correspondant à des tensions basses. On décrira maintenant ci-dessous les principales étapes d'un procédé de mise en oeuvre du dispositif de traitement selon l'invention. Initialement, les signaux initial S1 et final S3 sont dans les états bas B1 et B3, le signal S2 est dans son premier état H2. Par ailleurs, le premier condensateur de temporisation 38 est déchargé, le second condensateur de temporisation 52 est chargé. Tout d'abord, le procédé comprend une étape de détection d'un premier événement ou d'un second événement du signal initial S1. Le signal de tension S1 est à l'état bas B1 jusqu'au temps t1. Au temps t1, le signal de tension S1 passe de l'état bas B1 à l'état haut H1. Le premier comparateur 24 détecte ce changement d'état par comparaison de la tension du signal S1 avec un seuil d'état haut Vd1, défini par la tension aux bornes de la résistance R2. Dans ce cas, le contact mobile 30 du premier comparateur 24 est dans son état ouvert et la branche de sortie Q1 est ainsi séparée du potentiel de masse M de sorte que le condensateur de temporisation 38 se charge par l'intermédiaire de la résistance R5 par la source d'alimentation 28. Le condensateur 38 se charge pendant une durée correspondant à trois périodes de référence T (correspondant à une suite de trois valeurs binaires 1-1-1 ) de sorte que la tension VC1 à ses bornes augmente.
Au bout de la durée prédéterminée D à compter du temps t1, la tension VC1 du condensateur de temporisation 38 atteint la tension VC2 au temps t11. Le second comparateur 42 compare la tension VC1 aux bornes du condensateur de temporisation 38 avec le seuil de durée Vd2. Au début de la charge du condensateur de comparaison 38, avant le temps t1, le résultat de la comparaison est inférieur à la durée prédéterminée D . -13- Dès que cette tension VC1 atteint le seuil de durée Vd2, c'est-à- dire au temps t11 le second comparateur 42 fournit le résultat de la comparaison qui est supérieur à la durée prédéterminée D . Au temps t11, les deux conditions du premier événement du signal S1 sont alors réunies : passage de l'état bas B1 à l'état haut H1 et absence d'inversion de ce passage pendant une durée prédéterminée D à compter du passage à l'état haut H1 au temps t1. Le procédé comprend alors une première étape de formation, à partir du signal initial S1, du signal épuré S2.
Ainsi, au cours de cette étape, le second comparateur 44 formant également les premiers moyens de formation 40 du signal épuré S2 à partir du signal initial S1, bascule du premier état H2 dans le second état B2 du signal épuré S2. Lorsque le signal S1 passe à l'état bas B1 au temps t2, le premier comparateur 24 détecte le changement d'état qui correspond à un second événement du signal S1. La branche de sortie Q1 est raccordée au potentiel de masse M de sorte que le condensateur de temporisation 38 est court-circuité. Le condensateur de temporisation 38 se décharge alors brutalement et la tension VC1 à ses bornes devient nulle. La tension VC1 est, dans ce cas, inférieure à la tension Vd2. Le second comparateur 44 bascule alors du second état B2 dans le premier état H2 du signal épuré S2. Le signal initial S1 est à l'état bas B1 jusqu'au temps t3 où il passe de nouveau à l'état haut H1 pendant une durée W inférieure à la durée prédéterminée D. Cet état haut H1 du signal S1 correspond à l'anomalie A représentée sur la figure 3. Comme l'anomalie A correspond à un état haut H1 du signal électrique binaire initial S1, les moyens 22 détectent ce passage de l'état bas B1 à l'état haut H1 du signal S1. Le condensateur de temporisation 38 se charge pendant une durée W de l'anomalie A. Toutefois, pendant la durée W, le condensateur 38 se charge jusqu'à atteindre, à la fin de la durée W, une tension qui est inférieure à la tension de durée Vd2 et le condensateur 38 se décharge alors brutalement lors de l'inversion du passage du signal S1 au temps t4.
En effet, au temps t4, le signal initial S1 passe de l'état haut H1 à l'état bas B1. Comme il y a inversion de passage après une durée W inférieure à la durée prédéterminée D à compter du passage à l'état haut H1, c'est-à-dire à compter du temps t3, les deux conditions du premier événement du signal S1 ne sont pas réunies de sorte que le signal épuré S2 est maintenu dans son état haut H2. -14- Comme la tension VC1 n'a pas dépassé la tension de durée Vd2, la tension en sortie Q2 du second comparateur 42 est maintenue dans le second état H2 du signal épuré S2. Le second comparateur 42 forme alors en sortie le résultat de comparaison inférieur à la durée prédéterminée D et maintient en sortie la tension haute correspondant au premier état H2 du signal S2 épuré. Par conséquent, le signal S2 ne comporte pas l'anomalie A du signal S1. Puis comme la tension du signal S1 est inférieure au seuil Vd1, le condensateur de temporisation 38 est court-circuité et se décharge brutalement au temps t4. Dès le temps t4 et jusqu'au temps t5, le dispositif de traitement 18 est immédiatement opérationnel pour détecter une nouvelle anomalie, et ce grâce à la décharge brutale du condensateur 52. Par exemple, les anomalies du signal S1 peuvent être issus d'un train d'impulsions.
A partir du temps t5 et jusqu'au temps t6, le signal S1 est de nouveau dans l'état haut H1 pendant une période de référence T au cours de laquelle le condensateur 38 est alimenté et aux bornes duquel la tension atteint le seuil de durée au temps t55. Le second comparateur 42, forme une tension sensiblement nulle correspondant au second état B2 du signal épuré S2, entre le temps t55 et le temps t6.
On obtient ainsi en sortie du second comparateur 42 un signal épuré S2 dont la durée de chaque état ne correspond pas à des multiples de la période de référence T. Par ailleurs, les états haut H1 et bas B1 du signal initial S1 correspondent à des tensions respectivement haute et basse alors que les second B2 et premier H2 états du signal épuré correspondent à respectivement des tensions basse et haute. Ceci provient du fait que le second comparateur 42 est de type inverseur. Afin de rétablir la durée de chaque état du signal épuré S2 et d'inverser ce signal S2, le procédé comprend également une seconde étape de formation, à partir du signal épuré S2, d'un signal épuré inversé à durée d'état rétablie formant le signal binaire final S3.
En particulier, le signal épuré S2, en sortie du second comparateur 42, pilote l'alimentation et la décharge du second condensateur de temporisation 52. Ainsi, au temps t11, du fait que le signal épuré S2 passe d'un état haut H2 à un état bas B2 correspondant à un second événement du signal épuré S2, le condensateur de temporisation 52 se décharge et la tension à ses bornes est nulle jusqu'au temps t2 pour lequel le signal épuré S2 passe de l'état bas B2 à l'état haut H2 correspondant à une tension haute. -15- Le condensateur de temporisation 52 se charge à partir du temps t2. Il atteint et dépasse le seuil Vd3 d'état haut H3 du signal final S3 au temps t22 et est supérieure à ce seuil Vd3 jusqu'au temps t55. Le troisième comparateur 60 fournit alors le résultat supérieur à la durée prédéterminée D .
Par conséquent, les deux conditions du premier événement du signal épuré S2 sont réunies : passage de l'état bas B2 à l'état haut H2 et absence d'inversion pendant la durée prédéterminée D. Au temps t55, le signal épuré S2 est de nouveau dans son second état B2 correspondant à une valeur basse de sorte que le condensateur de temporisation 52 se décharge jusqu'au temps t6, à partir duquel le signal épuré S2 est de nouveau dans son premier état H2. Le troisième comparateur 60 compare la tension VC2 avec le seuil Vd3 et le troisième comparateur forme en sortie Q3, le signal de tension binaire final S3, défini par deux états haut H3 et bas B3.
Comme on peut le voir sur la figure 8, les signaux binaires initial S1 et final S3 sont décalés temporellement d'une durée correspondant à la différence entre le temps t11 et le temps t1, qui correspond à la durée D. L'invention permet grâce à des moyens simples, efficaces et peu coûteux d'éliminer des anomalies d'un signal électrique binaire sans dégrader la transmission de l'information utile. Bien entendu, on pourra apporter à l'invention de nombreuses modifications sans sortir du cadre de celle-ci. On peut notamment inverser les entrées du comparateur 48 et le sens de la diode 54 et remplacer les comparateurs et les condensateurs de temporisation par d'autres moyens électroniques classiques tels que des bascules, des horloges, etc.
Claims (9)
1. Procédé de traitement d'un signal électrique binaire initial (Si) défini par deux états haut (H1) et bas (B1), caractérisé en ce qu'il comprend une première étape de formation d'un signal épuré (S2) défini par des premier (H2) et second (B2) états, les passages du premier état (H2) vers le second (B2) état et du second état (B2) vers le premier état (H2) étant déclenchés respectivement par des premier et second événements du signal initial (Si), le premier événement du signal initial (Si) étant réalisé par le passage de l'état bas (B1) à l'état haut (H1) du signal initial (Si) et l'absence d'inversion de ce passage pendant une première durée prédéterminée (D) à compter du passage à l'état haut (H1).
2. Procédé selon la revendication 1, dans lequel le second événement du signal initial (Si) est réalisé par le passage de l'état haut (H1) à l'état bas (B1).
3. Procédé selon la revendication 1 ou 2, dans lequel la durée de l'état haut (H1) du signal initial (Si) étant un multiple d'une période (T) de référence prédéterminée, la première durée prédéterminée (D) est inférieure à la période de référence (T), par exemple égale à trois quart de cette période (T).
4. Procédé selon l'une quelconque des revendications 1 à 3, comprenant une seconde étape de formation d'un signal final (S3) défini par des premier (H3) et second (B3) états, les passages du premier état (H3) vers le second état (B3) et du second état (B3) vers le premier état (H3) étant déclenchés respectivement par des premier et second événements du signal épuré (S2), un des événements du signal épuré (S2) étant réalisé par un changement d'état du signal épuré (S2) et l'absence d'inversion de ce changement d'état pendant une seconde durée prédéterminée (D) à compter du changement d'état.
5. Procédé selon la revendication 4, dans lequel les première et seconde durées prédéterminées sont identiques.
6. Procédé selon la revendication 4 ou 5, dans lequel les états hauts (H1, H3) des signaux initial (Si) et final (S3) correspondent à des tensions hautes et les états bas (B1, B3) des signaux initial (Si) et final (S3) correspondent à des tensions basses.
7. Procédé selon l'une quelconque des revendications 4 à 6, dans lequel les premier (H2) et second (B2) signal épuré (S2) correspondent à des tensions respectivement haute et basse et le premier événement du signal épuré (S2) est réalisé par le passage du second état (B2) au premier état (H2) du signal épuré (S2) et l'absence d'inversion de ce passage pendant la seconde durée prédéterminée (D) à compter du passage au premier état (H2).-17-
8. Procédé selon l'une quelconque des revendications 4 à 7, dans lequel le second événement du signal épuré (S2) est réalisé par le passage du premier état (H2) au second état (B2).
9. Dispositif (18) de traitement d'un signal électrique binaire initial (Si) défini par deux états haut (H1) et bas (B1) pour la mise en oeuvre d'un procédé selon l'une quelconque des revendications 1 à 8, caractérisé en ce qu'il comprend : - des premiers moyens (22) de détection de premier et second événements du signal initial (S1) ; - des premiers moyens (40) de formation d'un signal épuré (S2) défini par des premier (H2) et second (B2) états. 12. Dispositif (18) selon la revendication 9, dans lequel les premiers moyens de détection (22) comprennent un premier condensateur (38) de temporisation et des premiers moyens (24) de pilotage de l'alimentation et de la décharge du premier condensateur (38) en fonction respectivement du passage de l'état bas (B1) vers l'état haut (Hl) et du passage de l'état haut (Hl) vers l'état bas (B1) du signal initial (Si). 13. Dispositif selon la revendication 10, dans lequel les premiers moyens de formation (40) comprennent des premiers moyens (42) de comparaison, avec une tension prédéterminée dite tension de durée (Vd2), d'une tension (VC1) aux bornes d'une branche (36) du circuit électrique comprenant le premier condensateur (38) de temporisation destiné à être alimenté pendant la durée de l'état haut (H1). 14. Dispositif (18) selon l'une quelconque des revendications 9 à 11, comprenant : - des seconds moyens (46) de détection de premier et second événements du signal épuré (S2) ; - des seconds moyens (56) de formation d'un signal final (S3) défini par des premier (H3) et second (B3) états, 17. Dispositif (18) selon la revendication 12, dans lequel les seconds moyens de détection d'événements (46) comprennent un second condensateur (52) de temporisation et des seconds moyens (48) de pilotage de l'alimentation et de la décharge du second condensateur (52) en fonction respectivement du passage du second état (B2) vers le premier état (H2) et du passage du premier état (H2) vers le second état (B2) du signal épuré (S2). 18. Dispositif (18) selon la revendication 13, dans lequel les seconds moyens de formation (56) comprennent des seconds moyens (58) de comparaison, avec une tension prédéterminée dite tension de durée (Vd3), d'une tension (VC2) aux bornes d'une branche (50) du circuit électrique comprenant le second condensateur (52) de temporisation destiné à être alimenté pendant la durée du second état (H2).-18- 15. Module (10) de réception de données, notamment un module de réception de données du type transmises par courant porteur, du type dans lequel les données sont portées par un signal électrique comprenant une porteuse, notamment de haute fréquence, modulée en tout ou rien, et comprenant des moyens (16) d'extraction d'une enveloppe de la porteuse formant un signal électrique binaire initial (Si), caractérisé en ce qu'il comprend un dispositif (18) de traitement du signal initial (S1) selon l'une quelconque des revendications 9 à 14.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0752637A FR2911458A1 (fr) | 2007-01-11 | 2007-01-11 | Procede et dispositif de traitement d'un signal electrique binaire, module de reception de donnees |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0752637A FR2911458A1 (fr) | 2007-01-11 | 2007-01-11 | Procede et dispositif de traitement d'un signal electrique binaire, module de reception de donnees |
Publications (1)
Publication Number | Publication Date |
---|---|
FR2911458A1 true FR2911458A1 (fr) | 2008-07-18 |
Family
ID=38370691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR0752637A Pending FR2911458A1 (fr) | 2007-01-11 | 2007-01-11 | Procede et dispositif de traitement d'un signal electrique binaire, module de reception de donnees |
Country Status (1)
Country | Link |
---|---|
FR (1) | FR2911458A1 (fr) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0236840A2 (fr) * | 1986-03-13 | 1987-09-16 | Mütec Mikrotechnik Und Überwachungssysteme Gmbh | Discriminateur de longueurs d'impulsion |
WO2001037427A1 (fr) * | 1999-11-19 | 2001-05-25 | Atmel Corporation | Controle de frequence numerique |
WO2004021539A2 (fr) * | 2002-08-30 | 2004-03-11 | Koninklijke Philips Electronics N.V. | Detection de transition a l'entree d'un dispositif circuit integre |
-
2007
- 2007-01-11 FR FR0752637A patent/FR2911458A1/fr active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0236840A2 (fr) * | 1986-03-13 | 1987-09-16 | Mütec Mikrotechnik Und Überwachungssysteme Gmbh | Discriminateur de longueurs d'impulsion |
WO2001037427A1 (fr) * | 1999-11-19 | 2001-05-25 | Atmel Corporation | Controle de frequence numerique |
WO2004021539A2 (fr) * | 2002-08-30 | 2004-03-11 | Koninklijke Philips Electronics N.V. | Detection de transition a l'entree d'un dispositif circuit integre |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2721684B1 (fr) | Systeme de batteries d'accumulateurs a supervision simplifiee | |
FR2959367A1 (fr) | Circuit tampon pour charge capacitive de forte valeur | |
EP0566464B1 (fr) | Source d'impulsion optique et système de transmission optique à solitons comportant cette source | |
EP0654604A1 (fr) | Procédé et dispositif d'allumage à bobine avec des décharges additionnelles pour diagnostics | |
FR2911458A1 (fr) | Procede et dispositif de traitement d'un signal electrique binaire, module de reception de donnees | |
FR2538193A1 (fr) | Interface de sortie pour circuit logique a trois etats dans un circuit integre a transistors mos | |
FR2721474A1 (fr) | Dispositif de commande d'une lampe fluorescente à basse pression. | |
EP1269702A1 (fr) | Demodulateur d'un signal alternatif module en amplitude | |
EP0042641B1 (fr) | Démodulateur de fréquence utilisant un circuit à retard variable avec la fréquence reçue | |
EP0519805B1 (fr) | Détection de la tension entre phases dans un régulateur d'alternateur | |
FR3107357A1 (fr) | Détection de perturbations d'une alimentation électrique d'un circuit électronique | |
FR2855879A1 (fr) | Procede de detection d'un defaut a l'aide d'un actionneur piezoelectrique et circuit de commande d'un tel actionneur | |
EP2196948B1 (fr) | Objet portatif couplé inductivement à une station fixe et comportant des moyens de contrôle du gain | |
EP0404630B1 (fr) | Dispositif de réception d'informations transitant sur deux lignes à couplage capacitif, notamment pour véhicule automobile | |
FR2458961A1 (fr) | Procede de transmission de signaux binaires par un reseau etranger | |
FR3103581A1 (fr) | Pompe de charge | |
EP1521364A1 (fr) | Procédé et dispositif pour le filtrage de signaux produits par un accéléromètre de type piézo-électrique, et application à un objet portatif tel qu'une montre | |
EP3185389B1 (fr) | Dispositif et appareil électrique de génération d'une tension électrique à destination d'une unité de traitement d'informations, système électronique de traitement d'informations associé | |
EP0365401B1 (fr) | Circuit comparateur à hystérésis variable pour interface audionumérique de réception | |
EP2372564A1 (fr) | Dispositif de connexion à un bus de type EIB ou KNX TP de modules d'entrée/sortie. | |
WO2003050955A2 (fr) | Circuit integre comprenant un generateur d'horloge, carte a puce comprenant un tel circuit integre et procede de generation d'horloge associe | |
FR2778994A1 (fr) | Dispositif de communication entre un reseau neuronal et un systeme utilisateur par l'intermediaire d'un bus | |
FR2467996A1 (fr) | Dispositif de branchement pour limiter la vitesse de rotation d'un moteur | |
EP4350992A1 (fr) | Convertisseur analogique-durée | |
CH572653A5 (en) | Register with series data transfer elements - each employs capacitor and has alternate elements controlled by voltage network opposite phases |