FR2909471A1 - Semi-conductor security device for multimedia broadcasting network accessing system, has microprocessor executing access control of singletask host system and implemented on silicon surface on which two zones are arbitrarily distributed - Google Patents

Abstract

The device has a microprocessor (21) executing the access control of a singletask host system and implemented on a silicon surface on which two zones are arbitrarily distributed. One zone constitutes a security processor core (27) and another zone serves as a memory zone (29) for maintaining data and/or programs for operating the processor zone and a set of zones which constitutes a processor and distributed in an integrated circuit by following integrated circuit fabrication constraints.

Description

Dispositif semi-conducteur de sécurité et application à un système d'accèsSemiconductor device for security and application to an access system

à un réseau de diffusion multimédias. La présente invention concerne un dispositif semi- conducteur de sécurité. Elle trouve application à un système d'accès à un réseau de diffusion multimédias. Dans l'état de la technique, il est connu de connecter un dispositif semi-conducteur de sécurité intermédiaire d'un connecteur galvanique, à contacts électriques, ou encore par une antenne d'échange de rayonnement comme des radio fréquences, à un système de contrôle hôte. Particulièrement, cette architecture est mise en oeuvre dans le cas d'une carte à puce contenant un microprocesseur de sécurité, et au moins une mémoire qui est connectée par l'intermédiaire d'un lecteur de cartes à puce à un système contrôlé hôte. Dans une application, la carte à puce coopère à la sécurité permettant d'activer le système contrôlé hôte, comme un décodeur pour récepteur de télévision payante. Dans le document US-A-2004/0111631, il est décrit une utilisation de cartes à circuit semi-conducteur de sécurité connectées au moyen de lecteurs à des dispositifs pour permettre un accès à un contenu audio et vidéo encrypté. Dans cet état de la technique, il est décrit une méthode pour utiliser la carte de manière amovible pour fournir des données d'activation d'un droit à accéder au contenu crypté qui sera rendu accessible par un autre dispositif comme un lecteur de flux de télévision numérique. À l'aide de moyens techniques dérivés de la cryptologie, il est calculé une nouvelle clé d'activation du déchiffrement et une clé cryptée de nouveau est alors transmise à un lecteur de cartes mémoires connecté au lecteur de flux de télévision numérique. La sécurité de la méthode est alors assurée par le degré de chiffrement de la transmission des données entre la carte mémoire et le lecteur de cartes à microcircuit.  to a multimedia broadcast network. The present invention relates to a semiconductor safety device. It finds application to a system of access to a multimedia broadcast network. In the state of the art, it is known to connect an intermediate safety semiconductor device from a galvanic connector, with electrical contacts, or by a radiation exchange antenna such as radio frequencies, to a control system. host control. In particular, this architecture is implemented in the case of a smart card containing a security microprocessor, and at least one memory that is connected via a chip card reader to a host controlled system. In one application, the smart card cooperates with the security to activate the host-controlled system, such as a pay-TV receiver decoder. In US-A-2004/0111631, there is described a use of semiconductor security circuit boards connected by means of readers to devices to allow access to encrypted audio and video content. In this state of the art, there is described a method for removably using the card to provide activation data of a right to access the encrypted content that will be made accessible by another device such as a TV stream player digital. With the aid of technical means derived from cryptology, a new decryption activation key is calculated and an encrypted key is then transmitted to a memory card reader connected to the digital television stream reader. The security of the method is then ensured by the degree of encryption of the data transmission between the memory card and the microcircuit card reader.

2909471 2 Une telle solution, qui dépend de la robustesse des méthodes de chiffrement utilisées, est toujours inversible à condition de disposer de moyens suffisants de cryptanalyse. Quand il s'agit d'un accès à des données présentant une valeur 5 commerciale importante, un tel effort de déchiffrement peut alors présenter un intérêt commercial et, de ce fait, les solutions de l'état de la technique qui se fondent sur la complexité des méthodes de cryptologie ne sont pas satisfaisantes. Dans le document WO-A-00/24958, la sécurité des cartes à 10 microcircuit a été renforcée notamment par l'utilisation de dopants dans au moins une couche semi-conducteur utilisé pour la réalisation du microcircuit inséré dans la carte. Il est ainsi possible de bloquer une voie d'accès illicite aux évolutions des signaux électriques traités dans le microcircuit et, d'en déduire 15 directement ou à l'aide de la lecture traditionnelle des signaux produits sur les pavés de connexion de la carte à microcircuit, une reconstitution du code de chiffrement et par la même une possibilité de casser les clés de chiffrement lors de l'exploitation illicite de la carte à microcircuit. Cependant, une telle solution de 20 protection ne protège pas la simple lecture des signaux sur les pavés de connexion de la carte à microcircuit et elle peut donc elle aussi être contournée à l'aide des moyens de cassage des codes de cryptologie. La présente invention apporte un remède à cet état de la 25 technique. En effet, l'invention concerne un dispositif semi-conducteur de sécurité qui est intégré dans au moins un circuit intégré implémentant un système contrôlé hôte, du genre comportant au moins un microprocesseur destiné à exécuter le contrôle de l'accès à un contenu de données accessible.2909471 2 Such a solution, which depends on the robustness of the encryption methods used, is always invertible provided that sufficient means of cryptanalysis are available. When it comes to access to data of significant commercial value, such a decryption effort may then be of commercial interest and, therefore, prior art solutions based on the complexity of cryptology methods are not satisfactory. In document WO-A-00/24958, the security of the microcircuit cards has been reinforced in particular by the use of dopants in at least one semiconductor layer used for producing the microcircuit inserted in the card. It is thus possible to block an illicit access channel to the evolutions of the electrical signals processed in the microcircuit and to deduce therefrom directly or by means of the traditional reading of the signals produced on the connection pads of the card to microcircuit, a reconstitution of the encryption code and by the same a possibility of breaking the encryption keys during the illicit exploitation of the microcircuit card. However, such a protection solution does not protect the simple reading of the signals on the connection pads of the microcircuit card and can therefore also be circumvented by means of cryptographic code breaking means. The present invention provides a remedy to this state of the art. Indeed, the invention relates to a semiconductor security device which is integrated in at least one integrated circuit implementing a host controlled system, of the kind comprising at least one microprocessor for executing the control of access to a data content. accessible.

30 L'invention se caractérise notamment par le fait que le microprocesseur destiné à exécuter le contrôle d'accès du système contrôlé hôte est implémenté sur le circuit intégré 2909471 3 implémentant un système contrôlé hôte de type multitâche et sur lequel sont arbitrairement réparties : - - au moins une première zone pour constituer un processeur de sécurité et préférentiellement une multiplicité de 5 zones pour constituer ensemble un tel processeur et réparties arbitrairement dans le circuit intégré en respectant des contraintes de fabrication de circuits intégrés, et - - et au moins une seconde zone, destinée à servir de zone mémoire pour maintenir des données et ou des programmes pour 10 faire fonctionner ladite première zone de processeur de sécurité et préférentiellement une multiplicité de zones pour constituer ensemble un tel processeur et réparties arbitrairement dans le circuit intégré en respectant des contraintes de fabrication de circuits intégrés.The invention is characterized in particular by the fact that the microprocessor intended to execute the access control of the host controlled system is implemented on the integrated circuit 2909471 3 implementing a multitasking host controlled system and on which are arbitrarily distributed: at least a first zone to form a security processor and preferably a multiplicity of 5 zones to form together such a processor and arbitrarily distributed in the integrated circuit respecting integrated circuit manufacturing constraints, and - - and at least a second zone , intended to serve as a memory zone for maintaining data and / or programs to operate said first security processor zone and preferably a multiplicity of zones to constitute together such a processor and arbitrarily distributed in the integrated circuit while respecting the constraints of manufacturing integrated circuits.

15 Selon un autre aspect de l'invention, au moins une fréquence de fonctionnement du processeur de sécurité est notablement inférieure à au moins une fréquence de fonctionnement du circuit intégré, et préférentiellement selon un multiple entier.According to another aspect of the invention, at least one operating frequency of the security processor is substantially less than at least one operating frequency of the integrated circuit, and preferably in an integer multiple.

20 Selon un autre aspect de l'invention, au moins l'une des dites première et/ou seconde zones de silicium est implémentée sous un masque de protection au moins partiel contre les intrusions par un rayon optique, visible ou non, infrarouge ou non, ou par un faisceau de particules.According to another aspect of the invention, at least one of said first and / or second silicon zones is implemented under an at least partial protection mask against intrusions by an optical ray, visible or not, infrared or not , or by a particle beam.

25 Selon un autre aspect de l'invention, la seconde zone coopère avec une zone de mémoire, dans laquelle est enregistré le programme d'autorisation d'accès exécuté par ladite première zone. Selon un autre aspect de l'invention, les échanges de 30 données, instructions et/ou adresses entre le processeur de sécurité et d'autres zones exploitées lors d'un processus de sécurité sont contrôlés dans le temps au moyen d'un registre de façon à être entrelacées dans des flux correspondant à d'autres 2909471 4 processus, plus rapides notamment, exécutés par le reste du circuit intégré de façon à rendre plus difficile leur identification. Selon un autre aspect de l'invention, le processeur de sécurité implémenté dans la première zone, ou sa pluralité de 5 zones réparties, et la seconde zone, ou sa pluralité de zones composantes est un processeur monotâche. Selon un autre aspect de l'invention, les masques de protection sont établies sur au moins une zone composante. Selon un autre aspect de l'invention, le masque de 10 protection est établi aussi sur au moins une zone du système contrôlé hôte. Selon un autre aspect de l'invention, le masque de protection est porté à un potentiel déterminé. Selon un autre aspect de l'invention, le masque de 15 protection est établi à l'intérieur du circuit intégré. Selon un autre aspect de l'invention, le masque de protection est établi sur l'ensemble de la périphérie du circuit intégré. Selon un autre aspect de l'invention, la zone mémoire 20 comporte au moins une zone composante réalisant une mémoire à adressage par blocs comme une mémoire FLASH. Selon un autre aspect de l'invention, au moins une zone composante de mémoire de pages coopère avec un module de gestion de données qui applique au moins un traitement 25 déterminé des données d'au moins un bloc. Selon un autre aspect de l'invention, le module de gestion de données est configuré de manière à échanger les données entre au moins deux blocs de ladite zone mémoire. Selon un autre aspect de l'invention, le module de gestion 30 de données comporte un moyen pour détecter une période de non utilisation pour initier un traitement déterminé des données d'au moins un bloc.According to another aspect of the invention, the second zone cooperates with a memory zone in which the access authorization program executed by said first zone is recorded. According to another aspect of the invention, exchanges of data, instructions and / or addresses between the security processor and other areas exploited during a security process are monitored over time by means of a data logger. in order to be interleaved in flows corresponding to other processes, faster, in particular, performed by the rest of the integrated circuit so as to make their identification more difficult. According to another aspect of the invention, the security processor implemented in the first zone, or its plurality of distributed zones, and the second zone, or its plurality of component zones, is a single-tasking processor. According to another aspect of the invention, the protective masks are established on at least one component zone. According to another aspect of the invention, the protection mask is also established on at least one area of the host controlled system. According to another aspect of the invention, the protective mask is brought to a determined potential. According to another aspect of the invention, the protection mask is established inside the integrated circuit. According to another aspect of the invention, the protection mask is established over the entire periphery of the integrated circuit. According to another aspect of the invention, the memory zone 20 comprises at least one component zone producing a block addressing memory such as a FLASH memory. According to another aspect of the invention, at least one page memory component area cooperates with a data management module which applies at least one determined processing of the data of at least one block. According to another aspect of the invention, the data management module is configured to exchange the data between at least two blocks of said memory area. According to another aspect of the invention, the data management module 30 comprises means for detecting a period of non-use to initiate a determined processing of the data of at least one block.

2909471 5 Selon un autre aspect de l'invention, au moins l'une des dites zones composantes est réservée pour le dépôt d'un détecteur de rayonnement optique caractéristique d'une agression.According to another aspect of the invention, at least one of said component zones is reserved for depositing an optical radiation detector characteristic of an attack.

5 Selon un autre aspect de l'invention, au moins l'une des dites zones composantes est réservée pour le dépôt d'un détecteur de courants. Selon un autre aspect de l'invention, le dispositif comporte aussi un circuit d'alarme connecté le cas échéant à un circuit 10 d'action déclenchant une action de protection ou pour appliquer des contre-mesures électromagnétiques. L'invention concerne aussi une application à un système d'accès à un réseau de diffusion multimédias dont le processeur de sécurité est intégré dans une zone de silicium réservé dans un 15 dispositif semi-conducteur de sécurité. D'autres caractéristique et avantages de la présente invention seront mieux compris à l'aide de la description et des dessins parmi lesquels - la figure 1 représente un schéma-bloc d'une architecture 20 d'un appareil d'exploitation d'un réseau de diffusion de créations multimédias ; - la figure 2 représente un schéma-bloc d'un circuit intégré monopuce mettant en oeuvre le dispositif de l'invention ; - - la figure 3 représente un mode particulier de réalisation 25 d'un circuit intégré équipé d'un moyen de protection selon l'invention ; - - la figure 4 représente un mode particulier de réalisation d'une autre mesure de protection dans un circuit intégré selon l'invention ; 30 -- la figure 5 représente un mode particulier de réalisation d'une autre mesure de protection dans un circuit intégré selon l'invention ; 2909471 6 - - la figure 6 représente un mode particulier de réalisation d'une autre mesure de protection dans un circuit intégré selon invention ; et - - la figure 7 représente un circuit intégré destiné à servir à 5 la fois de désembrouilleur pour un processeur rapide de traitement de TV numérique et de processeur de sécurité pour autoriser le désembrouillage sur l'exécution d'un processus déterminé de contrôle d'accès. À la figure 1, on a représenté le schéma bloc d'une 10 architecture classique dans l'état de technique. Un équipement 1 est destiné à permettre un utilisateur d'accéder à un contenu multimédia au moyen d'un circuit d'accès 3 à une source multimédias comme un réseau de télédiffusion d'oeuvres multimédias.According to another aspect of the invention, at least one of said component zones is reserved for the deposition of a current detector. According to another aspect of the invention, the device also comprises an alarm circuit connected optionally to an action circuit 10 triggering a protective action or to apply electromagnetic countermeasures. The invention also relates to an application to a system for accessing a multimedia broadcasting network whose security processor is integrated in a reserved silicon zone in a semiconductor security device. Other features and advantages of the present invention will be better understood from the description and the drawings, of which: FIG. 1 represents a block diagram of an architecture of an apparatus for operating a network. broadcasting multimedia creations; FIG. 2 represents a block diagram of a single chip integrated circuit implementing the device of the invention; FIG. 3 shows a particular embodiment of an integrated circuit equipped with a protection means according to the invention; FIG. 4 represents a particular embodiment of another protection measure in an integrated circuit according to the invention; FIG. 5 represents a particular embodiment of another protection measure in an integrated circuit according to the invention; FIG. 6 shows a particular embodiment of another protection measure in an integrated circuit according to the invention; and FIG. 7 illustrates an integrated circuit for use as both a descrambler for a fast digital TV processing and security processor processor for enabling descrambling on the execution of a particular control process. access. In Figure 1, there is shown the block diagram of a conventional architecture in the state of the art. Equipment 1 is intended to enable a user to access multimedia content by means of an access circuit 3 to a multimedia source such as a broadcasting network for multimedia works.

15 Par ailleurs, l'utilisateur reçoit du fournisseur d'accès à la source multimédias une carte d'accès sécurisé 5 sous la forme d'une carte à microprocesseur. Lorsque l'utilisateur désire exploiter l'équipement 1, il introduit la carte à microprocesseur 5 dans un connecteur d'accès 20 7 intégré à l'équipement 1. Le connecteur d'accès fait partie, ou coopère avec, un lecteur de cartes à puce sécurisé 9 qui est connecté comme organe d'entrée à un circuit d'autorisation d'accès 1 1. Le circuit d'autorisation d'accès 11 produit un code de validation d'accès qui est exploitée par un processeur 13. En 25 réponse à la procédure d'accès sécurisé déroulé par la lecture du code crypté à l'intérieur de la carte à puce 5, le processeur de gestion de l'accès et de l'exploitation de la source multimédias produit un code permettant d'activer par une borne d'entrée d'activationl 5 au circuit d'accès aux sources multimédias du 30 circuit d'accès 3. L'utilisateur peut alors consulter la source multimédia disponible. Particulièrement, un tel circuit intégré est capable d'exécuter plusieurs processus de traitement de l'information, avec une horloge de fonctionnement très rapide, 2909471 7 comme un désembrouilleur de signaux de TV numérique. Ces processus ne sont autorisés qu'à l'issue de l'exécution d'un processus de sécurité par le processeur de sécurité de la carte à microcircuit.In addition, the user receives from the access provider to the multimedia source a secure access card 5 in the form of a microprocessor card. When the user wishes to operate the equipment 1, he introduces the microprocessor card 5 into an access connector 20 integrated in the equipment 1. The access connector is part of, or cooperates with, a card reader. secure chip 9 which is connected as an input member to an access authorization circuit 1 1. The access authorization circuit 11 produces an access validation code which is exploited by a processor 13. In 25 response to the secure access procedure performed by reading the encrypted code inside the smart card 5, the management processor of the access and the exploitation of the multimedia source produces a code to activate by an activation input terminal 5 to the media source access circuit of the access circuit 3. The user can then consult the available multimedia source. Particularly, such an integrated circuit is capable of executing several information processing processes, with a very fast operating clock, as a digital TV signal descrambler. These processes are allowed only after a security process has been executed by the security processor on the microcircuit card.

5 Lorsque un pirate souhaite détecter les moyens pour accéder à un équipement comme l'équipement 1, il lui suffit de capturer à l'aide d'un analyseur de signaux 17 qui comporte une sonde d'analyse des signaux, les signaux échangés au niveau du connecteur d'accès 7, ou un peu plus loin dans l'équipement 1, 10 avec la carte à microprocesseur 5. Il suffit alors de mettre en oeuvre des moyens de cryptanalyse pour casser les codes d'accès malgré les moyens de chiffrement utilisés. L'architecture représentée à l'aide de la figure 2 d'un mode 15 particulier de réalisation de l'invention, permet de porter remède à cet inconvénient majeur de l'état la technique. Pour empêcher l'accès physique aux signaux échangés entre la carte à microcircuit 5 (figure 1) et le lecteur de cartes 9 (figure 1), l'architecture proposée intègre le circuit de la carte 20 amovible du système de contrôle d'accès sécurisé à l'équipement de contrôle 1 dans le processeur 13 (figure 1). En effet, on remarque que dans un grand nombre d'applications, et particulièrement dans celles concernant le contrôle d'accès sécurisé à du contenu multimédia, la carte à microcircuit est 25 destinée à rester connectée en permanence dans le lecteur. De ce fait, le concept de base de l'invention consiste à réserver sur la surface de silicium du processeur de contrôle d'accès interne à l'équipement 1, une partie de surface sur laquelle seront implémentées les fonctions de sécurité dévolues 30 au processeur de la carte à puce 5 utilisée dans l'état de la technique. Essentiellement, l'invention consiste à répartir arbitrairement, mais dans le but de cacher le processus de sécurité dans le circuit intégré du système hôte de type 2909471 8 multitâches contrôlé, dans les diverses zones composant le circuit intégré. Il en résulte que l'accès à une zone du circuit intégré est insuffisant pour acquérir une connaissance sur le processus de sécurité réparti dans une multiplicité de zones.When an attacker wishes to detect the means for accessing equipment such as the equipment 1, he only needs to capture, using a signal analyzer 17 which includes a signal analysis probe, the signals exchanged at the signal level. access connector 7, or a little further in the equipment 1, 10 with the microprocessor card 5. It is then sufficient to implement cryptanalysis means to break the access codes despite the encryption means used . The architecture shown in FIG. 2 of a particular embodiment of the invention makes it possible to remedy this major drawback of the state of the art. To prevent physical access to the signals exchanged between the microcircuit card 5 (FIG. 1) and the card reader 9 (FIG. 1), the proposed architecture integrates the circuit of the removable card of the secure access control system. to the control equipment 1 in the processor 13 (Figure 1). Indeed, it should be noted that in a large number of applications, and particularly in those concerning the secure access control of multimedia content, the microcircuit card is intended to remain permanently connected in the reader. Therefore, the basic concept of the invention is to reserve on the silicon surface of the access control processor internal to the equipment 1, a surface area on which the security functions devolved on the processor will be implemented. of the smart card 5 used in the state of the art. Essentially, the invention consists in arbitrarily distributing, but for the purpose of hiding the security process in the integrated circuit of the controlled multi-tasking host system, in the various areas composing the integrated circuit. As a result, access to an area of the integrated circuit is insufficient to gain knowledge of the security process distributed in a multiplicity of areas.

5 À cet effet, le processeur 21 de l'invention destiné à équiper un équipement d'accès à un contenu multimédia comporte des bus de données 25 et d'instructions 23 qui relient les différentes zones intégrées du silicium 21. Selon l'invention une première zone 27 -- 31 implémente 10 les fonctions de sécurité réservées dans l'état la technique à une carte à puce. Dans ce but, il est prévu : -- un coeur de microprocesseur de sécurité 27, utilisant typiquement les topogrammes d'un microcircuit de sécurité pour carte mémoire ; 15 une zone réalisant une fonction de mémoire, particulièrement destiné à conserver de manière sécurisée des données et ou des instructions exécutées par un séquenceur interne au coeur de microprocesseur de sécurité 27, les données inscrites dans la dite zone réalisant une fonction de mémoire 29 20 représentants les données temporaires ainsi que les données permanentes utilisées par les fonctions de sécurité permettant un contrôle d'accès sécurisé de la manière déjà connue comme telles on est implémenté sur une carte à microcircuit comme dans l'état de technique ; et 25 -- une zone 31 dans laquelle sont regroupées les différents moyens de gestion des entrées sorties sécurisées entre le coeur de la zone 27 et la mémoire de la zone 9 d'une part et le reste du micro circuit 21. À la figure 2, on a aussi représenté trois zones de 30 microcircuit dévolues aux fonctions assurées par le processeur de contrôle d'accès 13 dans l'équipement de l'état la technique représentée à la figure 1 et qui sont essentiellement : 2909471 9 - - un coeur de microprocesseur de services 33 utilisant typiquement les topogrammes du microcircuit du processeur 13 de la figure 1 dans l'état de la technique ; - - une zone 35 sur laquelle sont diffusées des cellules 5 mémoire de services pour le coeur 33 ; et - - une zone 37 dans laquelle sont regroupés les différents moyens de gestion des entrées sorties sécurisées entre le coeur de microprocesseur de services 33 et sa mémoire associée de la zone 35 d'une part et l'extérieur du processeur 21 de contrôle 10 d'accès sécurisé dans sa relation ou connexion avec un circuit d'accès (non représenté à la figure 2) à une source de contenus multimédia dans un équipement d'exploitation de contenus multimédia, d'autre part. Grâce à cette architecture, il n'est plus possible d'utiliser 15 un analyseur de signaux comme l'analyseur 17 dans l'état de la technique de la figure 1 puisque les communications entre le processeur de sécurité 27 et le processeur de services 33 se font à l'intérieur du circuit intégré 21 qui n'est plus accessible par ce moyen.To this end, the processor 21 of the invention intended to equip a multimedia content access equipment comprises data buses 25 and instructions 23 which connect the different integrated areas of the silicon 21. first zone 27 - 31 implements the security functions reserved in the state of the art to a smart card. For this purpose, there is provided: a security microprocessor core 27, typically using the topograms of a memory card security chip; An area performing a memory function, particularly intended to securely store data and / or instructions executed by an internal sequencer at the heart of a security microprocessor 27, the data entered in said memory function area 29 the temporary data as well as the permanent data used by the security functions allowing a secure access control in the manner already known as such is implemented on a microcircuit card as in the state of technology; and a zone 31 in which are grouped the different means for managing the secure inputs / outputs between the core of the zone 27 and the memory of the zone 9 on the one hand and the rest of the micro-circuit 21. In FIG. three microcircuit zones devolving to the functions provided by the access control processor 13 in the equipment of the state shown in FIG. 1 and which are essentially: services microprocessor 33 typically using the microcircuit topographies of the processor 13 of FIG. 1 in the state of the art; a zone 35 on which service memory cells are broadcast for the heart 33; and a zone 37 in which are grouped the different means for managing the secure input / outputs between the service microprocessor core 33 and its associated memory of the zone 35 on the one hand and the outside of the control processor 21 on the other hand. secure access in its relationship or connection with an access circuit (not shown in Figure 2) to a source of multimedia content in a multimedia content exploitation equipment, on the other hand. Thanks to this architecture, it is no longer possible to use a signal analyzer such as the analyzer 17 in the state of the art of FIG. 1 since the communications between the security processor 27 and the service processor 33 are inside the integrated circuit 21 which is not accessible by this means.

20 Pour augmenter encore la difficulté d'un tel accès, la zone de processeur de sécurité est elle- même divisée en une pluralité de zones composantes. Chaque zone composante de la zone de processeur de sécurité est alors répartie sur une surface ou dans un volume du circuit intégré total accueillant initialement le 25 système hôte de type multitâches contrôlé par le processeur de sécurité. Ces zones composantes sont arbitrairement réparties dans le circuit intégré dans le but de cacher les processus exécutés par la zone totale de processeur de sécurité parce qu'elles voisinent alors des zones du circuit intégré qui exécutent 30 d'autres processus. La même mesure de division de la zone de mémoire associée au processus de sécurité est mise en oeuvre en la divisant arbitrairement en une pluralité de zones composantes de 2909471 10 la zone mémoire associée au processus de sécurité. Chaque zone composante de la zone mémoire associée au processus de sécurité est alors répartie dans une surface ou dans un volume du circuit intégré total accueillant initialement le système hôte 5 contrôlé par le processeur de sécurité. Ces zones composantes sont arbitrairement réparties dans le circuit intégré dans le but de cacher les processus exécutés par la zone totale de processeur de sécurité parce qu'elles voisinent alors des zones du circuit intégré qui exécutent d'autre processus.To further increase the difficulty of such access, the security processor area is itself divided into a plurality of component areas. Each component area of the security processor area is then distributed over a surface or volume of the total integrated circuit initially hosting the multi-tasking host system controlled by the security processor. These component areas are arbitrarily distributed in the integrated circuit for the purpose of hiding the processes executed by the total security processor area because they then neighbor areas of the integrated circuit that execute other processes. The same division measure of the memory area associated with the security process is implemented by arbitrarily dividing it into a plurality of component areas of the memory area associated with the security process. Each component zone of the memory zone associated with the security process is then distributed in a surface or in a volume of the total integrated circuit initially hosting the host system 5 controlled by the security processor. These component areas are arbitrarily distributed in the integrated circuit for the purpose of hiding the processes executed by the total area of the security processor because they then neighbor areas of the integrated circuit that execute other processes.

10 Préférentiellement, les zones composantes de processeur de sécurité ou de mémoire associé au processeur de sécurité sont réparties dans le circuit intégré total accueillant initialement le système hôte contrôlé par le processeur de sécurité lors de sa fabrication par implémentation de zones diffusées ainsi qu'il est 15 connu dans la technique de fabrication des circuits intégrés. Bien entendu, la répartition déterminée des zones composantes dans le but de cacher le processus de sécurité dans les autres processus exécutés par le circuit intégré est aussi contrainte par les règles de fabrication des circuits intégrés d'une part et par les 20 règles de routage dans les circuits intégrés. L'invention s'applique aussi au cas où il existe plusieurs circuits intégrés pour réaliser le système hôte, et particulièrement dans le cas où ces circuits intégrés sont réalisés sur une même plaquette ou wafer de base de fabrication des circuits intégrés.Preferably, the component areas of the security processor or of the memory associated with the security processor are distributed in the total integrated circuit initially hosting the host system controlled by the security processor when it is manufactured by implementation of broadcast zones as it is Known in the art of manufacturing integrated circuits. Of course, the determined distribution of the component zones in order to hide the security process in the other processes executed by the integrated circuit is also constrained by the rules for manufacturing the integrated circuits on the one hand and by the routing rules in the other. integrated circuits. The invention also applies to the case where there are several integrated circuits for producing the host system, and particularly in the case where these integrated circuits are made on the same wafer or basic wafer manufacturing integrated circuits.

25 Cependant, il serait encore possible d'obtenir un accès aux signaux évoluant lors de l'exécution des procédures d'accès sécurisé en utilisant un moyen de détection de la circulation des signaux dans le silicium du circuit intégré 21. Par exemple, il est connu que des rayonnements électromagnétiques, et particulière- 30 ment des rayonnements infrarouges sont dégagés par le passage des signaux dans les différentes couches du circuit intégré et que leur détection pourrait permettre de déduire des informations concernant les moyens de sécurité mis en oeuvre pour contrôler 2909471 11 l'accès à la source multimédias. Afin d'empêcher une telle situation, l'invention compose un moyen complémentaire qui consiste à déposer au moins un masque contre de tels moyens de détection, essentiellement quand le détecteur de piratage travaille 5 sur un mode optique, c'est-à-dire en exploitant des rayons issus du coeur du circuit intégré lui-même. À cette fin, on imagine que le pirate dégage le boîtier du circuit intégré 21 et accède à l'une ou l'autre des deux faces externes du silicium actif du processeur de l'invention. Selon 10 l'invention, il est prévu de disposer au moins une couche de masquage contre les rayons électromagnétiques, et particulièrement : des moyens pour arrêter le rayonnement électromagnétique généré par le fonctionnement du circuit 15 intégré, -- des moyens pour arrêter les rayons, comme des rayons infrarouges, générés par le fonctionnement du circuit intégré ; et qui serait détectée par la disposition d'une sonde de détection à la disposition d'un pirate.However, it would still be possible to obtain access to the signals evolving during the execution of the secure access procedures by using a means for detecting the flow of signals in the silicon of the integrated circuit 21. For example, it is It has been known that electromagnetic radiation, and particularly infrared radiation, is generated by the passage of signals in the various layers of the integrated circuit and that their detection could make it possible to deduce information concerning the security means used to control the radio frequency. access to the multimedia source. In order to prevent such a situation, the invention composes a complementary means which consists in depositing at least one mask against such detection means, essentially when the piracy detector is working in an optical mode, that is to say by exploiting rays from the heart of the integrated circuit itself. To this end, it is imagined that the pirate releases the housing of the integrated circuit 21 and accesses one or the other of the two outer faces of the active silicon of the processor of the invention. According to the invention, provision is made to provide at least one masking layer against electromagnetic radiation, and particularly: means for stopping the electromagnetic radiation generated by the operation of the integrated circuit, - means for stopping the rays, as infrared rays, generated by the operation of the integrated circuit; and that would be detected by the provision of a detection probe available to a pirate.

20 Particulièrement, il est connu d'ajouter à la surface du circuit intégré, ou sous la couche servant de corps ou de substrat au circuit intégré, des couches épitaxiées n'exerçant pas de fonction directe dans le fonctionnement du circuit intégré, mais modifiant, réduisant, ou arrêtant complètement les rayonnements 25 électromagnétiques échangés avec l'extérieur. Bien entendu, l'invention s'applique à d'autres techniques de fabrication de circuits intégrés. En particulier, la disposition d'une telle couche à l'intérieur du silicium du circuit intégré entraîne que toute manipulation tendant à sa suppression conduit à la destruction du 30 circuit intégré. Du fait de la répartition déterminée dans le but de cacher le processus de sécurité des zones composantes réalisant le processeur de sécurité dans le circuit intégré réalisant le système 2909471 12 hôte contrôlé, il est possible de réaliser une mesure de masquage de protection sur l'ensemble du circuit intégré ou seulement sur une partie de celui-ci, mais en mélangeant volontairement le masquage de protection non seulement sur les zones 5 composantes du processeur de sécurité mais aussi sur d'autres zones correspondant au système hôte contrôlé de façon à éviter de désigner à l'agression potentielle les zones de sécurité. De plus, il est prévu que certaines couches implémentant des masques de protection soient enterrées dans le volume du 10 circuit intégré total de sorte que leur retrait par des méthodes physiques entraînerait la destruction du circuit intégré. Particulièrement dans ce cas, le masque de protection peut être porté à des potentiels électriques déterminés dans le but d'augmenter la protection contre les accès agressifs. Dans ce 15 cas, les potentiels électriques déterminés dans le but d'augmenter la protection contre les accès agressifs peuvent être générés par des générateurs de tension programmés intégrés dans le circuit intégré et les signaux de contrôle déterminés par programme enregistré dans une zone mémoire protégée par exemple.In particular, it is known to add to the surface of the integrated circuit, or under the layer serving as a body or substrate to the integrated circuit, epitaxial layers having no direct function in the operation of the integrated circuit, but modifying, reducing, or completely stopping, the electromagnetic radiation exchanged with the outside. Of course, the invention applies to other techniques for manufacturing integrated circuits. In particular, the arrangement of such a layer inside the silicon of the integrated circuit entails that any manipulation tending to its deletion leads to the destruction of the integrated circuit. Because of the distribution determined in order to conceal the security process of the component zones realizing the security processor in the integrated circuit implementing the controlled host system, it is possible to perform a protection masking measurement on the whole system. of the integrated circuit or only part of it, but intentionally mixing the protection mask not only on the component areas of the security processor but also on other areas corresponding to the host system controlled so as to avoid designating to potential aggression the security zones. In addition, it is expected that some layers implementing masks of protection will be buried in the volume of the total integrated circuit so that their removal by physical methods would result in the destruction of the integrated circuit. Particularly in this case, the protective mask can be brought to specific electrical potentials in order to increase the protection against aggressive access. In this case, the electrical potentials determined for the purpose of increasing the protection against aggressive access can be generated by programmed voltage generators integrated in the integrated circuit and the program-determined control signals recorded in a memory area protected by example.

20 À la figure 3, on a représenté une vue en coupe 41 d'un circuit intégré selon l'invention qui comporte essentiellement au moins une partie 47 constituée par une pluralité de couches épitaxiées constituées de manière à fonctionner comme un coeur de microprocesseur de sécurité 27 dans le processeur de 25 l'invention représenté à la figure 2, et une partie 49 constituée par une pluralité de couches épitaxiées constituées de manière à fonctionner comme une mémoire associée à la partie 47 dans le processeur 21 de l'invention représenté la figure 2. Par ailleurs, le reste du circuit intégré a été représenté 30 avec un substrat 43 et une partie 45 composée d'autre couches épitaxiées servant à d'autres fonctions comme celles d'entrées sorties dans le processeur 21 vu en coupe 41.In FIG. 3, there is shown a sectional view 41 of an integrated circuit according to the invention which essentially comprises at least one part 47 constituted by a plurality of epitaxial layers constituted so as to function as a core of a security microprocessor. 27 in the processor of the invention shown in Figure 2, and a portion 49 constituted by a plurality of epitaxial layers constituted to function as a memory associated with the portion 47 in the processor 21 of the invention shown in FIG. 2. Furthermore, the remainder of the integrated circuit has been shown with a substrate 43 and a portion 45 composed of other epitaxial layers serving other functions such as input-output in the processor 21 seen in section 41.

2909471 13 Selon l'invention, il est déposé un masque 53, sur au moins une face du circuit intégré, ici la face supérieure dans la vue en coupe 41, le masque étant au moins partiellement opaque à des rayonnements intrusifs destinés : 5 ou bien à pénétrer les premières couches actives de l'une ou l'autre des parties 47 ou 49 de la partie de sécurité du processeur de l'invention ; ou bien, à détecter les rayonnements électromagnétiques produits par le fonctionnement de l'une ou l'autre de ces parties 10 47 ou 49. Le masque 53 constitue un mode particulier de réalisation d'un masque de protection selon l'invention. Particulièrement, à la figure 3, on a représenté deux parties de masque rassemblant : 15 --une partie de masque 51 au-dessus d'une zone active A. de la première zone 47 et -- une partie de masque 52 au-dessus d'une zone active B. de la seconde zone 49. Il en résulte que lorsque un pirate place une sonde de 20 détection de rayonnement optique 55 au-dessus d'une partie active A, les rayonnements produits par la sonde ou les rayonnements générés par le fonctionnement de la partie actif 47 sont masqués et ne sont pas détectés au moins sur la zone active A par la sonde 55.According to the invention, a mask 53 is deposited on at least one face of the integrated circuit, here the upper face in the sectional view 41, the mask being at least partially opaque to intrusive radiation intended for: penetrating the first active layers of one or other of the portions 47 or 49 of the security portion of the processor of the invention; or else, to detect the electromagnetic radiation produced by the operation of one or other of these parts 47 or 49. The mask 53 constitutes a particular embodiment of a protection mask according to the invention. In particular, in FIG. 3, there are shown two mask portions comprising: - a mask part 51 over an active area A. of the first area 47 and - a mask part 52 above B. As a result, when an attacker places an optical radiation detection probe 55 over an active portion A, the radiation produced by the probe or the generated radiation by operation of the active part 47 are masked and are not detected at least on the active area A by the probe 55.

25 Dans d'autres modes de réalisation, le masque 53 est aussi disposé sur la face libre de substrat 43, vue en dessous dans la vue en coupe 41 de la figure 3. Dans d'autres modes de réalisation, le masque 53 est disposé à la fois sur la partie supérieure et sur la partie de substrat. Dans d'autres modes de 30 réalisation, le masque 53 est enterré entre deux couches actives du circuit intégré multicouches épitaxiées. À la figure 4, on a représenté un autre mode de réalisation d'un moyen de protection selon l'invention. Dans le circuit intégré 2909471 14 de l'invention représenté sous la forme du microcircuit 61 à la figure 4, au moins une zone active du silicium est réservée pour le dépôt d'une photo diode 59 capable de détecter un rayonnement optique dans une longueur d'onde déterminée 5 comme une longueur d'onde infrarouge, qui est alors connectée, par les moyens connus de réalisation de fonctions électroniques dans les circuits intégrés, à un circuit d'alarme 63 réalisé dans une autre zone de silicium du micro circuit 61. Le circuit d'alarme 63 comporte un comparateur non 10 représenté. Le comparateur comporte une première entrée connectée au potentiel le plus élevé de la photo diode 63 et une seconde entrée connectée à un circuit non représenté, mais qui est constitué de moyens qui permettent que une borne de sortie du comparateur passe de l'état inactif à l'état actif : 15 -- lorsqu'un niveau suffisant d'énergie, par exemple dans une bande du spectre déterminé comme le spectre infrarouge, et/ou -- lorsque le signal détecté par la photo diode 59 répond à un critère de cohérence indiquant qu'il reçoit un flux de données 20 parasites. Le circuit d'alarme 63 est connecté par la borne de sortie du comparateur précité à un circuit 65 déclenchant une action de protection au niveau du microcircuit 61. Particulièrement, le circuit d'action de protection 65 comporte un registre qui peut être 25 lu par des processus logiciels exécutés par le microcircuit et qui est alors déclenché prioritairement pour placer le microcircuit 61 dans un état non accessible électriquement. À la figure 5 on a représenté un autre mode de réalisation d'un moyen de protection selon l'invention. Dans le circuit intégré 30 de l'invention, représenté sous la forme du microcircuit 71 à la figure 5, au moins une zone active du silicium est réservée pour le dépôt d'un circuit réalisant une sonde de courants 73 connectée électriquement avec un bouclier B de protection 2909471 15 conducteur contre les interférences électromagnétiques. Le bouclier B est constitué par un réseau de fil conducteurs qui sont directement déposés par un processus physicochimique sur au moins une face et préférentiellement sur l'ensemble des faces du 5 micro circuit 71 et il constitue un mode particulier de réalisation d'un masque de protection selon l'invention. Constituant une équipotentielle électrique, le bouclier B peut : - ou bien être interrompu localement par une intervention 10 d'un pirate qui place une sonde d'injection de courants pour intervenir dans le fonctionnement du microcircuit 71 ; - - ou bien être surchargé localement par une sonde placée par le pirate. La disposition d'une sonde de courants 73 intégrée dans le 15 circuit 71, est un moyen permettant de détecter des courants supplémentaires correspondant à l'intervention extérieure d'un pirate. La sonde de courants 73 est implémentée par une zone réservée à cet effet sur le microcircuit 71 à l'intérieur du bouclier B, et électriquement connectée par un moyen connu à une autre 20 zone 75 du circuit intégré 71 dans laquelle est intégré un circuit d'alarme. Le circuit d'alarme 75 est doté de moyen permettant de détecter un courant parasite caractéristique d'une intervention d'un pirate. À cette fin, le circuit d'alarme 75 comporte un comparateur dont une première entrée est connectée à la sortie25 de la sonde de courants 73 et dont une seconde entrée est connectée à un moyen pour simuler une valeur ou une fonction d'alarme caractéristiques d'un courant parasite d'intervention de pirate. Lorsqu'une telle valeur de seuil est atteinte, le 30 comparateur du circuit d'alarme 75 passe de l'état inactif à l'état actif et, la sortie du comparateur étant connectée à un circuit 77 pour appliquer des contre mesures électromagnétiques, des contre mesures électromagnétiques sont alors appliquées.In other embodiments, the mask 53 is also disposed on the substrate free face 43, viewed from below in the sectional view 41 of FIG. 3. In other embodiments, the mask 53 is disposed both on the upper part and on the substrate part. In other embodiments, the mask 53 is buried between two active layers of the epitaxial multilayered integrated circuit. In Figure 4, there is shown another embodiment of a protection means according to the invention. In the integrated circuit 2909471 14 of the invention shown in the form of the microcircuit 61 in FIG. 4, at least one active zone of the silicon is reserved for the deposition of a photo diode 59 capable of detecting an optical radiation in a length of a wave determined as an infrared wavelength, which is then connected, by the known means for producing electronic functions in the integrated circuits, to an alarm circuit 63 made in another silicon zone of the microcircuit 61. The alarm circuit 63 comprises a comparator not shown. The comparator has a first input connected to the highest potential of the photo diode 63 and a second input connected to a circuit not shown, but which consists of means which allow a comparator output terminal to go from the inactive state to the active state: when a sufficient level of energy, for example in a band of the determined spectrum such as the infrared spectrum, and / or when the signal detected by the photo diode 59 satisfies a criterion of coherence indicating that it receives a spurious data stream. The alarm circuit 63 is connected by the output terminal of the aforementioned comparator to a circuit 65 triggering a protective action at the microcircuit 61. In particular, the protective action circuit 65 comprises a register which can be read by software processes executed by the microcircuit and which is then triggered as a priority to place the microcircuit 61 in a state not accessible electrically. In Figure 5 there is shown another embodiment of a protection means according to the invention. In the integrated circuit 30 of the invention, represented in the form of the microcircuit 71 in FIG. 5, at least one active zone of the silicon is reserved for the deposition of a circuit producing a current probe 73 electrically connected with a shield B Protective conductor 2909471 15 against electromagnetic interference. The shield B is constituted by a network of conducting wires which are directly deposited by a physicochemical process on at least one face and preferably on all the faces of the micro circuit 71 and it constitutes a particular embodiment of a mask of protection according to the invention. Constituting an electrical equipotential shield B can: - either be interrupted locally by an intervention of a pirate who places a current injection probe to intervene in the operation of the microcircuit 71; - - or be overloaded locally by a probe placed by the pirate. The arrangement of a current probe 73 integrated in the circuit 71 is a means for detecting additional currents corresponding to the external intervention of a pirate. The current probe 73 is implemented by a zone reserved for this purpose on the microcircuit 71 inside the shield B, and electrically connected by a known means to another zone 75 of the integrated circuit 71 in which a circuit is integrated. 'alarm. The alarm circuit 75 is provided with means for detecting a parasitic current characteristic of an intervention by a pirate. For this purpose, the alarm circuit 75 includes a comparator having a first input connected to the output of the current sensor 73 and having a second input connected to a means for simulating a characteristic alarm value or function. a parasitic current of pirate intervention. When such a threshold value is reached, the comparator of the alarm circuit 75 changes from the inactive state to the active state and the output of the comparator is connected to a circuit 77 for applying electromagnetic countermeasures. Against electromagnetic measurements are then applied.

2909471 16 Particulièrement, le circuit 77 pour appliquer des contre mesures électromagnétiques comporte un registre qui peut être lu par des processus logiciels exécutés par le microcircuit et qui est alors déclenché prioritairement pour placer le microcircuit 71 dans un 5 état non accessible électriquement. Dans un autre mode de réalisation de moyens de protection contre les intrusions physiques sur un microcircuit selon l'invention, il est prévu de disposer dans le silicium du microcircuit au moins une sonde de détection de tension dans au 10 moins une zone du circuit intégré. La sonde de détection de tension est connectée par un moyen convenable à un circuit d'alarme qui comporte essentiellement un comparateur ainsi qu'il a été défini dans les deux modes de réalisation précédents. Le comparateur présente une première borne d'entrée connectée à la 15 sortie de la sonde de détection de tension et une seconde borne d'entrée, connectée à un moyen pour générer une fonction électrique de seuil caractéristique d'un signal de tension d'intrusion dans au moins une zone du microcircuit. Lorsque le comparateur détecte une intrusion lorsque la tension appliquée 20 sur sa première borne dépasse la fonction de seuil appliquée à sa seconde borne, une borne de sortie du comparateur change d'état. La borne de sortie du comparateur est alors connectée à un circuit pour appliquer une contre mesure d'intrusion. Particulièrement, le circuit pour appliquer une contre mesure 25 d'intrusion comporte un registre qui peut être lu par des processus logiciels exécutés par le microcircuit et qui est alors déclenché prioritairement pour placer le microcircuit protégé dans un état non accessible électriquement. Dans un autre mode de réalisation de moyen de protection 30 contre des intrusions physiques sur un microcircuit selon l'invention, il est prévu de disposer dans le silicium du microcircuit au moins une sonde de détection de fréquences sur au moins une zone du circuit intégré. La sonde de détection d'un 2909471 17 signal de fréquence d'intrusion est connectée par un moyen convenable à un circuit d'alarme qui comporte essentiellement un comparateur ainsi qu'il été défini ci-dessus. Le comparateur présente une première borne d'entrée connectée à la sortie de la 5 sonde de détection d'un signal de fréquence d'intrusion et une seconde borne d'entrée, connectée à un moyen pour générer une fonction électrique de seuil, caractéristiques d'un signal de fréquence d'intrusion dans au moins une zone du microcircuit. Lorsque le comparateur détecte une intrusion lorsque le signal de 10 fréquence appliqué sur sa première borne départ à sa fonction de seuil appliquée passa secondement, une borne de sortie du comparateur changeait état. La borne de sortie du comparateur est alors connectée à un circuit pour appliquer une contre mesure d'intrusion. Particulièrement, le circuit pour appliquer une contre 15 mesure d'intrusion comporte un registre qui peut être lu par des processus logiciels exécutés par le microcircuit et qui est alors déclenché prioritairement pour placer le microcircuit protégé dans un état non accessible électriquement. À la figure 6, on a représenté un autre mode de réalisation 20 d'un moyen de protection contre des les intrusions logicielles sur un microcircuit selon l'invention. À la figure 6, on a représenté une partie de la zone mémoire comme la zone mémoire 29 dans le processeur 21 selon l'invention dans le mode de réalisation de la figure 2. Particulièrement, la mémoire implémentée dans la 25 zone 29 et qui est représentée dans la zone en tirets 91, est une mémoire de pages, l'adressage d'une zone mémoire étant exécuté par un moyen logiciel qui met en oeuvre un module de gestion d'adresses 85 sur le bus des adresses 81. Un exemple d'une telle mémoire est une mémoire flash.In particular, the circuit 77 for applying electromagnetic countermeasures comprises a register which can be read by software processes executed by the microcircuit and which is then triggered as a priority to place the microcircuit 71 in a non-electrically accessible state. In another embodiment of physical intrusion protection means on a microcircuit according to the invention, provision is made to place in the silicon of the microcircuit at least one voltage detection probe in at least one zone of the integrated circuit. The voltage sensing probe is connected by suitable means to an alarm circuit which essentially comprises a comparator as has been defined in the two previous embodiments. The comparator has a first input terminal connected to the output of the voltage sensing probe and a second input terminal connected to means for generating a threshold electrical function characteristic of an intrusion voltage signal. in at least one zone of the microcircuit. When the comparator detects an intrusion when the voltage applied on its first terminal exceeds the threshold function applied to its second terminal, an output terminal of the comparator changes state. The output terminal of the comparator is then connected to a circuit for applying an intrusion countermeasure. In particular, the circuit for applying an intrusion countermeasure comprises a register which can be read by software processes executed by the microcircuit and which is then triggered as a priority to place the protected microcircuit in a non-electrically accessible state. In another embodiment of protection means 30 against physical intrusions on a microcircuit according to the invention, provision is made to place in the silicon of the microcircuit at least one frequency detection probe on at least one zone of the integrated circuit. The detection probe of an intrusion frequency signal is connected by suitable means to an alarm circuit which essentially comprises a comparator as defined above. The comparator has a first input terminal connected to the output of the detection probe of an intrusion frequency signal and a second input terminal, connected to a means for generating an electrical threshold function, characteristics of the input sensor. an intrusion frequency signal in at least one zone of the microcircuit. When the comparator detects an intrusion when the frequency signal applied on its first start terminal to its applied threshold function passed secondly, an output terminal of the comparator changed state. The output terminal of the comparator is then connected to a circuit for applying an intrusion countermeasure. In particular, the circuit for applying an intrusion counter comprises a register which can be read by software processes executed by the microcircuit and which is then triggered as a priority to place the protected microcircuit in a non-electrically accessible state. FIG. 6 shows another embodiment of a means of protection against software intrusions on a microcircuit according to the invention. In FIG. 6, a portion of the memory zone is represented as the memory zone 29 in the processor 21 according to the invention in the embodiment of FIG. 2. In particular, the memory implemented in the zone 29 and which is represented in the dashed area 91, is a page memory, the addressing of a memory area being executed by software means which implements an address management module 85 on the bus of the addresses 81. An example of such a memory is a flash memory.

30 De même, les données échangées entre la mémoire 91 et le processeur de sécurité comme le processeur 27 dans le processeur du mode de réalisation de la figure 2, sont contrôlées par un module de gestion de données 87 connectées au bus de 2909471 18 données 83. Selon l'invention, il est prévu dans la zone mémoire un tampon de page 89 supplémentaire qui est disposé de manière à recevoir un bloc de données contenues dans l'une des pages P#1 , P#2, ... P#N de la zone de mémoire de pages 91.Likewise, the data exchanged between the memory 91 and the security processor as the processor 27 in the processor of the embodiment of FIG. 2 is controlled by a data management module 87 connected to the data bus 83. According to the invention there is provided in the memory area an additional page buffer 89 which is arranged to receive a block of data contained in one of the pages P # 1, P # 2, ... P # N of the page memory area 91.

5 En effet, on s'est aperçu que certaines intrusions logicielles accédaient au contenu de la mémoire 29 ou de tout autre mémoire dans un processeur de sécurité qui n'est pas protégé par un moyen de l'invention, pendant que d'autres processus logiciels s'exécutent en relation avec des données 10 maintenues dans d'autres zones mémoire. Dans de telles intrusions logicielles, on a détecté que au moins une partie de la mémoire pouvait être vidée par une instruction de lecture de page, de sorte que une partie importante du code des données temporairement disposées dans la zone mémoire pouvait ainsi se 15 trouver à disposition d'une intrusion logicielle. Selon l'invention, lorsque le module de gestion d'adresses 85 d'une zone mémoire 91 protégée par le moyen de l'invention détecte que la mémoire est dans un mode de non utilisation, au moins une partie des pages maintenues dans la mémoire de 20 pages 91 est échangée de sorte que au moins une partie déterminée d'une page P#k est échangée avec le contenu d'une page P#j. À cette fin, à des instants prédéterminés pendant une période de non utilisation, le circuit de gestion d'adresses 85 qui est équipé d'un moyen de mélange des pages maintenu dans la 25 zone 91 de mémoire de pages, échange les contenus des deux pages déterminées P#k et P#j. Par exemple, le contenu de la page P#k est transféré dans un tampon de page 89, puis le contenu de la page P#j est transféré dans la page disponible P#k. Enfin dans une troisième étape, le contenu du tampon de page 89 30 est transféré dans la page disponible P#j. Tout schéma d'échange impliquant au moins deux pages de la zone mémoire 91, peut être mis en oeuvre grâce au moyen de l'invention. Inversement, avant de retourner dans un état 2909471 19 d'utilisation, la zone mémoire 91 doit être remise en état et le schéma inverse des champs des pages est alors mis en oeuvre simplement. Dans ce but, la zone mémoire 91 de l'invention coopère 5 avec au moins un circuit d'échange de pages selon un schéma d'échange de pages prédéterminé enregistrées dans une mémoire particulière de schémas d'échange de pages. Le circuit d'échange de pages coopère avec les modules de gestion d'adresses 85 et de gestion de données 87 ainsi qu'avec un tampon de page en 10 cours d'échange 89. A la figure 7, on a représenté un circuit intégré selon un mode particulier de réalisation de l'invention, destiné à servir à la fois : - de désembrouilleur pour un processeur rapide de 15 traitement de TV numérique servant de système hôte contrôlé et - de processeur de sécurité pour autoriser le désembrouillage sur l'exécution d'un processus déterminé de contrôle d'accès. Le circuit intégré représenté à la figure 7 comporte les 20 zones nécessaires à implémentation de la fonction de décembre galerie le cas échéant d'autres processus rapide de traitement de télévision numérique qui n'a pas été représentée spécifiquement au dessin. À l'intérieur du circuit intégré 100 représenté à la figure 7, 25 on a fabriqué en recourant aux techniques connues de fabrication de circuits intégrés, et principalement par diffusion, une pluralité de zones composantes : - - un premier ensemble de zones 103,104, 105, 106 composantes de la zone intégrant un microprocesseur destiné à 30 exécuter le contrôle de l'accès ; et - - un second ensemble de zones 107 et 108 composantes de la zone mémoire associé au microprocesseur de sécurité.Indeed, it has been found that certain software intrusions access the contents of the memory 29 or any other memory in a security processor that is not protected by a means of the invention, while other processes software executes in relation to data held in other memory areas. In such software intrusions, it has been detected that at least a portion of the memory could be emptied by a page reading instruction, so that a substantial portion of the code of data temporarily arranged in the memory area could thus be provision of a software intrusion. According to the invention, when the address management module 85 of a memory area 91 protected by the means of the invention detects that the memory is in a mode of non-use, at least part of the pages held in the memory of 20 pages 91 is exchanged so that at least a determined portion of a page P # k is exchanged with the content of a page P # j. For this purpose, at predetermined times during a period of non-use, the address management circuit 85 which is equipped with a page mixing means maintained in the page memory area 91, exchanges the contents of the two pages. determined pages P # k and P # j. For example, the content of the page P # k is transferred in a buffer of page 89, then the content of the page P # j is transferred to the available page P # k. Finally, in a third step, the content of the page buffer 89 is transferred to the available page P # j. Any exchange scheme involving at least two pages of the memory area 91 can be implemented by means of the invention. Conversely, before returning to a state of use, the memory zone 91 must be rehabilitated and the inverse diagram of the fields of the pages is then implemented simply. For this purpose, the memory area 91 of the invention cooperates with at least one page exchange circuit according to a predetermined page exchange scheme stored in a particular page exchange scheme memory. The page exchange circuit cooperates with the address management module 85 and the data management module 87 as well as with a page buffer during exchange 89. In FIG. 7, an integrated circuit is shown according to a particular embodiment of the invention, intended to serve both: - descrambler for a fast digital TV processing processor serving as a controlled host system and - security processor to allow descrambling on the execution a determined process of access control. The integrated circuit shown in FIG. 7 includes the areas necessary to implement the December gallery function, if any, of other fast digital television processing processes that have not been specifically represented in the drawing. Within the integrated circuit 100 shown in FIG. 7, a number of component zones have been manufactured using known integrated circuit manufacturing techniques, and mainly by diffusion,: a first set of zones 103, 104, 105 106 components of the area incorporating a microprocessor for performing access control; and a second set of zones 107 and 108 components of the memory zone associated with the security microprocessor.

2909471 20 Les deux ensembles de zones composantes 103 -- 108 sont arbitrairement repartis dans le circuit intégré global 100. Cependant, ainsi qu'il a été expliqué plus haut, le concepteur du circuit intégré a appliqué deux règles ou ensemble de règles qui 5 sont : -- le choix de la localisation d'une zone composante dans le circuit intégré 100 est déterminé de manière à cacher le processus ou la partie de processus ou les données échangées dans le processus de sécurité à des agressions extérieures ; et 10 -- le choix de la localisation d'une zone composante dans le circuit intégré 100 est déterminé en fonction des règles traditionnelles de fabrication des circuits intégrés d'une part et des règles de routage des blocs implémentant des processus de traitement de données.The two sets of component areas 103 - 108 are arbitrarily distributed in the global integrated circuit 100. However, as explained above, the designer of the integrated circuit has applied two rules or rulesets which are the choice of the location of a component zone in the integrated circuit 100 is determined so as to hide the process or part of the process or the data exchanged in the security process with external attacks; and the choice of the location of a component zone in the integrated circuit 100 is determined according to the traditional rules of manufacture of the integrated circuits on the one hand and rules of routing of the blocks implementing data processing processes.

15 On a par ailleurs représenté deux bus respectivement 101 de données et 100 d'adresses ainsi qu'il est connu dans la technique de fabrication de circuits intégrés. Chaque zone composante du processeur de sécurité ou de sa mémoire associé peut être connectée à l'un et/ou à l'autre bus 101, 102. Dans 20 d'autres modes de réalisation, deux zones composantes sont connectées l'une autre par leurs propres chemins de communication. Par ailleurs on a représenté à la figure 7 deux masques de protection 110,111, le premier masque 110 couvrant trois zones 25 composantes 106--108 et des zones appartenant au désembrouilleur associé au système hôte contrôlé dans le circuit intégré 100. Le second masque de protection 111 couvre seulement une zone composante 103 du seul processeur de sécurité ainsi que le cas échéant une partie du désembrouilleur 30 associé au système hôte contrôlé dans le circuit intégré 100. Particulièrement dans le cas du premier masque de protection 110, on remarque qu'il couvre aussi bien des zones composantes 2909471 21 appartenant au processeur de sécurité que des zones composantes appartenant à sa zone mémoire associée. Ainsi qu'on l'a déjà décrit plus haut, le processeur de sécurité implémenté dans le circuit intégré global 100 fonctionne 5 selon des processus multitâches et avec une fréquence d'horloge ou de travail relativement faible, par exemple de l'ordre de 40 MHz. À la différence, le désembrouilleur associé au système hôte contrôlé dans le circuit intégré 100 fonctionne à des fréquences d'horloge bien supérieures. Il en résulte que les données et les 10 adresses échangées sur les bus et autres structures de communication entre zones du circuit intégré 100 peuvent se trouver entrelacées sur lesdites structures de communication. Dans un mode de réalisation, on détermine la fréquence de travail du processeur de sécurité selon un sous multiple 15 déterminé de la fréquence de travail du désembrouilleur du système hôte contrôlé. Il en résulte notamment que les échanges entre diverses zones du circuit intégré global 100 peuvent fonctionner avec un système de trames de communication si on utilise un gestionnaire de trames de communication entre les 20 différentes zones du circuit intégré global 100. Dans un mode de réalisation, non représenté à la figure 7, au moins l'un des masques de protection 110 et/ou 111 est porté à un potentiel déterminé à l'aide d'un générateur de potentiel ainsi qu'il a été décrit plus haut. Le générateur de potentiel peut 25 être activé à l'aide d'un programme enregistré dans l'une des zones mémoire 107, 108 et exécuté par une partie convenable du processeur de sécurité. Le générateur de potentiel est connecté par des moyens connus à un pavé de connexion interne de la couche de masquage qui sert de masque de protection, par 30 exemple la couche 110.Two busses 101 and 100 of addresses have respectively been shown, as is known in the art of manufacturing integrated circuits. Each component area of the security processor or its associated memory may be connected to one and / or the other bus 101, 102. In other embodiments, two component areas are connected to one another by their own paths of communication. Furthermore, FIG. 7 shows two protective masks 110, 111, the first mask 110 covering three component zones 106--108 and zones belonging to the descrambler associated with the controlled host system in the integrated circuit 100. The second protection mask 111 covers only a component area 103 of the single security processor and, if necessary, a part of the descrambler 30 associated with the controlled host system in the integrated circuit 100. Particularly in the case of the first protection mask 110, it is noted that it covers both of the component areas 2909471 21 belonging to the security processor that component areas belonging to its associated memory area. As already described above, the security processor implemented in the global integrated circuit 100 operates according to multitasking processes and with a relatively low clock or working frequency, for example of the order of 40.degree. MHz. In contrast, the descrambler associated with the host system controlled in the integrated circuit 100 operates at much higher clock rates. As a result, the data and addresses exchanged on the buses and other communication structures between areas of the integrated circuit 100 may be interlaced on said communication structures. In one embodiment, the working frequency of the security processor is determined according to a specified sub-multiple of the working frequency of the descrambler of the controlled host system. This results in particular that the exchanges between various areas of the global integrated circuit 100 can operate with a system of communication frames if a communication frame manager is used between the different areas of the global integrated circuit 100. In one embodiment, not shown in Figure 7, at least one of the protective masks 110 and / or 111 is brought to a determined potential with a potential generator as described above. The potential generator may be activated by means of a program stored in one of the memory areas 107, 108 and executed by a suitable part of the security processor. The potential generator is connected by known means to an internal connection pad of the masking layer which serves as a protective mask, for example the layer 110.

Claims (3)

REVENDICATIONS 1 - Dispositif semi-conducteur de sécurité, caractérisé en ce que il est intégré dans au moins un circuit intégré, sur un même substrat, implémentant un système hôte de type au moins monotâche, du genre comportant au moins un microprocesseur destiné à exécuter le contrôle de l'accès à un contenu de données accessibles, le microprocesseur destiné à exécuter le contrôle d'accès du système hôte étant implémenté sur le même circuit intégré implémentant un système hôte au moins monotâche et sur lequel sont arbitrairement réparties : - - au moins une première zone (27 ; 103 - 106) pour constituer un processeur de sécurité et préférentiellement une multiplicité de zones pour constituer ensemble un tel processeur et réparties arbitrairement dans le circuit intégré hôte en respectant des contraintes de fabrication de circuits intégrés, et - - et au moins une seconde zone (29 ; 107 û 108), destinée à servir de zone mémoire pour maintenir des données et/ou des programmes pour faire fonctionner ladite première zone de processeur de sécurité et préférentiellement une multiplicité de zones pour constituer ensemble un tel processeur et réparties arbitrairement dans le circuit intégré hôte en respectant des contraintes de fabrication des circuits intégrés.  1 - Semiconductor security device, characterized in that it is integrated in at least one integrated circuit, on the same substrate, implementing a host system of at least monotache type, of the kind comprising at least one microprocessor for performing the control access to accessible data content, the microprocessor for executing the access control of the host system being implemented on the same integrated circuit implementing a host system at least monotache and on which are arbitrarily distributed: - - at least one first zone (27; 103-106) to constitute a security processor and preferably a multiplicity of zones to constitute together such a processor and arbitrarily distributed in the host integrated circuit respecting integrated circuit manufacturing constraints, and - - and to minus a second zone (29; 107 - 108), intended to serve as a memory zone for maintaining data and / or programs for operating said first security processor zone and preferably a plurality of zones to together constitute such a processor and arbitrarily distributed in the host integrated circuit respecting manufacturing constraints of the integrated circuits. 2 û Dispositif selon la revendication 1, caractérisé en ce que au moins une fréquence de fonctionnement du processeur de sécurité est notablement inférieure à au moins une fréquence de fonctionnement du circuit intégré, et préférentiellement selon un multiple entier.2 - Device according to claim 1, characterized in that at least one operating frequency of the security processor is significantly less than at least one operating frequency of the integrated circuit, and preferably in an integer multiple. 3 û Dispositif selon la revendication 1, caractérisé en ce que au moins l'une des dites première et/ou seconde zones de silicium est implémentée sous un masque de protection au moins partiel contre les intrusions par un rayon optique, visible ou non, infrarouge ou non, ou par un faisceau de particules. 2909471 23 4 ù Dispositif selon la revendication 1, caractérisé en ce que la seconde zone coopère avec une zone de mémoire, dans laquelle est enregistré le programme d'autorisation d'accès exécuté par ladite première zone. 5 5 ù Dispositif selon l'une quelconque des revendications précédentes, caractérisé en ce que les échanges de données, instructions et/ou adresses entre le processeur de sécurité et d'autres zones exploitées lors d'un processus de sécurité sont contrôlés dans le temps au moyen d'un registre de façon à être 10 entrelacées dans des flux correspondant à d'autres processus, plus rapides notamment, exécutés par le reste du circuit intégré de façon à rendre plus difficile leur identification. 6 ù Dispositif selon la revendication 1, caractérisé en ce que le processeur de sécurité implémenté dans la première zone 15 (27), ou sa pluralité de zones réparties (103 ù 106), et la seconde zone (29), ou sa pluralité de zones composantes (107 ù 108) est un processeur obéissant aux règles de fonctionnement de type multitâches. 7 ù Dispositif selon la revendication 3 ou selon les 20 revendications 3 et 5, caractérisé en ce que les masques de protection (110, 111) sont établies sur au moins une zone composante (103 ; 106 ù 108). 8 ù Dispositif selon la revendication 7, caractérisé en ce que le masque de protection (110, 111) est établi aussi sur au 25 moins une zone du système contrôlé hôte. 9 - Dispositif selon l'une quelconque des revendications 7 ou 8, caractérisé en ce que le masque de protection est porté à un potentiel déterminé. 10 ù Dispositif selon la revendication 9, caractérisé en ce 30 que le masque de protection est établi à l'intérieur du circuit intégré (100). 2909471 24 11 ù Dispositif selon l'une quelconque des revendications 7 à 9, caractérisé en ce que le masque de protection est établi sur l'ensemble de la périphérie du circuit intégré (100). 12 ù Dispositif selon l'une des revendications précédentes, 5 caractérisé en ce que la zone mémoire (29) comporte au moins une zone composante réalisant une mémoire à adressage par blocs comme une mémoire FLASH. 13 ù Dispositif selon la revendication 12, caractérisé en ce que au moins une zone composante de mémoire de pages 10 coopère avec un module de gestion de données (87) qui applique au moins un traitement déterminé des données d'au moins un bloc (89). 14 ù Dispositif selon la revendication 13, caractérisé en ce que le module de gestion de données (87) est configuré de 15 manière à échanger les données entre au moins deux blocs de ladite zone mémoire. 15 ù Dispositif selon l'une quelconque des revendications 13 ou 14, caractérisé en ce que le module de gestion de données (87) comporte un moyen pour détecter une période de non 20 utilisation pour initier un traitement déterminé des données d'au moins un bloc (89). 16 ù Dispositif selon l'une quelconque des revendications précédentes, caractérisé en ce que au moins l'une des dites zones composantes est réservée pour le dépôt d'un détecteur de 25 rayonnement optique (59) caractéristique d'une agression. 17 ù Dispositif selon l'une quelconque des revendications précédentes, caractérisé en que au moins l'une des dites zones composantes est réservée pour le dépôt d'un détecteur de courants (73). 30 18 ù Dispositif selon l'une quelconque des revendications 16 ou 17, caractérisé en ce qu'il comporte aussi un circuit d'alarme (63 ; 75) connecté le cas échéant à un circuit d'action 2909471 25 (65 ; 77) déclenchant une action de protection ou pour appliquer des contre-mesures électromagnétiques. 19 - Application à un système d'accès à un réseau de diffusion multimédias dont le processeur de sécurité est intégré 5 dans une zone de silicium réservé dans un dispositif semi-conducteur de sécurité selon l'une des revendications précédentes.3 - Device according to claim 1, characterized in that at least one of said first and / or second silicon zones is implemented under an at least partial protection mask against intrusions by an optical ray, visible or not, infrared or not, or by a particle beam. The device according to claim 1, characterized in that the second zone cooperates with a memory zone in which the access authorization program executed by said first zone is recorded. Device according to any one of the preceding claims, characterized in that the data exchanges, instructions and / or addresses between the security processor and other areas exploited during a security process are monitored over time. by means of a register so as to be interleaved in flows corresponding to other processes, notably faster, carried out by the rest of the integrated circuit so as to make their identification more difficult. Device according to claim 1, characterized in that the security processor implemented in the first zone (27), or its plurality of distributed zones (103 to 106), and the second zone (29), or its plurality of component zones (107 to 108) is a processor that obeys multitasking rules. Device according to Claim 3 or Claims 3 and 5, characterized in that the protective masks (110, 111) are provided on at least one component zone (103; 106 to 108). Device according to claim 7, characterized in that the protective mask (110, 111) is also established on at least one area of the host controlled system. 9 - Device according to any one of claims 7 or 8, characterized in that the protective mask is brought to a specific potential. Device according to claim 9, characterized in that the protective mask is established inside the integrated circuit (100). 2909471 24 11 ù Device according to any one of claims 7 to 9, characterized in that the protective mask is established over the entire periphery of the integrated circuit (100). 12 ù Device according to one of the preceding claims, 5 characterized in that the memory area (29) comprises at least one component area realizing a block addressing memory as a FLASH memory. 13 - Device according to claim 12, characterized in that at least one page memory component zone 10 cooperates with a data management module (87) which applies at least a determined data processing of at least one block (89). ). Device according to claim 13, characterized in that the data management module (87) is configured to exchange data between at least two blocks of said memory area. Device according to any one of claims 13 or 14, characterized in that the data management module (87) comprises means for detecting a period of non-use for initiating a determined processing of the data of at least one block (89). 16. Device according to any one of the preceding claims, characterized in that at least one of said component zones is reserved for depositing an optical radiation detector (59) characteristic of an attack. 17 ù Device according to any one of the preceding claims, characterized in that at least one of said component zones is reserved for depositing a current detector (73). Apparatus according to any one of claims 16 or 17, characterized in that it also comprises an alarm circuit (63; 75) connected, if appropriate, to an action circuit 2909471 (65; 77) triggering a protective action or to apply electromagnetic countermeasures. 19 - Application to a system for access to a multimedia broadcast network whose security processor is integrated in a silicon zone reserved in a semiconductor security device according to one of the preceding claims.