FR2891945A1 - Carte a memoire non volatile et procede pour actualiser une information de capacite de memoire - Google Patents

Abstract

Une carte à mémoire (200) comprend une mémoire non volatile (220) et une unité de commande (210) configurée pour commander la mémoire non volatile (220) et communiquer avec un dispositif hôte (100). L'unité de commande (210) actualise une information de capacité de mémoire disponible conformément à l'apparition d'une section de mémoire défectueuse dans la mémoire non volatile (220) et émet vers le dispositif hôte (100) l'information de capacité de mémoire actualisée.

Description

La présente invention concerne une carte à mémoire et, plus

particulièrement, une carte à mémoire non volatile et un procédé d'actualisation d'une information de capacité de mémoire d'une carte à mémoire.

Une carte à mémoire est couramment utilisée dans des appareils photographiques numériques, des assistants numériques personnels, des téléphones mobiles, des lecteurs MP3 et d'autres dispositifs électroniques hôtes qui exigent une mémoire non volatile avec possibilité de lecture/écriture, pour le stockage de grandes quantités de données. Le dispositif électronique hôte lit/écrit des données sur la carte à mémoire. Depuis peu, une mémoire flash est largement utilisée pour la carte à mémoire. En particulier, la mémoire flash de type NON-ET (mémoire NAND), qui est moins coûteuse que la mémoire flash de type NON-OU (mémoire NOR), est largement utilisée pour la carte à mémoire. Le dispositif hôte demande une information de capacité de carte (c'est-à-dire de capacité de mémoire) à la carte à mémoire, comme lorsque la carte à mémoire lui est connectée, ou lorsque c'est nécessaire. En réponse à la demande, la carte à mémoire émet l'information de capacité de mémoire vers le dispositif hôte. De façon caractéristique, l'information de capacité de mémoire est stockée dans un registre conjointement à d'autres informations et la carte à mémoire émet une valeur de registre vers le dispositif hôte. La mémoire utilisée dans une carte à mémoire comprend de façon caractéristique une multiplicité de blocs de mémoire. Un bloc de mémoire défectueux peut être rencontré pendant une opération de lecture ou d'écriture. Par exemple, un bloc de mémoire peut être déterminé comme étant défectueux dans une mémoire flash de type NON-ET utilisée pour une carte à mémoire telle qu'une carte MMC (Multimedia Card) ou une carte SD (Secure Digital).

La technologie classique envisage principalement de stocker la position d'un bloc de mémoire défectueux et de retirer le bloc de mémoire défectueux du groupe de blocs de mémoire libres disponibles. Cependant, l'information concernant la capacité de blocs de mémoire défectueux, telle qu'un rapport entre la capacité de blocs de mémoire défectueux et une capacité totale, n'est pas fournie. Dans la technologie classique, l'information de capacité de mémoire que la carte à mémoire fournit au dispositif hôte est l'information de capacité de mémoire totale qui ne reflète pas l'existence des blocs de mémoire défectueux et a une valeur fixée. Par conséquent, le dispositif hôte peut reconnaître la capacité totale de la carte à mémoire mais ne peut pas reconnaître une capacité de mémoire disponible réelle, excluant les blocs de mémoire défectueux. Des exemples de modes de réalisation de la présente invention procurent une carte à mémoire et un procédé d'actualisation d'une information de capacité de mémoire d'une carte à mémoire. Conformément à un exemple de mode de réalisation de la présente invention, une carte à mémoire comprend une mémoire non volatile et une unité de commande configurée pour commander la mémoire non volatile et pour communiquer avec un dispositif hôte, et l'unité de commande actualise une information de capacité de mémoire disponible conformément à l'apparition de blocs de mémoire défectueux dans la mémoire non volatile et émet vers le dispositif hôte l'information de capacité de mémoire disponible actualisée. La mémoire non volatile peut être une mémoire flash de type NON-ET, et l'information de capacité de mémoire disponible peut être stockée dans un registre de données spécifiques à la carte (CSD pour "Card-Specific Data") prédéterminé, inclus dans l'unité de commande.

Conformément à un autre exemple de mode de réalisation de la présente invention, une carte à mémoire comprend une mémoire flash de type NON-ET incluant une multiplicité de blocs de mémoire, et une unité de commande émettant vers un dispositif hôte une information de capacité de la mémoire flash de type NON-ET en réponse à une demande du dispositif hôte, l'unité de commande actualisant une information de capacité de mémoire défectueuse conformément à l'apparition d'un ou plusieurs blocs de mémoire défectueux dans la mémoire flash de type NON-ET, et répercutant l'information de capacité de mémoire défectueuse actualisée dans l'information de capacité de la mémoire flash de type NON-ET. L'information de capacité de la mémoire flash de type NON-ET peut consister en données indiquant une capacité de mémoire disponible obtenue en soustrayant une capacité de mémoire indisponible d'une capacité totale de la mémoire flash de type NON-ET, et la capacité de mémoire indisponible peut être une somme d'une capacité de mémoire d'allocation d'unité de commande et d'une capacité de mémoire défectueuse. Conformément à un exemple de mode de réalisation de la présente invention, il est proposé un procédé d'actualisation d'une information de capacité de mémoire d'une carte à mémoire non volatile. Le procédé comprend l'actualisation d'une information de capacité de mémoire défectueuse conformément à l'apparition de blocs de mémoire défectueux dans une mémoire non volatile incluse dans la carte à mémoire non volatile, le calcul d'une information de capacité de mémoire de la mémoire non volatile reflétant l'information de capacité de mémoire défectueuse, et la fourniture de l'information de capacité de mémoire de la mémoire non volatile à un dispositif hôte. Selon un autre exemple de mode de réalisation de la présente invention, il est proposé un procédé d'actualisation d'une information de capacité de mémoire d'une carte à mémoire incluant une mémoire flash de type NON-ET et une unité de commande. Le procédé comprend l'actualisation d'une information de capacité de mémoire défectueuse conformément à l'apparition de blocs de mémoire défectueux dans la mémoire flash de type NON-ET, le calcul d'une information de capacité de la mémoire flash de type NON-ET en utilisant l'information de capacité de mémoire défectueuse actualisée, l'actualisation d'une valeur de registre CSD en utilisant l'information de capacité de la mémoire flash de type NON-ET, et l'émission vers le dispositif hôte de la valeur de registre CSD actualisée. Selon un exemple de mode de réalisation de la présente invention, un système pour actualiser une capacité de mémoire comprend un dispositif hôte et une carte à mémoire connectée au dispositif hôte, et la carte à mémoire comprend une mémoire non volatile incluant une multiplicité de blocs de mémoire, et une unité de commande actualisant une information de capacité de la mémoire non volatile conformément à l'apparition d'un ou de plusieurs blocs de mémoire défectueux dans la mémoire non volatile et émettant vers le dispositif hôte l'information de capacité actualisée, en réponse à une demande du dispositif hôte.

La présente invention apparaîtra davantage à l'homme de l'art en lisant des descriptions d'exemples de modes de réalisation de celle-ci, en référence aux dessins annexés, dans lesquels : la figure 1 est un schéma synoptique d'une carte à 25 mémoire conforme à un exemple de mode de réalisation de la présente invention. La figure 2 est un schéma synoptique illustrant la structure interne détaillée de la carte à mémoire représentée sur la figure 1. 30 La figure 3 illustre la structure détaillée d'une unité de mémoire représentée sur la figure 1. La figure 4 est un organigramme d'un procédé d'actualisation d'information de capacité de mémoire conforme à un exemple de mode de réalisation de la présente 35 invention.

La figure 5 est un schéma d'un registre de données spécifiques à la carte (CSD) conforme à un exemple de mode de réalisation de la présente invention. Dans ce qui suit, on décrira en détail des exemples de modes de réalisation de la présente invention, en se référant aux dessins annexés. Des numéros de référence semblables désignent des éléments similaires ou identiques dans l'ensemble de la description des figures. La figure 1 est un schéma synoptique d'une carte à mémoire 200 conforme à un exemple de mode de réalisation de la présente invention. De plus, la figure 1 montre la relation entre la carte à mémoire 200 et un dispositif hôte 100 connecté à la carte à mémoire 200. En se référant à la figure 1, on note que la carte à mémoire 200 comprend une unité de commande 210 et une unité de mémoire 220. L'unité de mémoire 220 est un dispositif de mémoire non volatile, par exemple un dispositif de mémoire flash de type NON-ET. Un bloc défectueux qui ne doit pas être utilisé, à cause de caractéristiques de dispositifs, peut apparaître dans une mémoire flash de type NON-ET. On peut rencontrer des blocs défectueux lorsque le dispositif de mémoire est fabriqué et testé, ou pendant l'utilisation du dispositif de mémoire. Dans un cas comme dans l'autre, le ou les blocs défectueux ne peuvent pas être utilisés.

L'unité de commande 210 commande l'unité de mémoire 220 et communique avec le dispositif hôte 100. La carte à mémoire 200 est connectée au dispositif hôte 100 pour l'utilisation. Le dispositif hôte 100 peut être un dispositif électronique et/ou de communication tel qu'un téléphone mobile, un assistant numérique personnel (ou PDA pour "Personal Digital Assistant"), ou un lecteur MP3 qui exige une mémoire pour le stockage de données. La carte à mémoire 200 comprend une multiplicité de broches pour la connexion au dispositif hôte 100. Comme représenté sur la figure 1, la carte à mémoire 200 envoie et reçoit un signal d'horloge CLK, un ordre CMD et des données DONNEES vers le dispositif hôte 100, et à partir de celui-ci, et elle est alimentée par l'intermédiaire de la multiplicité de broches. La figure 2 est un schéma synoptique illustrant la structure interne détaillée de la carte à mémoire 200 représentée sur la figure 1. L'unité de mémoire 220 comprend une multiplicité de blocs de mémoire BLK. L'unité de mémoire 220 peut en outre inclure une unité d'interface (non représentée) communiquant avec l'unité de commande 210. Chaque bloc de mémoire BLK peut inclure une multiplicité de pages, par exemple 64 pages. L'unité de mémoire 220 comprend une section de marquage d'état défectueux 310. La section de marquage d'état défectueux 310 est couramment appelée une zone réservée et elle est incluse dans chaque page. La section de marquage d'état défectueux 310 est utilisée pour indiquer si un bloc de mémoire BLK incluant une page pertinente qu'un bloc défectueux est défectueux. Dans un procédé pour marquer de mémoire BLK pertinent est un bloc de mémoire la section de marquage d'état défectueux 310 correspondant à une page particulière (par exemple une première ou une deuxième page) parmi une multiplicité de pages incluses dans le bloc de mémoire défectueux, peut marquer que le bloc de mémoire BLK est défectueux. Ce procédé convient pour marquer un bloc de mémoire défectueux apparaissant pendant la fabrication. En ce qui concerne un bloc de mémoire défectueux apparaissant pendant l'utilisation, la section de marquage d'état défectueux 310 correspondant à une page particulière peut être marquée comme décrit ci-dessus, ou bien une information concernant le bloc de mémoire défectueux peut être stockée dans une zone de mémoire particulière (par exemple un bloc de mémoire d'allocation d'unité de commande qu'on décrira ci-dessous), ou bien on peut utiliser les deux procédés. La section de marquage d'état défectueux 310 peut en outre être utilisée dans d'autres buts, en plus d'un but consistant à marquer l'état défectueux de chaque bloc de mémoire BLK. Les blocs de mémoire BLK peuvent être utilisés pour stocker des données externes ou peuvent être utilisés par l'unité de commande 210 dans un but particulier. Un bloc de mémoire (qu'on appelle ci-après un bloc de mémoire d'allocation d'unité de commande) qui est alloué par l'unité de commande 210 pour le but particulier ne peut pas être utilisé par le dispositif hôte externe 100. Les blocs de mémoire BLK que le dispositif hôte externe 100 peut utiliser sont calculés en soustrayant le ou les blocs de mémoire d'allocation d'unité de commande et le ou les blocs de mémoire défectueux du nombre total de blocs de mémoire BLK.

L'unité de commande 210 comprend une unité centrale de traitement (UC) 213, une multiplicité de registres 211, une première mémoire interne 215 et une deuxième mémoire interne 217. Comme représenté sur la figure 2, la multiplicité de registres 211 comprend un registre de données spécifiques à la carte (CSD) et un registre d'identification de carte (CID pour "Card Identification"). Le registre CID stocke une information d'identification de carte telle qu'une identification de fabrication (MID pour "Manufacture ID"), une identification de fabricant d'équipement original/application (OID pour "OEM/application ID"), un nom de produit (PNM pour "Product Name"), et un numéro de série de produit (PSN pour "Product Serial Number"). Le registre CSD stocke une information telle qu'un format de données, un type de correction d'erreurs, un temps d'accès maximal aux données et un débit de transmission de données qui sont nécessaires pour accéder à des données de la carte. La figure 5 est un schéma détaillé du registre CSD conforme à un exemple de mode de réalisation de la présente invention. En se référant à la figure 5, on note que les noms, les champs et les largeurs de plusieurs des paramètres inclus dans le registre CSD sont indiqués. On comprendra que des paramètres supplémentaires (non représentés sur la figure 5) peuvent être inclus dans le registre CSD. Parmi les paramètres représentés sur la figure 5, un paramètre indiquant une information de capacité de carte (c'est-à-dire une information de capacité de mémoire) est CSIZE. Dans la technologie classique, un champ C_SIZE stocke une information de capacité de mémoire totale qui ne reflète pas l'information de capacité de mémoire défectueuse. Cependant, dans un exemple de mode de réalisation de la présente invention, le champ C_SIZE est actualisé pour refléter l'information de capacité de mémoire défectueuse, qu'on décrira en détail ultérieurement dans cet exposé.

Le dispositif hôte 100 envoie à l'unité de commande 210 un ordre demandant une valeur de registre CSD, lorsque c'est nécessaire. En réponse à l'ordre, l'unité de commande 210 émet la valeur de registre CSD vers le dispositif hôte 100.

L'unité centrale 213 actualise l'information de capacité de mémoire conformément à l'apparition d'un bloc de mémoire défectueux et stocke dans le registre CSD l'information de capacité de mémoire actualisée. De plus, l'unité centrale 213 envoie la valeur de registre CSD au dispositif hôte 100 lorsqu'une demande portant sur l'information de capacité de mémoire est reçue du dispositif hôte 100. L'information de capacité de mémoire stockée dans le registre CSD est l'information de capacité de mémoire disponible, qui peut être stockée dans le champ C SIZE (voir la figure 5) du registre CSD. L'information de capacité de mémoire disponible indique la capacité de mémoire qui est disponible pour l'utilisation par le dispositif hôte 100. Une capacité de mémoire disponible peut être 35 calculée en utilisant 1'Equation (1) . [Equation 1] Capacité de mémoire disponible = Capacité de mémoire totale - Capacité de mémoire indisponible, avec : Capacité de mémoire indisponible = Capacité de mémoire d'allocation d'unité de commande + Capacité de mémoire défectueuse. Conformément à des exemples de modes de réalisation de la présente invention, la capacité de mémoire défectueuse est la somme d'une capacité de mémoire défectueuse apparaissant lorsque la carte à mémoire 200 est testée, c'est-à-dire pendant la fabrication, et d'une capacité de mémoire défectueuse apparaissant pendant l'utilisation, c'est-à-dire après qu'elle a été testée. Pour calculer la capacité de mémoire disponible qui reflète la capacité de la mémoire défectueuse apparaissant pendant l'utilisation, une gestion de blocs de mémoire défectueux est nécessaire. Lorsqu'un bloc de mémoire défectueux apparaît, l'unité centrale 213 marque la section de marquage d'état défectueux 310 correspondant au bloc de mémoire défectueux. De plus, l'unité centrale 213 détecte la position d'un bloc de mémoire défectueux et le nombre de blocs de mémoire défectueux, calcule la capacité de mémoire défectueuse, et calcule la capacité de mémoire disponible reflétant la capacité de mémoire défectueuse calculée. Cette information concernant la position d'un ou plusieurs blocs de mémoire défectueux, le nombre de blocs de mémoire défectueux, et la capacité de mémoire défectueuse, qui est nécessaire pour gérer des blocs de mémoire défectueux et actualiser une capacité de mémoire, est stockée par exemple dans un bloc de mémoire d'allocation d'unité de commande inclus dans l'unité de mémoire 220, ou dans la mémoire interne 215 incluse dans l'unité de commande 210.

Comme représenté sur la figure 2, l'unité de commande 210 comprend les mémoires internes 215 et 217 pour stocker des programmes et des données. Pour stocker des programmes, la première mémoire interne 215 peut être une mémoire morte (ROM), et plus particulièrement une mémoire flash de type NON-OU (NOR). La deuxième mémoire interne 217 peut être une mémoire vive statique (SRAM). Dans un exemple de mode de réalisation de la présente invention, l'information nécessaire pour gérer des blocs de mémoire défectueux et actualiser une capacité de mémoire est stockée dans la première mémoire interne 215, par exemple, pour parvenir à un accès rapide. La figure 3 illustre la structure détaillée de l'unité de mémoire 220 représentée sur la figure 1. La figure 4 est un organigramme d'un procédé d'actualisation d'information de capacité de mémoire conforme à un exemple de mode de réalisation de la présente invention. En se référant à la figure 3, on note que l'unité de mémoire 220 comprend "n" blocs de mémoire BLK1 à BLKn et la section de marquage d'état défectueux 310. On suppose, pour les besoins de l'explication, que le cinquième bloc de mémoire BLK5 est un bloc de mémoire d'allocation d'unité de commande, et que le sixième bloc de mémoire BLK6 a été défectueux depuis le test de la carte à mémoire 200 au moment de la fabrication. Dans un exemple de mode de réalisation de la présente invention, la position et la capacité de mémoire défectueuse sont gérées en unités de blocs de mémoire. Cependant, la gestion de la mémoire défectueuse peut être effectuée en unités subdivisées davantage, par exemple en pages, etc. Dans ce qui suit, on décrira en référence aux figures 1 à 4 une procédure dans laquelle la carte à mémoire 200 calcule une capacité de mémoire et fournit la capacité de mémoire calculée au dispositif hôte 100, conformément à un exemple de mode de réalisation de la présente invention.

En se référant à la figure 4, on note qu'à une étape S410 l'unité centrale 213 contrôle si un bloc de mémoire défectueux est apparu dans l'unité de mémoire 220. L'unité centrale 213 marque le bloc de mémoire défectueux, à une étape S420. Si, par exemple, le septième bloc de mémoire BLK7 est défectueux, la section de marquage d'état défectueux 310 qui lui correspond est marquée pour indiquer que le septième bloc de mémoire BLK7 est défectueux. Le septième bloc de mémoire BLK7 peut correspondre à un bloc de mémoire défectueux apparaissant pendant l'utilisation. A une étape S430, la position du bloc de mémoire défectueux et le nombre de blocs de mémoire défectueux sont détectés et stockés/gérés séparément. Par exemple, une information de position d'un nouveau bloc de mémoire défectueux est stockée dans une mémoire prédéterminée et le nombre total de blocs de mémoire défectueux est actualisé et stocké. Si un nouveau bloc défectueux est rencontré, par exemple le septième bloc de mémoire BLK7, "1" est ajouté au nombre de blocs de mémoire défectueux apparaissant pendant la fabrication. Dans cet exemple, le nombre total de blocs de mémoire défectueux sera actualisé avec "2". Lorsqu'un bloc de mémoire défectueux supplémentaire apparaît pendant l'utilisation, l'information de position et de nombre des blocs de mémoire défectueux est actualisée. A une étape S440, une capacité de blocs de mémoire défectueux est calculée d'après l'information de nombre des blocs de mémoire défectueux, et une capacité de mémoire disponible est calculée de façon à refléter la capacité de blocs de mémoire défectueux calculée. Par exemple, la capacité de blocs de mémoire défectueux peut être l'information de nombre des blocs de mémoire défectueux, ou une valeur calculée en utilisant l'information de nombre des blocs de mémoire défectueux. La capacité de mémoire disponible peut être l'information de nombre de blocs de mémoire disponibles ou une valeur calculée en utilisant l'information de nombre des blocs de mémoire disponibles.

La capacité de blocs de mémoire défectueux calculée et la capacité de mémoire disponible peuvent être stockées et gérées séparément. Après que la capacité de mémoire disponible a été actualisée, une information de capacité de mémoire dans un registre CSD est actualisée à une étape S460. Lorsqu'un ordre d'émettre une valeur de registre CSD est reçu à partir du dispositif hôte 100 à une étape S460, la carte à mémoire 200 émet la valeur de registre CSD vers le dispositif hôte 100 à une étape S470.

L'information de capacité de mémoire disponible consiste en données indiquant la capacité de mémoire disponible. Il peut s'agir de la capacité de mémoire disponible elle-même, du nombre de blocs de mémoire disponibles, ou d'autres valeurs. Par exemple, il est approprié que l'information de capacité de mémoire disponible consiste en données qui permettent au dispositif hôte 100 de reconnaître ou de calculer la capacité de mémoire disponible de la carte à mémoire 200. Lorsque l'information de capacité de mémoire disponible est le nombre de blocs de mémoire disponibles, le dispositif hôte 100 peut théoriquement obtenir la capacité de mémoire disponible en multipliant le nombre de blocs de mémoire disponibles par la taille des blocs de mémoire. Dans un exemple de mode de réalisation de la présente invention, l'information de capacité de mémoire disponible est contenue dans le registre CSD et émise vers le dispositif hôte 100. Selon une variante, une information de capacité de mémoire défectueuse peut être contenue dans le registre CSD et émise vers le dispositif hôte 100. Dans ce cas, le dispositif hôte 100 calcule la capacité de mémoire disponible de la carte à mémoire 200 en utilisant un procédé de calcul prédéterminé, tel que l'Equation (1). Conformément à des spécifications, une carte MMC ou SD est conçue pour émettre une information de capacité d'une carte à mémoire vers le dispositif hôte 100 par l'intermédiaire d'un registre CSD. Cependant, une carte à mémoire conforme à la technologie classique ne fournit pas au dispositif hôte 100 une information indiquant si un bloc de mémoire défectueux est apparu et une information sur une capacité de blocs de mémoire défectueux. La carte à mémoire 200 conforme à un exemple de mode de réalisation de la présente invention, comme décrit ci-dessus, émet vers le dispositif hôte 100, par l'intermédiaire d'un registre CSD, une information de capacité de mémoire reflétant une capacité de mémoire 10 défectueuse qui apparaît pendant l'utilisation. L'information de capacité de mémoire reflétant la capacité de mémoire défectueuse peut être stockée dans un champ C SIZE (c'est-à-dire un paramètre indiquant une capacité totale d'une carte à mémoire) ou un autre champ (par 15 exemple un champ de capacité de mémoire disponible ou un champ de capacité de mémoire défectueuse) qui est défini spécialement. On notera que l'information de capacité de mémoire reflétant la capacité de mémoire défectueuse peut être stockée dans n'importe quel champ approprié du 20 registre CSD. Comme décrit ci-dessus, du fait que l'information de capacité de mémoire reflétant la capacité de mémoire défectueuse est fournie au dispositif hôte 100, conformément à des exemples de modes de réalisation de la 25 présente invention, le dispositif hôte 100 peut reconnaître une capacité de mémoire disponible réelle de la carte à mémoire 200. Conformément à des exemples de modes de réalisation de la présente invention, une carte à mémoire actualise une 30 capacité de blocs de mémoire défectueux conformément à l'apparition de blocs de mémoire défectueux, et répercute continuellement la capacité de blocs de mémoire défectueux vers l'information de capacité de mémoire dans un registre CSD, ce qui permet à un dispositif hôte de reconnaître une 35 information exacte concernant une carte à mémoire.5 Bien que les exemples de modes de réalisation de la présente invention aient été décrits en référence aux dessins annexés dans un but d'illustration, il faut noter que les procédés et dispositifs de l'invention ne doivent pas être interprétés comme étant limités par ceux-ci. L'homme de l'art appréciera aisément que diverses modifications peuvent être apportées aux exemples de modes de réalisation précédents, sans sortir du cadre de l'invention tel qu'il est défini par les revendications annexées, en incluant des équivalents des revendications.

Claims (22)

REVENDICATIONS

1. Carte à mémoire (200) comprenant : une mémoire non volatile (220) ; et une unité de commande (210) configurée pour commander la mémoire non volatile (220) et communiquer avec un dispositif hôte (100) ; caractérisée en ce que l'unité de commande (210) actualise une information de capacité de mémoire disponible conformément à l'apparition d'une section de mémoire défectueuse dans la mémoire non volatile (220), et émet vers le dispositif hôte 10 (100) l'information de capacité de mémoire disponible actualisée.

2. Carte à mémoire caractérisée en ce que la une mémoire flash de type NON-ET, et en ce que 15 l'information de capacité de mémoire disponible actualisée est stockée dans un registre de données spécifiques à la carte (CSD) prédéterminé inclus dans l'unité de commande (210).

3. Carte à mémoire (200) selon la revendication 2, 20 caractérisée en ce que l'information de capacité de mémoire disponible actualisée est stockée dans un champ indiquant une capacité de mémoire totale, le champ est inclus dans le registre CSD, et l'unité de commande (210) émet vers le dispositif hôte (100) une valeur de registre CSD en réponse 25 à un ordre du dispositif hôte (100) demandant la valeur de registre CSD.

4. Carte à mémoire (200) selon la revendication 3, caractérisée en ce que l'information de capacité de mémoire disponible indique une capacité obtenue en soustrayant une 30 capacité de mémoire d'allocation d'unité de commande et une capacité de mémoire défectueuse d'une capacité totale de la mémoire flash de type NON-ET (220).

5. Carte à. mémoire (200) selon la revendication 4, caractérisée en ce que la capacité de mémoire défectueuse 35 est une somme d'une capacité de mémoire défectueuse initiale existant depuis le test de la carte à mémoire (200) selon la revendication 1, mémoire non volatile (220) est(200) et d'une capacité de mémoire défectueuse apparaissant pendant l'utilisation après le test.

6. Carte à mémoire (200) selon la revendication 1, caractérisée en ce que la carte à mémoire est une carte MMC (Multimedia Card) ou une carte SD (Secure Digital).

7. Carte à mémoire (200) comprenant : une mémoire flash (220) de type NON-ET comprenant une multiplicité de blocs de mémoire (BLK1, ..., BLKn) ; et une unité de commande (210) émettant vers un dispositif hôte (100) une information de capacité de la mémoire flash de type NON-ET, en réponse à une demande du dispositif hôte (100) ; caractérisée en ce que l'unité de commande (210) actualise une information de capacité de mémoire défectueuse conformément à l'apparition d'un ou de plusieurs blocs de mémoire défectueux dans la mémoire flash de type NON-ET, et répercute l'information de capacité de mémoire défectueuse actualisée dans l'information de capacité de la mémoire flash de type NON-ET.

8. Carte à mémoire (200) selon la revendication 7, caractérisée en ce que l'information de capacité de la mémoire flash de type NON-ET consiste en données indiquant une capacité de mémoire disponible obtenue en soustrayant une capacité de mémoire indisponible d'une capacité totale de la mémoire flash de type NON-ET, et en ce que la capacité de mémoire indisponible est une somme d'une capacité de mémoire d'allocation d'unité de commande et d'une capacité de mémoire défectueuse.

9. Carte à mémoire (200) selon la revendication 8, caractérisée en ce que l'unité de commande (210) comprend : un registre de données spécifiques à la carte (CSD) stockant une information de capacité de la mémoire flash de type NON-ET ; et un processeur (213) qui gère une information de position et de nombre du ou des blocs de mémoire défectueux et calcule la capacité de mémoire défectueuse et la capacité de mémoire disponible.

10. Carte à mémoire (200) selon la revendication 9, caractérisée en ce que l'unité de commande (210) émet vers le dispositif hôte (100) une valeur de registre CSD en réponse à un ordre du dispositif hôte (100) demandant la valeur de registre CSD, et en ce que le dispositif hôte {100) calcule une capacité de la mémoire flash de type NON-ET en utilisant l'information de capacité de la mémoire flash de type NON-ET dans la valeur de registre CSD.

11. Carte à mémoire (200) selon la revendication 9, caractérisée en ce que l'unité de commande (210) comprend en outre une mémoire interne (215, 217) pour stocker l'information de position et de quantité des blocs de mémoire défectueux et l'information de capacité de mémoire défectueuse.

12. Carte à mémoire (200) selon la revendication il, caractérisée en ce que la mémoire interne (215, 217) est une mémoire flash de type NON-OU.

13. Procédé d'actualisation d'une information de capacité de mémoire d'une carte à mémoire (200) non volatile, le procédé étant caractérisé en ce qu'il comprend les étapes consistant à : actualiser une information de capacité de mémoire défectueuse conformément à l'apparition de blocs de mémoire défectueux dans une mémoire non volatile (220) incluse dans la carte à mémoire non volatile (200) ; calculer une information de capacité de mémoire de la mémoire non volatile (220) qui reflète l'information de capacité de mémoire défectueuse ; et fournir à un dispositif hôte (100) l'information de capacité de mémoire de la mémoire non volatile (220).

14. Procédé selon la revendication 13, caractérisé en ce que la mémoire non volatile (220) est une mémoire flash de type NON-ET, et le calcul de l'information de capacité de mémoire de la mémoire non volatile (220) comprend le calcul d'une capacité de mémoire disponible en utilisant l'information de capacité totale de la mémoire flash de type NON-ET, une information de capacité demémoire d'allocation d'unité de commande, et l'information de capacité de mémoire défectueuse.

15. Procédé selon la revendication 14, caractérisé en ce que l'étape consistant à fournir l'information de capacité de mémoire au dispositif hôte (100) comprend . l'actualisation d'une valeur de registre de données spécifiques à la carte (CSD) en utilisant la capacité de mémoire disponible ; et l'émission de la valeur de registre CSD vers le dispositif hôte (100) en réponse à une demande du dispositif hôte.

16. Procédé selon la revendication 14, caractérisé en ce que l'actualisation de l'information de capacité de mémoire défectueuse comprend les étapes consistant à déterminer si des blocs de mémoire défectueux sont apparus s'il est déterminé que les blocs de mémoire défectueux sont apparus, indiquer que des blocs de mémoire pertinents sont défectueux ; stocker une information de position des blocs de mémoire défectueux et une information de nombre des blocs de mémoire défectueux ; et calculer l'information de capacité de mémoire défectueuse en utilisant l'information de nombre des blocs de mémoire défectueux.

17. Procédé d'actualisation d'une information de capacité de mémoire d'une carte à mémoire (200) incluant une mémoire flash de type NON-ET (220) et une unité de commande (210), le procédé étant caractérisé en ce qu'il comprend les étapes consistant à actualiser une information de capacité de mémoire défectueuse conformément à l'apparition de blocs de mémoire défectueux dans la mémoire flash de type NON-ET (220) ; calculer une information de capacité de la mémoire flash de type NON-ET {220) en utilisant l'information de capacité de mémoire défectueuse actualisée ; actualiser une valeur de registre de données spécifiques à la carte (CSD) en utilisant l'information de capacité de la mémoire flash de type NON-ET (220) ; et émettre vers le dispositif hôte (100) la valeur de registre CSD actualisée.

18. Procédé selon la revendication 17, caractérisé en ce que l'information de capacité de la mémoire flash de type NON-ET (220) consiste en données indiquant une capacité de mémoire disponible, obtenue en soustrayant une 5 capacité de mémoire indisponible d'une capacité totale de la mémoire flash de type NON-ET (220), et la capacité de mémoire indisponible est une somme d'une capacité de mémoire d'allocation d'unité de commande et d'une capacité de mémoire défectueuse.

19. Procédé selon la revendication 18, caractérisé en ce que la capacité de mémoire défectueuse est une somme d'une capacité de mémoire défectueuse initiale existant depuis le test de la carte à mémoire {200) et d'une capacité de mémoire défectueuse apparaissant pendant 15 l'utilisation après le test.

20. Système pour actualiser une capacité de mémoire, comprenant un dispositif hôte (100) ; et une carte à mémoire (200) connectée au dispositif hôte ; caractérisé en ce que la carte à mémoire (200) comprend une mémoire non 20 volatile (220) incluant une multiplicité de blocs de mémoire (BLK1, ... BLKn) ; et une unité de commande (210) actualisant une information de capacité de la mémoire non volatile (220) conformément à l'apparition d'un ou de plusieurs blocs de mémoire défectueux dans la mémoire non 25 volatile (220), et émettant vers le dispositif hôte (100) l'information de capacité actualisée, en réponse à une demande du dispositif hôte (100).

21. Système selon la revendication 20, caractérisé en ce que la carte à mémoire (200) est une carte MMC 30 (Multimedia Card) ou une carte SD (Secure Digital), et en ce que la mémoire non volatile (220) est une mémoire flash de type NON-ET.

22. Système selon la revendication 20, caractérisé en ce que l'information de capacité de mémoire actualisée 35 indique une capacité obtenue en soustrayant une capacité de mémoire d'allocation d'unité de commande et une capacité de 10mémoire défectueuse d'une capacité totale de la mémoire non volatile (220), et est stockée dans un registre de données spécifiques à la carte (CSD) inclus dans l'unité de commande (210).