FR2822338A1 - Procede pour connecter electriquement des plots de contact d'un composant microelectronique directement a des pistes de circuits imprimes, et plaque a circuits imprimes ainsi constituee - Google Patents

Procede pour connecter electriquement des plots de contact d'un composant microelectronique directement a des pistes de circuits imprimes, et plaque a circuits imprimes ainsi constituee Download PDF

Info

Publication number
FR2822338A1
FR2822338A1 FR0103459A FR0103459A FR2822338A1 FR 2822338 A1 FR2822338 A1 FR 2822338A1 FR 0103459 A FR0103459 A FR 0103459A FR 0103459 A FR0103459 A FR 0103459A FR 2822338 A1 FR2822338 A1 FR 2822338A1
Authority
FR
France
Prior art keywords
holes
layer
printed circuit
microelectronic component
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0103459A
Other languages
English (en)
Other versions
FR2822338B1 (fr
Inventor
Philippe Jean Marcel Milesi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sagem SA
Original Assignee
Sagem SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sagem SA filed Critical Sagem SA
Priority to FR0103459A priority Critical patent/FR2822338B1/fr
Publication of FR2822338A1 publication Critical patent/FR2822338A1/fr
Application granted granted Critical
Publication of FR2822338B1 publication Critical patent/FR2822338B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01063—Europium [Eu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

L'invention concerne la connexion électrique des plots de contact (7) d'au moins un composant microélectronique (5) directement à des pistes conductrices (11) d'une plaque à circuits imprimés, ce composant ayant des plots métalliques affleurant une face principale; on solidarise le composant (5), par sa face portant les plots (7), à un substrat mince (1) électriquement isolant; on fore des trous (8) à travers le substrat respectivement en regard des plots de manière que ces trous débouchent en affleurement sur les plots (7); et on métallise (12) les trous (8) de manière à établir des liaisons électriques entre les plots formant le fond des trous et des pistes de circuits imprimés (11), dans lesquelles débouchent les trous métallisés, situées sur la face externe du substrat isolant (1).

Description

<Desc/Clms Page number 1>
PROCEDE POUR CONNECTER ELECTRIQUEMENT DES PLOTS DE CONTACT D'UN COMPOSANT MICROELECTRONIQUE DIRECTEMENT A DES PISTES DE CIRCUITS IMPRIMES, ET PLAQUE A CIRCUITS IMPRIMES AINSI
CONSTITUEE
La présente invention concerne d'une façon générale le domaine de la micro-électronique, et plus particulièrement elle concerne des perfectionnements apportés à la connexion électrique de plots de contact électrique d'au moins un composant micro-électronique, tel qu'une puce micro-électronique, à des pistes de circuits imprimés sur une plaque sur laquelle est solidarisé ledit composant micro-électronique.
Actuellement, deux procédés, essentiellement, sont utilisés pour raccorder électriquement un composant micro- électronique, tel qu'une puce micro-électronique, à des pistes conductrices de circuits imprimés sur une plaque supportant ledit composant.
Le premier procédé (couramment dénommé"wire bonding") consiste à fixer le composant micro- électronique, au moyen d'une couche d'adhésif, sur la face de la plaque à circuits imprimés sur laquelle sont imprimés lesdits circuits, le composant étant fixé de manière que ses plots de contact, noyés dans le boîtier et affleurants, soient situés sur la face du composant tournée à l'opposé de la plaque. Puis des fils très fins (microfils, par exemple en or) sont disposés respectivement entre les plots et des pistes ou pastilles respectives des circuits imprimés, les extrémités desdits fils étant soudées sur ces plots et ces pistes ou pastilles.
Un autre procédé (couramment dénommé"flip chip") consiste à disposer le composant avec ses plots de contact
<Desc/Clms Page number 2>
tournés vers la plaque à circuits imprimés et à appliquer le composant équipé de microbilles métalliques préalablement formées sur des plots de connexion. Ensuite on soude le composant sur des pistes de circuits imprimés sur la plaque respectivement en regard de la position des plots du composant.
L'inconvénient majeur de ces procédés connus réside dans la fragilité des liaisons électriques ainsi établies, ces liaisons étant facilement ruptibles par exemple sous l'influence d'une forte accélération (choc, lancement d'un missile,...) ou de variations de température.
Pour remédier à cet inconvénient, il est connu d'enrober le composant et ses connexions dans un matériau d'enrobage en général de type thermodurcissable, qui constitue une carapace mécaniquement protectrice adhérant fortement à la plaque à circuits imprimés.
Toutefois, l'inconvénient de cette solution réside dans la complication du processus de fabrication et dans la hauteur accrue de la plaque ainsi équipée alors que, dans le domaine d'utilisation de ce composant, la place disponible est très comptée et que l'on recherche à tout prix un encombrement minimum.
C'est dans ce contexte que l'invention vise à remédier aux inconvénients présentés par les solutions connues en proposant une solution technique originale qui n'offre pas de difficulté majeure de mise en oeuvre à l'aide des techniques actuellement connues et qui permet de réaliser des connexions fiables, directes, entre les plots de contact affleurants du composant électronique et les pistes des circuits imprimés sur la plaque isolante de support, avec en outre une réduction optimale de la plaque
<Desc/Clms Page number 3>
à circuits imprimés équipée de son ou de ses composants micro-électroniques.
A ces fins, selon un premier de ses aspects, l'invention propose un procédé pour connecter électriquement des plots de contact d'un composant micro- électronique directement à des pistes conductrices d'une plaque à circuits imprimés, ledit composant micro- électronique ayant des plots métalliques de connexion électrique qui affleurent une de ses faces principales, lequel procédé se caractérise selon l'invention en ce qu'il comprend les étapes qui suivent : on rend ledit composant micro-électronique solidaire, par sa face principale portant les plots métalliques affleurants, d'une couche mince en un matériau électriquement isolant, on fore des trous à travers ladite couche isolante respectivement en regard des plots du composant micro- électronique de manière que lesdits trous débouchent en affleurement sur lesdits plots, et - on métallise les trous de manière à établir des liaisons électriques entre les plots métalliques formant le fond des trous et des pistes de circuits imprimés, dans lesquelles débouchent lesdits trous métallisés, sur la face externe de ladite couche isolante.
De façon préférée, pour fixer le composant micro- électronique sur un substrat isolant, on prévoit sur une face de celui-ci une couche d'adhésif et le composant micro-électronique est appliqué sur la couche d'adhésif ; avantageusement alors, l'adhésif est durcissable par polymérisation, notamment est thermodurcissable.
Dans un mode de réalisation possible qui conduit à une structure composite de plaque sensiblement rigide, une
<Desc/Clms Page number 4>
fois solidarisé au substrat isolant, le composant micro- électronique est enrobé dans un matériau isolant déposé en une couche d'enrobage sur le susdit substrat isolant, de sorte que le composant micro-électronique est finalement totalement enrobé dans du matériau isolant ; avantageusement alors, le matériau isolant d'enrobage est durcissable par polymérisation, notamment est thermodurcissable.
Selon le cas, on peut envisager que le composant micro-électronique soit solidarisé, par sa face principale munie des plots métalliques, au substrat isolant constituant la susdite couche isolante et qu'on fore les trous à travers le substrat isolant et la couche d'adhésif ou bien encore on peut envisager que le composant micro-électronique soit solidarisé au substrat isolant par une face principale opposée à la face principale munie des plots métalliques et qu'on fore les trous à travers la couche d'enrobage qui constitue la susdite couche isolante.
Dans ce dernier cas, on peut faire en sorte que le substrat isolant soit muni, sur sa face externe, d'une couche métallique, que la métallisation des trous assure les connexions électriques avec ladite couche métallique, et qu'on décape ensuite sélectivement cette couche métallique pour former des pistes de circuits imprimés incluant lesdits trous métallisés ; ou bien encore on peut faire en sorte que, lors de l'étape de métallisation des trous, on dépose une couche métallique sur l'ensemble de face du substrat isolant ou de la couche d'enrobage dans laquelle s'ouvrent les trous, la couche métallique étant formée inclusivement et simultanément dans les trous.
<Desc/Clms Page number 5>
Selon un autre mode de réalisation possible qui conduit à une structure de plaque ou ruban sensiblement souple, on prévoit que : le substrat isolant est un film mince muni d'une couche métallique sur sa face opposée à celle destinée
Figure img00050001

à recevoir le composant micro-électronique, on décape la couche métallique pour former des pistes de circuit imprimé, on solidarise le composant micro-électronique sur la face du substrat isolant non pourvue des pistes de circuit imprimé, on fore les trous à travers les pistes de circuit imprimé et le substrat isolant pour qu'ils débouchent en affleurement sur les plots métalliques, et on remplit les trous avec une pâte conductrice assurant la connexion électrique entre les plots métalliques et les pistes de circuits imprimés respectives.
Pour la mise en oeuvre du procédé de l'invention, les trous peuvent être forés au moyen d'un faisceau laser qui autorise un dimensionnement très précis des trous, non seulement en diamètre, mais surtout en profondeur de façon que le forage cesse dès qu'est atteinte la surface des plots métalliques et que ceux-ci ne soient pas entamés. On peut également prévoir que les trous soient forés par gravure chimique, technique qui autorise aussi une grande précision dans le dimensionnement des trous.
Selon un second de ses aspects, l'invention propose une plaque à circuits imprimés supportant au moins un composant micro-électronique ayant des plots métalliques de connexion électrique qui affleurent une de ses faces principales, laquelle plaque, ayant été traitée
<Desc/Clms Page number 6>
selon le procédé de l'invention, se caractérise en ce qu'elle comprend : une plaque isolante de laquelle est solidaire un composant micro-électronique,
Figure img00060001

des pistes métalliques de circuits imprimés formées sur une face de ladite plaque isolante ne supportant pas le composant micro-électronique, et des trous métallisés traversant la plaque isolante en regard respectivement des plots de connexion du composant micro-électronique, lesdits trous débouchant dans des pistes respectives de circuits imprimés en étant métallisés sur leur paroi ainsi que sur leur fond constitué par un plot métallique respectif du composant micro-électronique.
Avantageusement, le composant micro-électronique est fixé par un adhésif thermodurci isolant à un substrat isolant.
Dans un mode de réalisation intéressant, la susdite plaque isolante est formée par le substrat isolant, notamment sous forme d'un film mince et souple, et la couche d'adhésif thermodurci, les trous métallisés sont comblés avec une matière conductrice établissant une liaison électrique entre le plot métallique au fond du trou et une piste respective de circuit imprimé, et le composant micro-électronique est saillant sur la plaque isolante ainsi formée.
Dans un autre mode de réalisation intéressant, le composant micro-électronique est noyé dans la susdite plaque isolante formée du substrat isolant, de la couche d'adhésif thermodurci et d'une couche d'enrobage durci, et les trous sont métallisés par une couche métallique mince recouvrant les parois et le fond formé par un plot métallique respectif, cette couche métallique établissant
<Desc/Clms Page number 7>
une connexion électrique entre le plot métallique et une piste de circuits imprimés respective.
L'invention sera mieux comprise à la lecture de la description détaillée qui suit d'un mode de réalisation préféré donné uniquement à titre d'exemple non limitatif.
Dans cette description, on se réfère aux dessins annexés sur lesquels : - les figures 1A à 1H illustrent respectivement des étapes successives d'un exemple de mise en oeuvre du procédé de l'invention ; - les figures 2A à 2F illustrent respectivement des étapes successives d'un autre exemple de mise en oeuvre du procédé de l'invention ; - les figures 3A et 3B illustrent respectivement deux autres variantes des procédés précédents ; et - les figures 4A à 4E illustrent respectivement des étapes successives d'encore un autre exemple de mise en oeuvre du procédé de l'invention.
Pour connecter électriquement des plots de contact d'au moins un composant micro-électronique directement à des pistes conductrices d'une plaque à circuits imprimés, ledit composant électronique comportant des plots métalliques de connexion électrique qui affleurent une de ses faces principales, l'invention propose d'effectuer les étapes suivantes : on rend ledit composant micro-électronique solidaire, par sa face principale portant les plots métalliques affleurants, d'une couche mince en un matériau électriquement isolant, on fore des trous à travers ladite couche isolante respectivement en regard desdits plots métalliques de manière que ces trous débouchent en affleurement sur lesdits plots, et
<Desc/Clms Page number 8>
Figure img00080001

on métallise les trous de manière à établir des liaisons électriques entre les plots métalliques formant le fond des trous et des pistes de circuits imprimés, dans lesquelles débouchent lesdits trous métallisés, situées sur la face externe de ladite couche isolante.
Grâce aux dispositions de l'invention, on élimine les connexions rapportées sous quelle que forme que ce soit, qui sont très sensibles aux conditions externes (accélérations, variations de température) et qui, eu égard à la finesse des fils de connexion utilisés, sont très délicats à réaliser. Les connexions sont assurées par trous métallisés et, à ce titre, elles font partie intégrante de la structure mécanique de la plaque à circuits imprimés. Ces connexions sont physiquement soutenues (supportées) par la paroi des trous et sont insensibles aux contraintes externes. En outre leur réalisation est totalement intégrée dans le processus de fabrication de la plaque à circuits imprimés et ne nécessite pas d'étape délicate : les techniques actuelles de perçage par faisceau laser ou par décapage chimique sont parfaitement au point et parfaitement maîtrisables, de sorte que les contraintes de précision dans le dimensionnement des trous, pour éviter d'entamer trop profondément les plots métalliques, ne constituent pas un problème spécifique. De même, le processus de métallisation des trous peut mettre en oeuvre diverses techniques plus ou moins simples, mais dont la maîtrise ne pose pas de difficulté.
Dans ces conditions, il est possible d'adapter très précisément le procédé de l'invention au type de plaque à circuits imprimés à obtenir : plaque rigide ou
<Desc/Clms Page number 9>
plaque (ou ruban) souple, composant micro-électronique enrobé ou non, etc.
Plusieurs exemples vont être exposés ci-après.
Un premier exemple de mise en oeuvre du procédé de l'invention est expliqué en regard des figures 1A à 1H.
Partant d'un substrat isolant en forme de plaque isolante 1 (figure 1A par exemple) du type de celles utilisées pour la fabrication des circuits imprimés, on met en place, sur une de ses faces 2, une couche adhésive 3 (figure 1B) qui peut être du type polymérisable, notamment du type thermodurcissable et qui recouvre soit toute la face 2 du substrat 1, soit une zone seulement de cette face 2.
Sur la face libre 4 de la couche d'adhésif 3, on applique, en un emplacement prédéterminé, un composant micro-électronique 5, tel qu'une puce micro-électronique, afin qu'il soit fixé sur l'adhésif (figure 1C). De tels composants sont généralement de dimensions restreintes ("flat chip"), et ce composant est muni de contacts électriques, en vue de son raccordement, se présentant sous forme de plots métalliques 7 noyés dans le boîtier 6 et affleurant une des faces principales du boîtier. Dans l'exemple considéré, c'est cette face munie des plots métalliques 7 qui est appliquée sur la couche d'adhésif 3, le substrat isolant 1 constituant alors la susdite couche isolante mentionnée plus haut.
On procède ensuite au traitement (notamment thermique) de l'adhésif qui se transforme en une couche durcie 3 qui adhère très fortement à la plaque 1 et au composant micro-électronique 5 (figure 1D).
Eventuellement, on peut procéder ensuite au décapage de la couche thermodurcie 3 dans les zones où elle est inutile, c'est-à-dire, dans l'exemple illustré à
<Desc/Clms Page number 10>
la figure lE, autour du composant micro-électronique 5. Ce décapage pourrait également être effectué, avant l'opération de thermodurcissement, sur la couche d'adhésif non durci.
On dépose ensuite (figure 1E) une couche d'enrobage 13 qui recouvre soit la couche d'adhésif 3 thermodurcie, si celle-ci n'a pas été décapée, soit directement le substrat 1 si la couche d'adhésif 3 a été décapée, mais dans les deux cas en recouvrant le composant micro-électronique 5.
La couche d'enrobage 13 est constituée en une résine polymérisable, notamment du type thermodurcissable, et elle constitue une protection mécanique du composant micro-électronique 5. Le substrat 1 et la couche d'enrobage 13, avec éventuellement la couche d'adhésif durci 3 interposée entre elles, constituent un ensemble composite rigide au sein duquel est noyé le composant électronique 5.
Puis, comme illustré à la figure 1F, on fore des trous 8, à partir de l'autre face 9 du substrat isolant 1, à travers ledit substrat isolant 1 et la couche durcie 3, respectivement en regard des plots de contact 7 du composant micro-électronique 5. Il est important de souligner que les trous 8 traversent le substrat 1 et la couche 3, mais affleurent sensiblement la face des plots de contact 7 sans les entamer de façon notable. Ces trous 8 doivent donc être percés avec une grande précision dans leur positionnement par rapport aux plots correspondants et dans leur profondeur pour affleurer les plots 7, mais avec une précision moindre, cependant, dans leur diamètre. Bien que n'importe quelle technique appropriée puisse être mise en oeuvre pour réaliser ces trous, il s'avère toutefois très intéressant de les forer avec un faisceau
<Desc/Clms Page number 11>
laser ou par gravure chimique des couches isolantes, ce qui permet d'obtenir sans difficulté la précision souhaitée.
Ensuite, comme illustré à la figure 1G, on métallise, en totalité ou en partie, ladite autre face 9 du substrat isolant 1, la métallisation devant couvrir également uniformément les parois des trous 8 ainsi que les fonds des trous 8. Autrement dit la métallisation recouvre la portion dégagée des plots métalliques 7 et adhère à ceux-ci de façon parfaitement conductrice pour constituer un contact ohmique de qualité. A la figure 1G, on a désigné par 10 la couche de métallisation.
Le métal constitutif de la couche 10 peut être quelconque à la condition d'avoir une résistivité électrique aussi faible que possible, autrement dit d'être aussi bon conducteur électrique que possible. Le cuivre et l'aluminium peuvent par exemple convenir.
La formation de la couche de métallisation 10 peut être obtenue par tout processus approprié, par exemple par dépôt chimique et/ou électrochimique, ou par dépôt sousvide, ou par sérigraphie à l'aide d'une pâte ou d'une encre conductrice.
On termine alors, comme illustré à la figure 1H, en réalisant les circuits imprimés appropriés par un processus classique de masquage, d'impression photonique et de décapage sélectif de la couche de métallisation 10. On obtient finalement sur la face 9 du substrat isolant 1 des pistes 11 de circuits imprimés dans lesquelles sont incluses les métallisations des trous 8 (trous métallisés 12) en contact ohmique avec les plots 7 du composant micro-électronique 5.
On réalise ainsi une plaque rigide à circuits imprimés incorporant au moins un composant micro-
<Desc/Clms Page number 12>
électronique, qui est extrêmement robuste sur le plan mécanique et qui peut subir des accélérations très élevées sans destruction des liaisons électriques entre le composant micro-électronique et les circuits imprimés.
En outre l'épaisseur de la plaque équipée du composant micro-électronique est réduite à un minimum, ce qui s'avère très intéressant pour des applications où la place disponible est très comptée. Grâce aux dispositions de l'invention, on peut réaliser une plaque composite ayant une épaisseur inférieure à 1 mm (par exemple typiquement 0,8 mm) incorporant et protégeant le composant micro-électronique.
Enfin on évite le travail très laborieux et très délicat de manipulation de très fins fils de liaison et de leur soudure.
On recueille alors l'avantage de connexions électriques entre plots et circuits imprimés qui sont beaucoup plus fiables dans le temps (élimination d'une cause de soudures défectueuses à la fabrication, élimination d'une cause de rupture de fils de liaison et/ou de soudures en cours d'utilisation).
La conception même de la plaque composite autorise la mise en oeuvre de techniques de finition connues pour les plaques à circuits imprimés traditionnelles, notamment : - dépôt de finitions métalliques telles que : nickel, or chimique, argent, passivation ; - dépôt d'une couche de vernis épargne ; - autres couches conductrices et isolantes - etc.
Il est également possible de superposer plusieurs couches porteuses de composants micro- électroniques et de raccorder ces composants entre eux
<Desc/Clms Page number 13>
(entre couches) et/ou sur les faces externes du module (circuits imprimés) par le biais de trous métallisés.
Il est possible d'envisager une variante du procédé qui vient d'être exposé en regard des figures 1A à 1H, cette variante étant illustrée aux figures 2A à 2F.
Pour la mise en oeuvre de cette variante, on utilise (figure 2A) un substrat isolant en forme de plaque isolante 1 enduit, sur une de ses faces 2, d'une couche adhésive 3 (par exemple thermodurcissable) sur laquelle le composant micro-électronique 5 est appliqué par sa face principale ne portant pas les plots de contact 7 (figure 2B).
On dépose ensuite une couche d'enrobage 13 qui enrobe le composant micro-électronique 3, puis cette couche d'enrobage 13 est polymérisée, de préférence thermodurcie (figure 2C). C'est alors la couche d'enrobage 13 qui constitue la susdite couche isolante mentionnée plus haut.
On procède ensuite au forage des trous 8 à travers la couche d'enrobage 13 en regard des plots métalliques 7 (figure 2D), on métallise (10) la surface externe 14 de la couche d'enrobage 13, y compris les trous 8 (figure 2E), puis on finit par la gravure sélective de la couche métallique 10 pour former des pistes Il de circuits imprimés incluant les métallisations 12 des trous 8 qui assurent les liaisons électriques entre les plots métalliques 7 et les pistes Il des circuits imprimés (figure 2F).
On comprendra que les deux modes de mise en oeuvre qui viennent d'être exposés en regard respectivement des figures 1A-1H et 2A-2F peuvent parfaitement être combinés pour constituer un module possédant des circuits imprimés sur ses deux faces principales, par exemple soit
<Desc/Clms Page number 14>
que le composant électronique 5 possède des plots métalliques de contact 7 sur ses deux faces principales opposées (figure 3A), soit qu'on réalise un empilement de plusieurs substrats 1 porteurs de composants micro- électroniques 5 (figure 3B).
Dans les exemples précédemment décrits, on a supposé que le substrat 1 à partir duquel s'élaborait le processus de réalisation était une plaque isolante rigide, telle que celles couramment utilisées dans le domaine de la technique des circuits imprimés.
Toutefois, la mise en oeuvre du procédé de l'invention n'est pas limitée à cette seule technique d'un substrat mince rigide, et ce procédé peut également être exploité à partir d'un substrat mince et souple, électriquement isolant, (par exemple films en matériaux tels que polyester, polyimide,...) qui sont également d'un emploi courant dans la construction électronique.
En se référant aux figures 4A à 4E, on part d'un film souple isolant 14, muni d'une couche métallique mince 15 sur une de ses faces et d'une couche adhésive mince 16 sur son autre face (figure 4A). De tels films sont disponibles dans le commerce.
On décape ensuite de façon sélective la couche métallique 15 par tous processus connus pour réaliser des pistes à circuits imprimés 11.
On fixe ensuite au moins un composant micro- électronique 5, par sa face munie de plots métalliques de contact 7, sur la couche d'adhésif 16 de manière que ses plots 7 soient situés en regard de pistes conductrices Il respectives (figure 4C).
Après polymérisation (par exemple thermique) de l'adhésif 16, on perce des trous 8 à travers les pistes métalliques 11 et le film isolant 14 par une des
<Desc/Clms Page number 15>
techniques précitées (par exemple faisceau laser) (figure 4D).
Puis on comble les trous 8 avec une pâte conductrice 17 qui assure les liaisons électriques requises entre les plots 7 et les pistes de circuits imprimés respectives Il (figure 4E).
On obtient ainsi une structure souple qui non seulement porte des pistes de circuits imprimés comme cela se fait couramment, mais en outre supporte des composants micro-électroniques 5 directement connectés auxdites pistes 11 et non enrobés afin de ne pas rigidifier le film souple 14.
On comprendra que les techniques mises en oeuvre dans les exemples ci-dessus ne sont pas exclusives de ces exemples. En particulier, par exemple, l'utilisation de pâte conductrice comblant les trous 8 peut être envisagée dans le cas où le substrat initial est une plaque rigide, celle-ci pouvant être métallisée d'origine comme cela est courant dans la technique des circuits imprimés.

Claims (14)

    REVENDICATIONS 1. Procédé pour connecter électriquement des plots de contact (7) d'au moins un composant micro-électronique (5) directement à des pistes conductrices (11) d'une plaque à circuits imprimés, ledit composant électronique comportant des plots métalliques de connexion électrique qui affleurent une de ses faces principales, caractérisé par les étapes qui suivent : on rend ledit composant micro-électronique solidaire, par sa face principale portant les plots métalliques (7) affleurants, d'une couche mince (1,13) en un matériau électriquement isolant, on fore des trous (8) à travers ladite couche isolante (1,13) respectivement en regard desdits plots métalliques (7) de manière que ces trous débouchent en affleurement sur lesdits plots (7), et - on métallise (12) les trous (8) de manière à établir des liaisons électriques entre les plots métalliques formant le fond des trous et des pistes de circuits imprimés (11), dans lesquelles débouchent lesdits trous métallisés, situées sur la face externe de ladite couche isolante.
  1. 2. Procédé selon la revendication 1, caractérisé en ce que, pour fixer le composant micro-électronique (5) sur un substrat isolant (1), on prévoit sur une face de celui-ci une couche d'adhésif (3) et en ce que le composant micro-électronique (5) est appliqué sur la couche d'adhésif.
  2. 3. Procédé selon la revendication 2, caractérisé en ce que l'adhésif (3) est durcissable par polymérisation, notamment est thermodurcissable.
    <Desc/Clms Page number 17>
  3. 4. Procédé selon l'une quelconque des revendications 1 à 3, caractérisé en ce que, une fois solidarisé au substrat isolant (1), le composant micro- électronique (5) est enrobé dans un matériau isolant déposé en une couche d'enrobage (13) sur le susdit substrat isolant, de sorte que le composant micro- électronique (5) est finalement totalement enrobé dans du matériau isolant.
  4. 5. Procédé selon la revendication 4, caractérisé en ce que le matériau isolant d'enrobage (13) est durcissable par polymérisation, notamment est thermodurcissable.
  5. 6. Procédé selon l'une quelconque des revendications 2 à 5, caractérisé en ce que le composant micro-électronique (5) est solidarisé, par sa face principale munie des plots métalliques, au substrat isolant (1) constituant la susdite couche isolante et en ce qu'on fore les trous à travers le substrat isolant (1) et la couche d'adhésif (3).
  6. 7. Procédé selon l'une quelconque des revendications 4 ou 5, caractérisé en ce que le composant micro- électronique (5) est solidarisé au substrat isolant (1) par une face principale opposée à la face principale munie des plots métalliques (7) et en ce qu'on fore les trous à travers la couche d'enrobage (13) qui constitue la susdite couche isolante.
  7. 8. Procédé selon la revendication 6, caractérisé en ce que le substrat isolant est muni, sur sa face externe, d'une couche métallique, en ce que la métallisation des trous assure les connexions électriques avec ladite couche métallique, et en ce qu'on décape ensuite sélectivement cette couche métallique pour former
    <Desc/Clms Page number 18>
    des pistes de circuits imprimés incluant lesdits trous métallisés.
  8. 9. Procédé selon la revendication 7 ou 8, caractérisé en ce que, lors de l'étape de métallisation des trous, on dépose une couche métallique sur l'ensemble de face du substrat isolant ou de la couche d'enrobage dans laquelle s'ouvrent les trous, la couche métallique étant formée inclusivement et simultanément dans les trous.
  9. 10. Procédé selon l'une quelconque des revendications 1 à 3, caractérisé en ce que : le substrat isolant est un film mince muni d'une couche métallique sur sa face opposée à celle destinée à recevoir le composant micro-électronique, on décape la couche métallique pour former des pistes de circuit imprimé,
    Figure img00180001
    on solidarise le composant micro-électronique sur la face du substrat isolant non pourvue des pistes de circuit imprimé, on fore les trous à travers les pistes de circuit imprimé et le substrat isolant pour qu'ils débouchent en affleurement sur les plots métalliques, et on remplit les trous avec une pâte conductrice assurant la connexion électrique entre les plots métalliques et les pistes de circuits imprimés respectives. il. Procédé selon l'une quelconque des revendications 1 à 10, caractérisé en ce que les trous sont forés au moyen d'un faisceau laser.
  10. 12. Procédé selon l'une quelconque des revendications 1 à 10, caractérisé en ce que les trous sont forés par gravure chimique.
    <Desc/Clms Page number 19>
  11. 13. Plaque à circuits imprimés supportant au moins un composant micro-électronique (5) ayant des plots métalliques de connexion électrique (7) qui affleurent une de ses faces principales
    Figure img00190001
    caractérisée en ce qu'elle comprend : une plaque isolant (1) de laquelle est solidaire un composant micro-électronique (5), des pistes métalliques de circuits imprimés (11) formées sur une face (9) de ladite plaque isolante (1) ne supportant pas le composant micro-électronique, des trous métallisés (12) traversant la plaque isolante (1) en regard respectivement des plots de connexion (7) du composant micro-électronique (5), lesdits trous (12) débouchant dans des pistes respectives de circuits imprimés (11) en étant métallisés sur leur paroi ainsi que sur leur fond constitué par un plot métallique respectif (7) du composant micro-électronique (5).
  12. 14. Plaque à circuits imprimés selon la revendication 13, caractérisée en ce que le composant micro- électronique (5) est fixé par un adhésif thermodurci isolant à un substrat isolant.
  13. 15. Plaque à circuits imprimés selon la revendication 14, caractérisée en ce que la susdite plaque isolante est formée par le substrat isolant, notamment sous forme d'un film mince et souple, et la couche d'adhésif thermodurci, en ce que les trous métallisés sont comblés avec une matière conductrice établissant une liaison électrique entre le plot métallique au fond du trou et une piste respective de circuit imprimé, et en ce que le composant micro-électronique est saillant sur la plaque isolante ainsi formée.
    <Desc/Clms Page number 20>
  14. 16. Plaque à circuits imprimés selon la revendication 14, caractérisée en ce que le composant micro- électronique est noyé dans la susdite plaque isolante formée du substrat isolant, de la couche d'adhésif thermodurci et d'une couche d'enrobage durci, et en ce que les trous sont métallisés par une couche métallique mince recouvrant les parois et le fond formé par un plot métallique respectif, cette couche métallique établissant une connexion électrique entre le plot métallique et une piste de circuits imprimés respective.
FR0103459A 2001-03-14 2001-03-14 Procede pour connecter electriquement des plots de contact d'un composant microelectronique directement a des pistes de circuits imprimes, et plaque a circuits imprimes ainsi constituee Expired - Fee Related FR2822338B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR0103459A FR2822338B1 (fr) 2001-03-14 2001-03-14 Procede pour connecter electriquement des plots de contact d'un composant microelectronique directement a des pistes de circuits imprimes, et plaque a circuits imprimes ainsi constituee

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0103459A FR2822338B1 (fr) 2001-03-14 2001-03-14 Procede pour connecter electriquement des plots de contact d'un composant microelectronique directement a des pistes de circuits imprimes, et plaque a circuits imprimes ainsi constituee

Publications (2)

Publication Number Publication Date
FR2822338A1 true FR2822338A1 (fr) 2002-09-20
FR2822338B1 FR2822338B1 (fr) 2003-06-27

Family

ID=8861108

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0103459A Expired - Fee Related FR2822338B1 (fr) 2001-03-14 2001-03-14 Procede pour connecter electriquement des plots de contact d'un composant microelectronique directement a des pistes de circuits imprimes, et plaque a circuits imprimes ainsi constituee

Country Status (1)

Country Link
FR (1) FR2822338B1 (fr)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1555862A2 (fr) * 2004-01-19 2005-07-20 Nitto Denko Corporation Procédé de fabrication d'un panneau à circuit ayant un composant électronique intégré
WO2010048653A2 (fr) 2008-10-30 2010-05-06 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Procédé d'intégration d'un composant électronique dans une carte imprimée
US20110083892A1 (en) * 2009-10-12 2011-04-14 Hong Bok We Electronic component-embedded printed circuit board and method of manufacturing the same
AT513047B1 (de) * 2012-07-02 2014-01-15 Austria Tech & System Tech Verfahren zum Einbetten zumindest eines Bauteils in eine Leiterplatte
US8631566B2 (en) 2008-08-25 2014-01-21 Imbera Electronics Oy Circuit board structure comprising an electrical component and a method for manufacturing a circuit board structure comprising an electrical component
US10187997B2 (en) 2014-02-27 2019-01-22 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
US10219384B2 (en) 2013-11-27 2019-02-26 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Circuit board structure
US10779413B2 (en) 2013-12-12 2020-09-15 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method of embedding a component in a printed circuit board
US10798823B2 (en) 2003-09-18 2020-10-06 Imberatek, Llc Method for manufacturing an electronic module and electronic module
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
CN117524892A (zh) * 2023-10-26 2024-02-06 深圳市中舜半导体科技有限公司 一种封装工艺及ic芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0094716A1 (fr) * 1982-05-14 1983-11-23 Rtc-Compelec Procédé pour connecter un semi-conducteur à des éléments d'un support, notamment d'une carte portative
US5250843A (en) * 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
US6159767A (en) * 1996-05-20 2000-12-12 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0094716A1 (fr) * 1982-05-14 1983-11-23 Rtc-Compelec Procédé pour connecter un semi-conducteur à des éléments d'un support, notamment d'une carte portative
US5250843A (en) * 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
US6159767A (en) * 1996-05-20 2000-12-12 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11716816B2 (en) 2003-09-18 2023-08-01 Imberatek, Llc Method for manufacturing an electronic module and electronic module
DE112004001727B4 (de) * 2003-09-18 2020-10-08 Ge Embedded Electronics Oy Verfahren zur Herstellung eines elektronischen Moduls
US10798823B2 (en) 2003-09-18 2020-10-06 Imberatek, Llc Method for manufacturing an electronic module and electronic module
EP1555862A3 (fr) * 2004-01-19 2007-08-08 Nitto Denko Corporation Procédé de fabrication d'un panneau à circuit ayant un composant électronique intégré
EP1555862A2 (fr) * 2004-01-19 2005-07-20 Nitto Denko Corporation Procédé de fabrication d'un panneau à circuit ayant un composant électronique intégré
US8631566B2 (en) 2008-08-25 2014-01-21 Imbera Electronics Oy Circuit board structure comprising an electrical component and a method for manufacturing a circuit board structure comprising an electrical component
CN102204418A (zh) * 2008-10-30 2011-09-28 At&S奥地利科技及***技术股份公司 用于将电子部件集成到印制电路板中的方法
US8914974B2 (en) 2008-10-30 2014-12-23 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Method for integrating an electronic component into a printed circuit board
CN102204418B (zh) * 2008-10-30 2016-05-18 At&S奥地利科技及***技术股份公司 用于将电子部件集成到印制电路板中的方法
WO2010048653A2 (fr) 2008-10-30 2010-05-06 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Procédé d'intégration d'un composant électronique dans une carte imprimée
WO2010048653A3 (fr) * 2008-10-30 2011-03-03 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Procédé d'intégration d'un composant électronique dans une carte imprimée
US20110083892A1 (en) * 2009-10-12 2011-04-14 Hong Bok We Electronic component-embedded printed circuit board and method of manufacturing the same
AT513047B1 (de) * 2012-07-02 2014-01-15 Austria Tech & System Tech Verfahren zum Einbetten zumindest eines Bauteils in eine Leiterplatte
AT513047A4 (de) * 2012-07-02 2014-01-15 Austria Tech & System Tech Verfahren zum Einbetten zumindest eines Bauteils in eine Leiterplatte
US11172576B2 (en) 2013-11-27 2021-11-09 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for producing a printed circuit board structure
US10219384B2 (en) 2013-11-27 2019-02-26 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Circuit board structure
US10779413B2 (en) 2013-12-12 2020-09-15 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method of embedding a component in a printed circuit board
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
US10187997B2 (en) 2014-02-27 2019-01-22 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
CN117524892A (zh) * 2023-10-26 2024-02-06 深圳市中舜半导体科技有限公司 一种封装工艺及ic芯片

Also Published As

Publication number Publication date
FR2822338B1 (fr) 2003-06-27

Similar Documents

Publication Publication Date Title
US7135765B2 (en) Semiconductor device package and method of making the same
KR100614722B1 (ko) 반도체 칩용 리드프레임과 전자 디바이스 및 리드프레임과 전자 디바이스 제조방법
EP1108677B1 (fr) Procédé d&#39;encapsulation hermétique in situ de microsystèmes
US7008817B2 (en) Method for manufacturing micro electro-mechanical systems using solder balls
EP0693777A1 (fr) Boîtier BGA à moulage par injection
KR20060049323A (ko) 반도체 장치 및 그 제조 방법
FR2736740A1 (fr) Procede de production et d&#39;assemblage de carte a circuit integre et carte ainsi obtenue
FR2992467A1 (fr) Procede de realisation d&#39;un composant a contact electrique traversant et composant obtenu
US4925723A (en) Microwave integrated circuit substrate including metal filled via holes and method of manufacture
FR2822338A1 (fr) Procede pour connecter electriquement des plots de contact d&#39;un composant microelectronique directement a des pistes de circuits imprimes, et plaque a circuits imprimes ainsi constituee
EP1011133A1 (fr) Composant microélectronique CMS enrobé, notamment pour un dispositif médical implantable actif, et son procédé de fabrication
EP0694965B1 (fr) Boítier BGA de circuit intégré et procédé de réalisation d&#39;un tel boítier
FR2646018A1 (fr) Dispositif semiconducteur et son procede de fabrication
EP0751556B1 (fr) Procédé de réalisation d&#39;un substrat d&#39;interconnexion permettant de connecter une puce sur un substrat de réception
JP4713602B2 (ja) 基板モジュールおよびその製造方法ならびに電子機器
KR100751984B1 (ko) 전자 부품의 제조 방법 및 전자 부품
FR2779867A1 (fr) Structure de montage et procede de montage d&#39;un dispositif a semi-conducteur
JP5478009B2 (ja) 半導体パッケージの製造方法
EP0044247B1 (fr) Procédé de fabrication d&#39;un support de composants électroniques pour la connexion des supports de puces de circuits intégrés
US7565739B2 (en) Method of making zinc-aluminum alloy connection
WO2000077729A1 (fr) Dispositif et procede de fabrication de dispositifs electroniques comportant au moins une puce fixee sur un support
FR2738705A1 (fr) Dispositif capteur electromecanique et procede de fabrication d&#39;un tel dispositif
JP6712136B2 (ja) 電子部品の製造方法
JP2000299559A (ja) パワーモジュール用基板
FR2479639A1 (fr) Dispositif d&#39;assemblage entre composants electroniques de caracteristiques mecaniques differentes et son procede de realisation

Legal Events

Date Code Title Description
TP Transmission of property
ST Notification of lapse

Effective date: 20101130