FR2811169A1 - Procede et dispositif de decodage et systemes les mettant en oeuvre - Google Patents
Procede et dispositif de decodage et systemes les mettant en oeuvre Download PDFInfo
- Publication number
- FR2811169A1 FR2811169A1 FR0008313A FR0008313A FR2811169A1 FR 2811169 A1 FR2811169 A1 FR 2811169A1 FR 0008313 A FR0008313 A FR 0008313A FR 0008313 A FR0008313 A FR 0008313A FR 2811169 A1 FR2811169 A1 FR 2811169A1
- Authority
- FR
- France
- Prior art keywords
- extrinsic information
- decoding
- binary
- probability
- covered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
- H03M13/296—Particular turbo code structure
- H03M13/2963—Turbo-block codes, i.e. turbo codes based on block codes, e.g. turbo decoding of product codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/45—Soft decoding, i.e. using symbol reliability information
- H03M13/451—Soft decoding, i.e. using symbol reliability information using a set of candidate code words, e.g. ordered statistics decoding [OSD]
- H03M13/456—Soft decoding, i.e. using symbol reliability information using a set of candidate code words, e.g. ordered statistics decoding [OSD] wherein all the code words of the code or its dual code are tested, e.g. brute force decoding
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
Pour décoder une séquence alpha = (alpha1,..., alpha i ,..., alphan ) où alpha i est le signal électrique reçu correspondant à un signal émis a i représentatif du ième élément binaire v i d'un mot v = (v1 ,..., vn ) choisi dans un code C de mots satisfaisant v. hT = 0 où h est un n-uplet ligne sur l'ensemble {0,1} dont le nombre de 1 est noté w, on détermine une information extrinsèque rhoext A (i,h) = P a i = -1 | A (i,h) / P a i = +1 | A (i, h) sur sur chacun des éléments v i couverts par h, A (i, h) étant l'ensemble des valeurs reçues alpha j couvertes par h, à l'exception de alpha i , et P a i | A (i, h) étant étant la probabilité que le ième signal émis ait été a i . On a rhoext A (i, h) = S 1 (i) + S3 (i) +... / 1 + S2 (i) + S4 (i) +... où les nombres Sr (i) sont calculés enappliquant la récurrence (CF DESSIN DANS BOPI) aux nombres S0 (i) initialisés à 1, avec z = exp (-4E/ N), où E est l'énergie des signaux émis a i et N est la densité spectrale de puissance du bruit sur le canal de transmission.
Description
2811 169
La présente invention se rapporte à un procédé et à un dispositif de
décodage et à des systèmes les mettant en oeuvre.
On considère la situation o un ensemble d'informations à transmettre est représenté par une séquence de symboles appartenant à l'ensemble {0,1}. Cet ensemble est appelé l'alphabet binaire et ses éléments
sont appelés des éléments binaires ou bits.
Pour transmettre ces éléments binaires, on les convertit en grandeurs électriques. Par exemple, le bit 0 est représenté par un signal électrique positif et le bit 1, par un signal électrique négatif. Ces signaux électriques ont la même valeur absolue, laquelle est ici arbitrairement choisie égale à 1 pour simplifier l'exposé. Toutefois, dans la réalité, ces signaux peuvent prendre toute valeur jugée appropriée selon l'application envisagée,
telle que par exemple, une tension électrique de + 5 volts.
Lorsque ces signaux électriques sont transmis sur un canal de transmission altéré par du bruit, les valeurs reçues diffèrent des valeurs
transmises.
En particulier, si le canal de transmission est altéré par un bruit blanc gaussien, la valeur reçue oc correspondant à un symbole transmis a appartenant à l'ensemble {-1,+1} est une variable aléatoire dont la densité de probabilité est donnée par p(ca la) = (c 27)-liexp[-(a-o) 2/2cy2], o le paramètre a est spécifié par le rapport signal sur bruit du canal de transmission: c = IN/2E o N est la
densité spectrale de puissance du bruit et E est l'énergie du signal transmis.
2811 169
On note P(a I a)o la probabilité que le symbole a ait été émis si a est le symbole reçu. La valeur de p(a) = P(- 1 a) I P(+l I a) peut être utilisée pour obtenir une estimation â du symbole émis a, reçu sous la forme de a: si
p(a) > 1 alors â est choisi égal à -1 et si p(a) < 1 alors à est choisi égal à +1.
Dans le but de limiter l'effet du bruit sur l'efficacité de la transmission d'information, il est connu de mettre en oeuvre un codage correcteur d'erreur qui consiste à utiliser seulement une petite proportion de toutes les séquences
possibles pour représenter l'information.
Un exemple d'un tel codage correcteur d'erreur est le codage linéaire en bloc: la séquence binaire à transmettre est une séquence de mots de n éléments binaires, n étant un entier positif, chacun de ces mots étant choisi dans le sous-ensemble C des mots v de longueur n qui satisfont v. HT = 0, o H est une matrice de dimension (n-k)xn sur l'ensemble {0,1}, 0 est le (n-k)-uplet de zéros et T représente la transposition, k étant un entier inférieur à n. De plus,
les composantes du produit matriciel v.HT se calculent modulo 2.
Il est bien connu de l'homme du métier que tout mot v du code C vérifie v. hT = 0 pour tout n-uplet binaire h qui est le résultat d'une combinaison linéaire des lignes de la matrice H. On notera que dans ce contexte, l'expression "combinaison linéaire" implique que les coefficients qui la définissent sont eux-mêmes des éléments binaires et que le résultat est
toujours à réduire modulo 2.
L'ensemble des mots h ainsi obtenus est appelé le code orthogonal ou dual du code C et est généralement noté Cl. Considérons un mot h de Cl dont le poids est w (w étant un entier inférieur à n), ce qui veut dire qu'il contient
w éléments binaires égaux à 1 et n-w éléments binaires égaux à 0.
Supposons, pour simplifier, que ces w éléments binaires égaux à 1
apparaissent dans les w premières positions de h: h = (1,..., 1, 0,..., 0) .
w Notons v = (v,..., vn). L'équation v.hT = 0 signifie donc -vi= 0 modulo 2. Elle i=1 implique en particulier: v1 =v2 +v3+... +vw modulo2 (1) et, plus généralement, vi = v +... + vi + vi1 +... + vw modulo 2 (2)
pour tout entier i compris entre 1 et w.
Soit a = (a,..., an) la séquence des signaux électriques émis appartenant, pour simplifier, à {-1,+1} et représentant le n-uplet binaire v. Soit a = (al,..., a,) la séquence reçue correspondante. Les équations (1) et (2) ci- dessus montrent que, étant donné h, on dispose, pour chacune des w premières valeurs binaires v;, de deux informations indépendantes qui peuvent être extraites de a. La première est la valeur reçue ai, à partir de laquelle on peut calculer p(ac) comme expliqué plus haut. La seconde est l'ensemble, noté A(i,h), des valeurs aj, j = 1,..., i-1, i+1,..., w. En effet, pour tout i, les valeurs aj de A(i,h) sont une image bruitée des symboles aj correspondants, lesquels sont
une traduction fidèle des éléments binaires vj correspondants.
Pour expliciter cette seconde information, dite extrinsèque, sur v;, on introduit la quantité z = exp(-2/12) = exp(-4E/N), qui dépend du rapport signal sur bruit du canal de transmission considéré, et on définit: Sl(i) = lzai,cj e A(i,h), S2(i) = EZ'aj+k,aj,oak A(i,h),j < k, S3(i) =z iZ + +C ajtk,j e A(i,h),j <k < ú, SW1 () = Za +...+il +i+l +a.+cCw On définit P[a, A(i,h)] comme étant la probabilité que le ième signal transmis ait été ai étant donnés les symboles aj de A(i,h). La quantité pext[A(i,h)] = P[ai = -1 IA(i,h)] / P[ai = +1]A(i,h)] fournit un "complément d'information" sur
la valeur du symbole émis ai.
On peut montrer que les quantités pext[A(i,h)] ont une expression très simple en fonction des polynômes Sr(i) introduits ci-dessus pext[A(i,h)] = [S1(i)+S3(i)+...]/[1+S2(i)+S4(i)+...] Lorsqu'on utilise des méthodes de type probabiliste pour estimer quelle a été la séquence transmise (ou seulement certains de ses éléments binaires), le problème suivant se pose: on cherche à déterminer les quantités Pext,[A(i,h)] pour i = 1,..., w avec un coût en calcul aussi faible que possible, sur la base des w éléments binaires reçus représentés par les signaux reçus aj,
correspondant à un mot h du code C-L.
La présente invention a pour but d'apporter une solution au problème précité. Dans ce but, la présente invention propose un procédé de décodage d'une séquence reçue c = (al,..., a,) o, pour tout entier i compris entre 1 et n, n étant un entier supérieur à 1, ai est le signal électrique reçu correspondant à la transmission d'un signal électrique ai représentatif du ieme élément binaire vi d'un mot choisi dans un code binaire C de mots v = (vi,..., vn) satisfaisant v.hT = 0, o h est un n- uplet ligne sur l'ensemble {0,1} dont le nombre de 1 est noté w, O T représente la transposition et o le produit scalaire v.hT se calcule modulo 2, ce procédé de décodage comportant une étape consistant à déterminer une information extrinsèque sur chacun des éléments binaires de v couverts par h, l'information extrinsèque apportée sur le ième élément binaire de v, suppose couvert par h, étant la quantité pext[A(i,h) ] = P[ai = -1 I A(i,h)] / P[ai = +1 I A(i,h)], o A(i,h) est l'ensemble des valeurs reçues ao de a qui sont couvertes par h, à l'exception de ai, et o P[ail A(i,h)] est la probabilité, calculée sur la base des signaux reçus aj de A(i,h), que le ième signal émis ait été ai, ce procédé de décodage étant remarquable en ce que la détermination des informations extrinsèques se fait par la formule pext[A(i,h)] = [S1(i)+S3(i)+...]/[1+ S2(i)+S4(i)+...] o les nombres S,(i), pour tout entier r compris entre 1 et w-1, sont calculés en appliquant la récurrence w r -1 zCSr_l(i)-zj Sr- 1(j) = Sr () i=1 aux nombres So(i) initialisés à 1, avec z = exp(-4E/N), o E est l'énergie du signal émis ai et N est la densité spectrale de puissance du bruit sur le canal de transmission. On dit que le mot h couvre la position d'indice i (de v, de a ou de a) si
l'élément binaire de h en position i est 1.
La présente invention permet ainsi de simplifier le calcul des quantités pext[A(i,h)], lequel peut ainsi être effectué en un nombre d'étapes qu'on peut exprimer sous forme polynomiale en fonction du poids w de h. Selon une caractéristique particulière, on détermine une information extrinsèque supplémentaire sur chacun des éléments binaires de v couverts par h en appliquant la récurrence w r -1p(ai)Sr-l(i)- p(oj)Sr-l(j) = Sr(j) i=1 o p(ai) représente le rapport entre la probabilité que ai soit égal à -1 et la probabilité que ai soit égal à +1, ces probabilités prenant en compte au moins
une partie des calculs d'informations extrinsèques déjà effectués.
Ainsi, les informations extrinsèques déjà calculées peuvent être
utilisées de façon itérative.
Selon une caractéristique particulière, la quantité p(ao) est donnée par p(ao) = p(oi).pext[A(i,h)] o p(ao) = P(-1 ai) / P(+1 ( a), P(ai ai) désignant la
probabilité que le ième signal émis ait été ai si le ième signal reçu est a(.
Selon une caractéristique particulière, le procédé de décodage de
l'invention est mis en oeuvre dans un procédé de turbodécodage.
Cela permet de simplifier ce procédé de turbodécodage sans en
affaiblir l'efficacité.
Selon une caractéristique particulière, on effectue les calculs relatifs
à la récurrence précitée en multiple précision.
Ainsi, la précision des calculs n'est pas affectée par le calcul des
différences qui est inhérent au procédé de décodage propose.
Dans le même but que celui indiqué plus haut, la présente invention propose également un dispositif de décodage d'une séquence reçue _ = (ai, an) o, pour tout entier i compris entre 1 et n, n étant un entier supérieur a 1, (xi est le signal électrique reçu correspondant à la transmission d'un signal électrique ai représentatif du ieme élément binaire vi d'un mot choisi dans un code binaire C de mots v = (v1,..., v,) satisfaisant v.hT = 0, o h est un n-uplet ligne sur l'ensemble {0,1} dont le nombre de 1 est noté w, o T représente la transposition et o le produit scalaire v.hT se calcule modulo 2, ce dispositif de décodage comportant des moyens pour déterminer une information extrinsèque sur chacun des éléments binaires de v couverts par h, l'information extrinsèque apportée sur le ième élément binaire de v, suppose couvert par h, étant la quantité pext[A(i,h)] = P[ai = -1 I A(i,h)] / P[ai = +1 IA(i,h)], o A(i,h) est l'ensemble des valeurs reçues cxj de a qui sont couvertes par h, à l'exception de cai, et o P[a1 IA(i,h)] est la probabilité, calculée sur la base des signaux reçus aj de A(i,h), que le ième signal émis ait été ai, ce dispositif de décodage étant remarquable en ce que la détermination des informations extrinsèques se fait par la formule pext[A(i,h)] = [S1(i)+S3(i)+...]/[1+S2(i)+S4(i)+...] o les nombres Sr(i), pour tout entier r compris entre 1 et w-l, sont calculés en appliquant la récurrence w r-l zai Srl(i)- ZJ Sr-l(j) = Sr(j) i=1 aux nombres So(i) initialisés a 1, avec z = exp(-4E/N), o E est l'énergie des signaux émis ai et N est la densité spectrale de puissance du bruit sur le canal
de transmission.
Ainsi, le calcul des quantités pext[A(i,h)] nécessite un dispositif dont la complexité n'est que polynomiale en le poids w de h. Par ailleurs, les caractéristiques particulières du dispositif de décodage non explicités ci-dessous et leurs avantages sont similaires à ceux
du procédé de décodage et ne seront donc pas rappelés ici.
Dans un mode particulier de réalisation, le dispositif comporte: - une pluralité de multiplieurs, chacun des multiplieurs recevant, sur une première entrée, la valeur de Sr.-(i) et, sur sa seconde entrée, la valeur - une pluralité d'additionneurs, une première entrée de chacun des additionneurs étant respectivement reliée à la sortie de chacun des multiplieurs; - un module de sommation, dont l'entrée est reliée à la sortie de chacun des multiplieurs; - un module supplémentaire de multiplication, dont une première entrée est reliée à la sortie du module de sommation et dont la seconde entrée reçoit la valeur-1/r, la sortie du module supplémentaire de multiplication étant reliée à la seconde entrée de chacun des additionneurs; et - un module d'introduction de retards, dont l'entrée est reliée a la sortie de chacun des additionneurs et dont la sortie est reliée à la première entrée de chacun des multiplieurs, ce dispositif étant initialisé par So(i) = 1 pour tout i, de sorte que chacun des
additionneurs fournit en sortie la valeur Sr(i).
Dans une réalisation particulière, plusieurs des calculs nécessaires à la détermination des informations extrinsèques peuvent être effectués par des
circuits mis en parallèle.
Dans une autre réalisation, plusieurs des calculs nécessaires à la détermination des informations extrinsèques peuvent être effectués par des
circuits mis en série.
La présente invention vise aussi un appareil de traitement de signaux numériques, comportant des moyens adaptés à mettre en oeuvre un procédé
de décodage tel que ci-dessus.
La présente invention vise aussi un appareil de traitement de signaux
numériques, comportant un dispositif de décodage tel que ci-dessus.
La présente invention vise aussi un réseau de télécommunications, comportant des moyens adaptés à mettre en oeuvre un procédé de décodage
tel que ci-dessus.
La présente invention vise aussi un réseau de télécommunications,
comportant un dispositif de décodage tel que ci-dessus.
La présente invention vise aussi une station mobile dans un réseau de télécommunications, comportant des moyens adaptés à mettre en ceuvre un
procédé de décodage tel que ci-dessus.
La présente invention vise aussi une station mobile dans un réseau de télécommunications, comportant un dispositif de décodage tel que cidessus. La présente invention vise aussi un dispositif de traitement de signaux représentatifs de parole, comportant un dispositif de décodage tel que ci-dessus. La présente invention vise aussi un dispositif de transmission de données comportant un émetteur adapté à mettre en oeuvre un protocole de transmission par paquets, comportant un dispositif de décodage et/ou un
dispositif de traitement de signaux représentatifs de parole tels que cidessus.
Selon une caractéristique particulière du dispositif de transmission de données, le protocole de transmission par paquets est de type ATM (mode de
transfert asynchrone, en anglais "Asynchronous Transfer Mode").
En variante, le protocole de transmission par paquets est de type IP
(protocole de transmission utilisé sur Internet, en anglais "Intemet Protocor').
L'invention vise aussi: - un moyen de stockage d'informations lisible par un ordinateur ou un microprocesseur conservant des instructions d'un programme informatique, permettant la mise en oeuvre d'un procédé de décodage tel que ci-dessus, et - un moyen de stockage d'informations amovible, partiellement ou totalement, lisible par un ordinateur ou un microprocesseur conservant des instructions d'un programme informatique, permettant la mise en oeuvre d'un
procédé de décodage tel que ci-dessus.
L'invention vise aussi un programme d'ordinateur comportant des séquences d'instructions pour mettre en oeuvre un procédé de décodage tel
que ci-dessus.
Les caractéristiques particulières et les avantages des différents appareils de traitement de signaux numériques, des différents réseaux de télécommunications, des différentes stations mobiles, du dispositif de traitement de signaux représentatifs de parole, du dispositif de transmission de données, des moyens de stockage d'informations et du programme d'ordinateur étant similaires à ceux du procédé de décodage selon l'invention, ils ne sont pas
rappelés ici.
D'autres aspects et avantages de l'invention apparaîtront à la lecture
de la description détaillée qui suit de modes particuliers de réalisation, donnés à
titre d'exemples non limitatifs. La description se réfère aux dessins qui
l'accompagnent, dans lesquels: - la figure 1 représente schématiquement un circuit de calcul simultané des quantités Srt(j) mettant en oeuvre un procédé de décodage conforme à la présente invention, dans un mode particulier de réalisation; - la figure 2 représente schématiquement un mode d'utilisation itérative du circuit de la figure 1; - la figure 3 représente schématiquement un mode de réalisation plus général du circuit de calcul des quantités Sr(j), dans lequel ce calcul est effectué à partir d'informations 9(c*) plus générales que la simple connaissance des symboles reçus ai; - la figure 4 illustre schématiquement l'application de l'invention au domaine des turbocodes, dans un mode particulier de réalisation; - la figure 5 est un organigramme illustrant des étapes d'un procédé de décodage conforme à la présente invention; et - la figure 6 représente schématiquement un dispositif électronique comportant un dispositif de décodage conforme à la présente invention, dans
un mode particulier de réalisation.
On considère dans ce qui suit une séquence reçue a = (ai,..., Oan),
ayant transité dans un canal de transmission altéré par un bruit blanc gaussien.
Pour tout entier i compris entre 1 et n, n étant un entier supérieur à 1, cai est le signal électrique reçu correspondant à la transmission d'un signal électrique ai. Le signal électrique ai est représentatif du ieme élément binaire vi
d'un mot v choisi dans un code C de mots satisfaisant v.hT = 0, o h est un n-
uplet ligne d'éléments binaires dont le nombre de 1 est noté w, o T représente
la transposition et o le produit scalaire v.hT se calcule modulo 2.
Le procédé de décodage de l'invention comporte une étape consistant à déterminer une information extrinsèque sur chacun des éléments binaires vi de v dits couverts par h = (h1,..., hn), c'est-à-dire pour tout i tel que hi = 1. On dit en effet que le mot h couvre la position d'indice i de v si l'élément binaire de h en position i est 1. Illustrons le procédé proposé par l'exemple, nullement limitatif, o w =4. A partir des définitions données en introduction, on a les expressions suivantes: S1(1) =za2 +z13 + Z 4 S1(2) = za1 +za3 +za4 S1(3) =za1 + za2 + z14 S1(4) = zal + za2 + za3 S2(1) = cZa2 +a3 + zac2 +a(4 + zac3 +a4 S2(2) = Za1 +a3 + Zl + aC4 +zCa3+a4 S2(3) = Za1 +a2 +ZO1+a4 4 +ZC2+:a4 S2(4) = zc +aC2 +Za(l +a3 +Za2+a3 S3 (1) = Z- 2 +a3 +a4 S3(2) = ZaCl +a3 +a4 S3 (3) = Zal +2 +Ca4 S3 (4) = Za1 +a2 +a3 On peut vérifier que les expressions ci-dessus satisfont aux relations suivantes: Zzai S1(i) - 2zai S1(j) = 2S2(j), i=1
Zazi S2 (i) - 3Z'j S2 (j) = 3S3(j).
i=1 Ces relations sont des cas particuliers de relations plus générales valables pour w quelconque. Posons en effet So(i) = 1 pour tout i. On a pour r = 1,..., w-1: Z aiSr ((X)IrZzaj1 + +X(ir Y'Z C rl(i)= rl-z zJl... c'j (3) i=1 rzijSrl(j)=r-zail + "+r-1 +ci (4)
o, dans le membre de droite de l'équation (3), la somme porte sur tous les r-
uplets (jl,.... jr) d'entiers compris entre 1 et w (bornes comprises) et vérifiant j1 < j2 <... < jr, et o, dans le membre de droite de l'équation (4), la somme porte sur tous les (r-1)-uplets (j,..., j..jr-) d'entiers différents et non égaux à j, compris
entre 1 et w (bornes comprises) et vérifiant j1 < j2 <... < jr-1.
On vérifie que la différence entre les membres de droite des équations (3) et (4) est donnée par: rEzai1 +.+air _rzzajl ++Jr1 +j = rSr(j), d'o: w
r-l zai Sr_-1(i)- zj Sr (j)= Sr (j).
i=1 L'interprétation des termes de cette récurrence est la suivante. La w somme r-1i zaiSr-1(i) comporte une et une seule fois chaque monôme i=1 obtenu comme produit de r facteurs zci différents. Le terme z iSrl(j) comporte une et une seule fois chaque monôme obtenu comme produit de r facteurs zai différents, sous la contrainte que le monôme z est un facteur de chacun de ces monômes. Dès lors, la différence entre ces deux expressions est bien la somme de tous les monômes obtenus comme produit de r facteurs zai
différents parmi lesquels ne figure pas le monôme z i, c'est-à-dire, Sr(j) .
Cette récurrence permet, pour r > 0, de déterminer tous les Sr(j) pour
j = 1,..., w dès qu'on connaît tous les Srl(j) pour j = 1..., w.
Etant donné que l'utilisation de cette récurrence implique le calcul d'une différence, il est avantageux d'effectuer les calculs en multiple précision, afin d'éviter le problème classique du manque de précision du résultat, qui peut se poser lorsque ce résultat est petit par rapport aux termes dont on calcule la différence. Pour cela, on peut par exemple représenter les quantités manipulées par un nombre d'éléments binaires deux fois plus grand que le minimum nécessaire. La présente invention se prête particulièrement bien à des implantations de type "série" ou "parallèle" utilisant un circuit de base très simple, illustré sur la figure 1. Ce circuit est en effet adapté au calcul itératif des
w.(w-1) valeurs Sr(i) pour i = 1,..., wet r = 1,..., w-1.
Il comporte une série de multiplieurs 101, 102, 103,..., 10w, chaque multiplieur 10j recevant, sur une première entrée, la valeur de Sr.i(i) et, sur sa
seconde entrée, la valeur - zai.
Le circuit comporte en outre une série d'additionneurs 121, 122, 123, 2... , 2w. La sortie de chaque multiplieur 10i est reliée à une première entrée de
l'additionneur 12j.
La sortie de chaque multiplieur 10j est également reliée à l'entrée d'un module unique de sommation 14. La sortie du module de sommation 14 est reliée à une première entrée d'un multiplieur 16, qui reçoit sur sa seconde
entrée la valeur-1/r.
La sortie du multiplieur 16 est reliée à la seconde entrée de chaque
additionneur 12j.
Ainsi, chaque additionneur 12j fournit en sortie la valeur Sr(i).
Il suffit d'initialiser les entrées du circuit par So(i) = 1 pour tout i. Pour r = 1, le circuit calcule en une étape l'ensemble des Sl(i), i = 1,.. ., w. Utilisant ces Sl(i) à l'entrée du circuit avec r = 2, on obtient les S2(i); en continuant de cette façon, on obtient les Sr(i) pour tout r. La figure 2 illustre schématiquement
ce mode de fonctionnement itératif.
La figure 2 est identique à la figure 1 et ne sera donc pas décrite à nouveau ici, à ceci près que les sorties des additionneurs 121, 122, 123,. .., 12w sont respectivement reliées aux entrées des multiplieurs 101, 102, 103,..., 10w par l'intermédiaire d'une matrice d'éléments de retard 18, qui permet de mettre
en oeuvre la récurrence donnant les Sr(i) en fonction des Sr-i(i).
On peut aussi former un circuit global en disposant en cascade w-1 circuits tels que celui de la figure 2 et en initialisant le premier d'entre eux par So(i) = 1 pour tout i. Dans ce cas, les w valeurs Sr(i), i = 1,..., w, apparaissent
comme sorties du rème étage du circuit global.
On peut aussi disposer un nombre prédéterminé de circuits tels que celui de la figure 1 en parallèle, dans une version itérative (comme celle de la figure 2) ou en cascade, pour calculer simultanément plusieurs informations extrinsèques différentes correspondant à des relations de parité spécifiées par
différents mots h du code dual Cl.
L'invention trouve une application privilégiée au turbodécodage.
Dans ce qui précède, on a considéré le cas d'un canal de transmission à bruit blanc gaussien et la détermination d'informations extrinsèques obtenues via un ou plusieurs mots h du code C' orthogonal au
code C utilisé pour la transmission.
Or, après avoir déterminé, sur la base d'un ou de plusieurs mots h de C', une ou plusieurs informations extrinsèques concernant les valeurs des symboles transmis, il peut être efficace, comme le montrent des travaux récents à propos des turbocodes (voir par exemple l'article de R. PYNDIAH intitulé "Near optimum decoding of product codes: block turbo codes", in IEEE Transactions on Communications, 46, n 8, pages 1003 à 1010, août 1998), de calculer de nouvelles informations extrinsèques, sur la base, non plus seulement des valeurs p(o) = P(-1 1a)/P(+1 la), mais sur la base de valeurs p(c) prenant en compte tout ou partie des calculs d'informations extrinsèques déjà effectués. Cette remarque est à la base du décodage itératif des codes correcteurs d'erreurs. Comme il est indiqué dans l'article de R. PYNDIAH, les codes produits se prêtent particulièrement bien à ce type de décodage. En particulier, si on a effectué, sur la base d'un ou de plusieurs mots h de Cl, le calcul de quantités pext[A(i,h)], on peut calculer de nouvelles informations extrinsèques, sur la base, non plus seulement des valeurs p(ac) =
P(-1 I ai)/P(+1 I ai), mais sur la base des produits p(ai) = p(ai). pext[A(i,h)].
Le circuit décrit précédemment à l'aide de la figure 1 peut facilement être utilisé à cette fin. En effet, dans ce circuit, les p(ao) sont représentés par les paramètres zai on a p(ai) = zai. Ainsi, si, à un moment quelconque du décodage, on dispose d'informations extrinsèques se traduisant globalement par de nouvelles valeurs p(cL) des p(ax), il suffit de remplacer, sur la figure 1, les coefficients multiplicatifs z'1 par ces nouveaux coefficients p(ca). La récurrence w utilisée est alors r1lp(cai)Srl1(i)-p(oj)Sr_1(j) = Sr(j) o p(aOi) représente le i=1 rapport entre la probabilité que ai soit égal à -1 et la probabilité que ai soit égal à +1. Quelle que soit la façon dont sont gérées les évolutions des n valeurs 2(aj) correspondant aux n éléments binaires vi transmis, ou, de façon équivalente, aux n signaux électriques ai qui les représentent, I'estimation de ai sera -1 si la valeur finale de p(ca) est strictement positive et sera +1 si la valeur
finale de p(ao) est strictement négative.
La figure 3 représente schématiquement ce type d'utilisation du circuit de la figure 1, dans le cas d'une implantation de type itératif. Elle ne sera pas décrite plus en détail étant donné que les éléments constitutifs du circuit sont les mêmes et portent les mêmes chiffres de référence que les éléments
déjà décrits à l'aide des figures 1 et 2.
Une utilisation de l'invention pour décoder des données en mettant
en oeuvre des turbocodes est représentée schématiquement sur la figure 4.
Pour simplifier, les notations rappelées sur la figure concernent une seule
itération du décodage.
A partir de la séquence reçue (oI,..., à,), à partir d'informations extrinsèques déjà calculées p(oi) et à partir d'un mot h de C , on calcule, pour toutes les positions i couvertes par h, de nouvelles informations extrinsèques pext[A(i,h)]. Cela est illustré par un bloc 40 de détermination d'informations extrinsèques sur la figure 4. On recombine ensuite ces informations
2811 169
extrinsèques pext[A(i,h)] avec celles déjà calculées p(aoi) afin de mettre à jour ces informations extrinsèques déjà calculées Q(ao). Cela est illustré par un bloc
42 de recombinaison et de mise à jour.
Concernant le choix du mot h, à titre d'exemple nullement limitatif, on pourra par exemple utiliser un même mot h dans plusieurs itérations non consécutives. Néanmoins, ni l'optimisation du choix de h, ni le mode de recombinaison des informations extrinsèques pext[A(i,h)] avec les informations Q(oi), lors de la mise à jour de ces dernières, ne sont du ressort de la présente
invention. Ces éléments ne sont donc pas décrits en détail ici.
L'organigramme de la figure 5 illustre des étapes d'un procédé de
décodage conforme à la présente invention.
Comme le montre la figure 5, on suppose qu'on a préalablement transmis des signaux électriques ai représentant respectivement des éléments binairesvi d'un mot v. Comme décrit plus haut, le mot v est choisi dans un code binaire C de mots v = (v1,..., vn) satisfaisant v.hT = 0, o h est un n-uplet ligne sur l'ensemble {0,1} dont le nombre de 1 est noté w, o T représente la
transposition et o le produit scalaire v.hT se calcule modulo 2.
On suppose également qu'on a reçu une séquence a = (ci,..., an) de signaux électriques, o le signal reçu (x, 1 < i < n correspond respectivement
au signal émis ai, 1 < i < n.
Une étape d'initialisation 500 du procédé de décodage conforme à l'invention consiste alors à initialiser une variable notée r à la valeur 0 et à initialiser les quantités S,(i) définies plus haut à la valeur 1 pour tout i compris
entre 1 etw, soit So(i) = 1 V i, 1 < i < w.
Puis la récurrence sur r est effectuée comme suit: - une étape d'incrémentation 502 consiste à augmenter d'une unité la valeur de r, une étape de détermination d'informations extrinsèques 504 consiste à obtenir S,(i) à partir de la connaissance de Sr-l(i), et ce pour toutes les valeurs de i comprises entre 1 et w, de la façon décrite plus haut, et - un test 506 consiste à déterminer si la valeur de r a atteint ou non
la valeur w-1.
Si le test 506 est négatif, on réitère les étapes 502, 504 et 506.
Si le test 506 est positif, cela signifie que r = w-1; on a alors obtenu
Sw. (i) pour tout i compris entre 1 etw.
Comme déjà décrit, on en déduit alors, pour toutes les positions i couvertes par h et pour toutes les valeurs de i comprises entre 1 et w, une information extrinsèque sur vi notée pext[A(i,h)] et définie comme étant égale à P[ai = -1 IA(i,h)] / P[ai = +1 IA(i,h)], o A(i,h) est l'ensemble des valeurs reçues caj de oa qui sont couvertes par h, à l'exception de ai, et o P[ai A(i,h)] est la probabilité, calculée sur la base des signaux reçus cxj de A(i,h), que le ième signal
émis ait été ai.
Comme décrit plus haut, la détermination des informations extrinsèques se fait par la formule pext[A(i,h)] = [Sl(i)+S3(i)+...]/[1+S2(i)+S4(i)+...] o les nombres S,(i), pour tout entier r compris entre 1 et w-1, sont calculés en appliquant la récurrence w r-1 zzai Srl(i) - Zj Sr-l(j) = Sr (j) i=1 aux nombres So(i) initialisés à 1, avec z = exp(-4E/N), o E est l'énergie des signaux émis ai et N est la densité spectrale de puissance du bruit sur le canal
de transmission.
La figure 6 illustre schématiquement la constitution d'une station de réseau ou station de décodage informatique, sous forme de schéma synoptique. Cette station comporte un clavier 311, un écran 309, un destinataire d'information externe 310, un récepteur hertzien 306, conjointement reliés à un
port d'entrées/sorties 303 d'une carte de traitement 301.
La carte de traitement 301 comporte, reliés entre eux par un bus d'adresses et de données 302: - une unité centrale de traitement 300; une mémoire vive RAM 304; - une mémoire morte ROM 305; et
- le port d'entrées/sorties 303.
Chacun des éléments illustrés en figure 6 est bien connu de l'homme du métier des micro-ordinateurs et des systèmes de transmission et, plus généralement, des systèmes de traitement de l'information. Ces éléments communs ne sont donc pas décrits ici. On observe, cependant, que: - le destinataire d'information 310 est, par exemple, un périphérique d'interface, un afficheur, un modulateur, une mémoire externe ou un autre système de traitement d'information (non représenté), et est avantageusement adapté à recevoir des séquences de signaux représentatifs de parole, de messages de service ou de données multimédia, sous forme de séquences de données binaires, et que - le récepteur hertzien 306 est adapté à mettre en oeuvre un protocole de transmission par paquets sur un canal non filaire, et à recevoir ces
paquets sur un tel canal.
On observe, en outre, que le mot "registre" utilisé dans la description
désigne, dans chacune des mémoires 304 et 305, aussi bien une zone mémoire de faible capacité (quelques données binaires) qu'une zone mémoire
de grande capacité (permettant de stocker un programme entier).
La mémoire vive 304 conserve des données, des variables et des résultats intermédiaires de traitement, dans des registres de mémoire portant,
dans la description, les mêmes noms que les données dont ils conservent les
valeurs. La mémoire vive 304 comporte notamment: - un registre "données reçues", dans lequel sont conservées les données binaires reçues, dans leur ordre d'arrivée sur le bus 302 en provenance du canal de transmission, - un registre "inf extrinsèques", dans lequel sont conservées, à un instant donné, les informations extrinsèques correspondant à chaque élément binaire vi d'un mot v, et - un registre "Sr(i)", dans lequel sont conservées les valeurs des
nombres Sr(i) au fur et à mesure de leur calcul.
La mémoire morte 305 est adaptée à conserver le programme de fonctionnement de l'unité centrale de traitement 300, dans un registre "Program". L'unité centrale de traitement 300 est adaptée a mettre en oeuvre les réalisations illustrées par les figures 1 à 3 et/ou l'application aux turbocodes
illustrée par la figure 4 et/ou l'organigramme de la figure 5.
En variante, I'invention pourrait être réalisée non seulement par voie logicielle mais éventuellement en utilisant une logique câblée ou programmable.
Claims (23)
1. Procédé de décodage d'une séquence reçue _ = (ao,..., acn) o, pour tout entier i compris entre 1 et n, n étant un entier supérieur a 1, ai est le signal électrique reçu correspondant à la transmission d'un signal électrique ai représentatif du ime élément binaire vi d'un mot choisi dans un code binaire C de mots v = (vi,..., vn) satisfaisant v.hT = 0, o h est un n-uplet ligne sur l'ensemble {0,1} dont le nombre de 1 est noté w, o T représente la transposition et o le produit scalaire v.hT se calcule modulo 2, ledit procédé de décodage comportant une étape consistant à déterminer une information extrinsèque sur chacun des éléments binaires de v couverts par h, ladite information extrinsèque apportée sur le ième élément binaire de y, supposé couvert par h, étant la quantité pext[A(i,h)] = P[ai = -1 IA(i,h)] / P[ai = +1 IA(i,h)], o A(i,h) est l'ensemble des valeurs reçues aj de a qui sont couvertes par h. à I'exception de aoi, et o P[ai A(i,h)] est la probabilité, calculée sur la base des signaux reçus cj de A(i,h), que le ième signal émis ait été ai, ledit procédé de décodage étant caractérisé en ce que la détermination des informations extrinsèques se fait par la formule pext[A(ih)] = [S1 (i)+S3(i)+...]/[1+S2(i)+S4(i)+.] o les nombres S,(i), pour tout entier r compris entre 1 et w-1, sont calculés en appliquant la récurrence w r-1 zai Srl(i) - zCJ Sr-1(j) = Sr(j) i=1 aux nombres So(i) initialisés à 1, avec z = exp(-4E/N), o E est l'énergie des signaux émis ai et N est la densité spectrale de puissance du bruit sur le canal
de transmission.
2. Procédé selon la revendication 1, caractérisé en ce qu'on détermine une information extrinsèque supplémentaire sur chacun des éléments binaires de v couverts par h en appliquant la récurrence w r-1 Zp(ai) Sr_1(i) _(aj)Sr-1l(j) = Sr(j) i=1 o p(ai) représente le rapport entre la probabilité que ai soit égal à -1 et la probabilité que ai soit égal à +1, ces probabilités prenant en compte au moins
une partie des calculs d'informations extrinsèques déjà effectués.
3. Procédé selon la revendication 2, caractérisé en ce que la quantité p(cq) est donnée par p(ai) = p(ai).pext[A(i,h)] o p(:ji) = P(-1 lai) / P(+1 lai), P(ai 1 i) désignant la probabilité que le ire signal émis ait été ai si le ième signal
reçu est cai.
4. Procédé selon la revendication 1, 2 ou 3, caractérisé en ce qu'il
est mis en oeuvre dans un procédé de turbodécodage.
5. Procédé selon l'une quelconque des revendications 1 à 4,
caractérisé en ce qu'on effectue les calculs relatifs à ladite récurrence en
multiple précision.
6. Dispositif de décodage d'une séquence reçue a = (ai,..., cn) o, pour tout entier i compris entre 1 et n, n étant un entier supérieur à 1, ai est le signal électrique reçu correspondant à la transmission d'un signal électrique ai représentatif du ième élément binaire v; d'un mot choisi dans un code binaire C de mots v = (v,..., vn) satisfaisant v.hT = 0, o h est un n-uplet ligne sur l'ensemble {0,1} dont le nombre de 1 est noté w, o T représente la transposition et o le produit scalaire v.hT se calcule modulo 2, ledit dispositif de décodage comportant des moyens pour déterminer une information extrinsèque sur chacun des éléments binaires de v couverts par h, ladite information extrinsèque apportée sur le ième élément binaire de v, supposé couvert par h, étant la quantité pext[A(i,h) ] = P[ai = -1 IA(i,h)] / P[ai = +1 IA(i,h)], o A(i,h) est l'ensemble des valeurs reçues cxi de ca qui sont couvertes par h, à I'exception de ai, et o P[a I A(i,h)] est la probabilité, calculée sur la base des signaux reçus oj de A(i,h), que le ième signal émis ait été ai, ledit dispositif de décodage étant caractérisé en ce que la détermination des informations extrinsèques se fait par la formule pext[A(i,h)] = [S1(i)+S3(i)+...]/[1 + S2(i)+S4(i)+...] o les nombres Sr(i), pour tout entier r compris entre 1 et w-1, sont calculés en appliquant la récurrence w r- _ z iSr-1(i) - zi Srl(j) = Sr (i) i=1 aux nombres So(i) initialisés a 1, avec z = exp(-4E/N) , o E est l'énergie des signaux émis ai et N est la densité spectrale de puissance du bruit sur le canal
de transmission.
7. Dispositif selon la revendication 6, caractérisé en ce qu'il comporte en outre des moyens pour déterminer une information extrinsèque supplémentaire sur chacun des éléments binaires de v couverts par h en appliquant la récurrence w r- Zp(oi)Sr-l(i) - P(aj)Sr-l(j) = Sr(j) i=1 o p(ox) représente le rapport entre la probabilité que ai soit égal à -1 et la probabilité que ai soit égal a +1, ces probabilités prenant en compte au moins
une partie des calculs d'informations extrinsèques déjà effectués.
8. Dispositif selon la revendication 7, caractérisé en ce que la quantité p(ac) est donnée par p(ao) = p(ai).pex[A(i,h)] o p(xi) = P(-1 Ili) / P(+ 1 I ai), P(ai aoi) désignant la probabilité que le ième signal émis ait été ai si le
ieme signal reçu est ac.
9. Dispositif selon la revendication 6, 7 ou 8, caractérisé en ce qu'il comporte: - une pluralité de multiplieurs (101,..., 10w), chacun desdits multiplieurs (10i) recevant, sur une première entrée, la valeur de Srl(i) et, sur sa seconde entrée, la valeur - z ; - une pluralité d'additionneurs (121,..., 12w), une première entrée de chacun desdits additionneurs (121) étant respectivement reliée à la sortie de chacun desdits multiplieurs (10i); - des moyens de sommation (14), dont l'entrée est reliée à la sortie de chacun desdits multiplieurs (10i); - des moyens supplémentaires de multiplication (16), dont une première entrée est reliée à la sortie desdits moyens de sommation (14) et dont la seconde entrée reçoit la valeur -1/r, la sortie desdits moyens supplémentaires de multiplication (16) étant reliée a la seconde entrée de chacun desdits additionneurs (12j) et - des moyens d'introduction de retards (18), dont l'entrée est reliée à la sortie de chacun desdits additionneurs (121,..., 12w,) et dont la sortie est reliée à ladite première entrée de chacun desdits multiplieurs (101,..., 10w), ledit dispositif étant initialisé par So(i) = 1 pour tout i, de sorte que chacun
desdits additionneurs (12i) fournit en sortie la valeur S,(i).
10. Dispositif selon l'une quelconque des revendications 6 à 9,
caractérisé en ce qu'il est mis en ceuvre dans un turbodécodeur.
11. Dispositif selon l'une quelconque des revendications 6 à 10,
caractérisé en ce que les calculs relatifs à ladite récurrence sont effectués en
multiple précision.
12. Dispositif selon l'une quelconque des revendications 6 à 11,
caractérisé en ce que la réalisation de plusieurs des calculs nécessaires à la détermination des informations extrinsèques est effectuée par des circuits mis
en parallèle.
13. Dispositif selon l'une quelconque des revendications 6 à 11,
caractérisé en ce que la réalisation de plusieurs des calculs nécessaires à la détermination des informations extrinsèques est effectuée par des circuits mis
en série.
14. Appareil de traitement de signaux numériques, caractérisé en ce qu'il comporte des moyens adaptés à mettre en oeuvre un procédé de
décodage selon l'une quelconque des revendications 1 à 5.
15. Appareil de traitement de signaux numériques, caractérisé en ce qu'il comporte un dispositif de décodage selon l'une quelconque des
revendications 6 à 13.
16. Réseau de télécommunications, caractérisé en ce qu'il comporte des moyens adaptés à mettre en oeuvre un procédé de décodage selon l'une
quelconque des revendications 1 à 5.
17. Réseau de télécommunications, caractérisé en ce qu'il comporte
un dispositif de décodage selon l'une quelconque des revendications 6 à 13.
18. Station mobile dans un réseau de télécommunications, caractérisée en ce qu'elle comporte des moyens adaptés à mettre en oeuvre un
procédé de décodage selon l'une quelconque des revendications 1 à 5.
19. Station mobile dans un réseau de télécommunications, caractérisée en ce qu'elle comporte un dispositif de décodage selon l'une
quelconque des revendications 6 à 13.
20. Dispositif de traitement de signaux représentatifs de parole, caractérisé en ce qu'il comporte un dispositif de décodage selon l'une
quelconque des revendications 6 à 13.
21. Dispositif de transmission de données comportant un émetteur adapté à mettre en oeuvre un protocole de transmission par paquets, caractérisé en ce qu'il comporte un dispositif de décodage selon l'une
quelconque des revendications 6 à 13 et/ou un dispositif de traitement de
signaux représentatifs de parole selon la revendication 20.
22. Dispositif de transmission de données selon la revendication 21,
caractérisé en ce que ledit protocole est de type ATM.
23. Dispositif de transmission de données selon la revendication 21,
caractérisé en ce que ledit protocole est de type IP.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0008313A FR2811169B1 (fr) | 2000-06-28 | 2000-06-28 | Procede et dispositif de decodage et systemes les mettant en oeuvre |
| JP2001196423A JP4587427B2 (ja) | 2000-06-28 | 2001-06-28 | 復号方法及びその装置とそれを用いたシステム |
| US09/892,874 US6910006B2 (en) | 2000-06-28 | 2001-06-28 | Decoding method and device and systems implementing them |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0008313A FR2811169B1 (fr) | 2000-06-28 | 2000-06-28 | Procede et dispositif de decodage et systemes les mettant en oeuvre |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2811169A1 true FR2811169A1 (fr) | 2002-01-04 |
| FR2811169B1 FR2811169B1 (fr) | 2002-09-06 |
Family
ID=8851797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0008313A Expired - Fee Related FR2811169B1 (fr) | 2000-06-28 | 2000-06-28 | Procede et dispositif de decodage et systemes les mettant en oeuvre |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6910006B2 (fr) |
| JP (1) | JP4587427B2 (fr) |
| FR (1) | FR2811169B1 (fr) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7103330B2 (en) * | 2003-01-28 | 2006-09-05 | Koninklijke Philips Electronics N.V. | Method of transmitting information between an information transmitter and an information receiver |
| FR2858141A1 (fr) * | 2003-07-21 | 2005-01-28 | Canon Kk | Codage d'informations par codes de reed-solomon raccourcis |
| FR2860360B1 (fr) * | 2003-09-29 | 2005-12-09 | Canon Kk | Dispositif de codage /decodage utilisant un codeur/decodeur de reed-solomon |
| FR2867925B1 (fr) * | 2004-03-22 | 2006-05-19 | Canon Kk | Codage de canal adapte aux erreurs rafale |
| FR2873518B1 (fr) * | 2004-07-22 | 2008-12-19 | Canon Kk | Procede de codage et de decodage d'une sequence de mots, signal, codeur, decodeur, programmes d'ordinateur et moyens de stockage correspondants |
| FR2880218B1 (fr) * | 2004-12-23 | 2007-02-16 | Canon Kk | Procede de decodage pour codes de geometrie algebrique et dispositif associe |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6530059B1 (en) * | 1998-06-01 | 2003-03-04 | Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry Through The Communication Research Centre | Tail-biting turbo-code encoder and associated decoder |
| DE69943198D1 (de) * | 1998-12-30 | 2011-03-31 | Canon Kk | Kodierungsvorrichtung und Verfahren, Dekodierungsvorrichtung und Verfahren und dazugehörige Systeme |
| US6484283B2 (en) * | 1998-12-30 | 2002-11-19 | International Business Machines Corporation | Method and apparatus for encoding and decoding a turbo code in an integrated modem system |
| US6499128B1 (en) * | 1999-02-18 | 2002-12-24 | Cisco Technology, Inc. | Iterated soft-decision decoding of block codes |
| CA2298325A1 (fr) * | 1999-03-01 | 2000-09-01 | Lucent Technologies, Inc. | Detecteur differentiel iteratif |
| US6594792B1 (en) * | 1999-04-30 | 2003-07-15 | General Electric Company | Modular turbo decoder for expanded code word length |
| DE10012873A1 (de) * | 2000-03-16 | 2001-09-27 | Infineon Technologies Ag | Optimierter Turbo-Decodierer |
| US6606725B1 (en) * | 2000-04-25 | 2003-08-12 | Mitsubishi Electric Research Laboratories, Inc. | MAP decoding for turbo codes by parallel matrix processing |
| US20030101407A1 (en) * | 2001-11-09 | 2003-05-29 | Cute Ltd. | Selectable complexity turbo coding system |
-
2000
- 2000-06-28 FR FR0008313A patent/FR2811169B1/fr not_active Expired - Fee Related
-
2001
- 2001-06-28 JP JP2001196423A patent/JP4587427B2/ja not_active Expired - Fee Related
- 2001-06-28 US US09/892,874 patent/US6910006B2/en not_active Expired - Fee Related
Non-Patent Citations (3)
| Title |
|---|
| BAREL C,: "Decodeur de Berlekamp-Massey", ETUDE D'UN CODE CORRECTEUR D'ERREURS POUR UN SYSTEME DETELEMESURE, XX, XX, 1 June 1994 (1994-06-01), XX, XP002163578 * |
| RAMESH MAHENDRA PYNDIAH: "NEAR-OPTIMUM DECODING OF PRODUCT CODES: BLOCK TURBO CODES", IEEE TRANSACTIONS ON COMMUNICATIONS,IEEE INC. NEW YORK,US, vol. 46, no. 8, 1 August 1998 (1998-08-01), pages 1003 - 1010, XP000782280, ISSN: 0090-6778 * |
| RICHARD E. BLAHUT: "Theory and practice of error control codes, pages 176-191", May 1984, ADDISON-WESLEY, UNITED STATES, XP002163579 * |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2811169B1 (fr) | 2002-09-06 |
| US20020016713A1 (en) | 2002-02-07 |
| JP4587427B2 (ja) | 2010-11-24 |
| US6910006B2 (en) | 2005-06-21 |
| JP2002094389A (ja) | 2002-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0265336B1 (fr) | Opérateur polynomial dans les corps de Galois, et processeur de traitement de signal numérique comportant un tel opérateur | |
| FR2794915A1 (fr) | Procede et dispositif d'emission, procede et dispositif de reception, et systemes les mettant en oeuvre | |
| EP0808538B1 (fr) | Dispositif de reception de signaux numeriques a structure iterative, module et procede correspondants | |
| FR2717968A1 (fr) | Codeur exécutant une correction d'erreurs, décodeur exécutant une correction d'erreurs et système de transmission de données utilisant des codes de correction d'erreurs. | |
| FR2747255A1 (fr) | Procede et dispositif de codage convolutif de blocs de donnees, et procede et dispositif de decodage correspondants | |
| FR2778289A1 (fr) | Decodage iteratif de codes produits | |
| FR2707775A1 (fr) | Procédé et dispositif d'analyse d'informations contenues dans des structures de données. | |
| FR2905209A1 (fr) | Procede et dispositif de decodage de blocs encodes avec un code ldpc | |
| WO2002007324A1 (fr) | Dispositif d'emission/reception de donnees numeriques capable de traiter des debits differents, en particulier dans un environnement vdsl | |
| FR2790621A1 (fr) | Dispositif et procede d'entrelacement pour turbocodage et turbodecodage | |
| FR2958100A1 (fr) | Procede de mesure d'orbite de sequences chaotiques et programme d'ordinateur correspondants | |
| FR2845220A1 (fr) | Procedes et dispositifs pour le decodage des codes de geometrie algebrique a un point | |
| FR2785744A1 (fr) | Procede et dispositif de codage de sequences de donnees, procede et dispositif de decodage associes | |
| FR2811169A1 (fr) | Procede et dispositif de decodage et systemes les mettant en oeuvre | |
| FR2703482A1 (fr) | Procédé de mise à jour de la taille de l'intervalle dans la méthode du codage arithmétique. | |
| EP0917294B1 (fr) | Système de transmission numérique, décodeur, et procédé de décodage | |
| FR2866998A1 (fr) | Decodage et correction d'erreurs pour codes de geometrie algebrique | |
| FR2768874A1 (fr) | Decodeur de reed-solomon et procede de decodage | |
| FR3064436A1 (fr) | Procede de codage et codeur a code polaire | |
| EP2319039A1 (fr) | Procede de mise a jour d'un codeur par interpolation de filtre | |
| FR2863794A1 (fr) | Procedes et dispositifs de localisation d'erreurs pour les codes de geometrie algebrique | |
| EP0690584A1 (fr) | Circuit de localisation d'erreurs d'un décodeur Reed-Solomon | |
| FR2867925A1 (fr) | Codage de canal adapte aux erreurs rafale | |
| EP0942542B1 (fr) | Procédé de démodulation de signaux représentatifs de séquences émises dans un système de communications | |
| FR2843504A1 (fr) | Procede et systeme pour la determination aveugle de caracteristiques de systeme a sauts de frequence et pour la synchronisation avec celui-ci. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20140228 |