FR2802684A1 - Dispositif a puce de circuit integre jetable et procede de fabrication d'un tel procede - Google Patents

Dispositif a puce de circuit integre jetable et procede de fabrication d'un tel procede Download PDF

Info

Publication number
FR2802684A1
FR2802684A1 FR9916026A FR9916026A FR2802684A1 FR 2802684 A1 FR2802684 A1 FR 2802684A1 FR 9916026 A FR9916026 A FR 9916026A FR 9916026 A FR9916026 A FR 9916026A FR 2802684 A1 FR2802684 A1 FR 2802684A1
Authority
FR
France
Prior art keywords
integrated circuit
chip
cavity
circuit chip
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9916026A
Other languages
English (en)
Other versions
FR2802684B1 (fr
Inventor
Philippe Patrice
Jean Christophe Fidalgo
Joel Turin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gemplus SA
Original Assignee
Gemplus Card International SA
Gemplus SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gemplus Card International SA, Gemplus SA filed Critical Gemplus Card International SA
Priority to FR9916026A priority Critical patent/FR2802684B1/fr
Priority to PCT/FR2000/003513 priority patent/WO2001045040A2/fr
Priority to AU21852/01A priority patent/AU2185201A/en
Publication of FR2802684A1 publication Critical patent/FR2802684A1/fr
Application granted granted Critical
Publication of FR2802684B1 publication Critical patent/FR2802684B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Credit Cards Or The Like (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

L'invention concerne un dispositif à puce de circuit intégré comportant un support (14) présentant un plan général (15) et dans lequel débouche un rebord (19) d'une cavité (16), une interface de communication (13) à antenne et/ ou à plages de contact portée par ledit plan, au moins une puce de circuit intégré (11) disposée dans ladite cavité face active vers l'extérieur et connectée à ladite interface par des éléments d'interconnexion (9), ladite puce présentant une face active (20) munie de plots de connexion (21) et délimitée par une arête périphérique (24).Il se distingue en ce que ladite arête périphérique (24) de puce est distante dudit rebord de cavité (19) et en ce que chaque élément d'interconnexion est constituée par un cordon continu (9) de matière électriquement conductrice s'étendant des plots (21) de la puce jusqu'au plan du support.L'invention concerne également un procédé de fabrication du dispositif.

Description

DISPOSITIF A PUCE DE CIRCUIT INTEGRE JETABLE ET
PROCEDE DE FABRICATION D'UN TEL DISPOSITIF.
La présente invention concerne un dispositif à puce de circuit intégré comportant un support portant une interface de communication à antenne et/ou à plages de contact reliée à une puce de circuit intégré par des
éléments de connexion et un procédé de fabrication d'un tel dispositif.
Il vise particulièrement un dispositif bas coût, jetable dont le nombre d'utilisation peut être limité à quelques transactions voire une seule, tql qu'un ticket de transport. Son support pourrait être en une matière de faible résistance mécanique en matière polymère ou non comme une matière
comportant des fibres naturelles, le papier par exemple.
Les dispositifs à puce de circuit intégré regroupent généralement les cartes à puce, les étiquettes électroniques, les tickets et peuvent avoir un fonctionnement à contact et/ou à distance par l'intermédiaire d'une interface de communication notamment à antenne ou à capacité. Les dimensions du dispositif peuvent être diverses et variées, supérieures au format carte à puces défini dans la norme ISO 7810 ou inférieures comme le format "Edmundson". Ces dispositifs sont utilisés dans diverses applications notamment des applications de transaction bancaire, d'identification, d'authentification, de fidélité, de porte-monnaie électronique, de téléphonie, de transport ou d'accès etc. L'art antérieur contient la demande de brevet FR 2 736 452 qui concerne un dispositif à bas prix de revient pour un usage unique. Elle décrit une carte intelligente comprenant un corps en matière fibreuse munie
d'une cavité définissant une paroi latérale sur laquelle font saillie des fibres.
La cavité est de dimensions appropriées pour retenir une puce de circuit intégré par les fibres. La puce est montée avec sa face active vers l'extérieur de la cavité; des plages de contact et des éléments d'interconnection reliant les plages de contact aux plots de la puce sont réalisées par impression et un vernis protecteur recouvre le circuit intégré
et les éléments d'interconnexion.
Une telle construction a l'inconvénient de présenter des risques de rupture des éléments d'interconnexion lors de la manipulation du dispositif notamment par flexion ou par pression sur le vernis compte tenu de la faible résistance mécanique du support en fibres et du faible maintien de la
puce par les fibres.
La demande de brevet EP-A-0 803 839 concerne un dispositif qui vise également a abaisser le coût de fabrication. Il décrit une carte à circuit intégré comportant un corps polymère dans lequel une puce de circuit intégré est fixée par enfoncement à chaud de manière que ses plots de contact affleurent la surface de la carte. Des spires d'antenne sont déposées notamment par sérigraphie et une couche de résine de protection recouvre la puce et au moins une partie du corps de carte
immédiatement adjacente à la puce.
Le procédé décrit ne permet pas des cadences de production élevées qui pourraient conduire à abaisser significativement le coût du dispositif.
La présente invention vise à résoudre les problèmes exposés ci-
dessus. L'objectif de la présente invention est de proposer une structure de dispositif fiable qui puisse être fabriquée par des technologies aptes à reporter et interconnecter des puces à l'interface de communication de manière très précise et à très haute cadence sur un substrat bas coût ou
faiblement résistant mécaniquement comme le papier.
A cet effet, la présente invention a pour objet un dispositif à puce de circuit intégré comportant un support présentant un plan général et dans lequel débouche un rebord d'une cavité, une interface de communication à antenne et/ou à plages de contact portée par ledit plan, au moins une puce de circuit intégré disposée dans ladite cavité face active vers l'extérieur et connectée à ladite interface par des éléments d'interconnexion, ladite puce présentant une face active munie de plots de connexion et délimitée par
une arête périphérique.
Il se distingue en ce que ladite arête périphérique de puce est distante dudit rebord de cavité et en ce que chaque élément d'interconnexion est constituée par un cordon continu de matière électriquement conductrice s'étendant des plots de la puce jusqu'au plan du support. io Selon un premier mode de réalisation, ladite face active est disposée
en dessous du plan général du support.
Selon un deuxième mode de réalisation, ou une caractéristique
supplémentaire, le dispositif présente un espace autour de la puce.
Selon d'autres caractéristiques: - la puce est recouverte de matière de protection; - ledit espace comporte de la matière de protection; - ladite matière de protection est comprise dans la cavité; - I'antenne et les éléments de connexions sont réalisées par une même matière homogène électriquement conductrice; - des points de connexion de l'interface sont placés aux abords de la cavité; - la puce est fixée dans la cavité par une matière adhésive isolante électriquement; - ladite matière adhésive s'étend sur le fond de la cavité et comble au moins partiellement l'espace autour de la puce; - le support comporte de la matière fibreuse; La présente invention a également pour objet un procédé de fabrication d'un dispositif à puce de circuit intégré comportant une puce de circuit intégré reliée à une interface de communication à contact et/ou à antenne. Il se distingue en ce qu'il comprend les étapes suivantes selon lesquelles: - on réalise une cavité dans le support de manière que le volume disponible de la cavité soit nettement supérieur à l'encombrement de la puce, - on reporte la puce dans la cavité, de manière que l'arête de sa face active soit distante du plan support; - on dépose des cordons de matière conductrice de la puce au plan du support pour former des éléments d'interconnexion avec
l'interface.
D'autres particularités et avantages de la présente invention
apparaîtront au cours de la description qui suit, donnée à titre d'exemple
illustratif et non limitatif en référence aux figures dans lesquelles: La figure 1, est un schéma en coupe de l'invention selon un premier mode de réalisation; - La figure 2, représente une coupe du corps support et de la puce; - La figure 3, est un schéma en coupe de l'invention selon un deuxième mode de réalisation; - La figure 4, est un schéma en coupe de l'invention selon
un troisième mode de réalisation.
A la figure 1 et 2, un dispositif 10 à puce de circuit intégré comporte
une puce de circuit intégré 11 reliée à une interface de communication 13.
Le dispositif peut être quelconque selon l'application, notamment une
étiquette électronique ou une carte à puce ou un ticket de transport.
Il comporte un support 14 définissant un plan général 15 dans lequel débouche une cavité 16. La cavité présente un fond 17 et une paroi latérale 18 et une arête périphérique 19 résultant de l'intersection entre le plan général et ladite paroi latérale. Dans l'exemple, le dispositif est un ticket de transport genre ticket de métro en papier ou comportant des fibres en cellulose ou en polymère. Son épaisseur est de l'ordre de 1 mm. La cavité présente une profondeur de 0,6 mm et une largeur de 1,5 mm. Elle peut
être ronde, ovale, carrée...
La puce 11 (figure 3) présente généralement une face active 20 munie de plots de connexion 21, une face arrière 22 et une tranche 23. La face active est délimitée par une arête périphérique 24 résultant de l'intersection de la tranche avec la face active. Elle est par exemple de l'ordre de 0,5 mm de côté avec une épaisseur pouvant aller notamment de
O 10 pm à 400 pm.
Comme on l'a compris, le volume offert par la cavité doit être nettement supérieur à l'encombrement de la puce contrairement à l'art
antérieur, par exemple supérieur à 1,10 de préférence 1,25 fois.
L'interface de communication 13 est disposée sur le plan 15 de son support 14 pour communiquer avec un lecteur approprié par contact ohmique ou par ondes électromagnétiques. L'interface peut donc être notamment une antenne et/ou un bornier de contact de carte à puce ou
une capacité.
Selon l'invention, comme visible à la figure 1, la puce est disposée dans la cavité face active vers l'extérieur, c'est-à-dire dirigée à l'opposé du fond de la cavité. En l'occurrence dans l'exemple, la puce est fixée au fond
de la cavité par sa face arrière à l'aide d'une matière adhésive isolante 12.
Selon l'invention encore, ladite arête périphérique de puce 24 est distante dudit rebord de cavité. La signification de distante est illustrée successivement en référence aux exemples et ultérieurement en référence
au procédé.
Dans l'exemple, l'arête 24 est distante parce qu'elle est disposée en dessous du plan général du support. La différence de niveau est
notamment de l'ordre de 0,25 mm.
Ainsi, la puce est à l'abri d'une éventuelle pression d'un doigt qui pourrait être exercée sur la surface de la puce provoquant son
déplacement et endommageant ses connexions.
En alternative, ou cumulativement comme dans l'exemple de la figure 3, le dispositif peut présenter un espace 25 autour de la puce entre la tranche de celle-ci et la paroi de la cavité. Cet espace est libre au moins partiellement de fibres éventuelles dans le cas o le support serait en
matière fibreuse comme dans l'art antérieur cité.
Contrairement à l'art antérieur, dans l'invention, de telles fibres o0 éventuelles n'atteindraient pas la tranche de la puce et ne la
maintiendraient pas en place dans la cavité.
Selon l'invention, les plots de la puce sont connectés à l'interface par des éléments d'interconnexion constitués chacun d'un cordon de matière 9 électriquement conductrice. La matière du cordon est homogène dans le sens o c'est le même cordon continu en une même matière qui s'étend des plots de la puce jusqu'au rebord de la cavité voire au-delà sur le plan du support jusqu'à rencontrer des points de connexion de l'interface placés aux abords de la cavité ou jusqu'à former l'interface de communication sur
le plan 15.
Pour une meilleure protection, la puce peut être recouverte de matière de protection 26, par exemple une résine d'enrobage couramment utilisée dans le domaine de la carte à puce. La matière de protection a pour effet de renforcer l'ensemble constitué par la puce et l'interconnexion aux
plots à l'intérieur de la cavité.
La matière de protection peut également ou alternativement à la
fonction ci-dessus remplir ou venir compléter l'espace 25 autour de la puce.
La matière peut adhérer à la paroi 18 de la cavité et avoir ainsi notamment pour fonction d'accrocher à la paroi et d'empêcher un déplacement de la puce dans la cavité quand elle est soumise à une force résultant d'une éventuelle pression transversale au plan 15. Cette fonction ci-dessus peut être, le cas échéant, réalisée totalement ou partiellement par la matière adhésive isolante 12 qui comblerait l'espace 25 au moins en partie en remontant vers le plan sous l'effet de la pression de report et de collage de
la puce.
On remarque dans l'exemple, que ladite matière 12, 26 est de préférence comprise dans la cavité, c'est-à-dire qu'elle ne déborde pas sur le plan du support ni sur les extrémités d'antenne; sa hauteur est de préférence maintenue en deçà du niveau supérieur de l'interface, l'avantage étant d'éviter d'avoir des surépaisseurs inutiles qui pourraient
gêner l'introduction des dispositifs dans des lecteurs.
A la figure 3, le dispositif selon le deuxième mode de réalisation comporte une puce de circuit intégré 11 dont la surface active 20 se situe
sensiblement au même niveau que le plan 15 du support.
Selon l'invention, ladite arête périphérique 24 de la puce est distante dudit rebord de cavité du fait de l'espace ménagé autour de la puce. Dans l'exemple, I'espace est de l'ordre de 0,25 mm. L'avantage d'un tel espace est de favoriser le report de la puce par une opération classique de report de puce dite "die attach". La cadence du report est d'autant plus importante que la tolérance de positionnement et/ou d'indexation des puces par rapport à la cavité est peu contraignante. L'avantage est également de faciliter l'introduction d'une matière dans l'espace non occupé La puce comporte comme précédemment une matière adhésive au fond de la cavité pour fixer la puce. La matière remplie également en grande partie l'espace autour de la puce ce qui favorise son accrochage à
la paroi de la cavité.
Une matière de protection, facultative couvre de préférence la face active de la puce et sur les cordons d'interconnexion aux plots 21 tout en
restant de préférence dans le périmètre formées par l'arête 19 de la cavité.
Ce produit jetable, décrit précédemment, peut si nécessaire avoir une faible épaisseur de I 'ordre de 200 à 400pm. L 'utilisation de substrats
bas coût est ici envisageable.
A la figure 4, selon un troisième mode de réalisation, la puce possède sensiblement la largeur de la cavité. Elle est distante du rebord de la cavité du fait que sa face active est située à un niveau inférieur à celui du plan du support. Bien que facultatif, la puce est fixée au fond par un adhésif et est protégée par de la matière d'enrobage. Dans cet exemple, les éléments d'interconnexion 9 s'étendent des plots jusqu'au plan o ils sont
prolongés par une interface de communication à antenne.
Le procédé de fabrication du dispositif peut être mis en oeuvre de la manière ci-après. Selon l'invention, le procédé comporte une étape selon laquelle, on réalise une cavité dans le support de manière que le volume disponible soit nettement supérieur à l'encombrement de la puce; Cela peut signifier d'avoir une cavité beaucoup plus large que les dimensions de la puce, par exemple 1,5 à 4 fois plus large, et/ou plus profonde de manière à offrir un dénivelé en la face active de la puce et le plan du support
supérieur à 50 pm, de préférence égal à environ 100 pm.
Puis, on reporte la puce dans la cavité, de manière que l'arête de sa face active soit distante du plan support; Plusieurs cas présentés aux figures et décrits précédemment peuvent se produire: Un premier cas extrême de la figure 4, o la puce est très en deçà du niveau du support, les parois latérales étant quasiment contre celles de la puce, présente l'avantage d'être très résistant à l'encontre des forces de pression qui seraient exercées par un doigt compte tenu de l'inaccessibilité de la puce. Ce cas peut toutefois présenter un handicap de requérir une
précision de report élevée pouvant réduire la cadence de fabrication.
Un second cas également extrême de la figure 3, o les parois de la puce sont éloignés de celles de la cavité, présente l'avantage de permettre des cadences de report élevées. Néanmoins, il convient d'avoir une matière remplissant l'espace entre la puce et la cavité, pour assurer le maintien de
la puce dans le support à l'encontre d'une éventuelle pression de doigt.
Un troisième cas préféré, illustré à la figure 1, correspondant à une configuration intermédiaire entre les variantes ci-dessus offre un bon compromis. Ces variantes de construction présentent également l'avantage de permettre l'utilisation de puces possédant les tranches légèrement conductrices dans la mesure o elles ne rentrent pas en court-circuit avec les éléments d'interconnexion, de la matière isolante (résine d'enrobage ou
adhésif)recouvrant la tranche de la puce.
Le support peut être réalisé par lamination de feuilles, la feuille supérieure étant perforée. La cavité peut être également réalisée par embossage, usinage, découpage ou obtenue directement par injection du support si celui-ci est en matière polymère. X 5 Le procédé comporte une étape de réalisation d'interfaces de communication sur le plan du support. L'interface peut être obtenue de toute manière connue comme par exemple impression d'encre électriquement conductrice, par dépôt d'une substance électriquement conductrice, par lamination d'une grille prédécoupée et contre-collée sur le
support ou par gravure chimique si la nature du support le permet.
Dans l'exemple, I'interface est obtenue par impression en ayant ses
extrémités ou point de connexion à proximité du bord de la cavité.
Ensuite, selon le procédé de l'invention, on dépose des cordons de matière conductrice entre la puce et le plan du support pour former un
élément d'interconnexion avec l'interface.
Le procédé de dépôt utilisé consiste en une distribution de la matière ou résine conductrice conformément au procédé décrit dans la demande de brevet français n0 2 761 497 ou bien par jet de matière conductrice. Cette résine conductrice peut être par exemple une colle polymérisable chargée
en particules conductrices telles que des particules d'argent.
Ces techniques de connexion de puce par des polymères conducteurs sont très efficaces et performantes. Elles permettent de réduire le nombre d'opérations de fabrication et de diminuer nettement le
coût de fabrication des matériaux des circuits intégrés.
Ces procédés sont particulièrement intéressants pour des connexions de points situés à différents niveaux ou séparés d'une tranchée; d'autre part, ils permettent de s'affranchir d'une opération
d'enrobage si besoin.
Il est également possible d'effectuer une impression sérigraphie o0 dans le cas o la face active de la puce est sensiblement au même niveau que le plan du support et o l'espace autour de la puce est rempli par de la
matière isolante (enrobage ou adhésif de fixation).
Ensuite, on peut effectuer une protection de l'ensemble ainsi réalisé,
par dépôt d'une substance dans la cavité cette opération étant facultative.
La réalisation de l'interface de communication et la connexion électrique peut être effectuée en une seule étape de dépôt de matière par
les procédés mentionnés précédemment.
Le dispositif peut comporter le cas échéant une seconde puce supplémentaire. Elle pourrait être connectée en parallèle à la première par d'autres éléments d'interconnexion. Cette seconde puce pourrait porter par exemple une capacité d'accord d'un circuit résonnant du dispositif constitué
de la première puce et de l'antenne.
lh l 2802684

Claims (12)

REVENDICATIONS
1. Dispositif à puce de circuit intégré comportant un support (14) présentant un plan général (15) et dans lequel débouche un rebord (19) d'une cavité (16), une interface de communication (13) à antenne et/ou à plages de contact portée par ledit plan, au moins une puce de circuit intégré (11) disposée dans ladite cavité face active vers l'extérieur et connectée à ladite interface par des éléments d'interconnexion (9), ladite puce présentant une face active (20) munie de plots de connexion (21) et i0 délimitée par une arête périphérique (24), caractérisé en ce que ladite arête périphérique (24) de puce est distante dudit rebord de cavité (19) et en ce que chaque élément d'interconnexion est constituée par un cordon continu (9) de matière électriquement conductrice s'étendant des plots (21) de la
puce jusqu'au plan du support.
2. Dispositif à puce de circuit intégré selon la revendication 2, caractérisé en ce que ladite face active (20) est disposée en dessous du
plan général (15) du support (14).
3. Dispositif à puce de circuit intégré selon la revendication 1 ou 2,
caractérisé en ce qu'il présente un espace autour de la puce.
4. Dispositif à puce de circuit intégré selon la revendication 2,
caractérisé en ce que la puce est recouverte de matière de protection (26) .
5. Dispositif à puce de circuit intégré selon la revendication 3, caractérisé en ce que ledit espace comporte de la matière de protection
(12, 26).
6. Dispositif à puce de circuit intégré selon l'une des revendications
précédentes, caractérisé en ce que ladite matière de protection (12, 26) est
comprise dans la cavité.
7. Dispositif à puce de circuit intégré selon l'une quelconque des
revendications précédentes, caractérisé en ce que l'antenne et les
12 2802684
éléments de connexions sont réalisées par une même matière homogène
(9, 13) électriquement conductrice.
8. Dispositif à puce de circuit intégré selon l'une des revendications 1
à 6, caractérisé en ce que des points de connexion de l'interface (13) sont placés aux abords de la cavité (16).
9. Dispositif à puce de circuit intégré selon l'une des revendications
précédentes, caractérisé en ce que la puce est fixée dans la cavité par une
matière adhésive (12) isolante électriquement.
10. Dispositif à puce de circuit intégré selon l'une des revendications
précédentes, caractérisé en ce que ladite matière adhésive(12)s'étend sur le fond de la cavité et comble au moins partiellement l'espace autour de la puce.
11. Dispositif à puce de circuit intégré selon l'une des revendications
précédentes, caractérisé en ce que le support (14)comporte de la matière fibreuse.
12. Procédé de fabrication d'un dispositif à puce de circuit intégré comportant une puce de circuit intégré (11) reliée à une interface de communication (13) à contact et/ou à antenne, ledit procédé comprenant les étapes suivantes selon lesquelles: - on réalise une cavité (16) dans un support (14) de manière que le volume disponible de la cavité soit nettement supérieur à l'encombrement de la puce (11), - on reporte la puce dans la cavité, de manière que l'arête (24)de sa face active soit distante du plan support (15); - on dépose des cordons (9) de matière conductrice de la puce au
plan du support pour former des éléments d'interconnexion avec l'interface.
FR9916026A 1999-12-15 1999-12-15 Dispositif a puce de circuit integre jetable et procede de fabrication d'un tel procede Expired - Fee Related FR2802684B1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR9916026A FR2802684B1 (fr) 1999-12-15 1999-12-15 Dispositif a puce de circuit integre jetable et procede de fabrication d'un tel procede
PCT/FR2000/003513 WO2001045040A2 (fr) 1999-12-15 2000-12-13 Carte a puce jetable
AU21852/01A AU2185201A (en) 1999-12-15 2000-12-13 Disposable integrated circuit chip device and method for making same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9916026A FR2802684B1 (fr) 1999-12-15 1999-12-15 Dispositif a puce de circuit integre jetable et procede de fabrication d'un tel procede

Publications (2)

Publication Number Publication Date
FR2802684A1 true FR2802684A1 (fr) 2001-06-22
FR2802684B1 FR2802684B1 (fr) 2003-11-28

Family

ID=9553449

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9916026A Expired - Fee Related FR2802684B1 (fr) 1999-12-15 1999-12-15 Dispositif a puce de circuit integre jetable et procede de fabrication d'un tel procede

Country Status (3)

Country Link
AU (1) AU2185201A (fr)
FR (1) FR2802684B1 (fr)
WO (1) WO2001045040A2 (fr)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777829B2 (en) * 2002-03-13 2004-08-17 Celis Semiconductor Corporation Rectifier utilizing a grounded antenna
FR2868987B1 (fr) 2004-04-14 2007-02-16 Arjo Wiggins Secutity Sas Soc Structure comportant un dispositif electronique, notamment pour la fabrication d'un document de securite ou de valeur
FR2877462B1 (fr) * 2004-10-29 2007-01-26 Arjowiggins Security Soc Par A Structure comportant un dispositif electronique pour la fabrication d'un document de securite.
FR2959581B1 (fr) * 2010-04-28 2012-08-17 Arjowiggins Security Insert fibreux constitue en une seule couche et equipe d'un dispositif electronique a communication sans contact.

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19539181A1 (de) * 1995-10-20 1997-04-24 Ods Gmbh & Co Kg Chipkartenmodul sowie entsprechendes Herstellungsverfahren
EP0810547A1 (fr) * 1996-05-24 1997-12-03 Giesecke & Devrient GmbH Procédé de fabrication d'un porteur de données en forme de carte
US5786626A (en) * 1996-03-25 1998-07-28 Ibm Corporation Thin radio frequency transponder with leadframe antenna structure
FR2761497A1 (fr) * 1997-03-27 1998-10-02 Gemplus Card Int Procede de fabrication d'une carte a puce ou analogue
US5856662A (en) * 1995-06-29 1999-01-05 Hitachi Maxell, Ltd. Information carrier and process for producing same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5856662A (en) * 1995-06-29 1999-01-05 Hitachi Maxell, Ltd. Information carrier and process for producing same
DE19539181A1 (de) * 1995-10-20 1997-04-24 Ods Gmbh & Co Kg Chipkartenmodul sowie entsprechendes Herstellungsverfahren
US5786626A (en) * 1996-03-25 1998-07-28 Ibm Corporation Thin radio frequency transponder with leadframe antenna structure
EP0810547A1 (fr) * 1996-05-24 1997-12-03 Giesecke & Devrient GmbH Procédé de fabrication d'un porteur de données en forme de carte
FR2761497A1 (fr) * 1997-03-27 1998-10-02 Gemplus Card Int Procede de fabrication d'une carte a puce ou analogue

Also Published As

Publication number Publication date
WO2001045040A2 (fr) 2001-06-21
FR2802684B1 (fr) 2003-11-28
AU2185201A (en) 2001-06-25
WO2001045040A3 (fr) 2001-11-08
WO2001045040B1 (fr) 2002-06-06

Similar Documents

Publication Publication Date Title
EP1060457B1 (fr) Dispositif electronique a puce jetable et procede de fabrication
EP0344058B1 (fr) Procédé de réalisation d'une carte à mémoire électronique et carte à mémoire électronique obtenue par la mise en oeuvre dudit procédé
FR2716281A1 (fr) Procédé de fabrication d'une carte sans contact.
FR2775533A1 (fr) Dispositif electronique a memoire electronique sans contact, et procede de fabrication d'un tel dispositif
EP1946253A1 (fr) Procede de fabrication d'une carte a microcircuit et carte a microcircuit, notamment a antenne magnetique
EP0692770A1 (fr) Procédé de fabrication d'une carte sans contact par surmoulage et carte sans contact obtenue par un tel procédé
FR2741191A1 (fr) Procede de fabrication d'un micromodule, notamment pour cartes a puces
WO2000021029A1 (fr) Carte a puce sans contact comportant des moyens d'inhibition
EP1724712A1 (fr) Micromodule, notamment pour carte à puce
EP0954021B1 (fr) Procédé de réalisation d'un composant électronique
FR2802684A1 (fr) Dispositif a puce de circuit integre jetable et procede de fabrication d'un tel procede
WO2020126573A1 (fr) Procede de fabrication d'un insert de carte a puce radiofrequence comportant une plaque metallique
FR2779255A1 (fr) Procede de fabrication d'un dispositif electronique portable comportant au moins une puce de circuit integre
EP3899792B1 (fr) Procédée de fabrication d'une carte à puce radiofréquence métallique à permittivite électromagnétique améliorée
WO2000030032A1 (fr) Procede de fabrication d'une carte a puce hybride par impression double face
WO2020114753A1 (fr) Procede de fabrication d'une carte a puce metallique ou non avec antenne relais
WO2000031686A1 (fr) Procede de fabrication de carte a puce a contact affleurant utilisant une etape de gravure au laser et carte a puce obtenue par le procede
WO2000077728A1 (fr) Carte et procede de fabrication de cartes ayant une interface de communication a contact et sans contact
EP2089836B1 (fr) Carte à microcircuit avec antenne déportée
WO2000072253A1 (fr) Procede de fabrication de cartes a puce a contact avec dielectrique bas cout
WO2024149641A1 (fr) Module de carte à puce renforcé et procédé de fabrication d'une telle carte à puce
EP3671562A1 (fr) Procédé de fabrication d'une carte à puce radiofréquence metallique à permittivite améliorée avec perforations étendues
WO2021048148A1 (fr) Procédé de fabrication d'une carte à puce métallique avec mini antenne relais
EP3663984A1 (fr) Procede de fabrication d'une carte a puce avec interconnexion de modules
EP2341472A1 (fr) Procédé de réalisation par transfert d'un dispositif électronique comportant une interface de communication

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20090831