FR2787912A1 - Circuit electronique configurable - Google Patents
Circuit electronique configurable Download PDFInfo
- Publication number
- FR2787912A1 FR2787912A1 FR9816367A FR9816367A FR2787912A1 FR 2787912 A1 FR2787912 A1 FR 2787912A1 FR 9816367 A FR9816367 A FR 9816367A FR 9816367 A FR9816367 A FR 9816367A FR 2787912 A1 FR2787912 A1 FR 2787912A1
- Authority
- FR
- France
- Prior art keywords
- potential
- node
- configuration
- modifiable
- gnd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 230000006378 damage Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000009417 prefabrication Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000007664 blowing Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1731—Optimisation thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
- H03K19/1735—Controllable logic circuits by wiring, e.g. uncommitted logic arrays
- H03K19/1736—Controllable logic circuits by wiring, e.g. uncommitted logic arrays in which the wiring can be modified
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
L'invention propose un circuit électronique comprenant des noeuds de configurations (N1 -Nn ), et, pour chacun d'eux, des moyens non modifiables lors de la configuration (MF1 -MFn ) pour imposer sélectivement l'un ou l'autre d'au moins un premier (Gnd) et un second (Vdd) potentiels sur le noeud de configuration ainsi que des moyens modifiables lors de la configuration (MM1 -MMn ) pour modifier le potentiel imposé sur le noeud de configuration par les moyens non modifiables.Avantage : permet de diminuer : le nombre de fusibles qui doivent être détruits lors de la configuration du circuit.
Description
-1
CIRCUIT ELECTRONIQUE CONFIGURABLE
La présente invention se rapporte à un circuit électronique configurable. Un tel circuit est parfois
aussi appelé circuit semi-spécifique.
Les circuits semi-spécifiques, par opposition aux circuits standards dont la fonction est définie et parfaitement décrite dans un catalogue ("Data Book" en anglais) édité par le fabricant de semi-conducteurs (appelé fondeur), sont des circuits dont la fonction peut être personnalisée en vue d'une application
spécifique.
Ils se distinguent aussi des circuits spécifiques proprement dits, qui sont des circuits obtenus par l'assemblage de cellules conçues et testées au préalable, et qui sont caractérisés par des bibliothèques de cellules et par les moyens matériels et logiciels qui permettent leur personnalisation (on parle de circuits précaractérisés). En effet, à l'inverse des circuits précaractérisés, les circuits semi-spécifiques sont préfabriqués, en ce sens qu'ils ne nécessitent aucune étape technologique supplémentaire pour leur personnalisation. Celle-ci peut donc être faite par le fondeur lui-même mais aussi par l'utilisateur final avec des moyens simples et peu coûteux.
Ainsi pour la fabrication d'un circuit semi-
spécifique, on distingue d'une part la préfabrication qui seule nécessite des étapes technologiques réalisées à l'aide de masques appropriés, et d'autre part la personnalisation.
2 2787912
La personnalisation d'un circuit semi-spécifique consiste à établir des connexions de manière à imposer certains potentiels sur des noeuds particuliers du circuit (un noeud se définissant comme l'intersection entre deux mailles, au sens des lois de Kirchoff), notamment un potentiel de masse ou un potentiel d'alimentation. La valeur de ce dernier correspond à la valeur d'une tension d'alimentation référencée par rapport à la masse. Dans la suite, on parlera de configuration pour désigner la personnalisation du circuit, et on parlera de noeud de configuration pour désigner un noeud du circuit sur lequel un potentiel
déterminé peut être imposé du fait de la configuration.
En pratique, la configuration est souvent réalisée par destruction de fusibles. Par fusible, on entend un composant bipolaire essentiellement capacitif, ayant un diélectrique qui est détruit de manière irrémédiable lorsqu'il est appliqué une tension suffisamment élevée aux bornes du composant. Du fait de cette destruction, le composant devient essentiellement résistif. La tension requise pour cette destruction est appelée tension de claquage. C'est pourquoi, on parle aussi de
claquage pour désigner la destruction du fusible.
Néanmoins, au sens de la présente invention et dans l'exposé d'un mode de réalisation qui va suivre, le terme fusible englobe tous les équivalents techniques d'un tel composant, qui sont envisageables par l'homme
du métier, et notamment une jonction.
La destruction d'un fusible nécessite la génération d'une tension de claquage obtenue par élévation de la tension d'alimentation du circuit, qui vaut en général 3 ou 5 volts. La tension de claquage appliquée aux bornes du fusible provoque la circulation entre ses bornes d'un courant élevé ce qui, plus ou
3 2787912
moins rapidement, détruit le fusible. La configuration d'un circuit électronique par claquage de fusible est donc une opération qui implique une consommation en courant et une durée, deux paramètres qu'il est commun d'essayer de réduire. Le but de la présente invention est de réduire le temps et/ou le courant nécessités par la destruction des fusibles lors de la configuration d'un circuit
électrique configurable.
Ce but est atteint, conformément à l'invention, grâce à un circuit configurable doté de moyens permettant de diminuer le nombre de fusibles à détruire lors de la configuration. En effet, on constate en pratique que dans une majorité de cas de configuration (par exemple dans 90% des cas), un noeud de configuration déterminé doit recevoir le même potentiel (de masse ou d'alimentation). Mais, bien entendu, ce potentiel peut être différent de celui que doit
recevoir un noeud de configuration voisin.
Or, dans les circuits électroniques configurables connus, le potentiel imposé par défaut sur les noeuds de configuration (c'est-à-dire avant la configuration)
est le même pour les tous les noeuds de configuration.
De la sorte, si on considère que la moitié des noeuds de configuration du circuit doivent recevoir le potentiel de masse et l'autre moitié doivent recevoir le potentiel d'alimentation (ce qui constitue un cas moyen), il suit qu'un fusible sur deux doit être
détruit lors de la configuration.
Le circuit configurable selon l'invention ne
présente plus cet inconvénient.
En effet, l'invention propose un circuit électronique configurable comprenant des noeuds de configurations, et, pour chaque noeud de configuration:
4 2787912
- des moyens non modifiables lors de la configuration pour imposer sélectivement, avant configuration, l'un ou l'autre d'au moins un premier et un second potentiels sur le noeud de configuration; - des moyens modifiables lors de la configuration pour modifier le potentiel imposé sur le noeud de
configuration par les moyens non modifiables.
Ainsi, pour chaque noeud de configuration, les moyens non modifiables sont choisis de manière à imposer par défaut le potentiel qui est statistiquement le plus souvent imposé sur ce noeud de configuration dans les diverses applications du circuit. Par l'expression "par défaut" employée ci-dessus il faut comprendre "avant la configuration". Ainsi la configuration a pour effet de ne modifier le potentiel imposé par défaut sur un noeud de configuration déterminé que dans 10% des cas (en reprenant l'exemple donné plus haut). Ceci permet de minimiser le nombre des moyens modifiables qui doivent être modifiés lors de la configuration, c'est à dire en fait le nombre de
fusibles qu'il faut détruire.
D'autres caractéristiques et avantages de la présente invention apparaîtront à la lecture de la
description qui va suivre. Celle-ci est purement
illustrative et doit être lue en regard de l'unique figure annexée sur laquelle on a représenté le schéma
d'un circuit selon l'invention.
Sur cette figure, on n'a représenté que les moyens d'un circuit configurable 1 qui sont propres à l'invention. Le reste du schéma du circuit, comprenant notamment les composants nécessaires à la réalisation de sa fonction, est symbolisé par un rectangle 2. Sur le côté gauche de ce rectangle, on a schématiquement
2787912
isolé les noeuds de configuration N1, N2,...Nn du
circuit 1 (o n est un nombre entier).
Comme il a été dit en introduction, la configuration consiste à imposer un premier ou un second potentiel déterminé, en général un potentiel de masse Gnd ou un potentiel d'alimentation positif Vdd, sur chaque noeud N1 à Nn. Conformément à l'invention, ceci est réalisé en deux temps, par deux groupes de moyens. Pour chaque noeud de configuration, le circuit 1 comprend en effet deux sortes de moyens. D'une part des moyens non modifiables lors de la configuration pour imposer sélectivement sur ce noeud, avant configuration, l'un ou l'autre des potentiels Gnd et Vdd. D'autre part des moyens modifiables lors de la configuration pour, les cas échéant, modifier ce potentiel. Les moyens non modifiables sont référencés MF1 pour le noeud Ni, MF2 pour le noeud N2,... et MFn pour le noeud Nn. Dans le cas particulier o le premier et le second potentiel sont respectivement le potentiel de masse Gnd et le potentiel d'alimentation positif Vdd, de tels moyens MFi (o l'indice i est un nombre entier compris entre 1 et n) comprennent une chaîne de p inverseurs connectés en série, o p est un nombre pair
(égal à deux dans l'ensemble représenté à la figure).
L'entrée du premier inverseur Ili de la chaîne reçoit l'un des potentiels Gnd ou Vdd. Ces inverseurs, tels que Ili et I2i sont par exemple réalisé en technologie CMOS. Les moyens MFi comprennent également une connexion JCi qui relie le noeud de configuration Ni, soit à la sortie du p-ième inverseur de la chaîne, soit à la sortie d'un q-ième inverseur, o q est un nombre impair inférieur à p (dans l'exemple représenté à la figure, p est égal à un). Toutefois, l'homme du métier
6 2787912
perçoit qu'il est tout à fait équivalent, moyennant les adaptations nécessaires qui apparaîtront plus clairement dans la suite, que p soit un nombre impair et q soit un nombre pair inférieur à p. La connexion JCi est réalisée lors d'une étape de métallisation effectuée lors de la préfabrication du circuit. Cette étape est mise en oeuvre avec un masque de réalisation approprié. C'est en fonction de ce masque que le noeud Ni est connecté à la sortie des p-ième ou du q-ième inverseur de la chaîne. Par exemple, la connexion JC1 relie le noeud N1 à la sortie du premier inverseur 11 des moyens MF1, alors que la jonction JC2 relie le noeud N2 à la sortie du second inverseur I22 des moyens MF2. Ainsi, les moyens MF1 à MFn ne sont pas modifiables lors de la configuration, dans la mesure o
celle-ci est réalisée après la préfabrication.
La fonction des moyens MF1 à MFn est d'imposer sélectivement, avant configuration, sur le noeud de configuration, l'un ou l'autre des potentiels Gnd et Vdd. Par l'adverbe sélectivement, on exprime le fait que le potentiel n'est pas identique pour tous les noeuds de configuration, comme il sera explicité plus loin. Les moyens modifiables lors de la configuration sont référencés MMi pour chaque noeud de configuration Ni. Ils comportent au moins un fusible Fi. Ce fusible
se trouve dans un état intact avant configuration.
Après configuration, il peut se trouver dans un état détruit. Dit autrement, il peut être détruit lors de la configuration. Le fusible Fi est agencé de manière que si un premier potentiel (par exemple Vdd) est imposé sur le noeud de configuration Ni dans l'état intact du fusible, alors l'autre ou un autre potentiel (par
7 2787912
exemple Gnd) est imposé sur ce noeud dans l'état
détruit du fusible, et réciproquement.
Les moyens modifiables MMi comprennent le fusible Fi relié en série avec un moyen formant interrupteur entre deux bornes recevant le premier potentiel (par exemple Gnd) et le second potentiel (par exemple Vdd), le noeud commun entre l'interrupteur et le fusible étant relié à l'entrée du premier inverseur Ili de la
chaîne d'inverseurs des moyens non modifiables MFi.
Dans un mode de réalisation, le moyen formant interrupteur est tout simplement un transistor MOS référencé MPli pour les moyens MMi. Préférentiellement le drain de ce transistor est relié à sa grille de commande à travers un inverseur FBi. Cet inverseur permet de réaliser très simplement une rétroaction positive qui stabilise l'état passant ou bloqué du transistor. Dans un exemple représenté à la figure, le transistor MPli est un transistor MOS de type P dont le drain est relié à la borne recevant le premier potentiel (par exemple Gnd) à travers le fusible Fi, et dont la source est reliée à la borne recevant le second potentiel (par exemple Vdd). Mais bien entendu, l'homme du métier n'ignore pas qu'un résultat équivalent est obtenu avec un transistor MOS de type N dont la source est reliée à la borne recevant le premier potentiel (par exemple Gnd), et dont le drain est relié à la borne recevant le second potentiel (par exemple Vdd) à travers le fusible Fi Avantageusement, un second transistor MOS de type P, référencé MP2i à la figure, est relié en parallèle sur le transistor MPli et reçoit transitoirement, à la mise sous tension du circuit, une tension délivrée par un circuit POR dit "Power On Reset". Ce circuit reçoit
8 2787912
le d'alimentation positif Vdd. On sait qu'un tel circuit délivre une tension nulle (référencée par rapport à la masse) pendant une courte phase transitoire après la mise sous tension du circuit électronique, puis délivre la tension d'alimentation positive (toujours référencée par rapport à la masse)
une fois celle-ci stabilisée à sa valeur nominale.
L'utilisation de la tension en sortie du circuit POR pour alimenter certaines parties du circuit électronique permet de s'affranchir des problèmes liés à la phase transitoire de l'établissement de la tension
d'alimentation du circuit.
La fonction du transistor MP2i ainsi connecté, est de charger le noeud commun entre le fusible Fi et le transistor MPli à la valeur du potentiel Vdd à la mise sous tension du circuit. Ainsi, si le fusible est intact (équivalent à un condensateur), le noeud en question va rester chargé à la valeur de Vdd, du fait que le transistor MPli reçoit sur sa grille de commande un potentiel nul qui le rend conducteur. A l'inverse, si le fusible est détruit (équivalent à une résistance), ce noeud va être déchargé à travers le fusible une fois le potentiel d'alimentation établi à
sa valeur nominale (qui en outre rend MP2i bloqué).
Donc le potentiel sur le noeud commun chute à Gnd, en sorte que le transistor MPli reçoit sur sa grille de commande un potentiel Vdd qui le rend bloqué, si bien que le potentiel sur le noeud commun est stabilisé à Gnd. Lors de la configuration du circuit, une tension de claquage est appliquée aux bornes des seuls fusibles qui doivent être détruits. Cette tension de claquage est délivrée par un circuit ELEV à partir de la tension d'alimentation positive correspondant à Vdd. Il s'agit
9 2787912
par exemple d'un multiplieur de type Schenkel (à diodes et condensateurs), ou encore d'un circuit dit pompe de charge. La tension de claquage est appliquée aux bornes des fusibles F1 à Fn, lorsque c'est nécessaire, par l'intermédiaire d'un interrupteur référencé respectivement S1 à Sn. Cet interrupteur est
commandable depuis l'extérieur du circuit électronique.
Des moyens équivalents sont bien entendu envisageables
par l'homme du métier.
Avec le schéma de la figure, le premier inverseur Ili des moyens non modifiables MFi associés à un noeud de configuration Ni déterminé reçoit, par défaut (i.e., avant la configuration, le potentiel Vdd sur son entrée. Selon que la connexion JCi impose un nombre pair ou impair d'inverseurs entre l'entrée du premier inverseur Ili de la chaîne et le noeud Ni, celui-ci reçoit alors, toujours par défaut, respectivement le potentiel Vdd ou le potentiel Gnd. La configuration permet d'éventuellement modifier ce potentiel reçu par défaut, en faisant en sorte que le premier inverseur Ili des moyens non modifiables MFi ne reçoive plus le potentiel Vdd mais au contraire, le cas échéant, le
potentiel Gnd.
En conclusion, la fabrication d'un circuit électronique selon l'enseignement de l'invention est la suivante: d'une part une préfabrication à l'aide de masques de réalisation utilisés dans des étapes de réalisation technologique qui, pour chaque groupe de moyens non modifiables MFi, entre autre, permet de réaliser la connexion JCi selon l'une ou l'autre possibilité ci-dessus; d'autre part une configuration qui consiste à détruire ou non le fusible Fi des moyens modifiables MMi associés à chaque noeud de configuration Ni (cette configuration ne comprenant pas
2787912
d'étape de réalisation technologique, c'est à dire ne consistant pas à modifier l'implantation relative des
différentes zones de silicium dopé du circuit).
La configuration n'a pas d'effets sur les moyens non modifiables MF1 à MFn, même si elle a pour but et pour effet, le cas échéant, de modifier le potentiel qu'ils imposent par défaut sur le noeud de configuration. Comme on l'aura compris, cette modification est en effet indirecte, puisqu'elle résulte de la destruction du fusible des moyens modifiables qui modifie la valeur du potentiel reçu par le premier inverseur Ili des moyens non modifiables MFi. On notera que, avant configuration, le potentiel imposé par exemple par les moyens MF2 sur le noeud N2 est différent de celui qui est imposé par les moyens MF1 sur le noeud N1. Dit autrement, les moyens MF1 à MFn réalisent une pré-configuration, ou configuration par défaut, des potentiels sur les noeuds de configuration N1 à Nn. Dit autrement encore, ces potentiels sont individuellement déterminés avant la configuration. C'est le sens technique qu'il convient de donner à l'adverbe "sélectivement" utilisé plus haut. Comme on l'aura compris, cette détermination individuelle des potentiels sur les noeuds de configuration, préalable à la configuration, n'est ni arbitraire ni aléatoire. Au contraire, pour chaque noeud de configuration, elle correspond à la valeur de potentiel qui est statistiquement la plus fréquente après configuration (c'est-à-dire celle qu'on retrouve dans la majorité des applications du circuit configurable).
11 2787912
Par exemple, s'il s'avère qu'un noeud de configuration déterminé Ni reçoit, après configuration, le potentiel Gnd dans 90% des applications, alors les moyens non modifiables MFi associés à ce noeud sont tels qu'ils imposent le potentiel Gnd et non le potentiel Vdd sur ce noeud. De la sorte, la destruction
du fusible Fi ne sera pas nécessaire dans 90% des cas.
En renouvelant cette détermination pour chaque noeud de configuration individuellement, on parvient à réduire très significativement le nombre de fusibles qu'ils
faut détruire lors de la configuration.
Claims (8)
1. Circuit électronique configurable comprenant des noeuds de configurations, caractérisé en ce qu'il comprend, pour chaque noeud de configuration (N1-Nn): - des moyens non modifiables lors de la configuration (MF1-MFn) pour imposer sélectivement, avant configuration, l'un ou l'autre d'au moins un premier (Vdd) et un second (Gnd) potentiels sur le noeud de configuration; - des moyens modifiables lors de la configuration (MM1-MMn) pour modifier le potentiel imposé sur le
noeud de configuration par les moyens non modifiables.
2. Circuit électronique configurable selon la revendication 1, caractérisé en ce que les moyens modifiables (MMi) comportent au moins un fusible (Fi) se trouvant dans un état intact avant configuration et pouvant se trouver dans un état détruit après configuration, le fusible étant agencé de manière que si le premier potentiel (Gnd) est imposé sur le noeud de configuration dans l'état intact du fusible alors l'autre ou un autre potentiel (Vdd) est imposé sur ce noeud dans l'état détruit du fusible, et réciproquement.
3. Circuit électronique configurable selon la revendication 1 ou selon la revendication 2, caractérisé en ce que le premier et le second potentiel étant respectivement un potentiel de masse (Gnd) et un potentiel d'alimentation positif (Vdd), les moyens non modifiables (MFi) comprennent une chaîne de p inverseurs connectés en série, o p est un nombre pair, l'entrée du premier inverseur (I2i) de la chaîne recevant l'un desdits potentiels, ainsi qu'une connexion (JCi) reliant le noeud de configuration soit à la sortie du p-ième inverseur de la chaine, soit à la sortie d'un q-ième inverseur de la chaîne, o y est un nombre impair inférieur à p.
4. Circuit selon les revendications 2 et 3,
caractérisé en ce que le fusible (Fi) est relié en série avec un moyen formant interrupteur entre deux bornes recevant respectivement le premier potentiel (Gnd) et le second potentiel (Vdd), le noeud commun entre l'interrupteur et le fusible étant relié à l'entrée du premier inverseur (Ili) de la chaîne
d'inverseurs des moyens non modifiables (MFi).
5. Circuit électronique configurable selon la revendication 4, caractérisé en ce que le moyen formant
interrupteur est un transistor MOS (MPli).
6. Circuit électronique configurable selon la revendication 5, caractérisé en ce que le drain du transistor MOS (MPli) est relié à sa grille de commande
à travers un inverseur (FBi).
7. Circuit électronique configurable selon la revendication 5 ou 6, caractérisé en ce que le transistor MOS (MPli) formant interrupteur est un transistor MOS de type P dont la source est reliée à la borne recevant le potentiel d'alimentation positif (Vdd) et dont le drain est relié à la borne recevant le
potentiel de masse (Gnd) à travers le fusible (Fi).
8. Circuit électronique configurable selon la revendication 7, caractérisé en ce qu'un second transistor MOS de type P (MP2i) est relié en parallèle sur le transistor MOS formant interrupteur (MPli) et reçoit transitoirement, à la mise sous tension du circuit, une tension délivrée par un circuit dit "Power
On Reset".
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9816367A FR2787912B1 (fr) | 1998-12-23 | 1998-12-23 | Circuit electronique configurable |
| US09/468,261 US6377111B1 (en) | 1998-12-23 | 1999-12-20 | Configurable electronic circuit |
| US10/085,845 US6545527B2 (en) | 1998-12-23 | 2002-02-26 | Configurable electronic circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9816367A FR2787912B1 (fr) | 1998-12-23 | 1998-12-23 | Circuit electronique configurable |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2787912A1 true FR2787912A1 (fr) | 2000-06-30 |
| FR2787912B1 FR2787912B1 (fr) | 2001-03-02 |
Family
ID=9534436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9816367A Expired - Fee Related FR2787912B1 (fr) | 1998-12-23 | 1998-12-23 | Circuit electronique configurable |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6377111B1 (fr) |
| FR (1) | FR2787912B1 (fr) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6621324B2 (en) * | 2002-02-19 | 2003-09-16 | International Business Machines Corporation | Redundant antifuse segments for improved programming efficiency |
| KR100548557B1 (ko) * | 2003-05-21 | 2006-02-02 | 주식회사 하이닉스반도체 | 반도체 장치의 내부 전원발생장치 |
| JP4401194B2 (ja) * | 2004-03-05 | 2010-01-20 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置 |
| US7098722B2 (en) * | 2004-07-13 | 2006-08-29 | Etron Technology, Inc. | Low power design for fuse control circuit |
| KR102016727B1 (ko) * | 2013-04-24 | 2019-09-02 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 반도체 메모리 장치의 외부전압 제어 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4204131A (en) * | 1977-10-11 | 1980-05-20 | Mostek Corporation | Depletion controlled switch |
| EP0535776A1 (fr) * | 1991-09-04 | 1993-04-07 | Sharp Kabushiki Kaisha | Circuit intégré |
| EP0855742A1 (fr) * | 1997-01-23 | 1998-07-29 | Nec Corporation | Circuit intégré prédiffusé dont le mode d'opération est facilement changeable après sélection au niveau du circuit prédiffusé |
| WO1998039843A1 (fr) * | 1997-03-04 | 1998-09-11 | Xilinx, Inc. | Reseau de portes prediffusees programmables par l'utilisateur, avec fonctionnalite repartie des circuits prediffuses |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR900008554B1 (ko) * | 1988-04-23 | 1990-11-24 | 삼성전자 주식회사 | 메모리 동작모드 선택회로 |
| US5461586A (en) * | 1994-01-31 | 1995-10-24 | Texas Instruments Incorporated | Self-timed redundancy circuit |
| JP3441780B2 (ja) * | 1994-02-21 | 2003-09-02 | 日本テキサス・インスツルメンツ株式会社 | クロック信号生成回路 |
| US5457656A (en) * | 1994-08-17 | 1995-10-10 | United Microelectronics Corp. | Zero static power memory device redundancy circuitry |
| US5579263A (en) * | 1994-12-22 | 1996-11-26 | Sgs-Thomson Microelectronics, Inc. | Post-fabrication selectable registered and non-registered memory |
| KR100278723B1 (ko) * | 1997-11-27 | 2001-01-15 | 윤종용 | 개선된레이아웃을가지는반도체메모리장치 |
| KR100331542B1 (ko) * | 1998-10-09 | 2002-06-20 | 윤종용 | 불량메모리셀어레이블락들을스킵할수있는어드레스디코더를구비하는반도체메모리장치및이를사용하는복합반도체장치 |
| JP2000132990A (ja) * | 1998-10-27 | 2000-05-12 | Fujitsu Ltd | 冗長判定回路、半導体記憶装置及び冗長判定方法 |
| US6211710B1 (en) * | 1998-12-30 | 2001-04-03 | Texas Instruments India Limited | Circuit for generating a power-up configuration pulse |
-
1998
- 1998-12-23 FR FR9816367A patent/FR2787912B1/fr not_active Expired - Fee Related
-
1999
- 1999-12-20 US US09/468,261 patent/US6377111B1/en not_active Expired - Lifetime
-
2002
- 2002-02-26 US US10/085,845 patent/US6545527B2/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4204131A (en) * | 1977-10-11 | 1980-05-20 | Mostek Corporation | Depletion controlled switch |
| EP0535776A1 (fr) * | 1991-09-04 | 1993-04-07 | Sharp Kabushiki Kaisha | Circuit intégré |
| EP0855742A1 (fr) * | 1997-01-23 | 1998-07-29 | Nec Corporation | Circuit intégré prédiffusé dont le mode d'opération est facilement changeable après sélection au niveau du circuit prédiffusé |
| WO1998039843A1 (fr) * | 1997-03-04 | 1998-09-11 | Xilinx, Inc. | Reseau de portes prediffusees programmables par l'utilisateur, avec fonctionnalite repartie des circuits prediffuses |
Non-Patent Citations (1)
| Title |
|---|
| "MIXTURE OF FIELD AND FACTORY PROGRAMMED LOGIC CELLS IN A SINGLE DEVICE", IBM TECHNICAL DISCLOSURE BULLETIN, vol. 38, no. 4, 1 April 1995 (1995-04-01), pages 499, XP002042363, ISSN: 0018-8689 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US6377111B1 (en) | 2002-04-23 |
| FR2787912B1 (fr) | 2001-03-02 |
| US6545527B2 (en) | 2003-04-08 |
| US20020079949A1 (en) | 2002-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0594834B1 (fr) | Circuit intermediaire entre un circuit logique a basse tension et un etage de sortie a haute tension realises dans une technologie cmos standard | |
| EP0080394A1 (fr) | Bascule bistable à stockage non volatil et à repositionnement statique | |
| EP3465755A1 (fr) | Circuit intégré comprenant une puce formée d'un transistor à haute tension et comprenant une puce formée d'un transistor à basse tension | |
| EP1925079B1 (fr) | Commutateur de courant a paire differentielle de transistors alimente par une faible tension vcc | |
| EP0474534A1 (fr) | Circuit à constante de temps réglable et application à un circuit à retard réglable | |
| EP0723160B1 (fr) | Circuit de détection de tension compensé en technologie et en température | |
| EP0237094A1 (fr) | Dispositif semi-conducteur du type réseau de portes prédiffusé pour circuits à la demande | |
| FR2787912A1 (fr) | Circuit electronique configurable | |
| EP0080395A1 (fr) | Bascule bistable à stockage non volatil et à repositionnement dynamique | |
| FR2822309A1 (fr) | Circuit de translation de signaux de commutation | |
| EP0051525A1 (fr) | Réseau logique intégré à programmation électrique simplifiée | |
| EP1073202B1 (fr) | Dispositif de commande d'un commutateur haute tension de type translateur | |
| EP0699989B1 (fr) | Circuit intégré avec fonction de démarrage rapide de sources de tension ou courant de référence | |
| EP0447729B1 (fr) | Comparateur à seuil immunisé contre le bruit | |
| EP3654534B1 (fr) | Cellule logique capacitive | |
| FR2797086A1 (fr) | Cellule logique a programmation unique | |
| FR2767976A1 (fr) | Dispositif d'aide au demarrage pour une pluralite de sources de courant | |
| FR2760151A1 (fr) | Amplificateur-tampon de commande de bus | |
| FR2879321A1 (fr) | Circuit de pilotage de bus | |
| FR2792474A1 (fr) | Circuit de sortie de signal numerique | |
| FR2605171A1 (fr) | Multiplexeurs analogiques a faible consommation de puissance | |
| FR2534752A1 (fr) | Circuit convertisseur de niveaux de signaux entre une logique de type saturee et une logique de type non saturee | |
| CA2146196A1 (fr) | Circuit a retard reglable | |
| EP0187584B1 (fr) | Porte logique à coîncidence, et circuits logiques séquentiels mettant en oeuvre cette porte à coîncidence | |
| FR2549317A1 (fr) | Circuit de remise sous tension pour circuit logique |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20070831 |