FR2752337A1 - Horizontal double diffusion MOSFET for switching application - Google Patents
Horizontal double diffusion MOSFET for switching application Download PDFInfo
- Publication number
- FR2752337A1 FR2752337A1 FR9609898A FR9609898A FR2752337A1 FR 2752337 A1 FR2752337 A1 FR 2752337A1 FR 9609898 A FR9609898 A FR 9609898A FR 9609898 A FR9609898 A FR 9609898A FR 2752337 A1 FR2752337 A1 FR 2752337A1
- Authority
- FR
- France
- Prior art keywords
- drain
- region
- migration
- fingers
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009792 diffusion process Methods 0.000 title abstract description 7
- 230000005012 migration Effects 0.000 claims abstract description 46
- 238000013508 migration Methods 0.000 claims abstract description 46
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 150000004706 metal oxides Chemical class 0.000 abstract 1
- 238000000034 method Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 5
- 238000009825 accumulation Methods 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000012423 maintenance Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000036772 blood pressure Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
La présente invention concerne les transistors métal-oxyde-semiconducteur de type horizontal à double diffusion (LDMOS). The present invention relates to metal-oxide-semiconductor transistors of the horizontal double diffusion type (LDMOS).
Dans certaines applications des transistors LDMOS, par exemple les commutateurs LDMOS, il est souhaitable que la résistance drain-source à l'état conducteur, soit RDSON, soit aussi petite que possible, de façon que la tension drain-source et, par conséquent, la dissipation de puissance soient faibles. In some applications of LDMOS transistors, for example LDMOS switches, it is desirable that the drain-source resistance in the conducting state, is RDSON, or is as small as possible, so that the drain-source voltage and, consequently, the power dissipation are low.
La résistance d'état conducteur RDSON bun LDMOS dépend de la résistance du canal, Rch, et de la résistance de migration, Rdrift, sur la région de migration, qui est la région comprise entre la région de grille et la région de drain. The conductive state resistance RDSON bun LDMOS depends on the channel resistance, Rch, and the migration resistance, Rdrift, on the migration region, which is the region between the gate region and the drain region.
La résistance de migration Rdrift vaut environ 2/3 de la résistance d'état conducteur RDSON, et la résistance de canal est d'environ 1/3 de la résistance d'état conducteur RDSON. The migration resistance Rdrift is approximately 2/3 of the conductive state resistance RDSON, and the channel resistance is approximately 1/3 of the conductive state resistance RDSON.
Dans un transistor LDMOS normal, celui-ci comprend une pluralité de doigts interdigités de source et de drain. Dans un tel transistor LDMOS, il est possible de réduire la résistance d'état conducteur RDSON en augmentant la largeur des doigts. Toutefois, ceci augmente l'aire du transistor LDMOS et, par conséquent, le coût de ce transistor. In a normal LDMOS transistor, this comprises a plurality of interdigitated source and drain fingers. In such an LDMOS transistor, it is possible to reduce the conductive state resistance RDSON by increasing the width of the fingers. However, this increases the area of the LDMOS transistor and therefore the cost of this transistor.
Le brevet des EUA ? 5 192989 décrit un transistor LDMOS ayant une résistance d'état conducteur réduite qui possède une matrice de diffusions circulaires de source et de drain dans un ensemble hexagonal. Toutefois, le fait d'avoir des diffusions cellulaires de drain et de source a pour conséquence qu'il y a moins d'aire pour la circulation du courant et que, par conséquent, la résistance est plus élevée que dans un transistor LDMOS ayant des doigts interdigités de source et de drain. De plus, lorsque le drain est cellulaire, la région de drain et le contact de drain présentent tous deux une petite aire, et, par conséquent, la région de migration entourant la région de drain est petite. Puisque l'aire de la région de migration détermine la capacité d'entretien de tension du transistor LDMOS, ces transistors
LDMOS cellulaires présentent une capacité réduite d'entretien de tension.The USA patent? 5 192989 describes an LDMOS transistor having a reduced conductive state resistance which has a matrix of circular source and drain diffusions in a hexagonal assembly. However, the fact of having cellular drain and source diffusions means that there is less area for the flow of current and that, consequently, the resistance is higher than in an LDMOS transistor having interdigitated source and drain fingers. In addition, when the drain is cellular, the drain region and the drain contact both have a small area, and therefore the migration region surrounding the drain region is small. Since the area of the migration region determines the voltage maintenance capacity of the LDMOS transistor, these transistors
Cellular LDMOS exhibit reduced blood pressure maintenance capacity.
Le besoin existe donc d'un transistor LDMOS qui possède une résistance d'état conducteur réduite sans avoir une augmentation de l'aire globale du transistor. En d'autres termes, le besoin existe d'un transistor DMOS dont le produit
RDSON*AIRE, où AIRE désigne l'aire active du transistor, est réduit.The need therefore exists for an LDMOS transistor which has a reduced conductive state resistance without having an increase in the overall area of the transistor. In other words, the need exists for a DMOS transistor whose product
RDSON * AIRE, where AIRE designates the active area of the transistor, is reduced.
Selon l'invention, il est proposé un transistor LDMOS qui comprend une pluralité de cellules de transistor disposées suivant des lignes parallèles, chaque cellule de transistor comprenant:
une région de source formée dans une aire de matière semiconductrice et entourée par une région de grille, la région de grille d'une cellule de transistor étant connectée aux régions de grille des cellules de transistor qui sont voisines suivant une ligne respective ; et
une région de drain formée dans l'aire de matière semiconductrice et autour de la région de grille, la région de drain étant séparée de la région de grille par une région de migration, les régions de drain et de migration des cellules de transistor présentes dans chacune des lignes étant respectivement connectées de façon à former des doigts intégrés de drain et de migration autour des régions de grille des cellules de transistor dans chacune des lignes, où les doigts de drain et de migration intégrés sont non rectilignes de manière à augmenter la largeur du doigt de migration intégré dans la direction des lignes.According to the invention, an LDMOS transistor is proposed which comprises a plurality of transistor cells arranged in parallel lines, each transistor cell comprising:
a source region formed in an area of semiconductor material and surrounded by a gate region, the gate region of a transistor cell being connected to the gate regions of the transistor cells which are adjacent along a respective line; and
a drain region formed in the area of semiconductor material and around the gate region, the drain region being separated from the gate region by a migration region, the drain and migration regions of the transistor cells present in each of the lines being respectively connected so as to form integrated drain and migration fingers around the gate regions of the transistor cells in each of the lines, where the integrated drain and migration fingers are non-rectilinear so as to increase the width of the migration finger integrated in the direction of the lines.
Puisque la résistance d'état conducteur RDSON varie en proportion inverse de la région de migration, les doigts de drain et de migration non rectilignes à largeur accrue selon l'invention permettent une réduction de la résistance d'état conducteur RDSON. De plus, l'invention procure une augmentation de l'aire de la région de migration, ce qui augmente la capacité d'entretien de tension du transistor LDMOS selon l'invention, par comparaison avec les transistors LDMOS connus. Since the conductive state resistance RDSON varies in inverse proportion to the migration region, the non-rectilinear drain and migration fingers with increased width according to the invention allow a reduction in the conductive state resistance RDSON. In addition, the invention provides an increase in the area of the migration region, which increases the voltage maintenance capacity of the LDMOS transistor according to the invention, in comparison with the known LDMOS transistors.
La description suivante, conçue à titre d'illustration de l'invention, vise à donner une meilleure compréhension de ses caractéristiques et avantages ; elle s'appuie sur les dessins annexés, parmi lesquels:
la figure 1 est une représentation simplifiée en section droite d'une partie d'un transistor LDMOS;
la figure 2 est une représentation suivant une vue en plan de dessus d'une partie d'un transistor LDMOS connu;
la figure 3 est une vue en plan de dessus simplifiée d'une partie d'un transistor LDMOS selon l'invention;
les figures 4 à 6 sont des vues en section droite d'une partie d'un transistor LDMOS selon l'invention, à différents stades de sa fabrication;
la figure 7 est une représentation de circuit du transistor LDMOS formé selon le processus décrit en liaison avec les figures 4 à 6;
la figure 8 est une vue en plan de dessus d'une partie d'un transistor
LDMOS selon un mode de réalisation préféré de l'invention, formé selon le procédé décrit en liaison avec les figures 4 à 6
la figure 9 montre une partie de la figure 2, ci-dessus présentée, de manière plus détaillée, où un contact de drain est inclus ; et
la figure 10 montre une partie de la figure 8 ci-dessus présentée, dans laquelle un contact de drain est montré de manière plus détaillée.The following description, intended to illustrate the invention, aims to give a better understanding of its characteristics and advantages; it is based on the appended drawings, among which:
FIG. 1 is a simplified representation in cross section of part of an LDMOS transistor;
Figure 2 is a representation in a top plan view of a portion of a known LDMOS transistor;
Figure 3 is a simplified top plan view of part of an LDMOS transistor according to the invention;
Figures 4 to 6 are cross-sectional views of part of an LDMOS transistor according to the invention, at different stages of its manufacture;
Figure 7 is a circuit representation of the LDMOS transistor formed according to the process described in connection with Figures 4 to 6;
Figure 8 is a top plan view of part of a transistor
LDMOS according to a preferred embodiment of the invention, formed according to the method described in connection with Figures 4 to 6
Figure 9 shows part of Figure 2, shown above, in more detail, where a drain contact is included; and
Figure 10 shows a portion of Figure 8 above shown, in which a drain contact is shown in more detail.
Sur la figure 1, est présenté un schéma d'un transistor LDMOS qui possède une région de source 2, une région de grille 4 et une région de drain 6. Le canal est formé par une région 10 et possède une longueur 8 qui est définie par la différence entre les deux diffusions qui forment la région 10 et la région de source 2. La région 12 formée entre la région de grille 4 et la région de drain 6 est appelée la région de migration, laquelle région de migration possède une longueur 14 et une largeur 22. Le canal possède une résistance Rch, une région d'accumulation placée entre la région de migration 12 et le canal 10 possède une résistance d'accumulation Racc, et la région de migration possède une résistance de migration
Rdrift. La résistance d'accumulation Racc est négligeable. Comme mentionné cidessus, Rch vaut environ 1/3 RDSON et Rdrift vaut environ 2/3 RDSON. In FIG. 1, a diagram of an LDMOS transistor is presented which has a source region 2, a gate region 4 and a drain region 6. The channel is formed by a region 10 and has a length 8 which is defined by the difference between the two diffusions which form the region 10 and the source region 2. The region 12 formed between the gate region 4 and the drain region 6 is called the migration region, which migration region has a length 14 and a width 22. The channel has a resistance Rch, an accumulation region placed between the migration region 12 and the channel 10 has a accumulation resistance Racc, and the migration region has a migration resistance
Rdrift. The accumulation resistance Racc is negligible. As mentioned above, Rch is worth approximately 1/3 RDSON and Rdrift is worth approximately 2/3 RDSON.
On se reporte maintenant à la figure 2, qui montre un schéma du
LDMOS classique, comprenant une pluralité de doigts interdigités de source 2, de drain 6, de migration 12 et de grille 4. Selon cette disposition, le courant circule parallèlement d'un doigt de source 2 à un doigt de drain 6, de sorte que, plus la largeur des doigts est grande, et plus la résistance de dérive Rdrif est petite. En d'autres termes, plus la largeur 22 de la région de migration 12 est petite, et plus la résistance de dérive Rdrift est petite, si bien que la résistance d'état conducteur
RDSON est d'autant plus petite.We now refer to Figure 2, which shows a diagram of the
LDMOS classic, comprising a plurality of interdigitated fingers of source 2, drain 6, migration 12 and gate 4. According to this arrangement, the current flows parallel from a source finger 2 to a drain finger 6, so that , the larger the width of the fingers, the smaller the Rdrif drift resistance. In other words, the smaller the width 22 of the migration region 12, the smaller the drift resistance Rdrift, so that the conductive state resistance
RDSON is even smaller.
Toutefois, pour réduire la résistance d'état conducteur, il faut augmenter la largeur des doigts, ce qui augmente la taille du transistor LDMOS. Il faudrait donc réduire la résistance d'état conducteur sans augmenter notablement l'aire du transistor LDMOS. However, to reduce the conductive state resistance, it is necessary to increase the width of the fingers, which increases the size of the LDMOS transistor. The conductive state resistance should therefore be reduced without significantly increasing the area of the LDMOS transistor.
On se reporte maintenant à la figure 3, qui montre une représentation simplifiée du schéma de deux cellules de transistor 50 d'un transistor LDMOS selon un mode de réalisation préféré de l'invention. Chaque cellule de transistor 50 comprend une région de source 52 entourée par une région de grille 54. Les régions de grille 54 de cellules de transistor adjacentes placées suivant une ligne sont connectées à des noeuds respectifs 56. Une région de drain 58 est formée autour de la région de gnlle 54 et est séparée de la région de grille 54 par une région de migration 60. Les régions de drain 58 et de dérive 60 sont formées sensiblement autour de toute la région de grille 54 à l'exception de l'endroit où les régions de grille adjacentes 54 sont connectées aux noeuds 56. Au voisinage des noeuds 56, les régions de drain 58 des cellules adjacentes suivant chaque ligne sont connectées de façon que chaque ligne de cellules de transistor possède un premier doigt de drain intégré 59 et un premier doigt de migration intégré 61 entourant un côté des régions de gnlle 54 ainsi qu'un deuxième doigt de drain intégré 65 et un deuxième doigt de migration intégré 63 entourant l'autre côté des régions de grille 54. Les premiers doigts de drain intégrés 59 et les deuxièmes doigts de drain intégrés 65 ainsi que les premiers doigts de migration intégrés 61 et les deuxièmes doigts de migration intégrés 63 des cellules de transistor de chaque ligne sont non rectilignes autour de la région de grille afin d'augmenter la largeur de la région de migration dans la direction de la ligne respective de cellules de transistors
Dans le mode de réalisation préféré qui présenté sur la figure 3, la région de source 52 possède une forme sensiblement carrée et les régions de drain 58 et de migration 60 possèdent des formes en marches d'escalier ou en zigzag.Referring now to Figure 3, which shows a simplified representation of the diagram of two transistor cells 50 of an LDMOS transistor according to a preferred embodiment of the invention. Each transistor cell 50 includes a source region 52 surrounded by a gate region 54. The gate regions 54 of adjacent transistor cells placed along a line are connected to respective nodes 56. A drain region 58 is formed around the gate region 54 and is separated from the gate region 54 by a migration region 60. The drain 58 and drift regions 60 are formed substantially around the entire gate region 54 except where the adjacent gate regions 54 are connected to the nodes 56. In the vicinity of the nodes 56, the drain regions 58 of the adjacent cells along each line are connected so that each row of transistor cells has a first integrated drain finger 59 and a first integrated migration finger 61 surrounding one side of the gnlle regions 54 as well as a second integrated drain finger 65 and a second integrated migration finger 63 surrounding the other side of the gate regions 54. The first integrated drain fingers 59 and the second integrated drain fingers 65 as well as the first integrated migration fingers 61 and the second integrated migration fingers 63 of the transistor cells of each line are non-rectilinear around the gate region in order to increase the width of the migration region in the direction of the respective line of transistor cells
In the preferred embodiment shown in FIG. 3, the source region 52 has a substantially square shape and the drain 58 and migration regions 60 have staircase or zigzag shapes.
Toutefois, la région de source 52 peut avoir d'autres formes, comme une forme circulaire ou une forme hexagonale, ou même une forte pentagonale, ou encore d'autres types de formes polygonales. Pour ces autres formes, la région de grille entoure la région de source et les régions de drain et de migration présentent des formes en zigzag qui entourent des régions de grille.However, the source region 52 can have other shapes, such as a circular shape or a hexagonal shape, or even a strong pentagonal shape, or other types of polygonal shapes. For these other shapes, the grid region surrounds the source region and the drain and migration regions have zigzag shapes that surround grid regions.
On va maintenant présenter un procédé de formation d'un transistor
LDMOS à canal N selon l'invention, en liaison avec les figures 4 à 7.We will now present a process for forming a transistor
N-channel LDMOS according to the invention, in conjunction with FIGS. 4 to 7.
On fait croître sur un substrat 82 ayant le type de conductivité P, une couche épitaxiale 80 du type de conductivité N. On dépose sur la couche épitaxiale
N 80 des couches d'oxyde 84 épaisse et mince afin de former une région active 86 du transistor LDMOS, comme représenté sur la figure 4. Dans l'aire active 86, dont une partie seulement est présentée sur la figure 5, on dépose du silicium polycristallin sur la couche d'oxyde mince 84, puis on lui applique un tracé de motif et une gravure afin de former des régions de grille 88. On forme un masque sur les régions de grille 88 et la couche d'oxyde mince 84, puis, entre les régions de grille 88, on forme par implantation des régions 90 de type de conductivité PHV, par exemple à l'aide d'ions de bore (B11+). Après formation des régions PHV 90 par implantation, on forme dans les régions PHV 90 des régions 92 de type de conductivité PSD, en utilisant un masque, comme cela est bien connu dans la technique, et comme on peut le voir sur la figure 6. On utilise un autre masque pour implanter une matière de type de conductivité NSD dans les régions PHv 90 et dans la couche épitaxiale 80. Les régions NSD 94 se trouvant dans les régions PHv 90 forment les régions de source tandis que les régions NSD 96 se trouvant dans la couche épitaxiale 80 forment les régions de drain. La région de la couche épitaxiale 80 se trouvant entre la région de grille 88 et la région de drain NSD 96 est la région de migration 98, qui possède une longueur 99. On effectue ensuite un dépôt dit de métallisation afin de former des contacts pour la région de source 94 et la région PSD 92 (la source est couplée à la région PSD/PHV de corps), les régions de drain 96 et de grille 88 de toutes les cellules du transistor LDMOS. Le symbole réservé à un tel transistor LDMOS est présenté sur la figure 7.An epitaxial layer 80 of the conductivity type N is grown on a substrate 82 having the conductivity type P, and is deposited on the epitaxial layer.
N 80 of the thick and thin oxide layers 84 in order to form an active region 86 of the LDMOS transistor, as shown in FIG. 4. In the active area 86, of which only a part is presented in FIG. 5, polycrystalline silicon on the thin oxide layer 84, then a pattern trace and an etching are applied to it in order to form grid regions 88. A mask is formed on the grid regions 88 and the thin oxide layer 84, then, between the gate regions 88, regions 90 of PHV conductivity type are formed by implantation, for example using boron ions (B11 +). After formation of the PHV 90 regions by implantation, regions 92 of PSD conductivity type are formed in the PHV 90 regions, using a mask, as is well known in the art, and as can be seen in FIG. 6. Another mask is used to implant a material of type of conductivity NSD in the regions PHv 90 and in the epitaxial layer 80. The regions NSD 94 being in the regions PHv 90 form the source regions while the regions NSD 96 being in the epitaxial layer 80 form the drain regions. The region of the epitaxial layer 80 lying between the gate region 88 and the drain region NSD 96 is the migration region 98, which has a length 99. A so-called metallization deposition is then carried out in order to form contacts for the source region 94 and the PSD region 92 (the source is coupled to the body PSD / PHV region), the drain 96 and gate regions 88 of all the cells of the LDMOS transistor. The symbol reserved for such an LDMOS transistor is presented in FIG. 7.
Une vue en plan de dessus de cinq cellules de transistor 100 d'un
LDMOS à canal N selon l'invention, qui a été fabriqué selon le procédé ci-dessus décrit est présentée sur la figure 8. Les régions analogues à celles des figures 4 à 7 sont désignées par les mêmes numéros de référence.A top plan view of five transistor 100 cells of a
N-channel LDMOS according to the invention, which was manufactured according to the method described above is presented in Figure 8. The regions similar to those of Figures 4 to 7 are designated by the same reference numbers.
Chaque cellule de transistor 100 comprend une région de source
NSD 94 possédant un contact de source 102 et entourée par une région de grille 88.Each transistor cell 100 includes a source region
NSD 94 having a source contact 102 and surrounded by a gate region 88.
Les régions de grille 88 de cellules adjacentes comprises dans une ligne sont connectées. Une région de drain 96 est formée autour de la région de grille 88 et est séparée de la région de gnlle 88 par une région de migration 98. Les régions de drain 96 de toutes les cellules de transistor formant une ligne, par exemple la ligne 106, sont connectées de manière à former deux doigts de drain intégrés 108, 110 qui possèdent des formes non rectilignes, et deux doigts de migration non rectilignes intégrés 112, 114. En comparant les figures 2 et 8, on pourra noter que la forme non rectiligne des doigts de migration 112, 114 et de drain 108, 110 augmente la largeur de ces doigts par comparaison avec la largeur des régions de drain et de migration du transistor LDMOS connu qui est représenté sur la figure 2 et que, de plus, la combinaison des régions de source avec les régions de grille environnantes et les doigts non rectilignes selon l'invention offre une augmentation de la largeur des doigts de drain et de migration sans augmenter l'aire du transistor.The grid regions 88 of adjacent cells included in a line are connected. A drain region 96 is formed around the gate region 88 and is separated from the gate region 88 by a migration region 98. The drain regions 96 of all of the transistor cells forming a line, eg line 106 , are connected so as to form two integrated drain fingers 108, 110 which have non-rectilinear shapes, and two non-rectilinear integrated migration fingers 112, 114. By comparing FIGS. 2 and 8, it will be noted that the non-rectilinear shape migration fingers 112, 114 and drain 108, 110 increases the width of these fingers by comparison with the width of the drain and migration regions of the known LDMOS transistor which is represented in FIG. 2 and that, moreover, the combination source regions with the surrounding gate regions and the non-rectilinear fingers according to the invention offers an increase in the width of the drain and migration fingers without increasing the area of the transistor.
La distance entre les contacts de source du transistor LDMOS selon l'invention, lorsque ceux-ci sont fabriqués à l'aide du procédé SmartMOS 3, de la société Motorola, zinc., est d'environ 17,4 tam, que l'on comparera aux 19,4 m du transistor LDMOS de la figure 2, obtenu par ce même procédé SmartMOS 3. En fait, l'augmentation de la largeur de la région de migration peut aller jusqu'à 30%. The distance between the source contacts of the LDMOS transistor according to the invention, when these are manufactured using the SmartMOS 3 process, from the company Motorola, zinc., Is approximately 17.4 tam, that the we will compare to the 19.4 m of the LDMOS transistor of FIG. 2, obtained by this same SmartMOS 3 process. In fact, the increase in the width of the migration region can go up to 30%.
Puisque la résistance d'état conducteur RDSON varie en proportion inverse de la région de migration, l'invention permet une réduction de la résistance de l'état conducteur RDSON. Par conséquent, l'invention permet de réduire le produit
RDSON*AIRE, où AIRE est l'aire active du transistor. Since the conductive state resistance RDSON varies in inverse proportion to the migration region, the invention allows a reduction in the resistance of the conductive state RDSON. Consequently, the invention makes it possible to reduce the product
RDSON * AIRE, where AIRE is the active area of the transistor.
On se reporte maintenant à la figure 9, qui montre une partie du transistor LDMOS connu tel que le montre la figure 2. les règles conceptuelles imposent typiquement que, dans le procédé SmartMOS 3, un contact de drain 120 ait une longueur minimale 122 de 1,76 ,um et que la région de drain 6 ait une distance minimale 124 de 0,88 î'm de part et d'autre du contact de drain 120. Ainsi, le doigt de drain du transistor LDMOS connu demande une longueur minimale de 3,52cri. We now refer to FIG. 9, which shows part of the known LDMOS transistor as shown in FIG. 2. The conceptual rules typically impose that, in the SmartMOS 3 process, a drain contact 120 has a minimum length 122 of 1 , 76, μm and that the drain region 6 has a minimum distance 124 of 0.88 μm on either side of the drain contact 120. Thus, the drain finger of the known LDMOS transistor requires a minimum length of 3.52cri.
Un mode de réalisation préféré du transistor LDMOS selon l'invention réduit la longueur totale nécessaire du drain en utilisant efficacement la forme non rectiligne des doigts de drain. Dans le mode de réalisation préféré de la figure 8, le transistor LDMOS possède de petits contacts de drain sensiblement quadrilatéraux 104 qui sont placés à intervalles le long des doigts de drain intégrés 108, 110. Les contacts 104 sont placés à un sur deux des sommets 130 de chaque doigt de drain en forme de zigzag 108, 110. Comme on peut le voir sur la figure 10, chaque sommet 130 est conçu de manière à avoir une plus grande longueur que le reste des doigts de drain, de sorte que la distance 132 entre tous les côtés du contact de drain 104 et la région de drain est encore égale ou supérieure à 0,88,ut. Toutefois, la longueur du reste du doigt de drain est d'au moins 1,76,um. Par conséquent, l'invention peut avoir une diffusion de drain d'une aire plus petite, par comparaison avec les transistors LDMOS connus, ce qui signifie que le transistor LDMOS selon l'invention aura une plus faible résistance entre son drain et sa source. A preferred embodiment of the LDMOS transistor according to the invention reduces the total necessary length of the drain by effectively using the non-rectilinear shape of the drain fingers. In the preferred embodiment of FIG. 8, the LDMOS transistor has small substantially quadrilateral drain contacts 104 which are placed at intervals along the integrated drain fingers 108, 110. The contacts 104 are placed one on two of the vertices 130 of each zigzag-shaped drain finger 108, 110. As can be seen in FIG. 10, each vertex 130 is designed so as to have a greater length than the rest of the drain fingers, so that the distance 132 between all sides of the drain contact 104 and the drain region is still equal to or greater than 0.88, ut. However, the length of the remainder of the drain finger is at least 1.76 µm. Consequently, the invention can have a drain diffusion of a smaller area, in comparison with the known LDMOS transistors, which means that the LDMOS transistor according to the invention will have a lower resistance between its drain and its source.
Bien que des contacts de drain carrés 104 aient été présentés sur les figures 8 et 10, on aura compris que d'autres formes de contacts pourraient également être mises en oeuvre. Although square drain contacts 104 have been presented in FIGS. 8 and 10, it will be understood that other forms of contacts could also be implemented.
Dans la description donnée ci-dessus, le transistor LDMOS selon l'invention a été décrit sous la forme d'un dispositif à canal N. Toutefois, l'invention peut également être appliquée à un dispositif à canal P. On aura donc compris qu'il n'est pas envisagé de limiter l'invention à des régions ayant le type de conductivité particulier fixé dans la description ci-dessus. In the description given above, the LDMOS transistor according to the invention has been described in the form of an N-channel device. However, the invention can also be applied to a P-channel device. It will therefore be understood that 'It is not intended to limit the invention to regions having the particular type of conductivity set in the description above.
De plus, l'invention est également applicable à d'autres types de transistors LDMOS, comme des LDMOS à oxyde de champ et n'est pas limité au modèle particulier décrit ci-dessus. In addition, the invention is also applicable to other types of LDMOS transistors, such as field oxide LDMOS and is not limited to the particular model described above.
Bien entendu, l'homme de l'art sera en mesure d'imaginer, à partir du dispositif dont la description vient d'être donnée à titre simplement illustratif, non limitatif, diverses variantes et modifications ne sortant pas du cadre de l'invention. Of course, those skilled in the art will be able to imagine, from the device whose description has just been given by way of illustration only, without limitation, various variants and modifications not departing from the scope of the invention .
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9609898A FR2752337B1 (en) | 1996-08-06 | 1996-08-06 | HORIZONTAL DOUBLE DIFFUSION METAL-OXIDE-SEMICONDUCTOR TRANSISTOR |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9609898A FR2752337B1 (en) | 1996-08-06 | 1996-08-06 | HORIZONTAL DOUBLE DIFFUSION METAL-OXIDE-SEMICONDUCTOR TRANSISTOR |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2752337A1 true FR2752337A1 (en) | 1998-02-13 |
| FR2752337B1 FR2752337B1 (en) | 1998-10-30 |
Family
ID=9494850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9609898A Expired - Fee Related FR2752337B1 (en) | 1996-08-06 | 1996-08-06 | HORIZONTAL DOUBLE DIFFUSION METAL-OXIDE-SEMICONDUCTOR TRANSISTOR |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2752337B1 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4148047A (en) * | 1978-01-16 | 1979-04-03 | Honeywell Inc. | Semiconductor apparatus |
| JPH01207976A (en) * | 1988-02-15 | 1989-08-21 | Nec Corp | Semiconductor device |
| JPH0236572A (en) * | 1988-07-27 | 1990-02-06 | Hitachi Ltd | Semiconductor device |
-
1996
- 1996-08-06 FR FR9609898A patent/FR2752337B1/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4148047A (en) * | 1978-01-16 | 1979-04-03 | Honeywell Inc. | Semiconductor apparatus |
| JPH01207976A (en) * | 1988-02-15 | 1989-08-21 | Nec Corp | Semiconductor device |
| JPH0236572A (en) * | 1988-07-27 | 1990-02-06 | Hitachi Ltd | Semiconductor device |
Non-Patent Citations (3)
| Title |
|---|
| HIDALGO S ET AL: "DESIGN AND FABRICATION OF IMPROVED RESURFED LDMOS DEVICES", 1 October 1991, MICROELECTRONIC ENGINEERING, VOL. 15, NR. 1 / 04, PAGE(S) 381 - 384, XP000292781 * |
| PATENT ABSTRACTS OF JAPAN vol. 013, no. 513 (E - 847) 16 November 1989 (1989-11-16) * |
| PATENT ABSTRACTS OF JAPAN vol. 014, no. 187 (E - 0917) 16 April 1990 (1990-04-16) * |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2752337B1 (en) | 1998-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2661278A1 (en) | FIELD EFFECT TRANSISTOR AND MANUFACTURING METHOD. | |
| FR2633100A1 (en) | FIELD EFFECT TRANSISTOR AND MANUFACTURING METHOD | |
| EP0285206B1 (en) | Process for making a field effect transistor type semiconductor device | |
| FR2494499A1 (en) | FLAT STRUCTURE FOR HIGH VOLTAGE SEMICONDUCTOR DEVICES | |
| EP0022388B1 (en) | Method of making a vertical dmos type field effect transistor | |
| FR2576711A1 (en) | FIELD-EFFECT FIELD-EFFECT TRANSISTOR | |
| EP0461967A2 (en) | Schottky junction semiconductor device for microwave amplification and fast logic circuits, and method of making the same | |
| FR2810160A1 (en) | Semiconductor device e.g. MOSFET has source electrode which connects to ladder-shaped portion and band-shaped portion of N-source layer and P-base layer through crosspiece portion | |
| FR2753004A1 (en) | NON-VOLATILE SEMICONDUCTOR MEMORY AND METHOD OF MANUFACTURING SAME | |
| EP0503731B1 (en) | Method of making a transistor with high electron mobility | |
| EP1267413B1 (en) | Lateral power MOSFET | |
| JP2552100B2 (en) | Integrated structure pad assembly and manufacturing method thereof | |
| EP1622203A2 (en) | DMOS-transistor and corrresponding manufacturing method. | |
| FR2850791A1 (en) | Vertical unipolar component e.g. Schottky diode, has cathode with isolated trenches filled with vertical stacking from two grain conducting portions separated by insulating layer, where stacking depth is equal to cathode thickness | |
| FR2458907A1 (en) | Field effect transistor with adjustable pinch off voltage - has doping chosen in intermediate layer to reduce effect of parasitic bipolar transistor | |
| FR2752337A1 (en) | Horizontal double diffusion MOSFET for switching application | |
| EP0364354A1 (en) | Asymmetrical gate turn-off thyristor having anode shorts and a reduced turn-on current | |
| JP3294001B2 (en) | Method for manufacturing insulated gate semiconductor device | |
| JP2000332030A (en) | Field effect transistor | |
| FR2770687A1 (en) | Lateral semiconductor with a smaller surface area | |
| FR2776830A1 (en) | ELECTRICALLY PROGRAMMABLE MEMORY CELL | |
| FR2696583A1 (en) | Semiconductor device esp. FET - has undulating or bridge-like structure resulting in unidimensional electron gas in channel layer | |
| EP0109331B1 (en) | Asymmetrical thyristor for high inverse biasing | |
| EP4205173B1 (en) | Component with high electron mobility | |
| FR2849274A1 (en) | Semiconductor device e.g. metal insulator semiconductor transistor has source/drain active layers that contacts with element isolation region at boundary forming obtuse angle or curve region |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |