FR2737607A1 - Procede de fabrication d'un dispositif a semi-conducteur de puissance a transistor - Google Patents
Procede de fabrication d'un dispositif a semi-conducteur de puissance a transistor Download PDFInfo
- Publication number
- FR2737607A1 FR2737607A1 FR9608202A FR9608202A FR2737607A1 FR 2737607 A1 FR2737607 A1 FR 2737607A1 FR 9608202 A FR9608202 A FR 9608202A FR 9608202 A FR9608202 A FR 9608202A FR 2737607 A1 FR2737607 A1 FR 2737607A1
- Authority
- FR
- France
- Prior art keywords
- oxide film
- region
- forming
- film
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 230000003647 oxidation Effects 0.000 claims abstract description 30
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 30
- 239000012535 impurity Substances 0.000 claims abstract description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 22
- 238000009834 vaporization Methods 0.000 claims abstract description 8
- 230000008016 vaporization Effects 0.000 claims abstract description 8
- 238000009792 diffusion process Methods 0.000 claims description 31
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 15
- 210000000746 body region Anatomy 0.000 claims description 12
- 230000000873 masking effect Effects 0.000 claims description 10
- 238000009413 insulation Methods 0.000 claims description 8
- 230000001590 oxidative effect Effects 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 229910052787 antimony Inorganic materials 0.000 claims description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 abstract description 8
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 239000000969 carrier Substances 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 6
- 235000012431 wafers Nutrition 0.000 description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 22
- -1 boron ions Chemical class 0.000 description 11
- 229910052681 coesite Inorganic materials 0.000 description 11
- 229910052906 cristobalite Inorganic materials 0.000 description 11
- 239000000377 silicon dioxide Substances 0.000 description 11
- 235000012239 silicon dioxide Nutrition 0.000 description 11
- 229910052682 stishovite Inorganic materials 0.000 description 11
- 229910052905 tridymite Inorganic materials 0.000 description 11
- 229910052796 boron Inorganic materials 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000002966 varnish Substances 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 239000007864 aqueous solution Substances 0.000 description 3
- 239000006227 byproduct Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000001311 chemical methods and process Methods 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 2
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 239000000370 acceptor Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
On décrit un procédé de fabrication d'un MOSFET du type vertical, qui permet de supprimer la vaporisation des impuretés à partir d'un substrat de semi-conducteur et d'éviter la variation de la densité des porteurs dans le canal. Le MOSFET du type vertical est obtenu en formant un film d'oxyde local (65) afin de réaliser une concavité (50) sur la surface de l'élément, en enlevant le film d'oxyde local par une technique d'attaque à l'état humide, en formant le film d'oxyde de grille à la paroi latérale de la concavité (50) par oxydation thermique et en formant une électrode de grille. En outre, un silicium polycristallin est formé sur la surface arrière du substrat de semi-conducteur avant l'élimination du film d'oxyde local (65). En conséquence, étant donné que le silicium polycristallin n'est pas enlevé lors de l'élimination du film d'oxyde local (65), la vaporisation des impuretés à partir du substrat de semi-conducteur est supprimée lors de l'oxydation thermique pour la formation du film d'oxyde de grille, ce qui a pour effet d'empêcher le changement de la densité des porteurs du canal (5).
Description
1 2737607
La présente invention concerne un procédé de
fabrication d'un dispositif à semi-conducteur. Plus particu-
lièrement, elle est relative à un procédé de fabrication
d'un dispositif à semi-conducteur qu'on utilise comme dispo-
sitif à semi-conducteur de puissance, par exemple, un MOSFET
vertical (transistor à effet de champ métal-oxyde-semi-
conducteur et un IGBT (transistor bipolaire à grille
isolée), et peut être opportunément employé pour un disposi-
tif à semi-conducteur de puissance simple ou pour un circuit intégré- MOS comportant un tel dispositif à semi-conducteur
de puissance.
S'agissant d'un dispositif à semi-conducteur classique qui réduit notablement la résistance par unité de surface à l'état passant, on a décrit dans la publication internationale PCT W093/03502 un MOSFET du type vertical présentant une concavité sur sa surface et une région à
canal disposée à la surface latérale de la concavité.
La concavité du dispositif proposé est fabriquée par la combinaison d'une technique d'oxydation locale du silicium (LOCOS) et d'une élimination par gravure chimique du film d'oxyde épais formé en utilisant une attaque à l'état humide. Plus précisément, avant d'enlever le film épais d'oxyde, une région de corps et une région de source pour chaque cellule sont formées en utilisant le film d'oxyde épais comme masque de diffusion double de manière à faire un auto-alignement avec le côté du film d'oxyde épais, et un film isolant de grille et une électrode de grille sont alors formés dans la concavité après l'enlèvement du film
d'oxyde épais.
Néanmoins, lors de la fabrication réelle d'un tel MOSFET du type vertical, les problèmes suivants sont soulevés. Contrairement à la structure MOS du type planar classique dont la région du canal est positionnée après l'oxydation et la disposition de la grille, comme on l'a mentionné ci-dessus, la région du canal du dispositif du type vertical qu'on propose est tout d'abord définie par la diffusion double, et en second lieu l'attaque à l'état
2 2737607
humide du film d'oxyde épais est effectuée afin de former la concavité, et alors la surface de la concavité est oxydée
pour former le film isolant de la grille.
En conséquence, la couche d'oxyde formée à titre de sous-produit au côté de la surface arrière du substrat simultanément à la réalisation du film d'oxyde tel que le film d'oxyde LOCOS, etc., sur le substrat, est enlevée au même moment que l'attaque à l'état humide du film d'oxyde épais qu'on mentionne ci-dessus (film d'oxyde LOCOS) de sorte que la surface arrière du substrat se trouve exposée. A ce stade, étant donné que la surface arrière du substrat de l'élément semi-conducteur de puissance est
hautement dopée quel que soit le type de l'élément semi-
conducteur, lors de l'étape ultérieure d'oxydation de la grille, des impuretés sont vaporisées et sont alors diffusées à partir de la surface arrière exposée du substrat et réintroduites dans la surface principale du substrat là o la région du canal a été définie. Cela se traduit par une fluctuation, ou une chute, par exemple, de la densité des porteurs de la région du canal, ayant un effet sur la caractéristique électrique de l'élément. Plus concrètement, ce problème a pour effet que la tension de seuil se trouve hors de la valeur nominale, dégradant l'uniformité de la tranche dans la valeur du seuil, et provoquant la défaillance de la tension de maintien entre le drain et la source. Ce type de problème se produit non seulement dans le MOSFET du type vertical qu'on décrit dans le brevet PCT W093/03502 mentionné ci-dessus; mais également dans le MOSFET vertical du type à grille en tranchée qui présente une tranchée obtenue au moyen de la technique d'attaque par ions réactifs. Plus précisément, lors de la formation de la tranchée, du SiO2 est généralement déposé comme masque de la tranchée sur la surface du substrat, et simultanément un film d'oxyde est déposé comme sous-produit sur la surface arrière du substrat. Comme ce SiO2 de la surface arrière du substrat est enlevé en même que l'élimination du SiO2 comme
3 2737607
masque de la tranchée après la formation de cette dernière, on suppose qu'il se produit les mêmes problèmes que ceux mentionnés ci-dessus pour le MOSFET vertical du type à
grille à tranchée.
Compte tenu des problèmes exposés ci-dessus, la présente invention a pour objet principal un procédé de fabrication pour un dispositif à semiconducteur qui permet de résoudre les problèmes de la fluctuation de la densité des porteurs due à la diffusion des impuretés à partir de la surface arrière du substrat lors de l'étape du traitement thermique appliqué à la surface après la définition de la
région du canal.
Le procédé de fabrication selon la présente invention comprend les étapes consistant à: définir une
région de canal en disposant, sur un substrat de semi-
conducteur ayant un premier type de conductivité, une couche de semiconducteur ayant une faible concentration en impuretés sur sa surface principale, une région d'un second type de conductivité et une région de source du premier type de conductivité; recouvrir la surface arrière du substrat de semi-conducteur avec un matériau de masquage; former un film d'isolation de grille en oxydant la surface de la région du canal; et disposer une électrode de grille en correspondance avec la région du canal, le film d'isolation de la grille
étant interposé entre elles.
Selon le procédé de fabrication mentionné ci-
dessus, bien que la région du canal soit exposée pendant l'oxydation de la grille, la région hautement concentrée de la surface arrière du substrat 'reste couverte par le matériau de masquage. Par conséquent, au moyen du matériau de masquage, la vaporisation et la diffusion des impuretés à partir de la surface arrière du substrat de semi-conducteur peuvent être évitées, et la fluctuation fâcheuse de la densité des porteurs à la région du canal due à la vaporisation et la diffusion des impuretés peut être également empêchée. Par conséquent, on peut éviter la
variation de la caractéristique de l'élément.
4 2737607
La présente invention sera mieux comprise lors
de la description suivante faite en liaison avec les dessins
annexés dans lesquels: La figure 1A est une vue en plan d'une partie du MOSFET de puissance du type vertical selon un mode de réalisation de la présente invention, et la figure lB est une vue en coupe prise le long de la ligne IB-IB de la figure 1A; Les figures 2 à 9 sont des vues en coupe du procédé de fabrication des parties importantes du MOSFET de puissance du type vertical selon le mode de réalisation de la présente invention; La figure 10 est une vue en coupe de l'étape d'oxydation de la grille suite à l'étape représentée en figure 9 qui est basée sur le procédé de fabrication classique du MOSFET de puissance du type vertical; et Les figures 11 à 18 sont des vues en coupe du procédé de fabrication des parties importantes du MOSFET de puissance du type vertical suite à l'étape représentée en
figure 9 du mode de réalisation de la présente invention.
On décrira maintenant un mode de réalisation de la présente invention en liaison avec les dessins annexes. La figure 1A est une vue en plan d'un MOSFET de puissance du type vertical selon le mode de réalisation de la présente invention, et la figure lB est une vue en
coupe prise le long de la ligne IB-IB de la figure 1A.
La partie principale (partie de cellule unitaire) du MOSFET de puissance du type vertical selon le présent mode de réalisation a la construction indiquée en figures 1A et lB, dans lesquelles de nombreuses cellules unitaires 15 sont disposées dans le sens de la longueur et dans le sens de la largeur suivant un pas a (cote de la
cellule unitaire).
En figures 1A et lB, une tranche 21 est constituée d'un substrat 1 de semi-conducteur constitué de silicium du type n+ ayant une concentration en impuretés d'environ 1020 cm-3 et une épaisseur de 100-300 pm, et d'une couche épitaxiale 2 du type n- ayant une concentration en impuretés d'environ 1016 cm-3 et une épaisseur d'environ 7 pm formée sur le substrat 1, et comme décrit ci-dessus, de nombreuses cellules unitaires 15 sont disposées réguliè-
rement sur la surface principale de la tranche 21.
Sur la surface principale de la tranche 21 un film local d'oxyde est formé suivant une épaisseur d'environ 3 Mm pour réaliser une rainure en forme U (c'est-à-dire une structure concave) 50 au pas de la cote a des cellules unitaires (environ 12 Jm), et par auto-alignement par diffusion utilisant ce film d'oxyde comme masque de diffusion double, on forme une région de corps 16 du type p à une profondeur de jonction d'environ 3 pm et une région de source 4 du type n+ à une profondeur de jonction d'environ 1 ?m, d'o la définition d'un canal 5 sur une partie latérale 51 de la rainure 50 en forme de U. Incidemment, une région de corps 16 du type p est établie à une profondeur de jonction qui ne permet pas à la région 16 du type p d'être fracturée par suite de la rupture à une partie du bord 12 au fond de la rainure 50. En outre, des ions bore ont été préalablement diffusés dans la partie centrale de la région 16 du corps du type p de manière à approfondir la profondeur de jonction dans la partie centrale de la région 16 vers le bas à partir de la circonférence, de sorte qu'une rupture peut être provoquée lors de l'application d'une haute tension entre l'électrode
de drain et l'électrode de source.
Après la diffusion double, le film local d'oxyde, qui est utilisé pour la formation de la rainure 50 ainsi que pour le masque de diffusion, est enlevé; un film 8 d'oxyde de grille est formé suivant une épaisseur d'environ nm sur la paroi intérieure de la rainure 50 et sur le film 8 d'oxyde de la grille sont formés une électrode de grille 9 avec du polysilicium suivant une épaisseur d'environ 400nm et un film isolant intermédiaire 18 avec du verre au
6 2737607
borophosphosilicate (BPSG) suivant une épaisseur d'environ 1 im. En outre, une région de contact 17 du corps du type p+ est formée à une profondeur de jonction d'environ 0,5 pm dans la surface de la partie centrale de la région du corps 16 du type p et un contact ohmique est réalisé entre une électrode de source 19 formée sur le film isolant intermédiaire 18 et une région de source 4 du type n+ et une région de contact 17 du corps du type p+ par l'intermédiaire d'un trou de contact. D'autre part, une électrode de drain est formée en commun sur la surface arrière du substrat de semi-conducteur 1 pour réaliser avec elle un contact ohmique. La référence 6 représente une couche de drain du type n- et la référence 7 désigne une partie JFET
(transistor à effet de champ à jonction).
On décrira maintenant un exemple d'un procédé
de fabrication selon la présente invention.
On prépare une tranche 21 dans laquelle, comme
représenté en figure 2, une couche épitaxiale 2 du type n-
est formée au moyen d'une croissance homo-épitaxiale sur la
surface principale du substrat 1 de silicium du type n+.
L'épaisseur de la couche épitaxiale 2 est d'environ 7 pm et sa concentration en impuretés d'environ 1016 cm-3. Un film d'oxyde 60 pour plot est formé suivant une épaisseur d'environ 60nm par oxydation thermique de la surface principale de la tranche 21 et simultanément, un film d'oxyde 601 est également formé sur la surface arrière du
substrat 1.
Ensuite, un film de vernis photosensible 61 est déposé sur le film d'oxyde 60 et un film de vernis photosensible 61 est mis en motif pour former un motif ouvert dans la partie centrale d'une région o une cellule
doit être formée au moyen des techniques photolithogra-
phiques bien connues. Alors, des ions bore (B+) sont implantés dans la couche épitaxiale 2 en utilisant comme
masque le film de vernis photosensible 61.
7 2737607
? Comme représenté en figure 3, après avoir enlevé le film de vernis photosensible 61, une région de diffusion 62 du type p est formée à une profondeur de
jonction d'environ 3 gm au moyen d'une diffusion thermique.
Cette région de diffusion 62 constitue finalement une partie (région à puits profond) d'une région de corps du type p (qu'on décrit ultérieurement).et joue le rôle d'améliorer la résistance aux pointes du dispositif en provoquant une rupture de manière stable à la partie inférieure de la région de diffusion du type p lors de l'application d'une haute tension entre l'électrode de drain et l'électrode de source. Un film de nitrure de silicium 63 est déposé suivant une épaisseur d'environ 200nm sur la surface principale de la tranche 21 au moins d'une déposition en phase gazeuse par procédé chimique (CVD), alors qu'un film de nitrure de silicium 631 est formé sur la surface arrière du substrat. Alors, un film de nitrure de silicium 63 est mis en motif afin de former une ouverture de motif ouvert analogue à un treillis à un pas égal à a (cote d'une cellule unitaire 15). Lors de la formation de ce motif ouvert, un alignement par masque est effectué de façon que la région de diffusion 62 du type p puisse être positionnée dans la
partie centrale du pas.
Comme représenté en figure 4, un film d'oxyde pour plot est alors gravé en utilisant comme masque le film de nitrure de silicium 63. A la suite de cette gravure, une rainure initiale 54 est formée en gravant la couche
épitaxiale 2 de type n- suivant une profondeur de 1,5 pm.
Dans le présent mode de réalisation de l'invention, la rainure initiale 64 est formée isotropiquement par un
procédé d'attaque chimique à l'état sec.
Ensuite, comme représenté en figure 5, la rainure 64 est oxydée thermiquement en utilisant le film de nitrure de silicium 63 comme masque d'oxydation. Il s'agit d'une méthode d'oxydation qui applique le procédé bien connu LOCOS (oxydation locale du silicium). Grâce à cette
8 2737607
oxydation, un film d'oxyde LOCOS est formé sur la surface de la tranche 21, et simultanément, la forme de la rainure 50 (structure concave) est définie par l'érosion de la surface de la couche épitaxiale 2 du type ndue à la croissance du film 65. Comme représenté en figure 6, le film de nitrure de silicium 63 est immergé dans une solution chauffée d'acide phosphorique ou analogue pour une attaque à l'état humide. En conséquence, le film de nitrure de silicium 631 situé sur la surface arrière du substrat de semi-conducteur est éliminé simultanément. Alors, des ions bore sont implantés à travers le fin film d'oxyde 60 en utilisant le film d'oxyde 65 comme masque de diffusion. A ce stade, la partie limite entre le film d'oxyde 65 et le film d'oxyde 60 constitue une position d'auto-alignement de manière à définir exactement une région dans laquelle les
ions bore sont implantés.
Alors, comme représenté en figure 7, une diffusion thermique est appliquée de manière à diffuser les ions bore implantés dans la couche épitaxiale 2 à une profondeur de jonction d'environ 3 pm. A la suite de cette diffusion thermique, la région de diffusion 62 du type p qui a été antérieurement formée dans le procédé représenté en figure 3 et la région de diffusion du bore (région à puits du canal) dans laquelle les ions bore ont été implantés dans le procédé représenté en figure 6 sont intégrées dans la région du corps 16 du type p, dont les deux extrémités sont auto-alignées et définies par les positions des parois latérales de la rainure 50 en forme de U. Ensuite, comme représenté en figure 8, après la formation d'un film 66 de vernis photosensible qui est mis en motif de manière à recouvrir la partie centrale de la surface de la région du corps'16 du type p qui est entourée par le film d'oxyde LOCOS 65, des ions phosphore sont implantés à travers le fin film d'oxyde 60 en utilisant le film 66 et le film 65 comme masque de diffusion pour former une région de source 4 du type n+. Dans ce procédé, comme dans celui qui est représenté dans la figure 6 dans lequel des ions bore ont été implantés, la partie limite entre le film d'oxyde LOCOS 65 et le film d'oxyde 60 du plot constitue une position d'auto-alignement, d'o il résulte que la région d'implantation des ions peut être définie avec exactitude. L'étape suivante est, comme représenté en figure 9, d'appliquer une diffusion thermique pour former une région de source 4 du type n+ d'environ 0,5- 1 mn en profondeur de jonction et définir également un canal 5. La surface extrême étant en contact avec la rainure 50 en forme
de U dans la région de la source 4 du type n+ est auto-
alignée et définie dans la position de la paroi latérale de
la rainure 50.
Les procédés représentés en figures 6 à 9 fixent les profondeurs de jonction et les formes de la région de corps 16 de type p et la région de source 4 du
type n+ et définissent la région du canal.
Selon les procédés de fabrication classiques décrits dans la publication internationale n PCT W093/03502 qu'on cite ci-dessus, le film d'oxyde LOCOS 65 est alors enlevé par attaque à l'état humide de sorte que la paroi intérieure 51 de la rainure 50 en forme de U est mise à nu, à la suite de quoi, comme représenté en figure 10, un film d'oxyde de grille 8 est formé à une épaisseur d'environ 60nm
par oxydation thermique.
Comme on l'a mentionné ci-dessus, lorsque le film d'oxyde 65 est enlevé par attaque à l'état humide, le film d'oxyde 601 présent sur l'autre surface principale du substrat 1, ou sur la surface arrière du substrat, est enlevé simultanément par attaque de sorte que la surface arrière du substrat 1 se trouve exposée. Par conséquent, on a à faire face au problème que les impuretés qui sont vaporisées à partir de la surface arrière exposée du substrat 1 sont introduites dans la surface de la couche de semi-conducteur. En conséquence, lors de l'introduction des
2737607
impuretés vaporisées dans le canal 5 qui est exposé après l'enlèvement du film d'oxyde LOCOS 65, la densité des accepteurs du canal 5 est compensée, ce qui se traduit par une chute de la densité des porteurs du canal 5. Cela soulève des problèmes car influençant les caractéristiques électriques de l'élément telles que l'abaissement de la tension de seuil à une valeur inférieure, de manière inattendue, à la valeur prédéterminée, dégradant l'uniformité de la tranche en matière de tension de seuil, et provoquant une mauvaise tension de maintien entre l'électrode de drain et l'électrode de source. On remarquera que la référence 671 représente en figure 10 un film d'oxyde qui a subi une croissance en même temps que la formation du
film d'oxyde de grille 8.
D'autre part, selon le procédé de fabrication du mode de réalisation de l'invention, après l'implantation des ions en utilisant le film d'oxyde LOCOS 65 comme masque et la diffusion thermique pour former la région de source 4 du type n+ comme représenté en figure 9, des films de
silicium polycristallin 40 et 41 sont formés intention-
nellement à une épaisseur de 400nm au moyen du procédé CVD comme représenté en figure 11, puis le film de silicium polycristallin 40 sur le côté de la surface de la couche de semi-conducteur 2 est enlevé sélectivement par un procédé de
gravure par ions réactifs comme représenté en figure 12.
Ensuite, comme représenté en figure 13, une paroi intérieure 51 de la rainure 50 en forme de U est mise à nu par l'enlèvement du film d'oxyde 65 au moyen de la terminaison de la surface du silidium avec de l'hydrogène dans une solution aqueuse 700 contenant de l'acide fluorhidrique et ajustée à une acidité/alcalinité d'environ pH5 avec du fluorure d'ammonium. A ce stade, étant donné que la surface arrière de la tranche 21 est recouverte du film 41 de silicium polycristallin, le film d'oxyde 601 reste non
enlevé.
il 2737607 A l'issue du procédé précédent, la tranche 21 est enlevée de la solution aqueuse et séchée avec de l'air propre. Alors, comme représenté en figure 14, un film temporaire d'oxyde 600 est formé sur une surface latérale 51 de la rainure 50 en forme de U de la région de corps 16 du type p- sur laquelle le canal 5 doit être formé. Grâce à ce procédé d'oxydation thermique, la platitude de la surface sur laquelle le canal 5 doit être formé est améliorée en termes d'ordre atomique. Ce procédé d'oxydation thermique est exécuté en insérant lentement une nacelle contenant une pluralité de tranches 21 dans un four d'oxydation qui est maintenu dans l'atmosphère d'oxygène à une température
d'environ 1000 C.
Étant donné que la surface arrière de la tranche 21 est recouverte du film d'oxyde 601 et du film de silicium polycristallin 41, la diffusion des impuretés à l'intérieur du substrat 1 ayant une haute concentration en impuretés vers l'extérieur de la tranche 21 pendant le procédé d'oxydation thermique peut être maîtrisée. Par conséquent, le canal 5 d'une tranche quelconque présente dans le four d'oxydation ne peut être dopée avec des impuretés. En outre, dans le procédé d'oxydation thermique qu'on représente en figure 14, la surface du film de silicium polycristallin 41 est simultanément oxydée pour
former un film d'oxyde 602.
Alors, le film d'oxyde temporaire 600 est enlevé. L'enlèvement de ce film d'oxyde temporaire 600 est également exécuté tout en terminant la surface exposée de silicium avec de l'hydrogène dans une solution aqueuse contenant de l'acide fluorhidrique et dont on a ajusté l'acidité/alcalinité à un pH d'environ 5 avec du fluorure d'ammonium. La paroi intérieure 51 de la rainure 50 formée par ce procédé est une bonne surface de silicium avec une grande platitude et peu de défauts. Dans ce procédé, le film d'oxyde 602 à la surface arrière de la tranche est également enlevé par attaque, alors que le film d'oxyde 601 reste non
12 2737607
enlevé car il est recouvert par le film de silicium
polycristallin 41.
Comme représenté en figure 15, un film 8 d'oxyde de grille est alors formé à une épaisseur d'environ 60nm sur la surface latérale et la surface inférieure de la rainure 50 par oxydation thermique. Ce procédé d'oxydation thermique est exécuté d'une manière similaire au procédé d'oxydation thermique décrit ci-dessus et représenté en
figure 14.
Dans ce procédé d'oxydation thermique, étant donné que la surface arrière de la tranche 21 est recouverte du film d'oxyde 601 et du film de silicium polycristallin 41, la diffusion des impuretés à l'intérieur du substrat 1 vers l'extérieur de la tranche 21 peut être évitée, avec comme résultat que le canal 5 d'une tranche quelconque 21 présente dans le four d'oxydation ne peut pas être dopé avec des impuretés. En outre, grâce à ce procédé, la surface du film de silicium polycristallin 41 est oxydée et un film d'oxyde 671 est formé sur son dessus. La référence 67 représente un film d'oxyde qu'on a fait croître à la surface
de la tranche.
Maintenant, comme représenté en figure 16, un film de silicium polycristallin est déposé qur la surface
principale de la tranche 21 à une épaisseur d'environ 400nm.
De la même façon, un film de silicium polycristallin 91 est déposé sur la surface arrière de la tranche 21. En outre, le film de silicium polycristallin présent sur la surface principale de la tranche 21 est mis en motif de sorte qu'il
y a formation d'une électrode de grflle 9.
Comme représenté en figure 17, des ions bore sont implantés à travers le film d'oxyde 67 en utilisant un film de vernis photosensible mis en motif 68 comme masque
afin de former une région de contact de corps 17 du type p+.
A la suite des opérations précédentes, et comme représenté en figure 18, la zone de contact 17 est formée à une profondeur de jonction d'environ 0,5 gm par
diffusion thermique.
13 2737607
Alors, comme représenté en figure lB, un film isolant intermédiaire 18 est formé avec du BPSG sur la surface principale de la tranche 21 et des trois de contact sont réalisés dans des parties du film isolant 18 de manière à exposer la région de contact 17 du type p+ et la région de
source 4 du type n+.
En outre, une électrode de source 19 est formé avec un film d'aluminium et un contact ohmique est réalisé entre l'électrode de source 19 et la région de contact de corps 17 du type pl et la région de source 4 du type n+ par l'intermédiaire du trou de contact. Ensuite, un film de passivation (non représenté) est formé avec du nitrure de silicium, etc., pour protéger le film d'aluminium par une technique de déposition en phase gazeuse par procédé chimique renforcée par plasma, ou analogue. La surface arrière de la tranche 21 est meulée au moyen d'un procédé de meulage de surface ou d'un procédé de polissage afin d'enlever les couches de sous-produit, c'est-à-dire le film d'oxyde 601, le film de silicium polycristallin 41, le film d'oxyde 671 et le film de silicium polycristallin 91 de
façon que le substrat 1 du semi-conducteur soit mis à nu.
Alors une électrode de drain 20 avec trois couches d'un film de Ti, d'un film de Ni et d'un film de Au est formée sur la surface arrière brute de meulage du substrat 1, et en contact ohmique est réalisé entre l'électrode de drain et le substrat de semi-conducteur 1 du type n+ afin d'obtenir la
structure représentée en figures 1A et lB.
Selon le présent mode de réalisation de l'invention, étant donné que la surface arrière du substrat 1 du semi-conducteur est recouverte d'un film d'oxyde 601 et d'un film de silicium polycristallin 41, la diffusion des impuretés à l'intérieur du substrat 1 vers l'extérieur peut
être supprimée dans le procédé d'oxydation thermique.
Dans le présent mode de réalisation, le film de silicium polycristallin 41 sert de film de matériau qui est difficilement enlevé lors de l'élimination du film d'oxyde LOCOS 65. Du nitrure de silicium peut être utilisé à
la place du silicium polycristallin.
Selon le présent mode de réalisation, des ions phosphore sont implantés de manière à former la région de source du type n+. A la place des ions phosphoreux, de l'antimoine ayant une faible pression de vapeur peut être employé. Dans ce cas, pendant les procédés d'oxydation thermique des figures 14 et 15, la vaporisation des impuretés à partir de la région de source 4 peut être freinée, et par conséquent l'introduction indésirée
d'impuretés dans le canal 5 peut être supprimée.
Selon le mode de réalisation ci-dessus, le motif analogue à un treillis est utilisé; cependant, un motif analogue à des bandes, etc., peut être également
appliqué à la présente invention.
De plus, la présente invention peut s'appli-
quer à un MOSFET vertical du type dit à grille en tranchée.
Plus spécialement, la présente invention peut être appliquée à une structure MOSFET qui est formée sur une tranche constituée d'un substrat de semi-conducteur du type n+, d'une couche épitaxiale du type n-, et de couches du type p et du type n+ qui sont formées sur la couche épitaxiale du type n- par croissance épitaxiale ou diffusion et qui comporte une tranchée formée au moyen de la technique de gravure par ions réactifs afin d'y disposer une électrode de grille. Plus précisément, un film de SiO2est déposé par le procédé CVD sur la surface de la couche de type n+ de la tranche mentionnée ci-dessus comme masque pour former la tranchée. A ce moment là, sur la surface arrière de la tranche un film de SiO2 est déposé. Ensuite, la tranchée est formée au moyen de la technique de gravure par ions réactifs bien connue; cependant, lorsque le masque restant de gravure SiO2 présent sur la surface du substrat est enlevé après la formation de la tranchée, le' SiO2 présent sur la surface arrière du substrat est simultanément enlevé. Cela provoque la vaporisation et la diffusion, mentionnées ci-dessus, des impuretés à partir de la couche n+ (substrat) à la surface arrière de la tranche pendant l'étape ultérieure d'oxydation de la grille, ce qui se traduit par la fluctuation indésirable de la densité des porteurs dans la région du canal. Par conséquent, un film permettant d'éviter la vaporisation des impuretés doit être formé au côté surface arrière du substrat avant d'enlever le masque de SiO2 par gravure. Le présent mode de réalisation peut résoudre le problème en déposant un film de polysilicium ou un film de nitrure de silicium avant le dépôt de SiO2 qui doit être le masque mentionné ci-dessus. En conséquence, même si le film de SiO2 à titre de masque de tranchée est enlevé, ou même si le film de SiO2 à la surface arrière est enlevé simultanément, au moyen du film de polysilicium ou du film de nitrure de silicium qu'on mentionne précédemment, la surface arrière du substrat n'est guère exposée, ce qui permet d'éviter le problème expliqué ci-dessus. En outre, si le film de nitrure de silicium est employé comme ce film, le film de nitrure de silicium peut être appliqué à un matériau
de masque pour l'oxydation de la grille.
En outre, la présente invention ne doit pas être limitée à un MOSFET de puissance du type vertical, mais elle peut s'appliquer aussi à un circuit intégré-MOS de puissance qui comprend un MOSFET de puissance du type vertical, un IGBT (transistor bipolaire du type à grille
d'isolation), ou analogue.
En outre, dans les modes de réalisation ci-
dessus, on n'a procédé qu'à une description du type canal n,
il va sans dire que le type canal p peut donner le même
effet que le type canal n.
En outre, dans les modes de réalisation ci-
dessus, on a procédé à une description d'une structure
d'élément de puissance vertical, mais la présente invention peut également s'appliquer à une structure d'élément de puissance du type latéral, qui pourra donner les mêmes
effets que la structure d'élément de puissance vertical.
Dans ce cas, sa surface arrière est hautement dopée, bien que son électrode de drain soit disposée sur la surface
principale du substrat de semi-conducteur.
16 2737607
La présente invention n'est pas limitée aux exemples de réalisation qui viennent d'être décrits, elle est au contraire susceptible de variantes et de
modifications qui apparaîtront à l'homme de l'art.
17 2737607
Claims (12)
1 - Procédé de fabrication d'un dispositif à semi-conducteur, caractérisé en ce qu'il comprend les étapes consistant à: préparer une tranche (21) ayant un substrat de semi-conducteur (1) et une couche de semi-conducteur d'un premier type de conductivité (2) ayant une concentration en impuretés inférieure à celle du substrat de semi-conducteur; former un film d'oxyde local (65) en oxydant localement une région spécifiée de la surface principale de la couche de semi-conducteur (2) de la tranche; former une région de corps (16) d'un second type de conductivité et une région de source (4) d'un premier type de conductivité par une diffusion double utilisant le film d'oxyde local (65) comme masque, d'o il résulte qu'une région de canal (5) est définie à la surface (51) de la région de corps à laquelle fait face une partie latérale du film d'oxyde local (65); former une concavité (50) à cette surface principale de la couche de semiconducteur (2) en enlevant le film d'oxyde local (65); former une structure de grille isolée en oxydant thermiquement la paroi intérieure (51) de la concavité (50) incluant une partie devant être la région de canal (5) afin de former un film d'oxyde de grille (8) et disposer une électrode de grille (9) sur son dessus; et avant l'enlèvement du film d'oxyde local (65),
recouvrir un côté de la surface arrière du substrat de semi-
conducteur avec un film de matériau (41) ne pouvant être
enlevé lors de l'élimination du film d'oxyde local.
2 - Procédé selon la revendication 1, dans lequel l'étape de couverture comprend la couverture du côté de la surface arrière du substrat de semiconducteur avec du silicium polycristallin ou du nitrure de silicium comme
étant le film de matériau.
3 - Procédé de fabrication d'un dispositif à semi-conducteur, caractérisé en ce qu'il comprend les étapes
18 2737607
consistant à: préparer une tranche (21) ayant un substrat de semiconducteur (1) et une couche de semi-conducteur (2) d'un premier type de conductivité ayant une concentration en impuretés inférieure à celle dudit substrat de semi- conducteur;. former un film d'oxyde local (65) en oxydant localement une région spécifiée de la surface principale de la couche de semi-conducteur (2) de la tranche; former une région de corps (16) d'un second type de conductivité et une région de source (4) du premier type de conductivité par une diffusion double utilisant le film d'oxyde local (65) comme masque, d'o il résulte qu'une région de canal (5) est définie à la surface (51) de la région de corps à laquelle fait face une partie du côté du film d'oxyde local (65); former une concavité (50) à la surface principale de la couche de semi-conducteur (2) en enlevant le film d'oxyde local (65); former une structure de grille isolée en oxydant thermiquement une paroi intérieure (51) de la concavité (50) incluant une partie devant être la région de canal (5) pour former un film d'oxyde de grille (8) et disposer une électrode de grille (9) sur son dessus; et avant l'oxydation thermique de la paroi intérieure (51) de la concavité (50), former à un côté de la surface arrière du substrat de semi-conducteur un film (41) capable d'empêcher la vaporisation des impuretés à partir de ce côté du substrat de semi-conducteur pendant l'oxydation
thermique.
4 - Procédé selon l'une quelconque des
revendications 1 à 3, caractérisé en ce qu'il comprend en
outre les étapes consistant à A exposer le substrat de semi-conducteur (1) à partir de son côté de la surface arrière; et former une électrode de drain (20) sur le
substrat de semi-conducteur expose.
19 2737607
- Procédé selon l'une quelconque des
revendications 1 à 4, caractérisé en ce que la région de
source (4) est formée par l'utilisation d'antimoine.
6 - Procédé de fabrication d'un dispositif à semi-conducteur, caractérisé en ce qu'il comprend les étapes consistant à: définir une région de canal (5) en disposant, sur un substrat de semi-conducteur (1) ayant une couche de semi-conducteur (2) d'un premier type de conductivité et une faible concentration en impuretés, une région de corps (16) d'un second type de conductivité et une région de source (4) du premier type de conductivité; recouvrir la surface arrière du substrat de semi-conducteur avec un matériau de masquage (41); former un film d'isolation de grille (8) en oxydant la surface de la région de canal (5); et disposer une électrode de grille (9) sur au moins la région de canal (5), le film d'isolation de grille
(8) étant interposé entre elles.
7 - Procédé selon la revendication 6, caractérisé en ce qu'il comprend une étape consistant à enlever le matériau de masquage (41) au moins après l'étape
de formation d'un film d'isolation de grille (8).
8 - Procédé selon la revendication 7, caractérisé en ce que l'étape consistant à enlever le matériau de masquage (41) comprend le meulage d'un côté de la surface arrière du substrat de semi-conducteur afin
d'exposer ce substrat.
9 - Procédé selon' la revendication 8, caractérisé en ce qu'il comprend en outre l'étape de formation d'une électrode de drain (20) sur la surface
meulée du substrat de semi-conducteur.
- Procédé selon l'une quelconque des
revendications 6 à 9, caractérisé en ce que l'étape
consistant à définir la région de canal (5) comprend les étapes consistant à: préparer une tranche (21) ayant le substrat de
2737607
semi-conducteur (1) et la couche de semi-conducteur (2) disposée sur ce substrat; former un film d'oxyde local (65) en oxydant localement une région spécifiée de la surface principale de la couche de semi- conducteur (2) de la tranche; et former la région (16) du corps et la région (4) de la source par diffusion double en utilisant le film d'oxyde local (65) comme masque, d'o il résulte que la région (5) du canal est définie à la surface (51) de la région du corps à laquelle fait face une partie du côté du
film d'oxyde local (65).
11 - Procédé selon la revendication 10, caractérisé en ce que l'étape de formation du film d'isolation de grille (8) comprend les étapes consistant à: former une concavité (50) à la surface principale de la couche de semi-conducteur (2) en enlevant le film d'oxyde local (65); et oxyder thermiquement la paroi intérieure (51) de la concavité (50) pour former le film d'isolation de
grille (8).
12 - Procédé selon la revendication 11, caractérisé en ce que l'étape de couverture de la surface arrière du substrat de semi-conducteur comprend les étapes consistant à: déposer sur la tranche (21) le matériau de masquage (41); et enlever sélectivement le matériau de masquage
(41) déposé sur la surface principale de la couche de semi-
conducteur (2) de la tranche (21).
13 - Procédé selon la revendication 12, caractérisé en ce que l'étape d'enlèvement sélectif comprend
l'exécution d'une attaque par ions réactifs.
14 - Procédé selon l'une quelconque des
revendications 11 à 13, caractérisé en ce que le matériau de
masquage (41) comprend un matériau ne pouvant pas être
enlevé lors de l'élimination du film d'oxyde local (65).
21 2737607
- Procédé selon la revendication 14, caractérisé en ce que le matériau de masquage (41) comprend du silicium polycristallin ou du nitrure de silicium. 16 - Procédé selon l'une quelconque des
revendications 6 à 15, caractérisé en ce que la région de source (4) est formée en utilisant de l'antimoine.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16882195A JP3498431B2 (ja) | 1995-07-04 | 1995-07-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2737607A1 true FR2737607A1 (fr) | 1997-02-07 |
| FR2737607B1 FR2737607B1 (fr) | 1999-03-05 |
Family
ID=15875141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9608202A Expired - Lifetime FR2737607B1 (fr) | 1995-07-04 | 1996-07-02 | Procede de fabrication d'un dispositif a semi-conducteur de puissance a transistor |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6100140A (fr) |
| JP (1) | JP3498431B2 (fr) |
| DE (1) | DE19626787B4 (fr) |
| FR (1) | FR2737607B1 (fr) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6426260B1 (en) * | 1997-12-02 | 2002-07-30 | Magepower Semiconductor Corp. | Switching speed improvement in DMO by implanting lightly doped region under gate |
| US6316299B1 (en) * | 1999-03-04 | 2001-11-13 | United Microelectronics Corp. | Formation of laterally diffused metal-oxide semiconductor device |
| US6426248B2 (en) * | 2000-02-15 | 2002-07-30 | International Rectifier Corporation | Process for forming power MOSFET device in float zone, non-epitaxial silicon |
| KR100745399B1 (ko) * | 2006-07-14 | 2007-08-02 | 삼성전자주식회사 | 라디칼 산화 공정을 이용한 반도체 장치의 제조 방법 |
| JP4681581B2 (ja) * | 2007-06-15 | 2011-05-11 | 株式会社カネカ | 太陽電池モジュール |
| JP5472451B2 (ja) * | 2009-07-31 | 2014-04-16 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0550770A1 (fr) * | 1991-07-26 | 1993-07-14 | Nippondenso Co., Ltd. | Procede de fabrication de transistors a effet de champ mos de type vertical |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3494809A (en) * | 1967-06-05 | 1970-02-10 | Honeywell Inc | Semiconductor processing |
| US4053335A (en) * | 1976-04-02 | 1977-10-11 | International Business Machines Corporation | Method of gettering using backside polycrystalline silicon |
| US4417385A (en) * | 1982-08-09 | 1983-11-29 | General Electric Company | Processes for manufacturing insulated-gate semiconductor devices with integral shorts |
| JPS6212167A (ja) * | 1985-07-10 | 1987-01-21 | Tdk Corp | 溝部を有する縦形半導体装置の製造方法 |
| US5342797A (en) * | 1988-10-03 | 1994-08-30 | National Semiconductor Corporation | Method for forming a vertical power MOSFET having doped oxide side wall spacers |
| IT1230028B (it) * | 1988-12-16 | 1991-09-24 | Sgs Thomson Microelectronics | Procedimento di fabbricazione di dispositivi semiconduttori mos avvalentesi di un trattamento "gettering" di migliorare caratteristiche, e dispositivi semiconduttori mos con esso ottenuti |
| JP2513055B2 (ja) * | 1990-02-14 | 1996-07-03 | 日本電装株式会社 | 半導体装置の製造方法 |
| US5296385A (en) * | 1991-12-31 | 1994-03-22 | Texas Instruments Incorporated | Conditioning of semiconductor wafers for uniform and repeatable rapid thermal processing |
| JPH05206146A (ja) * | 1992-01-24 | 1993-08-13 | Toshiba Corp | 半導体装置の製造方法 |
| EP0675530B1 (fr) * | 1994-03-31 | 2000-09-06 | Denso Corporation | Procédé de fabrication d'un dispositif semi-conducteur à effet de champ |
-
1995
- 1995-07-04 JP JP16882195A patent/JP3498431B2/ja not_active Expired - Lifetime
-
1996
- 1996-07-02 FR FR9608202A patent/FR2737607B1/fr not_active Expired - Lifetime
- 1996-07-03 US US08/675,774 patent/US6100140A/en not_active Expired - Lifetime
- 1996-07-03 DE DE19626787A patent/DE19626787B4/de not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0550770A1 (fr) * | 1991-07-26 | 1993-07-14 | Nippondenso Co., Ltd. | Procede de fabrication de transistors a effet de champ mos de type vertical |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3498431B2 (ja) | 2004-02-16 |
| DE19626787A1 (de) | 1997-01-09 |
| DE19626787B4 (de) | 2010-01-21 |
| FR2737607B1 (fr) | 1999-03-05 |
| US6100140A (en) | 2000-08-08 |
| JPH0923000A (ja) | 1997-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0005721B1 (fr) | Procédé de fabrication d'un transistor bipolaire comportant un contact de base en silicium polycristallin et un contact d'émetteur en silicium polycristallin ou en métal | |
| EP0057126B1 (fr) | Procédé de fabrication d'une structure de transistors | |
| FR2654258A1 (fr) | Procede pour fabriquer un dispositif a transistor mis ayant une electrode de grille en forme de "t" inverse. | |
| FR2496983A1 (fr) | Procede de fabrication par auto-alignement d'un dispositif semiconducteur comportant un igfet de dimension tres faible | |
| EP0887843A1 (fr) | Procédé d'obtention d'un transistor à grille en silicium-germanium | |
| EP0013342B1 (fr) | Procédé de fabrication de transistors à effet de champ auto-alignés du type métal-semi-conducteur | |
| EP0203836B1 (fr) | Procédé de fabrication de transistors à effet de champ, et transistors bipolaires latéraux sur un même substrat | |
| EP0704907B1 (fr) | Transistor bipolaire ayant une couche de base de résistance très faible et méthode de fabrication | |
| FR2515425A1 (fr) | Procede de definition d'elements de taille inferieure au micron dans des dispositifs semi-conducteurs | |
| FR2756664A1 (fr) | Procede de fabrication d'un dispositif a porte mos a canal p avec implantation de base au travers de la fenetre de contact, et dispositif ainsi fabrique | |
| EP0069606B1 (fr) | Transistor à effet de champ vertical à jonction et procédé de fabrication | |
| FR2737607A1 (fr) | Procede de fabrication d'un dispositif a semi-conducteur de puissance a transistor | |
| FR2568058A1 (fr) | Procede pour la fabrication de transistors a effet de champ a grille isolee (igfet) a vitesse de reponse elevee dans des circuits integres de haute densite | |
| EP1132955A1 (fr) | Procédé de fabrication d'un transistor bipolaire double-polysilicium autoaligné. | |
| FR2731841A1 (fr) | Transistors a effet de champ du type a grille isolee et son procede de fabrication | |
| JPH09167777A (ja) | 半導体装置及びその製造方法 | |
| FR2511194A1 (fr) | Transistor a effet de champ et procede de fabrication | |
| EP0021931B1 (fr) | Procédé d'auto-alignement de régions différemment dopées d'une structure de semiconducteur, et application du procédé à la fabrication d'un transistor | |
| EP0522938B1 (fr) | Procédé de fabrication d'un transistor à effet de champ vertical, et transistor obtenu par ce procédé | |
| FR2858877A1 (fr) | Transistor bipolaire a heterojonction | |
| FR2864345A1 (fr) | Realisation de la peripherie d'une diode schottky a tranchees mos | |
| FR2481005A1 (fr) | Procede de fabrication de transistors a effet de champ a canal court | |
| FR3069702A1 (fr) | Procede de fabrication simultanee de transistors soi et de transistors sur substrat massif | |
| EP1241704A1 (fr) | Procédé de fabrication d'un transistor bipolaire de type double polysilicum à base à hétérojonction et transistor correspondant | |
| FR2665981A1 (fr) | Procede d'isolation d'un dispositif semi-conducteur. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 20 |