FR2710765A1 - Electronic circuit for monitoring a processor. - Google Patents
Electronic circuit for monitoring a processor. Download PDFInfo
- Publication number
- FR2710765A1 FR2710765A1 FR9410357A FR9410357A FR2710765A1 FR 2710765 A1 FR2710765 A1 FR 2710765A1 FR 9410357 A FR9410357 A FR 9410357A FR 9410357 A FR9410357 A FR 9410357A FR 2710765 A1 FR2710765 A1 FR 2710765A1
- Authority
- FR
- France
- Prior art keywords
- processor
- circuit
- comparator
- code
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0796—Safety measures, i.e. ensuring safe condition in the event of error, e.g. for controlling element
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0763—Error or fault detection not based on redundancy by bit configuration check, e.g. of formats or tags
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
Abstract
L'invention concerne un dispositif comportant un processeur (1) et un circuit électronique de surveillance (3) agencé pour contrôler que le processeur fonctionne correctement et, dans le cas contraire, empêcher qu'il délivre un signal de sortie à un appareil associé (2). Le circuit de surveillance (3) comporte un circuit commutateur (31) pourvu de deux monostables (32 et 33) commandant une porte logique (30). Le processeur délivre deux codes à des comparateurs (35 et 55) auxquels des circuits câblés (39 et 59) délivrent aussi des codes nominalement identiques à ceux du processeur. Le processeur (1) délivre les codes en alternance avec des codes altérés, si bien que les signaux de sortie des comparateurs alternent ensemble en fonctionnement normal. Ces signaux commandent les monostables à travers une porte (34), de sorte que les monostables maintiennent ouverte la porte logique (30) quand le processeur (1) fonctionne correctement.The invention relates to a device comprising a processor (1) and an electronic monitoring circuit (3) arranged to check that the processor is functioning correctly and, if not, to prevent it from delivering an output signal to an associated device ( 2). The monitoring circuit (3) comprises a switch circuit (31) provided with two monostables (32 and 33) controlling a logic gate (30). The processor delivers two codes to comparators (35 and 55) to which hardwired circuits (39 and 59) also deliver codes nominally identical to those of the processor. The processor (1) outputs the codes alternately with corrupted codes, so that the output signals of the comparators alternate together in normal operation. These signals control the monostables through a gate (34), so that the monostables keep the logic gate (30) open when the processor (1) is operating correctly.
Description
CIRCUIT ELECTRONIQUE DE SURVEILLANCE D'UN PROCESSEURELECTRONIC CIRCUIT FOR MONITORING A PROCESSOR
L'invention concerne un dispositif comportant un processeur et un circuit électronique de surveillance pour contrôler que le processeur fonctionne correctement et empêcher qu'il délivre un signal de sortie incorrect à un appareil associé, ledit circuit comportant un commutateur branché entre la sortie du processeur et l'appareil The invention relates to a device comprising a processor and an electronic monitoring circuit for checking that the processor is operating correctly and preventing it from delivering an incorrect output signal to an associated device, said circuit comprising a switch connected between the output of the processor and the device
associé.associated.
Dans certaines applications, il est important de surveiller le fonctionnement d'un processeur pour détecter un fonctionnement incorrect. Dans un système duplex, une détection de fonctionnement défectueux peut être utilisée pour déclencher le processeur défectueux et enclencher un autre processeur. Un fonctionnement incorrect du processeur peut être contrôlé au moyen d'un circuit de surveillance du type contrôleur de séquence. Ce circuit de surveillance est excité périodiquement par le processeur et, si ce n'est pas le cas, il agit pour arrêter ou réinitialiser le processeur. Il peut en résulter un signal de sortie indéterminé du processeur pendant que le circuit de surveillance opère, donc la création d'un état d'insécurité jusqu'à ce que le processeur reprenne son In some applications, it is important to monitor the operation of a processor to detect improper operation. In a duplex system, a faulty operation detection can be used to trigger the faulty processor and switch on another processor. Incorrect processor operation can be checked by means of a sequence controller type monitoring circuit. This monitoring circuit is periodically energized by the processor and, if it is not, it acts to stop or reset the processor. This may result in an unspecified output signal from the processor while the monitoring circuit is operating, thus creating an insecure state until the processor resumes operation.
fonctionnement normal.normal running.
La présente invention a pour but de fournir un dispositif The object of the present invention is to provide a device
perfectionné par rapport à l'art antérieur mentionné ci-dessus. improved compared to the prior art mentioned above.
Dans ce but, l'invention concerne un dispositif du genre indiqué en préambule, caractérisé en ce que le circuit de surveillance comporte un comparateur et un circuit produisant un premier code qui est délivré à une première entrée du comparateur, en ce que le processeur est agencé pour délivrer périodiquement et alternativement à une seconde entrée du comparateur un second code, qui est nominalement identique au premier code et dépend du fonctionnement correct du processeur, et un signal de réenclenchement qui diffère du second code, de sorte que le signal de sortie du comparateur alterne entre deux états différents, et en ce que le commutateur opère en réponse au signal de sortie du comparateur et autorise la délivrance du signal de sortie du processeur à l'appareil associé seulement pour autant que le signal de sortie du comparateur alterne dans une gamme prédéterminée de fréquences. De préférence, le commutateur comporte un circuit monostable, déclenché par le signal de sortie du comparateur, et une porte commandée par un signal de sortie du circuit monostable. Le commutateur peut comporter un premier circuit monostable produisant une impulsion de courte durée quand il est déclenché, un second circuit monostable recevant le signal de sortie du premier circuit monostable, le second circuit monostable ayant une sortie raccordée à la porte, de sorte que lorsque le signal de sortie du comparateur alterne à une cadence qui produit un signal de sortie continu du premier circuit monostable, le second circuit monostable ne produit qu'une impulsion et la porte empêche par conséquent le passage de To this end, the invention relates to a device of the type indicated in the preamble, characterized in that the monitoring circuit comprises a comparator and a circuit producing a first code which is delivered to a first input of the comparator, in that the processor is arranged to deliver periodically and alternately to a second input of the comparator a second code, which is nominally identical to the first code and depends on the correct operation of the processor, and a reset signal which differs from the second code, so that the output signal of the comparator alternates between two different states, and in that the switch operates in response to the comparator output signal and authorizes the output of the processor output signal to the associated device only provided that the comparator output signal alternates in a predetermined range of frequencies. Preferably, the switch includes a monostable circuit, triggered by the comparator output signal, and a gate controlled by an output signal from the monostable circuit. The switch may comprise a first monostable circuit producing a short duration pulse when it is triggered, a second monostable circuit receiving the output signal of the first monostable circuit, the second monostable circuit having an output connected to the door, so that when the comparator output signal alternates at a rate which produces a continuous output signal from the first monostable circuit, the second monostable circuit produces only one pulse and the gate therefore prevents the passage of
signaux du processeur à l'appareil associé. signals from the processor to the associated device.
Le circuit produisant le premier code est de préférence un circuit câblé. Le processeur peut comporter une unité d'altération et produire le signal de réenclenchement par passage du second code à travers The circuit producing the first code is preferably a wired circuit. The processor may include an alteration unit and produce the reset signal by passing the second code through
cette unité d'altération.this unit of alteration.
Une forme préférée du dispositif se caractérise en ce que le circuit de surveillance comporte un second comparateur et un circuit produisant un troisième code qui est délivré à une première entrée du second comparateur, en ce que le processeur est agencé pour délivrer périodiquement et alternativement à une seconde entrée du second comparateur un quatrième code, qui est nominalement identique au troisième code et dépend du fonctionnement correct du processeur, et un signal de réenclenchement qui diffère du troisième code, de sorte que le signal de sortie du second comparateur alterne entre deux états différents, en ce que le circuit de surveillance comporte une porte ayant des entrées qui reçoivent respectivement les signaux de sortie du premier et du second comparateur, et en ce A preferred form of the device is characterized in that the monitoring circuit comprises a second comparator and a circuit producing a third code which is delivered to a first input of the second comparator, in that the processor is arranged to deliver periodically and alternately to a second input of the second comparator a fourth code, which is nominally identical to the third code and depends on the correct functioning of the processor, and a reset signal which differs from the third code, so that the output signal of the second comparator alternates between two different states , in that the monitoring circuit comprises a gate having inputs which respectively receive the output signals of the first and of the second comparator, and in that
que ladite porte a une sortie raccordée au commutateur. that said door has an output connected to the switch.
On décrira ci-dessous une forme de réalisation d'un dispositif comportant un processeur et un circuit électronique de surveillance selon la présente invention, en référence au dessin annexé qui An embodiment of a device comprising a processor and an electronic monitoring circuit according to the present invention will be described below, with reference to the accompanying drawing which
représente schématiquement le dispositif. schematically represents the device.
Le dispositif représenté comporte un processeur 1 dont la sortie est raccordée à un appareil associé 2 par l'entremise d'un circuit de surveillance 3. Le circuit de surveillance 3 surveille le fonctionnement correct du processeur 1 et, lorsqu'il détecte un fonctionnement défectueux, empCche que les signaux de sortie du processeur soient délivrés à l'appareil 2. Le circuit de surveillance 3 peut aussi enclencher un processeur de remplacement (non représenté) pour The device shown comprises a processor 1, the output of which is connected to an associated device 2 via a monitoring circuit 3. The monitoring circuit 3 monitors the correct operation of the processor 1 and, when it detects a faulty operation , prevents the processor output signals from being delivered to the device 2. The monitoring circuit 3 can also trigger a replacement processor (not shown) for
commander l'appareil 2.order the device 2.
Le circuit de surveillance 3 comporte une porte logique 30 dans un circuit commutateur 31. La porte 30 a deux entrées dont l'une est raccordée à la sortie du processeur 1. La sortie de la porte 30 The monitoring circuit 3 includes a logic gate 30 in a switch circuit 31. The gate 30 has two inputs, one of which is connected to the output of the processor 1. The output of the gate 30
constitue l'entrée de l'appareil 2. is the input of the device 2.
Le circuit commutateur 31 comporte en outre un montage série de deux circuits monostables 32 et 33 qui fournit l'autre entrée de la porte logique 30. Le premier circuit monostable 32 est raccordé à la sortie d'une porte ET 34 dont les deux entrées sont raccordées à des The switch circuit 31 further comprises a series arrangement of two monostable circuits 32 and 33 which provides the other input of the logic gate 30. The first monostable circuit 32 is connected to the output of an AND gate 34, the two inputs of which are connected to
comparateurs respectifs 35 et 55.respective comparators 35 and 55.
Le comparateur 35 a deux entrées 37 et 38 recevant des mots codes respectifs. Le mot code délivré à la première entrée 37 est produit par un circuit 39 qui est indépendant du processeur 1 et constitué de préférence par un simple circuit câblé. Le signal de l'autre entrée 38 est produit par le processeur 1 lui-même, par exemple par un algorithme exécuté par le processeur et représenté par le bloc 40 dans le dessin. Le code produit par l'algorithme 40 est identique à celui de l'autre entrée 37 tant que le processeur 1 fonctionne correctement, mais il diffère du code câblé si le processeur manifeste un défaut. Le résultat de l'algorithme 40 est transmis au comparateur en alternance, tantôt directement et tantôt indirectement en passant par une unité d'altération 41 qui altère le code. L'unité 41 peut consister par exemple en une étape additionnelle à l'algorithme, pour produire le complément du code. De manière similaire, le second comparateur 55 a deux entrées 57 et 58 recevant des mots codes en provenance d'un circuit 59 Comparator 35 has two inputs 37 and 38 receiving respective code words. The code word delivered to the first input 37 is produced by a circuit 39 which is independent of the processor 1 and preferably consists of a simple wired circuit. The signal from the other input 38 is produced by the processor 1 itself, for example by an algorithm executed by the processor and represented by block 40 in the drawing. The code produced by the algorithm 40 is identical to that of the other input 37 as long as the processor 1 is operating correctly, but it differs from the wired code if the processor manifests a fault. The result of the algorithm 40 is transmitted to the comparator alternately, sometimes directly and sometimes indirectly by passing through an alteration unit 41 which alters the code. The unit 41 can consist, for example, of an additional step to the algorithm, to produce the complement of the code. Similarly, the second comparator 55 has two inputs 57 and 58 receiving code words from a circuit 59
indépendant du processeur 1 et en provenance du processeur lui- independent of processor 1 and coming from the processor itself
même. Le code délivré au second comparateur 55 est différent de celui délivré au premier comparateur 35 et peut être produit par un even. The code delivered to the second comparator 55 is different from that delivered to the first comparator 35 and can be produced by a
algorithme différent 50 ou une modification de l'algorithme 40. different algorithm 50 or a modification of algorithm 40.
Au cours du fonctionnement normal et correct du processeur 1, le processeur délivre deux signaux de sortie respectivement aux secondes entrées 38 et 58 des comparateurs 35 et 55. Les signaux de sortie du processeur 1 changent alternativement entre un état identique à celui des signaux des premières entrées 37 et 57 des comparateurs et un état différent. Ainsi, les deux signaux de sortie des comparateurs 35 et 55 basculent simultanément entre un état haut et un état bas à l'instant o les signaux venant du processeur 1 changent. Ces deux signaux alternés sont délivrés à la porte ET 34, dont le signal de sortie est haut quand les deux signaux d'entrée sont hauts, et reste bas le reste du temps. Par conséquent, en fonctionnement normal, le signal de sortie de la porte 34 est un signal pulsé alternant à la fréquence de changement des signaux venant du processeur. Ce signal est délivré à un premier circuit monostable 32, qui a une courte constante de temps et est déclenché par une transition montante à son entrée. De ce fait, une impulsion est délivrée à la sortie du premier circuit monostable 32 chaque fois que le processeur 1 produit un code correct. L'impulsion revient à zéro si les mots codes venant du processeur 1 sont séparés par un temps supérieur à la constante de temps du monostable 32. Le signal de sortie du premier monostable 32 est délivré à l'entrée du second circuit monostable 33 qui présente une constante de temps plus longue, par exemple plusieurs secondes. Le signal de sortie du second circuit monostable 33 passe à l'état haut quand il reçoit les impulsions de sortie du premier circuit monostable 32 et reste haut tant qu'il reçoit une autre impulsion du premier monostable dans la During normal and correct operation of processor 1, the processor delivers two output signals respectively to the second inputs 38 and 58 of the comparators 35 and 55. The output signals of processor 1 change alternately between a state identical to that of the signals of the first inputs 37 and 57 of the comparators and a different state. Thus, the two output signals from the comparators 35 and 55 switch simultaneously between a high state and a low state at the instant when the signals coming from the processor 1 change. These two alternating signals are delivered to the AND gate 34, whose output signal is high when the two input signals are high, and remains low the rest of the time. Consequently, in normal operation, the output signal from the gate 34 is a pulsed signal alternating with the frequency of change of the signals coming from the processor. This signal is supplied to a first monostable circuit 32, which has a short time constant and is triggered by an upward transition at its input. As a result, a pulse is delivered to the output of the first monostable circuit 32 each time the processor 1 produces a correct code. The pulse returns to zero if the code words coming from processor 1 are separated by a time greater than the time constant of the monostable 32. The output signal of the first monostable 32 is delivered to the input of the second monostable circuit 33 which has a longer time constant, for example several seconds. The output signal of the second monostable circuit 33 goes high when it receives the output pulses of the first monostable circuit 32 and remains high as long as it receives another pulse of the first monostable circuit in the
période définie par sa propre constante de temps. period defined by its own time constant.
Si l'un ou l'autre des mots codes corrects cesse d'être délivré par le processeur 1, le signal de sortie du comparateur correspondant 35 ou passera à l'état bas et la porte ET 34 se fermera, arrêtant ainsi la délivrance d'impulsions du premier circuit monostable 32 au second 33. Par conséquent, le signal de sortie du second circuit monostable 33 passera à l'état bas après écoulement de sa constante de temps, ceci fermera la porte logique 30 et empêchera la transmission des If one or other of the correct code words ceases to be delivered by processor 1, the output signal from the corresponding comparator 35 or will go low and the AND gate 34 will close, thus stopping the delivery of pulses from the first monostable circuit 32 to the second 33. Consequently, the output signal of the second monostable circuit 33 will go low after its time constant has elapsed, this will close the logic gate 30 and prevent the transmission of the
signaux du processeur 1 à l'appareil associé 2. signals from processor 1 to associated device 2.
Si les mots codes corrects sont délivrés par le processeur à une cadence trop rapide, cela peut aussi indiquer un défaut dans le processeur. Ce fait sera aussi détecté par le circuit de surveillance 3 si la fréquence des mots codes provenant du processeur 1 est telle que la période entre les mots codes est inférieure à la constante de temps du premier circuit monostable 32. Il en résultera un signal de sortie continu haut du premier circuit monostable 32, qui ne déclenchera pas le second monostable plus d'une fois, parce que l'entrée de celui-ci n'aura qu'une seule transition de l'état bas à l'état haut. De ce fait, le circuit commutateur 31 autorise la transmission des signaux du processeur 1 à l'appareil 2 pour autant que les signaux de sortie des comparateurs 35 et 55 alternent dans If the correct code words are delivered by the processor at too fast a rate, this can also indicate a fault in the processor. This fact will also be detected by the monitoring circuit 3 if the frequency of the code words coming from the processor 1 is such that the period between the code words is less than the time constant of the first monostable circuit 32. This will result in an output signal continuous high of the first monostable circuit 32, which will not trigger the second monostable more than once, because the input of the latter will have only one transition from the low state to the high state. Therefore, the switch circuit 31 authorizes the transmission of signals from processor 1 to device 2 provided that the output signals from comparators 35 and 55 alternate in
une gamme prédéterminée de fréquences. a predetermined range of frequencies.
La porte 30 pourrait avoir une sortie inverseuse, pour qu'un signal de sortie haut du processeur 1 produise un signal de sortie bas du Gate 30 could have an inverting output, so that a high output signal from processor 1 produces a low output signal from
circuit de surveillance, quand le fonctionnement est correct. monitoring circuit, when the operation is correct.
La présente invention n'est pas limitée à l'exemple de réalisation décrit ci-dessus, mais elle s'étend à toute modification ou variante évidente pour un homme du métier. Par exemple, le circuit de surveillance pourrait comporter un seul comparateur à la place des The present invention is not limited to the embodiment described above, but it extends to any modification or variant obvious to a person skilled in the art. For example, the monitoring circuit could include a single comparator instead of
deux comparateurs 35 et 55 décrits ci-dessus. two comparators 35 and 55 described above.
Claims (6)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9319974A GB9319974D0 (en) | 1993-09-28 | 1993-09-28 | Electronic circuits and processing systems |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2710765A1 true FR2710765A1 (en) | 1995-04-07 |
Family
ID=10742639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9410357A Pending FR2710765A1 (en) | 1993-09-28 | 1994-08-24 | Electronic circuit for monitoring a processor. |
Country Status (3)
| Country | Link |
|---|---|
| DE (1) | DE4430177A1 (en) |
| FR (1) | FR2710765A1 (en) |
| GB (2) | GB9319974D0 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3210833B2 (en) * | 1995-05-09 | 2001-09-25 | 株式会社日立製作所 | Error checking method and device |
| US6463546B1 (en) | 1996-08-12 | 2002-10-08 | Papst-Motoren Gmbh & Co. Kg | Method and apparatus for monitoring a microprocessor |
| DE19847986C2 (en) * | 1998-10-17 | 2000-10-26 | Daimler Chrysler Ag | Single processor system |
| DE10211571B4 (en) * | 2002-03-15 | 2006-03-02 | Infineon Technologies Ag | Device and method for monitoring a state of an electronic component, in particular a fuse |
| JP5246230B2 (en) * | 2010-09-13 | 2013-07-24 | 株式会社デンソー | Electronic control device for vehicle |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0088364A1 (en) * | 1982-03-03 | 1983-09-14 | Electronics Corporation Of America | Fail-safe device for electronic control circuitry |
| DE3240704A1 (en) * | 1982-11-04 | 1984-05-10 | Robert Bosch Gmbh, 7000 Stuttgart | Circuit arrangement for monitoring electronic computer chips |
| DE3345863A1 (en) * | 1982-12-21 | 1984-07-05 | Nissan Motor Co., Ltd., Yokohama, Kanagawa | Monitoring circuit for computers |
| EP0266837A2 (en) * | 1986-11-03 | 1988-05-11 | Philips Electronics Uk Limited | Data processing system including a watch-dog circuit |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3732973A1 (en) * | 1987-09-30 | 1989-04-20 | Vdo Schindling | Circuit arrangement for fault monitoring of two calculation results of a microprocessor |
-
1993
- 1993-09-28 GB GB9319974A patent/GB9319974D0/en active Pending
-
1994
- 1994-08-04 GB GB9415766A patent/GB2282250A/en not_active Withdrawn
- 1994-08-24 FR FR9410357A patent/FR2710765A1/en active Pending
- 1994-08-25 DE DE19944430177 patent/DE4430177A1/en not_active Withdrawn
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0088364A1 (en) * | 1982-03-03 | 1983-09-14 | Electronics Corporation Of America | Fail-safe device for electronic control circuitry |
| DE3240704A1 (en) * | 1982-11-04 | 1984-05-10 | Robert Bosch Gmbh, 7000 Stuttgart | Circuit arrangement for monitoring electronic computer chips |
| DE3345863A1 (en) * | 1982-12-21 | 1984-07-05 | Nissan Motor Co., Ltd., Yokohama, Kanagawa | Monitoring circuit for computers |
| EP0266837A2 (en) * | 1986-11-03 | 1988-05-11 | Philips Electronics Uk Limited | Data processing system including a watch-dog circuit |
Non-Patent Citations (1)
| Title |
|---|
| "DEVICE FOR 'SAFE-GUARDING' AN ELECTRONIC SENSING BASED SUPPLEMENTAL INFLATABLE RESTRAINT SYSTEM", RESEARCH DISCLOSURE, no. 339, 1 July 1992 (1992-07-01), pages 532, XP000316632 * |
Also Published As
| Publication number | Publication date |
|---|---|
| GB9415766D0 (en) | 1994-09-28 |
| GB9319974D0 (en) | 1993-11-17 |
| GB2282250A (en) | 1995-03-29 |
| DE4430177A1 (en) | 1995-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1256978A (en) | Device for detecting the presence of a gas in a liquid contained in an enclosure | |
| FR2689280A1 (en) | Alarm silencing circuit for photoelectric smoke detector. | |
| EP0027747A2 (en) | System for detecting collisions and for controlling a safety device | |
| CH636461A5 (en) | SAFETY ALARM INSTALLATION. | |
| FR2606897A1 (en) | METHOD AND DEVICE FOR MONITORING ADJUSTING DEVICES CONTROLLED BY A COMPUTER, SUCH AS ANTI-LOCKING SYSTEMS, AIR BAGS OR BELT TENSIONERS OR THE LIKE | |
| CH636211A5 (en) | DISCRIMINATING FIRE DETECTOR BY PULSE COUNTING. | |
| FR2710765A1 (en) | Electronic circuit for monitoring a processor. | |
| FR2525006A1 (en) | INTRUSION DETECTOR | |
| FR2577059A1 (en) | FLAME DETECTOR | |
| FR2684785A1 (en) | Device for generating an audio signal for pedestrians | |
| FR2621546A2 (en) | SAFETY AND ALARM PROTECTION DEVICE FOR MOTOR VEHICLE | |
| EP0249929A1 (en) | Device for the stabilization of the appearance rhythm of pulses | |
| WO1996004627A1 (en) | Improvements relating to optical smoke detectors | |
| EP1000420A1 (en) | Device for detecting a human body | |
| EP0116625A1 (en) | Multiple simultaneous tone decoder. | |
| FR2741171A1 (en) | ELECTRONIC CIRCUIT FOR RESETTING INITIAL CONDITION | |
| EP0134867B1 (en) | Telephone ringing circuit realisable as an integrated circuit | |
| EP1296300B1 (en) | Interactive method, device and system for operating a smoke producing anti-intrusion apparatus | |
| EP0772851B1 (en) | Fire detector comprising an analog sensor | |
| BE1005974A6 (en) | Alarm system. | |
| FR2519449A1 (en) | Intrusion alarm triggering circuit for Doppler effect detector - uses timing circuits in triggering and reset circuits for shift register to ensure detected movement is valid | |
| WO1995017574A1 (en) | Electronic device and method for processing a sensing signal indicating the presence of persons and objects | |
| FR2681161A1 (en) | Device for controlling and protecting outputs, especially for programmable automaton | |
| WO1983002350A1 (en) | Method and systems for radio telecasting for the control of a signalling or help device | |
| EP0121521B1 (en) | Self-controlled and self protected alarm device |