FR2694200A1 - Fire protection system preventing unnecessary triggering - has microprocessor connected to sensors with function control to provide logical fault signal and alarm control for alarm signal - Google Patents
Fire protection system preventing unnecessary triggering - has microprocessor connected to sensors with function control to provide logical fault signal and alarm control for alarm signal Download PDFInfo
- Publication number
- FR2694200A1 FR2694200A1 FR9209511A FR9209511A FR2694200A1 FR 2694200 A1 FR2694200 A1 FR 2694200A1 FR 9209511 A FR9209511 A FR 9209511A FR 9209511 A FR9209511 A FR 9209511A FR 2694200 A1 FR2694200 A1 FR 2694200A1
- Authority
- FR
- France
- Prior art keywords
- signal
- output
- control
- alarm
- general alarm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G08—SIGNALLING
- G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
- G08B29/00—Checking or monitoring of signalling or alarm systems; Prevention or correction of operating errors, e.g. preventing unauthorised operation
- G08B29/18—Prevention or correction of operating errors
- G08B29/20—Calibration, including self-calibrating arrangements
- G08B29/24—Self-calibration, e.g. compensating for environmental drift or ageing of components
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Alarm Systems (AREA)
Abstract
Description
La présente invention concerne les dispositifs de sécurité, en vue d'éviter un déclenchement intempestif dans une centrale de détection et de commande automatique d'équipements de protection contre l'incendie, tels que matériels d'extinction de divers types, portes coupe-feu, etc. The present invention relates to safety devices, with a view to preventing inadvertent triggering in a central detection and automatic control of fire protection equipment, such as extinguisher of various types, fire doors , etc.
Dans les centrales de détection et de commande automatique réalisées à l'aide de microprocesseurs ou de microcontrôleurs, il est important d'éviter toute commande accidentelle des équipements de protection contre l'incendie en cas de défaillance de l'unité centrale, due à un accident matériel ou logiciel se traduisant par une perte d'information ou une défaillance dans le déroulement des programmes. In central detection and automatic control systems using microprocessors or microcontrollers, it is important to avoid any accidental control of fire protection equipment in the event of failure of the central unit, due to a hardware or software accident resulting in a loss of information or a failure in the running of the programs.
Dans ce but, l'invention a pour objet un dispositif de sécurité, en vue d'éviter un déclenchement intempestif dans une centrale de détection et de commande automatique d'équipements de protection contre l'incendie, comportant un microprocesseur M sur lequel sont branchés:
- des lignes de signalisation connectées à des détecteurs,
- une sortie de contrôle de fonctionnement fournissant un signal de défaut de
fonctionnement CDG,
- une sortie de commande générale d'alarme fournissant un signal d'alarme
général CGA,
- un circuit d'alarme générale,
- des sorties de commande particulière CA1 à CAn des équipements automatiques
de protection,
- des circuits de contrôle et de commande AL1 à ALn des équipements
automatiques de protection, caractérisé en ce que la sortie de commande générale d'alarme CGA et la sortie de défaut de fonctionnement CDG sont connectées aux deux entrées d'une deuxième porte logique
ET, le circuit d'alarme générale ALGE étant connecté à Ia sortie de la porte, et en ce que, entre la sortie du signal d'alarme générale CGA et le circuit d'alarme générale, sont disposés des moyens de retard de transmission TALG, supérieur au temps de détection
TAN du signal CDG de défaut de fonctionnement.To this end, the subject of the invention is a safety device, with a view to avoiding inadvertent triggering in a central detection and automatic control of fire protection equipment, comprising a microprocessor M to which are connected :
- signaling lines connected to detectors,
- an operation control output providing a fault signal
CDG operation,
- a general alarm control output providing an alarm signal
General CGA,
- a general alarm circuit,
- specific command outputs CA1 to CAn of automatic equipment
protection,
- control and command circuits AL1 to ALn of the equipment
automatic protection, characterized in that the general alarm control output CGA and the malfunction output CDG are connected to the two inputs of a second logic gate
AND, the general alarm circuit ALGE being connected to the output of the door, and in that, between the output of the general alarm signal CGA and the general alarm circuit, there are arranged delay means of transmission TALG , greater than detection time
TAN of the CDG malfunction signal.
L'invention a aussi pour objet un procédé pour éviter un déclenchement intempestif dans une centrale de détection et de commande automatique d'équipements de protection contre l'incendie, comportant un microprocesseur M sur lequel sont branchés:
- des lignes de mesure connectées à des détecteurs d'incendie ou à des dispositifs
manuels d'alarme type "Coup de poing",
- une sortie de contrôle de fonctionnement fournissant un signal de défaut de
fonctionnement CDG,
- une sortie de commande générale d'alarme fournissant un signal d'alarme
général CGA,
- un circuit d'alarme générale,
- des sorties de commande particulière CA1 à CAn des équipements automatiques
de protection,
- des circuits de contrôle et de commande AL1 à ALn des équipements
automatiques de protection, caractérisé en ce que l'on connecte la sortie de commande générale d'alarme CGA et la sortie de défaut de fonctionnement CDG aux deux entrées d'une deuxième porte logique
ET, et le circuit d'alarme générale ALGE à la sortie de la porte, et en ce que le déclenchement de l'alarme générale ALGE par le signal d'alarme générale CGA est retardé d'un temps TALG supérieur au temps de détection TAN du signal CDG de défaut de fonctionnement, de façon que le circuit d'alarme générale ALGE ne soit activé qu'en l'absence d'un signal CDG de défaut de fonctionnement.The subject of the invention is also a method for avoiding inadvertent triggering in a central detection and automatic control of fire protection equipment, comprising a microprocessor M to which are connected:
- measurement lines connected to fire detectors or devices
"Punch" type alarm manuals,
- an operation control output providing a fault signal
CDG operation,
- a general alarm control output providing an alarm signal
General CGA,
- a general alarm circuit,
- specific command outputs CA1 to CAn of automatic equipment
protection,
- control and command circuits AL1 to ALn of the equipment
automatic protection devices, characterized in that the general alarm control output CGA and the malfunction output CDG are connected to the two inputs of a second logic gate
AND, and the general alarm circuit ALGE at the exit of the door, and in that the triggering of the general alarm ALGE by the general alarm signal CGA is delayed by a time TALG greater than the detection time TAN of the malfunction CDG signal, so that the general ALGE alarm circuit is activated only in the absence of a malfunction CDG signal.
Ainsi, s'il se produit en concommittance avec un signal d'alarme générale, soit un défaut dans le déroulement normal du logiciel, soit un défaut de fonctionnement de la sortie de commande générale d'alarme du système à microprocesseur, cette sortie ne répondant plus aux commandes transmises par le programme pour une raison quelconque, la sortie de contrôle de fonctionnement fournira un signal qui arrivera sur une entrée de la porte logique, avant que le signal d'alarme générale n'ait pu déclencher le circuit d'alarme générale. Thus, if it occurs in conjunction with a general alarm signal, either a fault in the normal running of the software, or a malfunction of the general alarm control output of the microprocessor system, this output not responding addition to the commands transmitted by the program for any reason, the operation control output will provide a signal which will arrive on an input of the logic gate, before the general alarm signal has been able to trigger the general alarm circuit .
Dans un mode de réalisation avantageux, le dispositif comporte des moyens pour émettre régulièrement sur la sortie de contrôle du fonctionnement, des impulsions attestant le bon fonctionnement, le signal de défaut étant réalisé par l'arrêt des impulsions, cet arrêt étant détecté et transformé en signal par un circuit du type chien de garde, dont la sortie est connectée à une entrée de ladite porte. In an advantageous embodiment, the device comprises means for regularly emitting on the operation control output, pulses attesting to the proper functioning, the fault signal being produced by the stop of the pulses, this stop being detected and transformed into signal by a watchdog type circuit, the output of which is connected to an input of said door.
Selon un mode d'application avantageux de l'invention, la sortie de contrôle du fonctionnement et la sortie de commande générale d'alarme sont situées sur la même borne du microprocesseur, le signal d'alarme générale étant filtré par une circuit intégrateur éliminant lesdites impulsions. According to an advantageous mode of application of the invention, the operation control output and the general alarm control output are located on the same terminal of the microprocessor, the general alarm signal being filtered by an integrating circuit eliminating said impulses.
D'autres caractéristiques et avantages de l'invention apparaitront au cours de la description qui va suivre, donnée à titre d'exemple non limitatif, en regards des dessins ci-joints, et qui fera bien comprendre comment l'invention peut être réalisée. Other characteristics and advantages of the invention will appear during the description which follows, given by way of nonlimiting example, with reference to the attached drawings, and which will make it clear how the invention can be implemented.
Sur les dessins,
- la figure 1 est un schéma de principe d'un dispositif selon l'invention,
- la figure 2 est un diagramme des signaux délivrés sur la sortie de commande
générale d'alarme,
- la figure 3 est une série de chronogrammes représentant les tensions en divers
points du circuit électronique, dans le cas d'une commande normale, et dans le
cas d'une commande accidentelle,
- la figure 4 est une variante du schéma d'un détail du dispositif, et
- la figure 5 est une variante du schéma d'un autre détail du dispositif.In the drawings,
FIG. 1 is a block diagram of a device according to the invention,
- Figure 2 is a diagram of the signals delivered on the control output
general alarm,
- Figure 3 is a series of timing diagrams representing the tensions in various
points of the electronic circuit, in the case of a normal command, and in the
accidental order,
FIG. 4 is a variant of the diagram of a detail of the device, and
- Figure 5 is a variant of the diagram of another detail of the device.
Sur le schéma de principe de la figure 1,
A1, A2 et A3 sont des amplificateurs inverseurs, de préférence triggés;
C1 et C4 sont des condensateurs de faibles valeurs et de même ordre de grandeur;
C2 et C5 sont des condensateurs d'un-ordre de grandeur supérieur;
P1 est une porte ET à trois entrées, P2 est une porte ET NON à deux entrées;
T1, T2, TL1 ... TLn sont des transistors bipolaires N.P.N. ou MOS CANAL N;
RAG, REL1 ... RELn, sont des relais.On the block diagram of Figure 1,
A1, A2 and A3 are inverting amplifiers, preferably triggered;
C1 and C4 are capacitors of low values and of the same order of magnitude;
C2 and C5 are capacitors of a higher order of magnitude;
P1 is an AND gate with three inputs, P2 is an AND gate with two inputs;
T1, T2, TL1 ... TLn are NPN or MOS CHANNEL bipolar transistors;
RAG, REL1 ... RELn, are relays.
Le dispositif comporte un microprocesseur M, qui inclut ses mémoires de programme (logiciel) et de travail (données), ses interfaces d'entrée et de sortie et, en particulier, celles permettant Ia commande tout ou rien de certaines sorties. Cet ensemble est réalisé à l'aide d'un simpIe microcontrôleur ou d'un microcontrôleur en version
extensible ou encore d'un microprocesseur auquel des composants périphériques sont
adjoints: mémoire morte pour le logiciel,
mémoire vive pour les données,
buffers d'entrée et de sortie,
périphériques programmables,
ces différents composants étant connectés sur le bus du microcontrôleur ou du
microprocesseur.The device comprises a microprocessor M, which includes its program (software) and working (data) memories, its input and output interfaces and, in particular, those allowing all or nothing control of certain outputs. This set is produced using a simple microcontroller or a version microcontroller
expandable or a microprocessor to which peripheral components are
assistants: read-only memory for software,
RAM for data,
input and output buffers,
programmable devices,
these various components being connected on the bus of the microcontroller or of the
microprocessor.
Le microprocesseur comporte naturellement des sorties pour des lignes de
signalisation connectées à des détecteurs.The microprocessor naturally has outputs for lines of
signaling connected to detectors.
Sur la sortie 1, le microprocesseur M émet un signal RST, indiquant que le
microprocesseur est désactivé.On output 1, the microprocessor M emits an RST signal, indicating that the
microprocessor is disabled.
Sur la sortie 2, le microprocesseur M émet un signal DEFL de défaut de logiciel: signal normalement à 1 qui est désactivé si un défaut est observé par le logiciel lui-même (défaut de paramétrage par exemple consécutif à une perte d'information d'une des mémoires de l'ensemble)
En marche normale, les signaux RST et DEFL sont au niveau haut (+ 5 V par
exemple qui est la tension d'alimentation de l'ensemble à microprocesseur et des
amplificateurs et portes logiques). On output 2, the microprocessor M emits a software defect signal DEFL: signal normally at 1 which is deactivated if a defect is observed by the software itself (configuration defect for example following a loss of information from one of the memories of the whole)
In normal operation, the RST and DEFL signals are at high level (+ 5 V per
example which is the supply voltage of the microprocessor assembly and
amplifiers and logic gates).
La sortie 3 délivre un signal CGA de commande générale d'alarme, de niveau bas si aucune alarme n'est à transmettre ou de niveau haut si une alarme est à transmettre. Sur la même sortie 3 est également délivré un signal de défaut de fonctionnement qui peut être soit un défaut dans le déroulement normal du logiciel, soit un défaut de fonctionnement de la sortie CGA du système à microprocesseur, cette sortie ne répondant plus aux commandes transmises par le programme pour une raison quelconque. Output 3 delivers a general alarm CGA signal, low level if no alarm is to be transmitted or high level if an alarm is to be transmitted. On the same output 3 is also delivered a malfunction signal which can be either a defect in the normal running of the software, or a malfunction of the CGA output of the microprocessor system, this output no longer responding to the commands transmitted by the program for whatever reason.
Comme il a été rappelé plus haut, les signaux de commande générale d'alarme et le signal de défaut de fonctionnement pourraient être délivrés sur deux sorties différentes. As mentioned above, the general alarm control signals and the malfunction signal could be delivered on two different outputs.
Comme on le verra par la suite, il est simple de différencier ces signaux et de les exploiter séparément. Ceci contribue à accroître la fiabilité du dispositif de protection contre des défaillances du sytsème. As will be seen later, it is simple to differentiate these signals and to use them separately. This contributes to increasing the reliability of the system for protection against system failures.
Le signal de défaut de fonctionnement est fourni sous la forme d'impulsions régulières qui indiquent le bon fonctionnement. Un défaut est signalé par I'arrêt des impulsions. Ce signal se superposant sur la sortie 3 au signal de commande générale d'alarme, qui est un signal bas ou haut, les signaux délivrés par la sortie 3 sont des signaux bas ou haut comportant une impulsion de très brève durée T1 de niveau inverse, conformément au diagramme de la figure 2. The malfunction signal is provided in the form of regular pulses which indicate correct operation. A fault is signaled by the stop of the pulses. This signal superimposed on output 3 on the general alarm control signal, which is a low or high signal, the signals delivered by output 3 are low or high signals comprising a very short pulse T1 of reverse level, according to the diagram in Figure 2.
Les impulsions de durée T1 sont espacées du temps T2, l'ensemble étant géré par un logiciel qui effectue un constat de déroulement normal des programmes et règle les durées T1 et T2. The pulses of duration T1 are spaced from the time T2, the whole being managed by software which makes an observation of normal progress of the programs and regulates the durations T1 and T2.
D'autres sorties reçoivent les commandes particulières d'alarme CA1 à CAn, qui sont connectées par des sécurités appropriées, décrites plus en détail ci-après, aux circuits de contrôle et de commande des sorties d'alarme, utilisées pour la commande des équipements automatiques de protection. Other outputs receive the specific alarm commands CA1 to CAn, which are connected by appropriate safety devices, described in more detail below, to the control and command circuits of the alarm outputs, used for controlling the equipment. automatic protection.
L'invention utilise de façon classique sur la sortie 3 un circuit de surveillance dit "chien de garde", assurant la fonction de réinitialiser le système, après une panne quelconque de logiciel ou de système (un tel système peut comporter plusieurs centaines de milliers de transistors). un tel circuit est nécessaire et de très nombreuses solutions peuvent être adoptées pour réaliser cette fonction. La solution présentée est l'une des plus simples donc une des plus économiques et des plus fiables. Elle est réalisée par l'ensemble C1, R1, A1, T1, R2, C2, R3, A2 et la porte P1 dans le cas qui nous concerne (se reporter sur la partie en haut à droite de la figure 1). The invention conventionally uses on output 3 a so-called "watchdog" monitoring circuit, ensuring the function of resetting the system, after any software or system failure (such a system may include several hundreds of thousands of transistors). such a circuit is necessary and numerous solutions can be adopted to achieve this function. The solution presented is one of the simplest and therefore one of the most economical and reliable. It is carried out by the set C1, R1, A1, T1, R2, C2, R3, A2 and the gate P1 in the case which concerns us (see the part at the top right of FIG. 1).
ll est acquis que ce sous-ensemble émet un signal CDG ou DEFAUT GENERAL lorsqu'il y a constat que le fonctionnement du microsystème informatique présente une anomalie dans son déroulement ou dans les données nécessaires à ce fonctionnement au bout d'un temps que nous appelerons TAN. lt is understood that this subset emits a CDG or GENERAL FAULT signal when there is a finding that the functioning of the computer microsystem presents an anomaly in its course or in the data necessary for this functioning after a time which we will call TAN.
Le circuit représenté fonctionne de la façon suivante. The circuit shown operates as follows.
Le front descendant de chaque impulsion T1 est transmis à l'amplificateur inverseur
A1 à travers le circuit de différenciation R1 C1 et la sortie de cet amplificateur émet alors un signal positif qui commande le transistor T1. Ce transistor décharge le condensateur
C2 à travers la résistance R2.The falling edge of each T1 pulse is transmitted to the inverting amplifier.
A1 through the differentiation circuit R1 C1 and the output of this amplifier then emits a positive signal which controls the transistor T1. This transistor discharges the capacitor
C2 through resistor R2.
Entre les impulsions brèves, le condensateur C2 est rechargé à travers la résistance
R3 dont la valeur est telle que le seuil de tension provoquant la commande de l'amplificateur inverseur A2 n'est pas atteint entre deux impulsions. La disparition des impulsions brèves T1 traduit, soit un défaut dans le déroulement normal du logiciel, soit un défaut de fonctionnement de la sortie CGA du système à microprocesseur, cette sortie ne répondant plus aux commandes transmises par le programme pour une raison quelconque. Dans ce cas, le condensateur C2 est progressivement chargé et, quand le seuil de commande de l'amplificateur inverseur A2 est atteint, cet amplificateur émet un signal bas CDG sur sa sortie, au bout du temps TAN.Between the short pulses, the capacitor C2 is recharged through the resistor
R3 whose value is such that the voltage threshold causing the control of the inverting amplifier A2 is not reached between two pulses. The disappearance of the short pulses T1 translates either a defect in the normal running of the software, or a malfunction of the output CGA of the microprocessor system, this output no longer responding to the commands transmitted by the program for any reason. In this case, the capacitor C2 is gradually charged and, when the control threshold of the inverting amplifier A2 is reached, this amplifier emits a low signal CDG on its output, at the end of the time TAN.
Ce signal bas est transmis par la porte P1 (ET logique) à l'entrée 2 de la porte P2 (ET NON logique). This low signal is transmitted by gate P1 (logic AND) to input 2 of gate P2 (AND NOT logic).
Le signal CGA est aussi transmis à l'entrée 1 de la porte P2 à travers le circuit d'intégration R4 C4 dont la constante de temps CT est très supérieure à Ia durée de l'impulsion T1. Ces impulsions brèves ne sont donc pas transmises par la porte P2. The signal CGA is also transmitted to the input 1 of the gate P2 through the integration circuit R4 C4 whose time constant CT is much greater than the duration of the pulse T1. These brief pulses are therefore not transmitted by gate P2.
Lorsque le signal CGA est bas (absence d'alarme), la sortie de la porte P2 est au niveau haut quel que soit le niveau de l'autre entrée. When the CGA signal is low (absence of alarm), the output of gate P2 is high regardless of the level of the other input.
L'entrée de l'amplificateur inverseur A3 est alors au niveau haut et sa sortie au niveau bas. Le transistor T2 n'est pas commandé et aucun courant ne parcourt la bobine du relais RAG (relais d'alarme générale) dont les contacts sont au repos. The input of the reversing amplifier A3 is then at the high level and its output at the low level. The transistor T2 is not controlled and no current flows through the coil of the RAG relay (general alarm relay) whose contacts are at rest.
Lorsque le signal CGA est au niveau haut (alarme) et si, et seulement si l'entrée 2 de la porte P2 est aussi au niveau haut (présence d'impulsions), la sortie de cette porte passe au niveau bas. Ce signal bas n'est pas transmis par la diode D5 qui est soumise à une tension inverse. I1 est transmis par le circuit d'intégration R5 C5 dont la constante de temps est sensiblement plus grande que celle obtenue par l'ensemble R3 C2. When the CGA signal is at the high level (alarm) and if, and only if the input 2 of the door P2 is also at the high level (presence of pulses), the output of this door goes to the low level. This low signal is not transmitted by the diode D5 which is subjected to a reverse voltage. I1 is transmitted by the integration circuit R5 C5, the time constant of which is substantially greater than that obtained by the assembly R3 C2.
Lorsque le seuil de basculement de l'amplificateur inverseur A3 est atteint, la sortie de cet amplificateur passe au niveau haut, ce qui rend conducteur le transistor T2 et commande le relais RAG. When the switching threshold of the inverting amplifier A3 is reached, the output of this amplifier goes high, which makes the transistor T2 conductive and controls the relay RAG.
Les diagrammes de Ia figure 3 explicitent le fonctionnement du système dans le cas où cette commande est validée par l'entrée 2 de la porte P2, ainsi que dans le cas où elle n'est pas validée,
- soit parce que l'impulsion brève T1 n'est pas ou plus présente,
- soit parce qu'un des signaux RST ou DEFL est au niveau bas. Le rôle
distinctif de ces deux signaux est explicité plus loin.The diagrams in FIG. 3 explain the operation of the system in the case where this command is validated by input 2 of door P2, as well as in the case where it is not validated,
- either because the short pulse T1 is not or no longer present,
- either because one of the RST or DEFL signals is at low level. The role
distinctive of these two signals is explained below.
Premier cas - Commande normale:
Le signal CGA passe de bas à haut. Il n'y a pas de signal de défaut de fonctionnement, donc les impulsions continuent (père ligne). A l'entrée de l'inverseur A2 (2ème ligne), le seuil de commande de A2 n'est pas atteint car la capacité C2 se décharge à chaque impulsion. L'entrée 2 de la porte P2 reste haute. Comme le signal CGA devient haut, l'entrée 1 de la porte P2 est également haute, et la sortie de la porte P2 passe au niveau bas. Ce signal est transmis par le circuit d'intégration R5 C5 et le seuil de commande de l'inverseur A3 (3ème Iigne) est atteint après un temps TALG. Quand le seuil est atteint, la sortie de l'inverseur A3 (4ème ligne) passe à l'état haut au bout du temps TALG.First case - Normal order:
The CGA signal goes from low to high. There is no malfunction signal, so the pulses continue (father line). At the input of the inverter A2 (2nd line), the control threshold of A2 is not reached because the capacitor C2 discharges on each pulse. Entrance 2 of door P2 remains high. As the CGA signal becomes high, the input 1 of gate P2 is also high, and the output of gate P2 goes low. This signal is transmitted by the integration circuit R5 C5 and the control threshold of the inverter A3 (3rd line) is reached after a time TALG. When the threshold is reached, the output of the inverter A3 (4th line) goes high after the TALG time.
Deuxième cas - Commande accidentelle (défaut logiciel ou matériel):
Sur la 5ème ligne, avec une correspondance du temps du signal sur les diagrammes ci-dessus, le signal CGA passe de bas à haut en même temps que les impulsions cessent.Second case - Accidental order (software or hardware fault):
On the 5th line, with a signal time correspondence on the diagrams above, the CGA signal goes from low to high at the same time as the pulses stop.
Ce signal haut est appliqué à l'entrée I de la porte P2. A partir du signal, la tension monte à l'entrée de l'inverseur A2 (6ème ligne) jusqu'à ce que le seuil de commande A2 soit atteint. A ce moment, la sortie de A2 passe à l'état bas (7ème ligne) au bout du temps
TAN qui est inférieur au temps TALG. Le seuil de commande de l'inverseur A3 n'est pas atteint avant l'apparition du niveau bas à l'entrée 2 de la porte inverseuse P2 dont la sortie est alors ramenée au niveau haut par l'entrée 2 qui reçoit le signal négatif CDG (à travers la porte P1). La capacité 5 est alors rechargée très rapidement à travers la diode Dg. This high signal is applied to input I of gate P2. From the signal, the voltage rises at the input of the inverter A2 (6th line) until the control threshold A2 is reached. At this time, the output of A2 goes low (7th line) at the end of time
TAN which is less than the TALG time. The control threshold of the inverter A3 is not reached before the appearance of the low level at the input 2 of the reversing gate P2, the output of which is then brought back to the high level by the input 2 which receives the negative signal CDG (through gate P1). The capacity 5 is then recharged very quickly through the diode Dg.
La sécurité du système repose sur les différences des constantes de temps R3 C2 (TAN) et R5 C5 (TALG), la seconde étant nettement plus grande que la première. En cas de défaillance du système, le signal négatif CDG apparaît avant que toute commande d'alarme ne puisse être transmise par l'inverseur A3. The security of the system is based on the differences in the time constants R3 C2 (TAN) and R5 C5 (TALG), the latter being significantly larger than the former. In the event of a system failure, the negative signal CDG appears before any alarm command can be transmitted by the inverter A3.
La sortie de l'inverseur A3 commande un relais d'alarme générale RAG à travers un transistor T2. The output of the inverter A3 controls a general alarm relay RAG through a transistor T2.
Un des contacts de ce relais met sous tension les bobines des relais d'alarme REL1 à RELn destinés aux commandes particulières propres à chaque type de détection. Par ailleurs, chacun de ces relais est commandé par une sortie particulière CA1 à CAn du système à microprocesseur à travers un transistor TL1 à TLn qui referme le circuit par l'autre extrémité de sa bobine. Dans ces conditions, aucune commande particulière d'alarme ne peut être transmise si:
- le relais d'alarme générale n'est pas commandé par la sortie CGA du système à
microprocesseur;
- cette commande n'est pas validée par le dispositif de contrôle de vraisemblance
générant le signal négatif CDG en cas de défaillance du système.One of the contacts of this relay energizes the coils of the alarm relays REL1 to RELn intended for specific commands specific to each type of detection. Furthermore, each of these relays is controlled by a specific output CA1 to CAn of the microprocessor system through a transistor TL1 to TLn which closes the circuit by the other end of its coil. Under these conditions, no particular alarm command can be transmitted if:
- the general alarm relay is not controlled by the CGA output of the system
microprocessor;
- this command is not validated by the plausibility check device
generating the negative CDG signal in the event of a system failure.
Le retard de l'effet du signal CGA a été réalisé par le circuit R5 C5 placé après la porte P2. On comprendra que n'importe quel circuit, qui retarde le signal CGA, peut être utilisé et, le cas échéant, placé avant la porte P2. En particulier le circuit de retard R4 C4 pourrait avoir une constante de temps supérieure à celle de R3 C2 et remplir cette fonction. The delay of the effect of the signal CGA was achieved by the circuit R5 C5 placed after the gate P2. It will be understood that any circuit which delays the CGA signal can be used and, if necessary, placed before the gate P2. In particular, the delay circuit R4 C4 could have a time constant greater than that of R3 C2 and fulfill this function.
Dans les conditions actuelles d'emploi des composants électroniques, le circuit décrit présente l'avantage d'utiliser des portes et amplificateurs dans des circuits intégrés qui en comportent plusieurs (4,6 ou 8) et dont certains sont inutilisés. Cette solution réduit au minimum le coût du dispositif de sécurité. Under the current conditions of use of electronic components, the circuit described has the advantage of using doors and amplifiers in integrated circuits which include several (4,6 or 8) and some of which are unused. This solution minimizes the cost of the security device.
Les signaux RST et DEFL qui sont raccordés aux entrées 1 et 2 de la porte ET P1 constituent une sécurité supplémentaire et une commodité. The RST and DEFL signals which are connected to inputs 1 and 2 of the AND gate P1 constitute additional safety and convenience.
Le signal RST est celui qui est reçu et éventuellement généré pendant que le microprocesseur est en situation d'initialisation. I1 est négatif dans cette situation et agit directement à travers la porte P1 sur l'entrée 2 de la porte P2, ce qui a pour effet d'invalider immédiatement toute commande d'alarme générale et, par voie de conséquence, toute commande d'alarme particulière à l'initialisation ou à la réinitialisation du système. Les états CGA et CA1 à CAn du système à microprocesseur peuvent donc être quelconques dans cette situation sans risque de commande intempestive. The RST signal is that which is received and possibly generated while the microprocessor is in the initialization situation. I1 is negative in this situation and acts directly through gate P1 on input 2 of gate P2, which has the effect of immediately invalidating any general alarm command and, consequently, any command to special alarm on system initialization or reset. The states CGA and CA1 to CAn of the microprocessor system can therefore be arbitrary in this situation without risk of inadvertent control.
Le signal DEFL est une sortie normale du système qui est désactivée (signal bas) lorsque le logiciel détecte une anomalie qui lui est propre. I1 fournit une signalisation particulière (défaut logiciel) qui est à la disposition du personnel de maintenance des installations et, par commodité, est aussi utilisé pour invalider directement et immédiatement toute commande générale d'alarme. The DEFL signal is a normal system output which is deactivated (low signal) when the software detects its own anomaly. It provides a specific signaling (software fault) which is available to facility maintenance personnel and, for convenience, is also used to directly and immediately invalidate any general alarm command.
L'alarme pouvant être déclenchée par l'apparition d'un défaut, l'invention prévoit d'inhiber l'alarme par un signal d'apparition du défaut (panne). Comme ce défaut ne peut être anticipé, on retarde la commande d'alarme pour permettre au signal de défaut d'inhiber celle-ci. La solution qui a été présentée ci-dessus n'est qu'un exemple de réalisation de l'application de ce principe. Cette forme de réalisation a été choisie parce qu'elle utilise, en les complétant, des sous ensembles qui sont nécessaires au bon fonctionnement du système d'automatisme dont il font partie. Ces sous ensembles sont le chien de garde, le signal de défaut général, et la sortie d'alarme générale. Since the alarm can be triggered by the appearance of a fault, the invention provides for inhibiting the alarm by a signal for the appearance of a fault (failure). As this fault cannot be anticipated, the alarm command is delayed to allow the fault signal to inhibit it. The solution which has been presented above is only an example of the application of this principle. This embodiment was chosen because it uses, by supplementing them, sub-assemblies which are necessary for the proper functioning of the automation system of which it forms a part. These subsets are the watchdog, the general fault signal, and the general alarm output.
En variante, les sorties d'alarme sur relais peuvent être remplacées sur certains matériels par de simples sorties à transistors (sortie à collecteur ou drain ouvert). Voir figure 4. Dans ce cas, chacun de ces transistors est commandé à travers une porte ET à 2 entrées, l'une d'entre elles recevant le signal ALGE et l'autre la commande particulière
CA1 àCAn. Alternatively, the relay alarm outputs can be replaced on certain equipment with simple transistor outputs (collector or open drain output). See figure 4. In this case, each of these transistors is controlled through an AND gate with 2 inputs, one of them receiving the ALGE signal and the other the specific command.
CA1 to CAn.
Le relais RAG peut être remplacé ou complété par un dispositif à transistor qui établit le courant sur la ligne commune ALGF alimentant les bobines des relais REL1 à RELn (Voir figure 5). Cette solution évite les effets parasitaires induits par les bobines des relais REL1 à RELn en cas de rebond à la fermeture des contacts du relais RAG dans la solution proposée dans le schéma général. The RAG relay can be replaced or supplemented by a transistor device which establishes the current on the common line ALGF supplying the coils of the relays REL1 to RELn (See figure 5). This solution avoids the parasitic effects induced by the coils of relays REL1 to RELn in the event of a rebound when the contacts of the relay RAG close in the solution proposed in the general diagram.
Le choix des tensions + ou - pour valider les relais d'alarme 1 à n par la commande du relais d'alarme générale n'a pas de signification particulière. Les étages finaux du schéma peuvent être inversés (transistors à collecteur ouvert ou drain ouvert dont l'émetteur ou la source est raccordé au + et piloté par un signal inverse de celui représentée sur les différents diagrammes, le contact travail du relais RAG qui valide les différents relais REL1 à RELn étant alors raccordé au 0 v. De même, dans le schéma de la figure 4, les portes ET peuvent être rempIacées par des portes inverseuses ET-NON qui commandent des transistors à collecteur ouvert ou drain ouvert dont l'émetteur ou la source est raccordé au +. The choice of the voltages + or - to validate the alarm relays 1 to n by the command of the general alarm relay has no particular meaning. The final stages of the diagram can be reversed (transistors with open collector or open drain whose emitter or source is connected to the + and controlled by a signal opposite to that shown in the different diagrams, the working contact of the RAG relay which validates the different relays REL1 to RELn then being connected to 0 v. Similarly, in the diagram in Figure 4, the AND gates can be replaced by AND-NON inverting gates which control open collector or open drain transistors including the transmitter or the source is connected to the +.
Les amplificateurs à seuil A2 et A3 sont des composants simples de circuits intégrés courants mais ils peuvent être remplacés pour des raisons de commodité par tout circuit remplisant la même fonction : comparateur ou amplificateur opérationnel monté en comparateur. The threshold amplifiers A2 and A3 are simple components of current integrated circuits but they can be replaced for reasons of convenience by any circuit fulfilling the same function: comparator or operational amplifier mounted as a comparator.
On remarquera encore que pour la sécurité du système en cas de défaillance, les impulsions brèves T1 sont seulement nécessaires lorsque la sortie CGA est au niveau haut. Par contre, surveiller cette sortie pendant qu'elle est au nivau bas permet:
- d'anticiper une panne de cette sortie qui ne permettrait plus de valider aucune
alarme le moment venu et d'activer un dispositif d'alerte destiné au personnel
de maintenance;
- d'effectuer une tentative de réinitialisation du système pour le cas où il s'agirait
d'une défaillance logicielle passagère (système de réinitialisation automatique
non représenté sur le schéma).It will also be noted that for system security in the event of a failure, the short pulses T1 are only necessary when the CGA output is at the high level. However, monitoring this output while it is at low level allows:
- anticipate a failure of this output which would no longer allow any validation
alarm when the time comes and activate an alert device for personnel
of maintenance;
- make an attempt to reset the system in case it is
a transient software failure (automatic reset system
not shown in the diagram).
Toutes les dispositions décrites dans ce brevet sont applicables à des matériels de sécurité à destination différente ou plus générale et, en particulier aux systèmes ou sous ensembles de systèmes suivants:
- centrale ou sous-ensemble de commande automatique d'extinction à
microprocesseur fonctionnant à partir d'une détection d'incendie ou de deux
détections d'incendie concommittants,
- centrale de détection d'alarme technique avec sorties de télécommandes, - centrale de détection d'intrusion selon recommandation APSAD avec
télécommande et/ou systèmes de télétransmission d'alarme (télésurveillance). All the provisions described in this patent are applicable to safety equipment for a different or more general destination and, in particular to the following systems or subsets of systems:
- central or automatic extinction control sub-assembly with
microprocessor operating from a fire detection or two
concurrent fire detections,
- technical alarm detection center with remote control outputs, - intrusion detection center according to APSAD recommendation with
remote control and / or remote alarm transmission systems.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9209511A FR2694200A1 (en) | 1992-07-31 | 1992-07-31 | Fire protection system preventing unnecessary triggering - has microprocessor connected to sensors with function control to provide logical fault signal and alarm control for alarm signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9209511A FR2694200A1 (en) | 1992-07-31 | 1992-07-31 | Fire protection system preventing unnecessary triggering - has microprocessor connected to sensors with function control to provide logical fault signal and alarm control for alarm signal |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2694200A1 true FR2694200A1 (en) | 1994-02-04 |
Family
ID=9432502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9209511A Pending FR2694200A1 (en) | 1992-07-31 | 1992-07-31 | Fire protection system preventing unnecessary triggering - has microprocessor connected to sensors with function control to provide logical fault signal and alarm control for alarm signal |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2694200A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104794844A (en) * | 2015-04-23 | 2015-07-22 | 许继集团有限公司 | Converter station valve hall fire signal extension device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2359471A1 (en) * | 1976-07-23 | 1978-02-17 | Helita | Centralised security surveillance system - has logic circuit initiating alarm if abnormal condition persists for specified time period |
| DE3128811A1 (en) * | 1981-07-21 | 1983-02-10 | Esser Sicherheitstechnik GmbH & Co KG, 4040 Neuss | Multiplexed alarm signalling system |
| US4563672A (en) * | 1984-02-07 | 1986-01-07 | Wormald U.S., Inc. | Microprocessor automatic program fail reset circuit |
| FR2592200A1 (en) * | 1985-12-24 | 1987-06-26 | Maisonnette Michel | Electronic device for detecting any untimely triggering of an alarm |
-
1992
- 1992-07-31 FR FR9209511A patent/FR2694200A1/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2359471A1 (en) * | 1976-07-23 | 1978-02-17 | Helita | Centralised security surveillance system - has logic circuit initiating alarm if abnormal condition persists for specified time period |
| DE3128811A1 (en) * | 1981-07-21 | 1983-02-10 | Esser Sicherheitstechnik GmbH & Co KG, 4040 Neuss | Multiplexed alarm signalling system |
| US4563672A (en) * | 1984-02-07 | 1986-01-07 | Wormald U.S., Inc. | Microprocessor automatic program fail reset circuit |
| FR2592200A1 (en) * | 1985-12-24 | 1987-06-26 | Maisonnette Michel | Electronic device for detecting any untimely triggering of an alarm |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104794844A (en) * | 2015-04-23 | 2015-07-22 | 许继集团有限公司 | Converter station valve hall fire signal extension device |
| CN104794844B (en) * | 2015-04-23 | 2017-09-12 | 许继集团有限公司 | A kind of converter station valve hall fire signal expanding unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0156752B1 (en) | Control and surveillance system for emergency exits | |
| FR2651890A1 (en) | DEVICE FOR DETECTION AND DISCRIMINATION OF OPERATING FAULTS OF AN ELECTRICAL SUPPLY CIRCUIT. | |
| CH636461A5 (en) | SAFETY ALARM INSTALLATION. | |
| EP0015656B1 (en) | Improvements relating to security equipment | |
| FR2768839A1 (en) | INFORMATION DISPLAY SYSTEM FOR MOTOR VEHICLE | |
| FR2694200A1 (en) | Fire protection system preventing unnecessary triggering - has microprocessor connected to sensors with function control to provide logical fault signal and alarm control for alarm signal | |
| US9071059B2 (en) | Protective device against corrosion for an onboard electrical system and method for the control thereof | |
| FR2621546A2 (en) | SAFETY AND ALARM PROTECTION DEVICE FOR MOTOR VEHICLE | |
| CA2877390A1 (en) | Electric circuit for cutting off an electric power supply comprising transistors and fuses having redundant logic | |
| EP0656505A1 (en) | Security installation for detecting human presence in dangerous areas | |
| US7543170B2 (en) | Equipment fail safe safety system | |
| CA2894374A1 (en) | Redundant electric circuit for cutting off the power supply to a piece of equipment | |
| RU2372665C2 (en) | Method to transfer signal (versions) | |
| EP0253709A1 (en) | Monitoring installation with detectors in the form of a loop | |
| EP2674724B1 (en) | Detector with astable output | |
| FR2620550A1 (en) | PHOTOELECTRIC PROTECTION CURTAIN | |
| EP2991180B1 (en) | Electrical isolation circuit for electrical devices connected in a network, and method for controlling such a circuit | |
| EP1296300B1 (en) | Interactive method, device and system for operating a smoke producing anti-intrusion apparatus | |
| EP0202146B1 (en) | Electromechanical driving unit operated by a code and protected against shocks and destruction | |
| JP4092377B2 (en) | Security sensor | |
| FR2724528A1 (en) | Process for improving reliability of control of electronically monitored switch connected to electronic surveillance system | |
| BR102016020312A2 (en) | INTEGRATED MODULES FOR WIRELESS LOCKERS WITH AUTOMOTIVE VEHICLE TRACERS FOR ANTI-THEFT SYSTEM | |
| EP0199651B1 (en) | Alarm system for an electromechanical driving unit operated by a code | |
| SU1417017A2 (en) | Apparatus for automatic activation of fire extinguishing means | |
| FR2627607A1 (en) | Central processor for industrial control computer - uses buffers between processor and system bus, which are sent to high impedance state if processor fault is detected |