FR2679092A1 - Device for decoding digital signals which are coded then transmitted and/or stored - Google Patents

Device for decoding digital signals which are coded then transmitted and/or stored Download PDF

Info

Publication number
FR2679092A1
FR2679092A1 FR9108588A FR9108588A FR2679092A1 FR 2679092 A1 FR2679092 A1 FR 2679092A1 FR 9108588 A FR9108588 A FR 9108588A FR 9108588 A FR9108588 A FR 9108588A FR 2679092 A1 FR2679092 A1 FR 2679092A1
Authority
FR
France
Prior art keywords
circuit
stage
output
decoding
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR9108588A
Other languages
French (fr)
Inventor
Dufour Cecile
Nocture Gilles
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Laboratoires dElectronique Philips SAS
Original Assignee
Laboratoires dElectronique Philips SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Laboratoires dElectronique Philips SAS filed Critical Laboratoires dElectronique Philips SAS
Priority to FR9108588A priority Critical patent/FR2679092A1/en
Priority to JP3517157A priority patent/JPH05503403A/en
Priority to KR1019920701356A priority patent/KR920704513A/en
Priority to EP91918795A priority patent/EP0504376B1/en
Priority to PCT/NL1991/000191 priority patent/WO1992006563A2/en
Priority to DE69116128T priority patent/DE69116128T2/en
Priority to CA002070827A priority patent/CA2070827C/en
Priority to FI922648A priority patent/FI922648A/en
Publication of FR2679092A1 publication Critical patent/FR2679092A1/en
Priority to US08/408,448 priority patent/US5528299A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/30—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H04N19/619—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding the transform being operated outside the prediction loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

Device for decoding digital signals previously transmitted and/or stored, after prior coding in a device particularly comprising a coding stage, a stage of image reconstruction according to a defined definition and according to a so-called reduced definition, an inter-image movement estimation stage, and a stage for prediction on the basis of output signals from the reconstruction and estimation stages, information relating to the estimated movement between images being, like the coded signals, intended to be transmitted and/or stored. The decoding device then comprises, in combination with a decoding stage (650), a stage (750) of image construction according to the said reduced definition, a stage (950) of movement compensation on the basis of the said information, and a stage (850) of prediction on the basis of output signals from the said image reconstruction stage; application: high-definition television with compatible normal reception.

Description

"DISPOSITIF DE DECODAGE DE SIGNAUX NUMERIQUES CODES PUIS
TRANSMIS ET/OU STOCKES"
La présente invention concerne un dispositif de décodage de signaux numériques codés préalablement transmis et/ou stockés après traitement dans un dispositif de codage de signaux numériques correspondant à des images de télévision de définition déterminée, ledit dispositif de codage comprenant
(a) un étage de sélection du mode de codage des signaux à coder à partir d'une part des signaux courants d'entrée dudit dispositif de codage et d'autre part de signaux prédits sur la base de précédents signaux d'entrée de ce dispositif, ces signaux d'entrée courants ou précédents étant considérés par blocs de taille déterminée opérant une subdivision des images et traités indépendamment
(b) un étage de codage
(c) un étage de reconstruction d'image d'une part selon ladite définition déterminée et d'autre part selon une définition dite réduite
(d) un étage d'estimation de mouvement entre images
(e) pour fournir lesdits signaux prédits, un étage de prédiction à partir des signaux de sortie des dits étages de reconstruction d'image et d'estimation de mouvement, les informations dites additionnelles et relatives au mouvement estimé entre images et au mode de codage sélectionné étant comme les signaux codés r destinées à être transmises et/ou stockées."DEVICE FOR DECODING DIGITAL SIGNALS CODED THEN
TRANSMITTED AND / OR STORED "
The present invention relates to a device for decoding coded digital signals previously transmitted and / or stored after processing in a device for coding digital signals corresponding to defined definition television images, said coding device comprising
(a) a stage for selecting the coding mode of the signals to be coded on the one hand from the current input signals of said coding device and on the other hand from signals predicted on the basis of previous input signals of this device, these current or previous input signals being considered by blocks of determined size operating a subdivision of the images and processed independently
(b) a coding stage
(c) an image reconstruction stage on the one hand according to said determined definition and on the other hand according to a so-called reduced definition
(d) a stage of motion estimation between images
(e) to provide said predicted signals, a prediction stage from the output signals of said stages of image reconstruction and motion estimation, the so-called additional information relating to the estimated movement between images and to the coding mode selected being like the coded signals r intended to be transmitted and / or stored.

Cette invention trouve une application avantageuse dans le domaine de la réception d'images de télévision selon deux niveaux de définition, pour assurer la restitution d'images à haute définition avec une excellente qualité d'image, tout en permettant aux récepteurs de télévision classiques, de définition plus faible, de recevoir quand même ces programmes à haute définition.  This invention finds an advantageous application in the field of reception of television images according to two levels of definition, to ensure the reproduction of high definition images with excellent image quality, while enabling conventional television receivers, lower definition, still receive these high definition programs.

La distribution d'images numériques de télévision à haute définition constitue à l'heure actuelle un axe de recherche très actif. Il est cependant très vite apparu aux industriels concernés que ce nouveau service n'aurait de succès que si les programmes à haute définition pouvaient être reçus non seulement par les récepteurs de télévision à haute définitionr mais aussi par les récepteurs classiques. The distribution of digital high definition television images is currently a very active line of research. However, it quickly became apparent to the manufacturers concerned that this new service would only be successful if the high definition programs could be received not only by high definition television receivers but also by conventional receivers.

Une telle distribution, dite "compatibleu, est effectivement assurée si une fraction du flot des données qui correspondent au programme à haute définition peut facilement être prélevée et traitée par le récepteur classique pour que celui-ci délivre les images de télévision normales (dites compatibles : 625 lignes, 50 Hz, 2:1, rapport 16/9). Cette solution technique permet de distribuer simultanément des programmes de télévision classiques et des programmes de télévision à haute définition, avec une économie certaine en matière de débit d'informations (le débit ainsi économisé est pratiquement celui qui correspondrait à la distribution des images TV seules). Such distribution, known as "compatibleu", is effectively ensured if a fraction of the flow of data which correspond to the high definition program can easily be taken and processed by the conventional receiver so that it delivers normal television images (said to be compatible: 625 lines, 50 Hz, 2: 1, 16: 9 ratio. This technical solution allows simultaneous distribution of conventional television programs and high definition television programs, with a definite saving in terms of information rate (the throughput thus saved is practically that which would correspond to the distribution of TV images alone).

La séparation du flot des données à haute définition en deux parties, correspondant d'une part aux seules données dites compatibles (qu'on appellera par la suite les informations TV) et d'autre part aux données complémentaires dites additionnelles (concernant les images à haute définition et qu'on appellera par la suite les informations HD ou HDTV), constitue bien entendu une contrainte au niveau du codeur à haute définition (ou codeur
HD) présent à l'émission, puisque l'ensemble du flot des données doit contenir les informations permettant ultérieurement la reconstruction des images compatibles. La mise en place de ces informations peut, en particulier, conduire à une dégradation de la qualité des images à haute définition.The separation of the stream of high definition data into two parts, corresponding on the one hand to only so-called compatible data (which will be called TV information hereinafter) and on the other hand to additional so-called additional data (concerning images to high definition and which will be called HD or HDTV information below), of course constitutes a constraint at the level of the high definition coder (or coder
HD) present at transmission, since the entire data stream must contain the information allowing subsequent reconstruction of compatible images. The installation of this information can, in particular, lead to a deterioration in the quality of high definition images.

La solution qui semble actuellement la meilleure pour assurer cette distribution compatible repose sur l'emploi d'un codeur utilisant une transformation orthogonale, telle qu'une transformation cosinus discrète (notée DCT), qui opère sur chaque image divisée en blocs. La reconstruction des images compatibles à partir des données à haute définition est obtenue à l'aide d'un découpage dans le domaine fréquentiel pour chaque bloc d'image à haute définition sur lequel est réalisée la tranformation orthogonale, on ne transmet au décodeur d'images compatibles (ou décodeur TV), parmi les coefficients résultant de cette transformation, que ceux correspondant aux fréquences les plus faibles.Les coefficients ainsi sélectionnés deviennent les coefficients constitutifs de nouveaux blocs d'image de dimensions ici deux fois plus faibles que celles des précédents dans chaque direction horizontale et verticale. The solution which currently seems to be the best for ensuring this compatible distribution is based on the use of an encoder using an orthogonal transformation, such as a discrete cosine transformation (denoted DCT), which operates on each image divided into blocks. The reconstruction of the compatible images from the high definition data is obtained using a cutting in the frequency domain for each high definition image block on which the orthogonal transformation is carried out, no transmission is made to the decoder. compatible images (or TV decoder), among the coefficients resulting from this transformation, than those corresponding to the lowest frequencies. The coefficients thus selected become the coefficients constituting new image blocks of dimensions here twice as small as those of the previous ones in each horizontal and vertical direction.

Les images compatibles ainsi obtenues restent de bonne qualité tant que les décodeurs TV n'incorporent pas de dispositifs de compensation de mouvement. Lorsque de tels dispositifs sont prévus, une prédiction préalable du mouvement est nécessaire, et celle-ci doit être effectuée avec la résolution de la haute définition pour maintenir la qualité d'image lors du décodage des images à haute définition. On constate cependant une certaine discordance entre le contenu des blocs ainsi prédits lors du codage et du décodage à haute définition et celui des blocs prédits dans le cas du décodage des images compatibles. Des effets de dégradation de la qualité des images compatibles se produisent alors, et qui sont, en outre, cumulatifs, du fait de la récursivité du dispositif. The compatible images thus obtained remain of good quality as long as the TV decoders do not incorporate motion compensation devices. When such devices are provided, a prior prediction of the movement is necessary, and this must be carried out with the resolution of high definition to maintain the image quality when decoding the images in high definition. However, there is a certain discrepancy between the content of the blocks thus predicted during coding and decoding in high definition and that of the blocks predicted in the case of decoding of the compatible images. Effects of degradation of the quality of the compatible images then occur, and which are, moreover, cumulative, due to the recursion of the device.

Le but de l'invention est de proposer un dispositif de décodage de signaux numériques correspondant à des images de télévision, grâce auquel il est possible de reconstituer à la fois des images de définition réduite et des images à haute définition de bonne qualité. The object of the invention is to propose a device for decoding digital signals corresponding to television images, by means of which it is possible to reconstruct both reduced definition images and high quality high definition images.

L'invention concerne à cet effet un dispositif de décodage tel que défini dans le préambule et caractérisé en ce qu'il comprend lui-même, en association à un étage de décodage
(A) un étage de reconstruction d'image selon ladite définition réduite, à partir de signaux décodés
(B) un étage de compensation de mouvement à partir desdites informations additionnelles
(C) un étage de prédiction à partir des signaux de sortie dudit étage de reconstruction d'image.To this end, the invention relates to a decoding device as defined in the preamble and characterized in that it itself comprises, in association with a decoding stage
(A) an image reconstruction stage according to said reduced definition, from decoded signals
(B) a motion compensation stage from said additional information
(C) a prediction stage from the output signals of said image reconstruction stage.

Le document "Coding television signals at 320 and 64 kbits/s", G.Kummerfeldt et al., Proceedings of the SPIE, décembre 1985, Cannes (France), volume 594, Image Coding, pages 119-128, décrit un système de codage et décodage à longueur variable faisant appel à une reconstruction d'image et à une prédiction des signaux à coder à partir de ladite reconstruction. Les dispositifs de codage et de décodage ainsi proposés ignorent cependant complètement le problème qui consiste, dans le cas d'une distribution d'images à deux niveaux de définition, à délivrer les informations simultanément nécessaires pour la transmission et la reconstitution, côté réception, des images de télévision selon ces deux niveaux de définition, et notamment d' images de télévision à haute définition et d'images de télévision compatibles.La structure ici proposée constitue au contraire une solution technique satisfaisante à ce problème. The document "Coding television signals at 320 and 64 kbits / s", G. Kummerfeldt et al., Proceedings of the SPIE, December 1985, Cannes (France), volume 594, Image Coding, pages 119-128, describes a system of variable length coding and decoding using an image reconstruction and a prediction of the signals to be coded from said reconstruction. The coding and decoding devices thus proposed however completely ignore the problem which consists, in the case of a distribution of images at two levels of definition, in delivering the information simultaneously necessary for the transmission and the reconstitution, on the reception side, of the television images according to these two levels of definition, and in particular high-definition television images and compatible television images. The structure proposed here on the contrary constitutes a satisfactory technical solution to this problem.

Les particularités et avantages de l'invention apparaîtront maintenant de façon plus précise dans la description qui suit et sur les figures annexées, données à titre d'exemple non limitatif et dans lesquelles
- la figure 1 montre un premier exemple de réalisation d'un dispositif de décodage selon l'invention ;
- les figures 2A et 2B montrent un balayage de coefficients de type traditionnel et un balayage dit en zig-zag modifié
- la figure 3 montre un deuxième exemple de réalisation d'un dispositif de décodage selon l'invention.The features and advantages of the invention will now appear more precisely in the description which follows and in the appended figures, given by way of nonlimiting example and in which
- Figure 1 shows a first embodiment of a decoding device according to the invention;
- Figures 2A and 2B show a scan of coefficients of the traditional type and a scan called a modified zig-zag
- Figure 3 shows a second embodiment of a decoding device according to the invention.

Comme on l'a vu précédemment, le dispositif de décodage selon l'invention est destiné à opérer le décodage de signaux préalablement transmis et/ou stockés après codage dans un dispositif ayant assuré le codage de signaux numériques correspondant à des images de télévision de définition déterminée.On considèrera ici qu'un tel dispositif de codage préalable comprend, d'une façon générale, les éléments suivants
(a) un étage de sélection du mode de codage (par exemple codage intra-image ou codage inter-image), prévu pour opérer à partir d'une part des signaux numériques d'entrée dudit dispositif de codage, dits signaux courants, et d'autre part de signaux dit prédits et obtenus par prédiction sur la base de précédents signaux d'entrée de ce dispositif (dans tous les cas, qu'il s' agisse des signaux courants ou des signaux précédents, les signaux sont considérés par blocs de taille déterminée opérant une subdivision des images de télévision initiales et traités indépendamment)
(b) un étage de codage (par exemple de codage à longueur variable), prévu en sortie de l'étage de sélection
(c) un étage de reconstruction d'image, d'une part selon ladite définition déterminée et d'autre part selon une définition plus faible, dite réduite
(d) un étage d'estimation de mouvement entre images, opérant bien entendu à partir des signaux d'entrée
(e) pour fournir lesdits signaux prédits à l'étage de sélection de mode de codage, un étage de prédiction prévu pour opérer à partir d'une part des signaux de sortie de l'étage de reconstruction d'image et d'autre part des informations de mouvement délivrées par l'étage d'estimation de mouvement, ces informations relatives au mouvement estimé entre images ainsi que celles relatives au mode de codage sélectionné étant, comme les signaux codés, destinées à être transmises et/ou stockées.As we have seen previously, the decoding device according to the invention is intended to operate the decoding of signals previously transmitted and / or stored after coding in a device having ensured the coding of digital signals corresponding to definition television pictures. It will be considered here that such a prior coding device generally comprises the following elements
(a) a stage for selecting the coding mode (for example intra-picture coding or inter-picture coding), provided for operating on the one hand from the digital input signals of said coding device, called current signals, and on the other hand of signals called predicted and obtained by prediction on the basis of previous input signals of this device (in all cases, whether these are current signals or previous signals, the signals are considered in blocks of fixed size operating a subdivision of the initial television images and treated independently)
(b) a coding stage (for example variable length coding), provided at the output of the selection stage
(c) an image reconstruction stage, on the one hand according to said determined definition and on the other hand according to a weaker definition, called reduced
(d) a stage of estimation of movement between images, operating of course from the input signals
(e) to supply said predicted signals to the coding mode selection stage, a prediction stage intended to operate on the one hand from the output signals of the image reconstruction stage and on the other hand movement information delivered by the movement estimation stage, this information relating to the estimated movement between images as well as that relating to the selected coding mode being, like the coded signals, intended to be transmitted and / or stored.

La structure générale du dispositif de codage étant ainsi rappelée, on peut maintenant préciser que le dispositif de décodage selon l'invention comprend, alors, en association à un étage de décodage, d'une part un étage de reconstruction d'image selon ladite définition réduite, prévu pour opérer à partir des signaux décodés, disponibles dans ladite définition déterminée, et desdites informations de mouvement et de mode de codage transmises, d'autre part un étage de prédiction à partir desdits signaux décodés et des signaux de sortie dudit étage de reconstruction d'image, et enfin, en aval dudit étage de reconstruction d'image, un étage de compensation de mouvement. The general structure of the coding device being thus recalled, it can now be specified that the decoding device according to the invention then comprises, in association with a decoding stage, on the one hand an image reconstruction stage according to said definition. reduced, intended to operate on the basis of the decoded signals, available in said determined definition, and of said movement and coding mode information transmitted, on the other hand a stage of prediction from said decoded signals and of the output signals of said stage of image reconstruction, and finally, downstream of said image reconstruction stage, a motion compensation stage.

Plus précisément, dans l'exemple de réalisation représenté sur la figure 1, le dispositif de décodage comprend tout d'abord un étage 600 de décodage à longueur variable, constituant la chaîne de décodage proprement dite. Cet étage 600 comprend lui-même d'abord une mémoire-tampon 61 recevant les signaux d'entrée du dispositif de décodage, c'est-à-dire l'ensemble des signaux préalablement codés et transmis (ou stockés). Ces signaux incluent d'une part des signaux numériques codés obtenus à partir d'images de télévision initiales à haute définition, et d'autre part les informations de mouvement fournies par l'étage d'estimation de mouvement du dispositif de codage et les informations de mode de codage fournies par l'étage de sélection de mode de codage de ce même dispositif de codage.La mémoire-tampon 61 est suivie d'un circuit 62 de décodage à longueur variable, d'un circuit 63 de quantification inverse (relié par l'intermédiaire d'un circuit 64 de normalisation inverse à la mémoire-tampon 61), d'un circuit 65 de conversion de balayage inverse, et d'un circuit 66 de transformation orthogonale inverse (ici un circuit de transformation cosinus discrète inverse opérant sur des blocs de 8 x 8 coefficients, cette transformation étant alors notée
DCT 8 x 8 inverse).Le circuit 65 réalise une opération de balayage en zig-zag modifié inverse (la figure 2A montre dans le cas d'un balayage en zig-zag traditionnel l'ordre de lecture des coefficients disponibles après transformation orthogonale, et la figure 2B montre ce que devient cet ordre de lecture dans le cas du balayage en zig-zag modifié ici adopté, dont le circuit 65 réalise, dans l'étage 600, la transformation inverse, dite balayage en zig-zag modifié inverse). L'étage 600 de décodage à longueur variable ainsi décrit constitue, de fait, une première voie de reconstruction d'une image à haute définition.More specifically, in the embodiment shown in FIG. 1, the decoding device firstly comprises a decoding stage 600 of variable length, constituting the decoding chain proper. This stage 600 itself comprises first of all a buffer memory 61 receiving the input signals from the decoding device, that is to say all the signals previously coded and transmitted (or stored). These signals include on the one hand coded digital signals obtained from initial high definition television images, and on the other hand the movement information provided by the motion estimation stage of the coding device and the information of coding mode provided by the coding mode selection stage of this same coding device. The buffer memory 61 is followed by a variable length decoding circuit 62, by a reverse quantization circuit 63 (connected via a circuit 64 of normalization inverse to the buffer memory 61), of a circuit 65 of reverse scan conversion, and of a circuit 66 of reverse orthogonal transformation (here a circuit of inverse discrete cosine transformation operating on blocks of 8 x 8 coefficients, this transformation being then noted
DCT 8 x 8 reverse). Circuit 65 performs a reverse modified zig-zag scanning operation (FIG. 2A shows in the case of a traditional zig-zag scan the order of reading of the coefficients available after orthogonal transformation, and FIG. 2B shows what becomes of this reading order in the case of the modified zig-zag scanning adopted here, the circuit 65 of which performs, in stage 600, the reverse transformation, known as reverse modified zig-zag scanning) . The variable length decoding stage 600 thus described constitutes, in fact, a first way of reconstruction of a high definition image.

Le dispositif de décodage comprend également un étage 700 de reconstruction d'image à définition réduite, ici d'une image TV compatible. Cet étage constitue dans ledit dispositif une deuxième voie de reconstruction d'image à définition réduite, comprenant elle-même d'abord un circuit de troncature 71 qui, comme le circuit 33, permet de sélectionner une fraction déterminée des signaux décodés, à savoir ici une fraction déterminée des coefficients correspondant à un bloc (dans le cas présent les seize premiers dans l'ordre du balayage en zig-zag modifié) et qui, à cet effet, est prévu en sortie du circuit 65 de conversion de balayage inverse. Ce circuit 71 est suivi d'un circuit 72 de transformation orthogonale inverse (ici une transformation cosinus discrète inverse, notée DCT 4 x 4 inverse), puis d'une mémoire 74 de stockage de l'image à définition réduite reconstituée. The decoding device also includes a stage 700 for reconstructing a reduced definition image, here a compatible TV image. This stage constitutes in said device a second image reconstruction path with reduced definition, itself comprising first of all a truncation circuit 71 which, like circuit 33, makes it possible to select a determined fraction of the decoded signals, namely here a determined fraction of the coefficients corresponding to a block (in this case the first sixteen in the order of the scanning in modified zig-zag) and which, for this purpose, is provided at the output of the circuit 65 for converting reverse scanning. This circuit 71 is followed by a circuit 72 for reverse orthogonal transformation (here a reverse discrete cosine transformation, denoted DCT 4 × 4 inverse), then a memory 74 for storing the reconstructed reduced definition image.

Cette reconstitution tient compte d'une part de l'estimation de mouvement effectuée lors du codage, et d'autre part du mode de codage sélectionné. Comme on l'a vu ci-dessus, les signaux transmis incluent des informations de mouvement résultant de cette estimation et des informations de mode de codage indiquant la sélection effectuée. Ces informations sont fournies d'une part à l'étage 700, et d'autre part à un étage de compensation de mouvement 900. Cet étage 900 comprend ici un circuit 97 de compensation de mouvement et un additionneur 98. Le circuit 97 est, en fait, un circuit d'adressage d'une mémoire 84 (décrite plus loin), cet adressage tenant compte des déplacements de bloc indiqués par lesdites informations de mouvement.Dans l'étage 700, les informations de mouvement et de mode de codage sont reçues, après leur décodage, par un circuit 75 de compensation de mouvement, qui est là aussi un circuit d'adressage de la mémoire 74 compte tenu des déplacements de bloc indiqués par les informations de mouvement. This reconstruction takes account on the one hand of the motion estimation carried out during coding, and on the other hand of the selected coding mode. As seen above, the transmitted signals include motion information resulting from this estimation and coding mode information indicating the selection made. This information is supplied on the one hand to the stage 700, and on the other hand to a movement compensation stage 900. This stage 900 here comprises a movement compensation circuit 97 and an adder 98. The circuit 97 is, in fact, a memory addressing circuit 84 (described below), this addressing taking account of the block displacements indicated by said movement information. In stage 700, the movement and coding mode information are received, after their decoding, by a motion compensation circuit 75, which is again a memory addressing circuit 74 taking account of the block displacements indicated by the movement information.

Les images ainsi reconstruites avec compensation de mouvement sont alors envoyées respectivement vers l'additionneur 98 (pour les images à haute définition) et vers un additionneur 73 (pour les images à définition réduite). The images thus reconstructed with motion compensation are then sent respectively to the adder 98 (for the high definition images) and to an adder 73 (for the reduced definition images).

L'additionneur 98, qui reçoit donc la sortie du circuit 97 sur sa première entrée, reçoit sur sa deuxième entrée la sortie du circuit 66 de transformation orthogonale inverse de l'étage 600 et délivre les images HDTV à haute définition reconstituées (1250 lignes, 1:1, 50 hertz) qui correspondent aux images à haute définition d'origine. L'additionneur 73, qui reçoit sur sa première entrée la sortie du circuit 75 de compensation de mouvement, est inséré, lui, entre le circuit 72 de transformation orthogonale inverse, dont il reçoit la sortie sur sa deuxième entrée, et la mémoire 74, vers laquelle est envoyée sa sortie.The adder 98, which therefore receives the output of circuit 97 on its first input, receives on its second input the output of circuit 66 of reverse orthogonal transformation of stage 600 and delivers the reconstituted high definition HDTV images (1250 lines, 1: 1.50 hertz) which correspond to the original high definition images. The adder 73, which receives on its first input the output of the motion compensation circuit 75, is inserted between the circuit 72 of reverse orthogonal transformation, from which it receives the output on its second input, and the memory 74, to which its output is sent.

Le dispositif de décodage comprend enfin un étage 800 de prédiction, comprenant lui-même un premier et un deuxième multiplieur 82a et 82b pour la multiplication des sorties de l'additionneur 98 et du circuit 81 respectivement par un coefficient compris entre O et 1 et par le coefficient complémentaire (1-a), un additionneur 83 des sorties de ces multiplieurs, et une mémoire stockant la sortie de cet additionneur 83. Cette mémoire est la mémoire 84 citée précédemment et contient, du fait de l'action des multiplieurs, un mélange pondéré des images reconstituées à haute définition et à définition réduite, respectivement présentes, après exécution de la compensation de mouvement, en sortie des étages 600 et 700. Un circuit 81 de rééchantillonnage et de remise en phase est ici prévu en sortie de la mémoire 74, entre celle-ci et le deuxième multiplieur 82b. The decoding device finally comprises a stage 800 of prediction, itself comprising a first and a second multiplier 82a and 82b for the multiplication of the outputs of the adder 98 and of the circuit 81 respectively by a coefficient between O and 1 and by the complementary coefficient (1-a), an adder 83 of the outputs of these multipliers, and a memory storing the output of this adder 83. This memory is the memory 84 cited above and contains, due to the action of the multipliers, a weighted mixture of the high definition and reduced definition reconstructed images, respectively present, after execution of the motion compensation, at the output of stages 600 and 700. A circuit 81 for resampling and reshaping is here provided at the memory output 74, between it and the second multiplier 82b.

Le dispositif de décodage représenté sur la figure 3 dans un deuxième mode de réalisation comprend tout d'abord, comme précédemment, un étage 650 de décodage à longueur variable, constituant la chaîne de décodage proprement dite. The decoding device shown in FIG. 3 in a second embodiment firstly comprises, as before, a decoding stage 650 of variable length, constituting the decoding chain proper.

Cet étage 650 comprend lui-même une mémoire-tampon 661 recevant les signaux d'entrée du dispositif de décodage (les signaux numériques précédemment codés et les informations de mouvement et de mode de codage), suivie d'un circuit 662 de décodage à longueur variable, d'un circuit 663 de quantification inverse (relié par l'intermédiaire d'un circuit 664 de normalisation inverse à la mémoire-tampon 661), et d'un circuit 665 de transformation orthogonale inverse (DCT inverse). L'étage 650 ainsi décrit constitue, dans le dispositif de la figure 3, une première voie de reconstruction d'une image à haute définition, dont la sortie est mémorisée dans une première mémoire 774 mentionnée plus loin.This stage 650 itself comprises a buffer memory 661 receiving the input signals from the decoding device (the previously coded digital signals and the movement and coding mode information), followed by a length decoding circuit 662 variable, of a circuit 663 of inverse quantization (connected via a circuit 664 of normalization reverse to the buffer memory 661), and of a circuit 665 of reverse orthogonal transformation (reverse DCT). The stage 650 thus described constitutes, in the device of FIG. 3, a first way of reconstruction of a high definition image, the output of which is stored in a first memory 774 mentioned below.

Le dispositif de décodage comprend également un étage 750 de reconstruction d'image à définition réduite, ici d'une image TV compatible. Cet étage 750 constitue une deuxième voie de reconstruction d'une image à définition réduite, comprenant elle-même en série d'abord un circuit de troncature 771 pour sélectionner une fraction déterminée (ici un quart) des signaux décodés, ce circuit 771 étant prévu en sortie du circuit 663 de quantification inverse. Ce circuit 771 est suivi d'un additionneur 772 pour la reconstitution de bloc selon la définition réduite, puis d'un circuit 773 de transformation orthogonale inverse et d'une deuxième mémoire 775 de stockage d'informations selon la définition réduite.L'étage 750 est complété par la première mémoire 774 de stockage d'informations à haute définition, recevant les signaux décodés présents en sortie de l'étage de décodage 650, c'est-à-dire de la première voie de reconstruction. The decoding device also comprises a stage 750 for reconstructing a reduced definition image, here a compatible TV image. This stage 750 constitutes a second reconstruction path of a reduced definition image, itself comprising in series first a truncation circuit 771 for selecting a determined fraction (here a quarter) of the decoded signals, this circuit 771 being provided at the output of the reverse quantization circuit 663. This circuit 771 is followed by an adder 772 for the block reconstruction according to the reduced definition, then by a circuit 773 for reverse orthogonal transformation and a second memory 775 for storing information according to the reduced definition. 750 is supplemented by the first memory 774 for storing high definition information, receiving the decoded signals present at the output of the decoding stage 650, that is to say of the first reconstruction channel.

Comme précédemment, les informations additionnelles transmises et/ou stockées (informations de mouvement et de mode de codage) sont fournies à l'étage 750, ainsi qu'à un étage de compensation de mouvement 950. Cet étage 950 consiste ici en deux circuits 967 et 968 de compensation de mouvement recevant d'une part la sortie des deux mémoires 774 et 775 dudit étage de reconstruction d'image et d'autre part lesdites informations de mouvement (après leur décodage) et est en fait un circuit d'adressage des mémoires 774 et 775 respectivement, compte tenu des déplacements de bloc indiqués par lesdites informations de mouvement. As before, the additional information transmitted and / or stored (movement and coding mode information) is supplied to stage 750, as well as to a movement compensation stage 950. This stage 950 here consists of two circuits 967 and 968 for motion compensation receiving on the one hand the output of the two memories 774 and 775 of said image reconstruction stage and on the other hand said movement information (after their decoding) and is in fact a circuit for addressing the memories 774 and 775 respectively, taking into account the block displacements indicated by said movement information.

Les blocs ainsi reconstruits avec compensation de mouvement sont alors fournis à un étage de prédictiqn 850 comprenant une première et une deuxième branche de reconstitution, respectivement à haute définition et à définition réduite, et, à leur sortie , un circuit de combinaison des signaux qu'elles délivrent. La première branche de reconstitution (à haute définition) comprend un premier circuit 851 de transformation orthogonale, ainsi qu'un circuit 852 dit de troncature BF, prévu pour éliminer, dans les coefficients résultant de ladite transformation orthogonale, une fraction déterminée représentant les coefficients de plus basse fréquence, tandis que la deuxième branche de reconstitution (à définition réduite) consiste en un deuxième circuit de transformation orthogonale 861.En sortie de ces première et deuxième branches en parallèle, un circuit 880 prélève les signaux fournis respectivement par le circuit 852 de troncature BF et le deuxième circuit de transformation orthogonale 861 et les combine pour constituer des signaux dits prédits. Ces signaux de sortie du circuit de combinaison 880 sont alors envoyés vers la deuxième entrée d'un additionneur 881 dont la première reçoit les signaux de sortie du cicuit 663 de quantification inverse. Cet additionneur 881 est inséré entre ledit circuit 663 et le circuit 665 de la chaîne de décodage 650. The blocks thus reconstructed with motion compensation are then supplied to a predictive stage 850 comprising a first and a second reconstruction branch, respectively in high definition and in reduced definition, and, at their output, a circuit for combining the signals which they deliver. The first reconstruction branch (in high definition) comprises a first circuit 851 for orthogonal transformation, as well as a circuit 852 called truncation BF, intended to eliminate, in the coefficients resulting from said orthogonal transformation, a determined fraction representing the coefficients of lower frequency, while the second reconstruction branch (with reduced definition) consists of a second orthogonal transformation circuit 861. At the output of these first and second branches in parallel, a circuit 880 takes the signals supplied respectively by circuit 852 from BF truncation and the second orthogonal transformation circuit 861 and combines them to constitute so-called predicted signals. These output signals from the combination circuit 880 are then sent to the second input of an adder 881, the first of which receives the output signals from the inverse quantization circuit 663. This adder 881 is inserted between said circuit 663 and circuit 665 of the decoding chain 650.

Bien entendu, la présente invention n'est pas limitée aux exemples de réalisation ci-dessus décrits et représentés, à partir desquels des variantes peuvent être proposées sans pour cela du cadre de l'invention. Il est possible, en particulier, dans le deuxième mode de réalisation qui vient d'être décrit, de prévoir dans l'étage de prédiction une pondération analogue à celle qui est prévue dans le premier mode de réalisation de la figure 1, dans l'étage de prédiction également.Cette pondération est réalisée comme précédemment à l'aide de deux multiplieurs et d'un additionneur : comme indiqué en trait continu sur la figure 3 (alors que, en l'absence de cette variante, la liaispn directe entre la sortie de la deuxième branche et l'entrée correspondante du circuit de combinaison 880 est, sur cette même figure, représenté en trait discontinu), un multiplieur 877 reçoit la sortie de la première branche et la multiplie par un coefficient a compris entre O et 1, un multiplieur 878 reçoit la sortie de l'autre branche et la multiplie par le coefficient (1-a), et l'additionneur 879 reçoit les sorties de ces deux multiplieurs et envoie sa sortie vers celle des entrées du circuit de combinaison 880 qui, dans le cas de la liaison directe, recevait la sortie de la deuxième branche. Of course, the present invention is not limited to the embodiments described above and shown, from which variants can be proposed without for this reason the scope of the invention. It is possible, in particular, in the second embodiment which has just been described, to provide in the prediction stage a weighting similar to that which is provided in the first embodiment of FIG. 1, in the prediction stage also. This weighting is carried out as previously using two multipliers and an adder: as shown in solid line in FIG. 3 (whereas, in the absence of this variant, the direct link between the output of the second branch and the corresponding input of the combination circuit 880 is, in this same figure, shown in broken lines), a multiplier 877 receives the output of the first branch and multiplies it by a coefficient a between O and 1 , a multiplier 878 receives the output of the other branch and multiplies it by the coefficient (1-a), and the adder 879 receives the outputs of these two multipliers and sends its output to that of the inputs of c 880 combination circuit which, in the case of the direct link, received the output of the second branch.

Par ailleurs, la mémoire 774 de stockage d'informations à haute définition a été ici considérée comme incorporée à l'étage 750, mais pourrait, alternativement, être considérée comme faisant partie plutôt de l'étage 650. Cette variante est aisée à comprendre et n'a pas été représentée sur la figure 3.  Furthermore, the memory 774 for storing high definition information was here considered to be incorporated into the stage 750, but could, alternatively, be considered to belong rather to the stage 650. This variant is easy to understand and has not been shown in Figure 3.

Claims (5)

REVENDICATIONS 1. Dispositif de décodage de signaux numériques codés préalablement transmis et/ou stockés après traitement dans un dispositif de codage de signaux numériques correspondant à des images de télévision de définition déterminée, ledit dispositif de codage comprenant1. Device for decoding coded digital signals previously transmitted and / or stored after processing in a device for coding digital signals corresponding to television images of determined definition, said coding device comprising (a) un étage de sélection du mode de codage des signaux à coder à partir d'une part des signaux courants d'entrée dudit dispositif de codage et d'autre part de signaux prédits sur la base de précédents signaux d'entrée de ce dispositif, ces signaux d'entrée courants ou précédents étant considérés par blocs de taille déterminée opérant une subdivision des images et traités indépendamment (a) a stage for selecting the coding mode of the signals to be coded on the one hand from the current input signals of said coding device and on the other hand from signals predicted on the basis of previous input signals of this device, these current or previous input signals being considered by blocks of determined size operating a subdivision of the images and processed independently (b) un étage de codage (b) a coding stage (c) un étage de reconstruction d'image d'une part selon ladite définition déterminée et d'autre part selon une définition dite réduite (c) an image reconstruction stage on the one hand according to said determined definition and on the other hand according to a so-called reduced definition (d) un étage d'estimation de mouvement entre images (d) a stage of motion estimation between images (e) pour fournir lesdits signaux prédits, un étage de prédiction à partir des signaux de sortie desdits étages de reconstruction d'image et d'estimation de mouvement, les informations dites additionnelles et relatives au mouvement estimé entre images et au mode de codage sélectionné étant, comme les signaux codés, destinées à être transmises et/ou stockées caractérisé en ce qu'il comprend lui-même, en association à un étage de décodage (e) to provide said predicted signals, a prediction stage from the output signals of said image reconstruction and motion estimation stages, the so-called additional information relating to the estimated movement between images and to the selected coding mode being, like the coded signals, intended to be transmitted and / or stored, characterized in that it comprises itself, in association with a decoding stage (A) un étage de reconstruction d'image selon ladite définition réduite, à partir de signaux décodés (A) an image reconstruction stage according to said reduced definition, from decoded signals (B) un étage de compensation de mouvement à partir desdites informations additionnelles (B) a motion compensation stage from said additional information (C) un étage de prédiction à partir des signaux de sortie dudit étage de reconstruction d'image. (C) a prediction stage from the output signals of said image reconstruction stage. 2. Dispositif de décodage selon la revendication 1, dans lequel l'étage de décodage est une chaîne de décodage à longueur variable de signaux numériques codés préalablement transmis et/ou stockés après traitement dans une chaîne de codage à longueur variable, ladite chaîne de décodage comprenant elle-même un circuit de mémorisation, un circuit de décodage à longueur variable, un circuit de quantification inverse, un circuit de normalisation inverse, un circuit de conversion de balayage inverse et un circuit de transformation orthogonale inverse, caractérisé en ce que2. Decoding device according to claim 1, in which the decoding stage is a variable length decoding chain of coded digital signals previously transmitted and / or stored after processing in a variable length coding chain, said decoding chain itself comprising a storage circuit, a variable-length decoding circuit, a reverse quantization circuit, a reverse normalization circuit, a reverse scan conversion circuit and a reverse orthogonal transformation circuit, characterized in that (A) l'étage de reconstruction d'image selon ladite définition réduite comprend en série (A) the image reconstruction stage according to said reduced definition comprises in series (a) un circuit de troncature, pour prélever une fraction déterminée des signaux après décodage (a) a truncation circuit, for sampling a determined fraction of the signals after decoding (b) un circuit de transformation orthogonale inverse (b) a reverse orthogonal transformation circuit (c) un additionneur recevant sur sa première entrée la sortie dudit circuit de transformation orthogonale inverse (c) an adder receiving at its first input the output of said reverse orthogonal transformation circuit (d) une mémoire de stockage de l'image reconstituée à définition réduite présente en sortie dudit additionneur (d) a memory for storing the reconstructed image with reduced definition present at the output of said adder (e) un premier circuit de compensation de mouvement, recevant d'une part la sortie de ladite mémoire et d'autre part lesdites informations de mouvement, et relié par sa sortie à la deuxième entrée dudit additionneur (e) a first motion compensation circuit, receiving on the one hand the output of said memory and on the other hand said movement information, and connected by its output to the second input of said adder (B) l'étage de prédiction comprend (B) the prediction stage includes (f) un premier multiplieur des signaux de sortie dudit dispositif de décodage par un coefficient a compris entre 0 et 1 (f) a first multiplier of the output signals of said decoding device by a coefficient a between 0 and 1 (g) un deuxième multiplieur de la sortie dudit étage de reconstruction d'image selon ladite définition réduite par le coefficient (1-a), un circuit de rééchantillonnage et de remise en phase étant inséré entre ladite sortie et l'entrée correspondante dudit deuxième multiplieur (g) a second multiplier of the output of said image reconstruction stage according to said definition reduced by the coefficient (1-a), a resampling and reshaping circuit being inserted between said output and the corresponding input of said second multiplier (h) un additionneur des sorties desdits premier et deuxième multiplieurs (h) an adder of the outputs of said first and second multipliers (i) une mémoire de mélange pondéré entre images selon ladite définition déterminée et selon ladite définition réduite (i) a weighted mixing memory between images according to said determined definition and according to said reduced definition (C) l'étage de compensation de mouvement comprend (C) the motion compensation stage includes (j) un deuxième circuit de compensation de mouvement, recevant d'une part la sortie dudit étage de prédiction et d'autre part lesdites informations additionnelles de mouvement et de mode de codage (j) a second motion compensation circuit, receiving on the one hand the output of said prediction stage and on the other hand said additional information of motion and coding mode (k) un additionneur des sorties de ladite chaîne de décodage et dudit deuxième circuit de compensation de mouvement. (k) an adder of the outputs of said decoding chain and of said second motion compensation circuit. 3. Dispositif de décodage selon la revendication 1, dans lequel l'étage de décodage est une chaîne de décodage à longueur variable de signaux numériques codés préalablement transmis et/ou stockés après traitement dans une chaîne de codage à longueur variable, ladite chaine de décodage comprenant elle-même un circuit de mémorisation, un circuit de décodage à longueur variable, un circuit de quantification inverse, un circuit de normalisation inverse, et un circuit de transformation orthogonale inverse, caractérisé en ce que, une première mémoire de stockage d'informations selon ladite définition déterminée étant prévue en sortie de ladite chaîne de décodage3. A decoding device according to claim 1, in which the decoding stage is a variable length decoding chain of coded digital signals previously transmitted and / or stored after processing in a variable length coding chain, said decoding chain. itself comprising a storage circuit, a variable-length decoding circuit, a reverse quantization circuit, a reverse normalization circuit, and a reverse orthogonal transformation circuit, characterized in that, a first information storage memory according to said determined definition being provided at the output of said decoding chain (A) l'étage de reconstruction d'image selon ladite définition réduite comprend en série (A) the image reconstruction stage according to said reduced definition comprises in series (a) un circuit de troncature pour prélever une fraction déterminée des signaux après décodage (a) a truncation circuit for sampling a determined fraction of the signals after decoding (b) un circuit de reconstitution de bloc selon ladite définition réduite (b) a block reconstruction circuit according to said reduced definition (c) un circuit de transformation orthogonale inverse (c) a reverse orthogonal transformation circuit (d) une deuxième mémoire de stockage d'informations selon ladite définition réduite (d) a second information storage memory according to said reduced definition (B) l'étage de compensation de mouvement comprend des premier et deuxième circuits de compensation de mouvement recevant chacun d'une part la sortie d'une desdites deux mémoires de stockage d'informations et d'autre part lesdites informations de mouvement et de mode de codage (B) the motion compensation stage comprises first and second motion compensation circuits each receiving on the one hand the output of one of said two information storage memories and on the other hand said motion information and coding mode (C) l'étage de prédiction comprend (C) the prediction stage includes (f) en sortie de celui desdits circuits de compensation de mouvement qui suit ladite mémoire de stockage d'informations selon la définition déterminée, une première branche de reconstitution comprenant elle-même un premier circuit de transformation orthogonale et un circuit dit de troncature BF prévu pour éliminer, dans les coefficients résultant de ladite transformation orthogonale, une fraction déterminée représentant les coefficients de plus basse fréquence (f) at the output of that of said motion compensation circuits which follows said information storage memory according to the determined definition, a first reconstruction branch itself comprising a first orthogonal transformation circuit and a so-called LF truncation circuit provided to eliminate, in the coefficients resulting from said orthogonal transformation, a determined fraction representing the coefficients of lower frequency (g) en sortie de l'autre desdits circuits de compensation de mouvement, qui suit ladite mémoire de stockage d'informations selon la définition réduite, une deuxième branche de reconstitution comprenant elle-même un deuxième circuit de transformation orthogonale ;; (g) at the output of the other of said motion compensation circuits, which follows said information storage memory according to the reduced definition, a second reconstruction branch itself comprising a second orthogonal transformation circuit; (h) en sortie desdites première et deuxième branches en parallèle, un circuit de combinaison des signaux de sortie desdites première et deuxième branches (h) at the output of said first and second branches in parallel, a circuit for combining the output signals of said first and second branches (i) un additionneur des signaux de sortie dudit circuit de combinaison et du circuit de quantification inverse de la chaîne de décodage à longueur variable, inséré entre ce circuit de quantification inverse et le circuit de transformation orthogonale inverse qui suit ce dernier. (i) an adder of the output signals of said combination circuit and of the inverse quantization circuit of the variable-length decoding chain, inserted between this inverse quantization circuit and the inverse orthogonal transformation circuit which follows the latter. 4. Dispositif de décodage selon la revendication 3, caractérisé en ce que l'étage de prédiction comprend également, entre la sortie de ladite deuxième branche de reconstitution et l'entrée correspondante dudit circuit de combinaison, un circuit de mélange pondéré comprenant lui-même4. Decoding device according to claim 3, characterized in that the prediction stage also comprises, between the output of said second reconstruction branch and the corresponding input of said combination circuit, a weighted mixing circuit itself comprising (a) un multiplieur de la sortie de ladite première branche qui correspond auxdits coefficients éliminés par le circuit de troncature BF par un coefficient compris entre O et 1 (a) a multiplier of the output of said first branch which corresponds to said coefficients eliminated by the truncation circuit BF by a coefficient between O and 1 (b) un multiplieur de la sortie de ladite deuxième branche par le coefficient (1-a)  (b) a multiplier of the output of said second branch by the coefficient (1-a) (c) un additionneur des sorties desdits multiplieurs, le signal de sortie dudit additionneur étant fourni à ladite entrée correspondante du circuit de combinaison. (c) an adder of the outputs of said multipliers, the output signal of said adder being supplied to said corresponding input of the combination circuit. 5. Dispositif de décodage selon l'une des revendications 2 à 4, caractérisé en ce que ladite fraction déterminée est égale à un quart. 5. Decoding device according to one of claims 2 to 4, characterized in that said determined fraction is equal to a quarter.
FR9108588A 1990-10-09 1991-07-09 Device for decoding digital signals which are coded then transmitted and/or stored Pending FR2679092A1 (en)

Priority Applications (9)

Application Number Priority Date Filing Date Title
FR9108588A FR2679092A1 (en) 1991-07-09 1991-07-09 Device for decoding digital signals which are coded then transmitted and/or stored
JP3517157A JPH05503403A (en) 1990-10-09 1991-10-08 Devices that encode digital signals corresponding to television images and corresponding decoding devices
KR1019920701356A KR920704513A (en) 1990-10-09 1991-10-08 Digital signal coding device and decoding device corresponding to television image
EP91918795A EP0504376B1 (en) 1990-10-09 1991-10-08 Coding system for digital signals corresponding to television pictures and corresponding decoding system
PCT/NL1991/000191 WO1992006563A2 (en) 1990-10-09 1991-10-08 Coding system for digital signals corresponding to television pictures and corresponding decoding system
DE69116128T DE69116128T2 (en) 1990-10-09 1991-10-08 DEVICE FOR CODING TELEVISION SCREENS WITH CORRESPONDING DIGITAL SIGNALS AND CORRESPONDING DECODING DEVICE
CA002070827A CA2070827C (en) 1990-10-09 1991-10-08 Device for coding digital signals correspsonding to television images and corresponding decoding device
FI922648A FI922648A (en) 1990-10-09 1992-06-08 ANORDNING FOER KODNING AV DIGITALISKA SIGNALER SOM MOTSVARAR TELEVISIONSBILDER SAMT MOTSVARANDE DEKODER.
US08/408,448 US5528299A (en) 1990-10-09 1995-03-22 Coding system for digital signals corresponding to television pictures and corresponding decoding system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9108588A FR2679092A1 (en) 1991-07-09 1991-07-09 Device for decoding digital signals which are coded then transmitted and/or stored

Publications (1)

Publication Number Publication Date
FR2679092A1 true FR2679092A1 (en) 1993-01-15

Family

ID=9414861

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9108588A Pending FR2679092A1 (en) 1990-10-09 1991-07-09 Device for decoding digital signals which are coded then transmitted and/or stored

Country Status (1)

Country Link
FR (1) FR2679092A1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2638926A1 (en) * 1988-11-10 1990-05-11 Labo Electronique Physique Method and device for digital coding of high-definition television pictures; corresponding decoding device, picture transmission system equipped with a stage for transmission and one for reception including such a device for coding or decoding transmission and reception stages comprising such devices
WO1990010353A1 (en) * 1989-02-21 1990-09-07 Thomson-Csf Process and device for compressing data designed for the compatible decoding of a group of television signals with an increasing degree of resolution
US4969040A (en) * 1989-10-26 1990-11-06 Bell Communications Research, Inc. Apparatus and method for differential sub-band coding of video signals
EP0418952A1 (en) * 1989-09-15 1991-03-27 Laboratoires D'electronique Philips S.A.S. Coding device for bidimensional informations, and decoding device therefor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2638926A1 (en) * 1988-11-10 1990-05-11 Labo Electronique Physique Method and device for digital coding of high-definition television pictures; corresponding decoding device, picture transmission system equipped with a stage for transmission and one for reception including such a device for coding or decoding transmission and reception stages comprising such devices
WO1990010353A1 (en) * 1989-02-21 1990-09-07 Thomson-Csf Process and device for compressing data designed for the compatible decoding of a group of television signals with an increasing degree of resolution
EP0418952A1 (en) * 1989-09-15 1991-03-27 Laboratoires D'electronique Philips S.A.S. Coding device for bidimensional informations, and decoding device therefor
US4969040A (en) * 1989-10-26 1990-11-06 Bell Communications Research, Inc. Apparatus and method for differential sub-band coding of video signals

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
COLLOQUE TVHD 90, Ottawa, 25-29 juin 1990, pages 3B.2.1-3B.2.10; M. VETTERLI et al.: Techniques de multirésolution et leur application à la TVHD" *
ICC'90, CONFERENCE RECORD, Atlanta, GA, 15-19 avril 1990, vol. 4, pages 1607-1611; M. BARBERO et al.: "Bit-rate reduction techniques based on DCT for HDTV transmission" *
IEEE, INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, New Orleans, LA, 1-3 mai 1990, vol. 3, pages 1895-1898; Y. YASHIMA et al.: "HDTV/standard-TV compatible coding based on DCT" *

Similar Documents

Publication Publication Date Title
EP1839442B1 (en) Device and method for scalably encoding and decoding an image data stream, a signal, computer program and an adaptation module for a corresponding image quality
US5818530A (en) MPEG compatible decoder including a dual stage data reduction network
US5825424A (en) MPEG system which decompresses and recompresses image data before storing image data in a memory and in accordance with a resolution of a display device
US6873368B1 (en) Low noise encoding and decoding method
US7760960B2 (en) Localized content adaptive filter for low power scalable image processing
FR2813742A1 (en) BINARY FLOW CONVERSION METHOD
FR2764156A1 (en) PRETREATMENT DEVICE FOR MPEG II CODING
FR2939593A1 (en) VIDEO ENCODING METHOD AND DEVICE
EP0670663A1 (en) Method of and apparatus for coding digital signals representing a sequence of images
FR2697393A1 (en) Device for coding digital signals representative of images, and corresponding decoding device.
EP0504376B1 (en) Coding system for digital signals corresponding to television pictures and corresponding decoding system
FR2896117A1 (en) METHODS OF ENCODING AND DECODING AN IMAGE SEQUENCE, DEVICES, COMPUTER PROGRAMS, AND CORRESPONDING SIGNAL
AU767848B2 (en) Low noise encoding and decoding method
FR2795279A1 (en) METHOD AND DEVICE FOR SWITCHING DIGITAL TELEVISION PROGRAMS
FR2679092A1 (en) Device for decoding digital signals which are coded then transmitted and/or stored
JP2001506085A (en) An overhead data processor for an image processing system that makes efficient use of memory.
FR2691272A1 (en) Coding procedure for blocks of coding images with low output - involves assessing cost of employing alternative coding modes so that use of intra=image coding is minimised
FR2707130A1 (en) System for receiving and decoding digital signals according to two levels of image definition.
EP0762769B1 (en) Television apparatus and integrated circuit for processing an MPEG-2 signal and converting an MPEG-1 signal into an MPEG-2 signal
FR2670646A1 (en) Device for decoding digital signals previously transmitted and/or stored
FR2667753A1 (en) Device for coding ditigal signals corresponding to television images
FR2678126A1 (en) Device for coding digital signals corresponding to television images
EP1239679A2 (en) Low noise encoding and decoding apparatus and method
EP1303141A1 (en) Method of conversion for coded video data
FR3027480A1 (en) DECODER, METHOD AND SYSTEM FOR DECODING MULTIMEDIA STREAMS