FR2678456A1 - Transmission detection method and circuit for differential bidirectional links - Google Patents
Transmission detection method and circuit for differential bidirectional links Download PDFInfo
- Publication number
- FR2678456A1 FR2678456A1 FR9108001A FR9108001A FR2678456A1 FR 2678456 A1 FR2678456 A1 FR 2678456A1 FR 9108001 A FR9108001 A FR 9108001A FR 9108001 A FR9108001 A FR 9108001A FR 2678456 A1 FR2678456 A1 FR 2678456A1
- Authority
- FR
- France
- Prior art keywords
- transmission
- signals
- transceiver
- signal
- threshold value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 59
- 238000001514 detection method Methods 0.000 title claims description 15
- 230000002457 bidirectional effect Effects 0.000 title abstract description 7
- 238000005259 measurement Methods 0.000 claims abstract description 34
- 230000000694 effects Effects 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 8
- 230000003321 amplification Effects 0.000 claims description 14
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 14
- 230000006978 adaptation Effects 0.000 claims description 12
- 230000004044 response Effects 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims description 2
- 230000002401 inhibitory effect Effects 0.000 claims description 2
- 230000008054 signal transmission Effects 0.000 claims 1
- 238000005516 engineering process Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 5
- 238000007493 shaping process Methods 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
- H03K5/026—Shaping pulses by amplifying with a bidirectional operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/54—Circuits using the same frequency for two directions of communication
- H04B1/58—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
- H04L5/1423—Two-way operation using the same type of signal, i.e. duplex for simultaneous baseband signals
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Dc Digital Transmission (AREA)
Abstract
Description
Procédé et circuit de détection de transmission pour liaisons différentielles bi-directionnelles 1'invention se situe dans le domaine des transmissions de données numériques entre stations ou unités par l'intermédiaire de liaisons série bi-directionnelles de type point à point et utilisant des lignes de transmission différentielles.Transmission detection method and circuit for bi-directional differential links The invention lies in the field of digital data transmissions between stations or units via bi-directional serial links of point-to-point type and using lines of communication. differential transmission.
Ces lignes peuvent être des paires torsadées ou des câbles coaxiaux reliés à chaque extrémité à une station par un émetteur et un récepteur associés à la station.These lines can be twisted pairs or coaxial cables connected at each end to a station by a transmitter and a receiver associated with the station.
Pour de nombreuses applications, on préfère utiliser un mode de transmission autorisant une émission simultanée dans les deux stations afin d'obtenir une meilleure utilisation des lignes.For many applications, it is preferred to use a transmission mode allowing simultaneous transmission in the two stations in order to obtain better use of the lines.
Comme exemple d'application particulièrement adaptée, on peut citer l'interconnexion entre les unités d'un soussystème central informatique comportant un grand nombre d'unités. En effet, lorsque le nombre de processeurs et de mémoires devient important, la solution du bus pour effectuer les échanges d'informations entre toutes ces unités n' est plus adaptée. Il est donc préférable, dans ce contexte, d'utiliser des liaisons série reliant chaque unité à toutes les autres de façon à augmenter le parallélisme. Compte tenu du grand nombre de liaisons impliquées dans un tel système, le choix de liaisons bidirectionnelles du type défini ci-dessus est préférable.As an example of a particularly suitable application, mention may be made of the interconnection between the units of a central computer subsystem comprising a large number of units. When the number of processors and memories becomes large, the bus solution for exchanging information between all these units is no longer suitable. It is therefore preferable, in this context, to use serial links connecting each unit to all the others so as to increase parallelism. Given the large number of links involved in such a system, the choice of bidirectional links of the type defined above is preferable.
Du point de vue réalisation, une telle transmission bidirectionnelle nécessite au niveau de chaque station la présence d'une émetteur-récepteur relié aux lignes par des impédances d'adaptation. D'autre part, la partie réceptrice comporte des moyens permettant de traiter les collisions, c'est-à-dire les cas où les émetteurs des deux stations reliées entre elles émettent simultanément sur la liaison commune. Ces moyens sont conçus pour permettre en toutes circonstances de détecter à partir de l'état électrique de la ligne l'existence et la nature des signaux émis par la station éloignée.From an implementation point of view, such bidirectional transmission requires at each station the presence of a transceiver connected to the lines by adaptation impedances. On the other hand, the receiving part includes means making it possible to deal with collisions, that is to say the cases where the transmitters of the two stations linked together transmit simultaneously on the common link. These means are designed to allow in all circumstances to detect from the electrical state of the line the existence and nature of the signals transmitted by the remote station.
Pour résoudre ce problème, on utilise habituellement le principe d'une compensation dans le récepteur de l'effet produit sur la ligne par l'émetteur de la même station lorsque celui-ci émet. Ainsi, en cas d'émission, on effectue une soustraction du signal d'émission au signal présent sur la ligne. La différence obtenue est alors représentative du signal émis par l'émetteur de la station éloignée. Cette réalisation est par exemple décrite dans la demande de brevet européen EP-A-186142 intitulée "Two-wire bi-directional digital transmission système. To solve this problem, we usually use the principle of compensation in the receiver for the effect produced on the line by the transmitter of the same station when it transmits. Thus, in the event of transmission, a transmission signal is subtracted from the signal present on the line. The difference obtained is then representative of the signal transmitted by the transmitter of the remote station. This embodiment is for example described in European patent application EP-A-186142 entitled "Two-wire bi-directional digital transmission system.
Une autre solution consiste non pas à soustraire du signal de ligne le signal d'émission lorsque l'émetteur de la station considérée émet, mais au contraire à additionner, lorsque la station ntémet pas, le signal de ligne à un signal de compensation de même polarité convenablement choisi pour que la somme en résultant soit représentative du seul signal d'émission de l'autre station.Another solution is not to subtract from the line signal the transmission signal when the transmitter of the station considered transmits, but on the contrary to add, when the station does not transmit, the line signal to a compensation signal of the same polarity suitably chosen so that the resulting sum is representative of the only transmission signal from the other station.
Bien entendu, ces moyens d'émission et de réception sont réalisés au moyen de circuits électroniques qui doivent être alimentés électriquement. Or, pour obtenir des circuits rapides, on choisit des technologies utilisant des transistors bipolaires, comme par exemple la technologie ECL. Il en résulte que la consommation en énergie des circuits au repos n'est pas négligeable et peut provoquer un échauffement exagéré des circuits.Of course, these transmission and reception means are produced by means of electronic circuits which must be supplied electrically. However, to obtain fast circuits, we choose technologies using bipolar transistors, such as for example ECL technology. As a result, the energy consumption of the circuits at rest is not negligible and can cause excessive heating of the circuits.
Ainsi, dans l'exemple de l'interconnexion entre un grand nombre d'unités, on utilise avantageusement des circuits intégrés pour réaliser l'interface entre chaque unité et les autres du système. Chaque circuit intégré pourra donc comprendre un grand nombre d'émetteurs-récepteurs parmi lesquels quelques uns seulement sont actifs simultanément. Tous ceux qui sont au repos vont donc cumuler des consommations et des échauffements inutiles.Thus, in the example of the interconnection between a large number of units, it is advantageous to use integrated circuits to provide the interface between each unit and the others of the system. Each integrated circuit may therefore include a large number of transceivers, of which only a few are active simultaneously. All those who are at rest will therefore accumulate unnecessary consumption and heating.
Pour résoudre ce problème, il est donc souhaitable de pouvoir couper l'alimentation des émetteurs-récepteurs, ou du moins leurs circuits de puissance, lorsqu'ils ne sont pas utilisés ni en émission ni en réception.To solve this problem, it is therefore desirable to be able to cut the power supply to the transceivers, or at least their power circuits, when they are not used either for transmission or for reception.
Il faut cependant que la possibilité de couper l'alimentation des émetteurs-récepteurs permette malgré tout un fonctionnement sûr des transmissions. Ainsi, dans une station considérée où l'alimentation d'un émetteurrécepteur est coupée,il faut toujours pouvoir détecter si la station à laquelle cet émetteur-récepteur est relié émet ou non un signal, car si un signal est émis, il faut alors rétablir immédiatement l'alimentation de 1' émetteur-récepteur considéré.However, the possibility of cutting off the power to the transceivers still allows the transmissions to operate safely. Thus, in a station considered where the supply of a transceiver is cut, it must always be possible to detect whether the station to which this transceiver is connected transmits or not a signal, because if a signal is transmitted, it is then necessary to restore immediately supply the transceiver considered.
Aussi l'invention a pour but de résoudre ce problème en proposant un procédé de détection de transmission adapté aux liaisons différentielles bi-directionnelles et permettant la coupure d'alimentation des émetteursrécepteurs.The invention therefore aims to solve this problem by proposing a transmission detection method suitable for two-way differential links and allowing the power supply to the transceivers to be cut.
Plus précisément l'invention a pour objet un procédé de détection de transmission pour système de transmission utilisant au moins un émetteur-récepteur relié par deux lignes de transmission différentielles à un autre émetteur-récepteur analogue, ledit émetteur-récepteur comportant des moyens d'amplification différentielle pour produire des signaux différentiels d'émission et de réception, lesdits moyens d'amplification comportant pour chaque ligne de transmission une impédance d'adaptation à la ligne et connectée à celle-ci, un générateur de signaux d'émission commandé en réponse à des signaux de commande d'émission et alimentant en parallèle ladite impédance et ladite ligne et des moyens de réception pour fournir un signal de mesure qui est représentatif de la somme algébrique du courant circulant dans ladite impédance d'adaptation et d'un courant de compensation tel que ledit signal de mesure ne dépende pratiquement que des signaux d'émission produits par l'autre émetteurrécepteur, l'alimentation desdits moyens d'amplification pouvant être activée ou inhibée en fonction d'un signal de commande d'alimentation, ledit procédé étant caractérisé en ce qu'il consiste, dans chaque émetteurrécepteur, à déterminer une valeur de seuil représentative d'un courant de valeur intermédiaire entre les valeurs maximum et minimum pouvant être prises par les courants représentés par lesdits signaux de mesure, à comparer les signaux de mesure de chaque ligne à ladite valeur de seuil séle.ctionnée et à produire un signal représentatif de l'activité de la transmission en fonction desdites comparaisons, selon que ladite valeur de seuil est comprise ou non entre les valeurs desdits signaux de mesure.More specifically, the subject of the invention is a transmission detection method for a transmission system using at least one transceiver connected by two differential transmission lines to another analog transceiver, said transceiver comprising amplification means. differential for producing differential transmission and reception signals, said amplification means comprising for each transmission line an adaptation impedance to the line and connected to the latter, a transmission signal generator controlled in response to transmission control signals supplying said impedance and said line in parallel and reception means for supplying a measurement signal which is representative of the algebraic sum of the current flowing in said adaptation impedance and of a compensation current such that said measurement signal practically depends only on the emission signals pr odored by the other transceiver, the supply of said amplification means being able to be activated or inhibited as a function of a supply control signal, said process being characterized in that it consists, in each transceiver, in determining a threshold value representative of a current of intermediate value between the maximum and minimum values that can be taken by the currents represented by said measurement signals, to compare the measurement signals of each line with said selected threshold value and to produce a signal representative of the activity of the transmission as a function of said comparisons, depending on whether said threshold value is included or not between the values of said measurement signals.
Pour déterminer si la valeur de seuil est comprise ou non entre les valeurs des signaux de mesure, on peut vérifier si l'un des signaux de mesure représente un courant supérieur en valeur absolue au courant représenté par la valeur de seuil. Si c'est le cas, la transmission est active.To determine whether or not the threshold value is between the values of the measurement signals, it can be checked whether one of the measurement signals represents a current greater in absolute value than the current represented by the threshold value. If so, the transmission is active.
Une autre possibilité équivalente à la précédente consiste à vérifier si les signaux de mesure représentent des courants simultanément inferieurs en valeur absolue au courant représenté par la valeur de seuil. Si c'est le cas, la transmission est inactive.Another possibility equivalent to the previous one consists in checking whether the measurement signals represent currents simultaneously lower in absolute value than the current represented by the threshold value. If this is the case, the transmission is inactive.
L'une ou l'autre des possibilités précédentes pourra être choisie en fonction des facilités de mise en oeuvre, selon le contexte et la technologie utilisée. On peut noter que si l'on utilise la technologie ECL, ces deux solutions conduisent à une même réalisation des circuits.One or the other of the preceding possibilities may be chosen according to the ease of implementation, according to the context and the technology used. It can be noted that if the ECL technology is used, these two solutions lead to the same realization of the circuits.
L'invention a également pour objet un circuit de détection de transmission destiné à être associé à un émetteur-récepteur du type défini ci-dessus et spécialement adapté à la mise en oeuvre du procédé selon l'invention. Ce circuit sera caractérisé en ce que, lesdits signaux de mesure étant des tensions, il comprend un générateur de tension fournissant ladite valeur de seuil.The invention also relates to a transmission detection circuit intended to be associated with a transceiver of the type defined above and specially adapted to the implementation of the method according to the invention. This circuit will be characterized in that, said measurement signals being voltages, it comprises a voltage generator supplying said threshold value.
Selon un autre aspect de l'invention, le circuit est caractérisé en ce qu'il comporte deux comparateurs pour comparer respectivement lesdits signaux de mesure à ladite valeur de seuil, les sorties desdits comparateurs étant appliquées à l'entrée d'une porte logique fournissant un signal représentatif de l'activité de la transmission.According to another aspect of the invention, the circuit is characterized in that it comprises two comparators for respectively comparing said measurement signals with said threshold value, the outputs of said comparators being applied to the input of a logic gate providing a signal representative of the activity of the transmission.
Dans certains cas, une seule valeur de seuil n'est pas suffisante pour détecter correctement l'activité de la transmission. Par exemple, si on utilise une compensation par addition, les valeurs maximum et minimum des signaux de mesure dépendront de l'état d'alimentation des moyens d'amplification.In some cases, a single threshold value is not sufficient to correctly detect the activity of the transmission. For example, if an addition compensation is used, the maximum and minimum values of the measurement signals will depend on the supply state of the amplification means.
Pour prévoir cette possibilité et selon un autre aspect de l'invention, le circuit est en outre caractérisé en ce que, dans le cas où ladite valeur de seuil dépend de l'état d'alimentation desdits moyens d'amplification dudit émetteur-récepteur, ledit générateur de tension est un générateur de tension variable commandé par ledit signal de commande d'alimentation.To provide for this possibility and according to another aspect of the invention, the circuit is further characterized in that, in the case where said threshold value depends on the supply state of said amplification means of said transceiver, said voltage generator is a variable voltage generator controlled by said supply control signal.
L'invention a également pour objet un circuit intégré comportant une pluralité d'émetteurs-récepteurs du type défini précédemment. Ce circuit intégré comporte des moyens pour activer ou inhiber l'alimentation des moyens d'amplification de chaque émetteur-récepteur par un signal de commande d'alimentation et comprend en outre un circuit de détection de transmission selon l'invention associé à chaque émetteur-récepteur.The invention also relates to an integrated circuit comprising a plurality of transceivers of the type defined above. This integrated circuit includes means for activating or inhibiting the supply of the amplification means of each transceiver by a supply control signal and further comprises a transmission detection circuit according to the invention associated with each transmitter. receiver.
D'autres aspects, détails de réalisation et avantages de l'invention seront exposés dans la description qui va suivre.Other aspects, details of embodiment and advantages of the invention will be explained in the description which follows.
- La Figure 1 est une représentation schématique d'un dispositif d'émission-réception utilisant le procédé de détection selon l'invention.- Figure 1 is a schematic representation of a transmission-reception device using the detection method according to the invention.
- La Figure 2 représente le circuit de détection de transmission.- Figure 2 shows the transmission detection circuit.
- La Figure 3 représente une réalisation en technologie
ECL des moyens d'amplification différentiels.- Figure 3 represents an achievement in technology
ECL of differential amplification means.
- La Figure 4 représente une réalisation en technologie
ECL du circuit de détection de transmission selon l'invention.- Figure 4 represents an achievement in technology
ECL of the transmission detection circuit according to the invention.
- La Figure 5 représente une réalisation en technologie
ECL d'un circuit de mise en forme des signaux de sortie de 1' émetteur-récepteur. - Figure 5 represents an achievement in technology
ECL of a circuit for shaping the output signals of the transceiver.
L'ensemble de la Figure 1 représente un dispositif d'émission-réception dans lequel est mis en oeuvre le procédé selon l'invention. A titre d'exemple non limitatif, il consiste en un circuit d'interface parallèle-série, série-parallèle pouvant être utilisé pour réaliser l'interconnexion des unités d'un système informatique. Il sera avantageusement réalisé sous la forme d'un circuit intégré comportant une pluralité d'émetteurs-récepteurs bi-directionnels différentiels. The assembly of FIG. 1 represents a transmission-reception device in which the method according to the invention is implemented. By way of nonlimiting example, it consists of a parallel-series, serial-parallel interface circuit which can be used to interconnect the units of a computer system. It will advantageously be produced in the form of an integrated circuit comprising a plurality of differential bi-directional transceivers.
Sur la figure 1, un seul des émetteurs-récepteurs est représenté. I1 se compose d'un amplificateur bidirectionnel différentiel 1 auquel sont associés un circuit de mise en forme 4 et un détecteur de transmission 5 conforme à l'invention. L'amplificateur 1 comporte deux entrées-sorties U, U différentielles alimentant chacune en parallèle une impédance d'adaptation R, R* et une ligne associé L, L*. La connexion électrique entre les impédances d'adaptation R,
R* et les lignes L, L* est effectuée par des bornes B du circuit intégré.In Figure 1, only one of the transceivers is shown. I1 consists of a bidirectional differential amplifier 1 with which there is associated a shaping circuit 4 and a transmission detector 5 according to the invention. Amplifier 1 has two differential input-output U, U each supplying in parallel an adaptation impedance R, R * and an associated line L, L *. The electrical connection between the adaptation impedances R,
R * and the lines L, L * is carried out by terminals B of the integrated circuit.
L'amplificateur 1 reçoit en entrée des signaux * différentiels de commande d'émission e, e fournis par un générateur de signaux de commande d'émission 2 qui est, par exemple, un sérialiseur-désérialiseur relié par des entrées/sorties parallèles à une unité associée non représentée.The amplifier 1 receives as input differential transmission control signals * e, e supplied by a transmission control signal generator 2 which is, for example, a serializer-deserializer connected by inputs / outputs parallel to a associated unit not shown.
L'amplificateur 1 fournit les signaux de mesure différentiels V, V* qui sont représentatifs des signaux émis par une autre station reliée à l'extrémité des lignes L, L*.The amplifier 1 supplies the differential measurement signals V, V * which are representative of the signals transmitted by another station connected to the end of the lines L, L *.
Un circuit de commande d'alimentation 3 fournit, sous le contrôle de l'unité associée, des signaux AUTO commandant l'alimentation des circuits de puissance de chaque amplificateur . Le circuit 3 peut avantageusement commander aussi l'alimentation du sérialiseurdésérialiseur 2.A power supply control circuit 3 supplies, under the control of the associated unit, AUTO signals controlling the power supply to the power circuits of each amplifier. The circuit 3 can advantageously also control the supply of the serializer 2.
Le détecteur de transmission 5 reçoit en entrée les signaux de mesure V, V* ainsi que le signal de commande d'alimentation AUTO et fournit un signal VAL représentatif d'une activité en émission de la station éloignée. The transmission detector 5 receives as input the measurement signals V, V * as well as the power supply control signal AUTO and supplies a signal VAL representative of an activity in transmission from the remote station.
Un circuit de mise en forme 4 reçoit les signaux de mesure V, V* et le signal d'activité VAL et fournit au circuit 2 les signaux différentiels de réception s, s*.A shaping circuit 4 receives the measurement signals V, V * and the activity signal VAL and supplies to the circuit 2 the differential reception signals s, s *.
Le circuit de la Figure 1 fonctionne de la façon suivante : en fonctionnement normal, les émetteursrécepteurs de la station considérée et de la station éloignée sont alimentés. En cas d'absence prolongée d'échanges d'informations entre les deux stations, chaque unité peut envoyer au circuit de commande d'alimentation 3 l'ordre de couper l'alimentation. Si l'alimentation de l'émetteur-récepteur de la station éloignée est coupée, cela se traduit par une absence de signal différentiel V, V* qui est détectée par le circuit 5. Il place par conséquent le signal VAL à 0. Le circuit 4 force alors ses sorties s et s* respectivement à 0 et 1. D'autre part, le signal VAL est transmis par le circuit 3 à l'unité associée. En fonction de critères déterminés, l'unité peut commander la coupure d'alimentation au circuit 3 qui place dans ce cas le signal AUTO à 0.The circuit of Figure 1 operates as follows: in normal operation, the transceivers of the station considered and of the remote station are supplied. In the event of a prolonged absence of information exchange between the two stations, each unit can send the power control circuit 3 the order to cut the power. If the power to the transceiver of the remote station is cut, this results in an absence of differential signal V, V * which is detected by circuit 5. It therefore places the signal VAL at 0. The circuit 4 then forces its outputs s and s * respectively to 0 and 1. On the other hand, the signal VAL is transmitted by the circuit 3 to the associated unit. Based on determined criteria, the unit can control the power cut to circuit 3 which in this case sets the AUTO signal to 0.
Si la station éloignée recommence à émettre, l'existence d'une tension différentielle V, V* est détectée par le circuit 5 qui place alors à 1 le signal VAL. Le changement d'état du signal VAL est détecté par le circuit 3 qui maintient ou rétablit automatiquement l'alimentation de l'amplificateur 1 et du sérialiseurdésérialiseur 2 par la mise à 1 du signal AUTO. Par ailleurs, le signal VAL libère le circuit de mise en forme 4 qui fonctionne alors en amplificateur différentiel.If the remote station starts to transmit again, the existence of a differential voltage V, V * is detected by the circuit 5 which then places the signal VAL at 1. The change of state of the signal VAL is detected by the circuit 3 which automatically maintains or restores the power supply to the amplifier 1 and the serializer 2 by setting the AUTO signal to 1. Furthermore, the signal VAL releases the shaping circuit 4 which then operates as a differential amplifier.
Comme nous le verrons en détail dans la suite de la description, l'entrée AUTO du circuit 5 est prévue dans le cas où les niveaux V, V* dépendent de l'état d'alimentation de 1' émetteur-récepteur. As we will see in detail in the following description, the AUTO input of circuit 5 is provided in the case where the levels V, V * depend on the supply state of the transceiver.
La Figure 2 représente, sous forme de schéma bloc, le circuit de détection de transmission selon l'invention.Figure 2 shows, in the form of a block diagram, the transmission detection circuit according to the invention.
Il comprend un générateur de seuil 6 fournissant une valeur de seuil Vt fonction de la valeur logique du signal AUTO. Deux comparateurs C et C* comparent respectivement les signaux de mesure V et V* à la valeur de seuil Vt. Les sorties x et y des comparateurs C et C* sont appliquées à l'entrée d'une porte logique 7 dont la sortie fournit le signal d'activité VAL.It comprises a threshold generator 6 supplying a threshold value Vt as a function of the logic value of the signal AUTO. Two comparators C and C * compare the measurement signals V and V * respectively with the threshold value Vt. The outputs x and y of the comparators C and C * are applied to the input of a logic gate 7 whose output provides the activity signal VAL.
Avant d'expliquer le fonctionnement de la Figure 2, il convient de préciser que chaque signal de mesure V ou V* est représentatif de la somme algébrique d'un courant circulant dans l'impédance d'adaptation associée R ou R* et d'un courant de compensation de valeur telle que le signal de mesure V, V* ne dépende pratiquement que des signaux d'émission produits par l'autre émetteurrécepteur. Par ailleurs, la valeur de seuil Vt fournie par le générateur 6 est représentative d'un courant de valeur intermédiaire entre les valeurs maximum et minimum pouvant être être prises par les courants représentés par les signaux de mesure V, V*.D'autre part, les entrées des comparateurs C et C* sur lesquelles sont appliqués les signaux V, V* et Vt sont choisies de sorte que chaque sortie x ou y prend la valeur 1 logique lorsque le signal de mesure associé V ou V* représente un courant supérieur en valeur absolue au courant représenté par la valeur de seuil Vt. Dans ce cas, la porte logique 7 est une porte
OU et sa sortie VAL prendra la valeur 1 logique lorsqu'il existe un signal différentiel V, V*.Before explaining the operation of Figure 2, it should be noted that each measurement signal V or V * is representative of the algebraic sum of a current flowing in the associated matching impedance R or R * and d a value compensation current such as the measurement signal V, V * practically depends only on the emission signals produced by the other transceiver. Furthermore, the threshold value Vt supplied by the generator 6 is representative of a current of intermediate value between the maximum and minimum values which can be taken by the currents represented by the measurement signals V, V *. , the inputs of comparators C and C * to which the signals V, V * and Vt are applied are chosen so that each output x or y takes the logic value 1 when the associated measurement signal V or V * represents a higher current in absolute value at the current represented by the threshold value Vt. In this case, the logic gate 7 is a gate
OR and its VAL output will take the logical value 1 when there is a differential signal V, V *.
En variante, on pourrait inverser les entrées des comparateurs C, C*. Chaque sortie x ou y prend alors la valeur l logique lorsque le signal de mesure associe V ou
V* représente un courant inférieur en valeur absolue au courant représenté par la valeur de seuil. Dans ce cas, la porte 7 pourra être une porte ET fournissant un signal d'inactivité VAL*, complément de VAL. Si, par contre, on
utilise une porte NI, elle fournira directement le signal
VAL.As a variant, the inputs of the comparators C, C * could be inverted. Each output x or y then takes the logical value l when the measurement signal associates V or
V * represents a current lower in absolute value than the current represented by the threshold value. In this case, the gate 7 could be an AND gate providing an inactivity signal VAL *, complement of VAL. If, on the other hand, we
uses an NI gate, it will directly provide the signal
VAL.
Comme nous le verrons en détail en référence à la figure
4, une réalisation en technologie ECL fournit sur sa
sortie différentielle les signaux VAL et VAL
simultanément.As we will see in detail with reference to the figure
4, an achievement in ECL technology provides on its
differential output signals VAL and VAL
simultaneously.
La Figure 3 représente une réalisation particulière en technologie ECL d'un amplificateur bi-directionnel de
type différentiel. I1 comporte deux voies disposées
symétriquement et reliées respectivement aux lignes L, L*
de la liaison différentielle. La voie de gauche associée
à la ligne L comporte une impédance d'adaptation R dont
une borne est reliée au potentiel Vdd de masse et dont
l'autre borne est reliée par le point U à la ligne L et
au collecteur d'un transistor bipolaire Ti dont
l'émetteur est relié à une première source de courant S1
commune aux deux voies. La base du transistor T1 reçoit
le signal de commande d'émission e. Le collecteur du
transistor TI est relié au collecteur VO d'un second
transistor T2 par l'intermédiaire d'une impédance r.La
base du transistor T2 reçoit le signal e , complément de
e et son émetteur est relié à une seconde source de
courant S2 commune aux deux voies. Symétriquement, la
voie de droite comporte une impédance d'adaptation R*
dont une borne est reliée à la masse et dont l'autre est
reliée par le point U* à la ligne L et au collecteur
d'un transistor T1* dont l'émetteur est relié à la source
de courant S1. Le collecteur du transistor Tî est relié
au collecteur VO * d'un second transistor T2* par
l'intermédiaire d'une autre impédance r. L'émetteur du
transistor T2* est relié à la seconde source de courant
S2. Les transistors T1 et T2 reçoivent respectivement
sur leurs bases les signaux e et e.Les signaux e et e*
qui constituent les signaux différentiels de commande
d'émission sont complémentaires et représentatifs d'une
valeur logique déterminée. Ils sont en fait appliqués respectivement sur la base des transistors T2* et T2 par l'intermédiaire de résistances servant à compenser la constante de temps due à la capacité de structure des impédances R et R
La source de courant S1 est constituée d'un transistor bipolaire T3 dont le collecteur est relié aux émetteurs des transistors TI et TI* et dont l'émetteur est relié au potentiel négatif Vss par l'intermédiaire du chemin drain-source d'un transistor NMOS N1. La base du transistor T3 est commandée par une tension de réglage AI et la grille du transistor NI reçoit le signal de commande d'alimentation AUTO.De façon analogue, la seconde source de courant S2 est constituée d'un transistor bipolaire T4 dont le collecteur est relié aux émetteurs des transistors T2 et T2* et dont l'émetteur est relié au potentiel Vss par l'intermédiaire d'une résistance rl. La base du transistor T4 est reliée à une tension de polarisation Vref par l'intermédiaire du chemin drain-source d'un transistor NMOS N2 dont la grille est commandée par le signal AUTO. Les collecteurs
VO et V0* des transistors T2 et T2* sont reliés respectivement à l'entrée d'émetteurs-suiveurs constitués respectivement d'un transistor T5 et T5* et d'un transistor NMOS, monté en résistance, reliant l'émetteur du transistor bipolaire au potentiel Vss, les collecteurs des transistors T5 et T5* étant reliés à la masse. Les émetteurs des transistors T5 et Tu * constituent les sorties différentielles V, V de l'amplificateur.Figure 3 shows a particular embodiment in ECL technology of a bi-directional amplifier
differential type. I1 has two channels arranged
symmetrically and connected respectively to lines L, L *
of the differential link. The associated left lane
at line L has an adaptation impedance R whose
a terminal is connected to the ground potential Vdd and whose
the other terminal is connected by the point U to the line L and
to the collector of a bipolar transistor Ti of which
the transmitter is connected to a first current source S1
common to both routes. The base of transistor T1 receives
the emission control signal e. The collector of
transistor TI is connected to the collector VO of a second
transistor T2 via an impedance r.La
base of transistor T2 receives signal e, complement of
e and its transmitter is connected to a second source of
current S2 common to both channels. Symmetrically, the
right channel has an adaptation impedance R *
one terminal of which is connected to ground and the other of which is
connected by point U * to line L and to the collector
a transistor T1 * whose emitter is connected to the source
of current S1. The collector of transistor Tî is connected
to the collector VO * of a second transistor T2 * by
through another impedance r. The transmitter of
transistor T2 * is connected to the second current source
S2. Transistors T1 and T2 receive respectively
on their bases the signals e and e. The signals e and e *
which constitute the differential control signals
are complementary and representative of a
determined logic value. They are in fact applied respectively on the basis of the transistors T2 * and T2 via resistors serving to compensate for the time constant due to the structural capacity of the impedances R and R
The current source S1 consists of a bipolar transistor T3 whose collector is connected to the emitters of the transistors TI and TI * and whose emitter is connected to the negative potential Vss via the drain-source path of a transistor NMOS N1. The base of transistor T3 is controlled by an adjustment voltage AI and the gate of transistor NI receives the power supply control signal AUTO. Similarly, the second current source S2 consists of a bipolar transistor T4 including the collector is connected to the emitters of the transistors T2 and T2 * and whose emitter is connected to the potential Vss via a resistor rl. The base of the transistor T4 is connected to a bias voltage Vref via the drain-source path of an NMOS transistor N2 whose gate is controlled by the signal AUTO. Collectors
VO and V0 * of transistors T2 and T2 * are respectively connected to the input of emitter-followers consisting respectively of a transistor T5 and T5 * and of an NMOS transistor, mounted in resistance, connecting the emitter of the bipolar transistor at potential Vss, the collectors of transistors T5 and T5 * being connected to ground. The emitters of the transistors T5 and Tu * constitute the differential outputs V, V of the amplifier.
Les valeurs de l'impédance r et des courants i et I sont choisies de façon à vérifier la relation : r.i = R.I/2 pour que les tensions au point VO et VO* ne dépendent pratiquement que des signaux d'émission de la station éloignée. Avantageusement, on prévoira un circuit d'asservissement (non représenté) agissant sur le courant
I par la tension de réglage AI en fonction de l'écart entre r.i et R.I/2. The values of the impedance r and of the currents i and I are chosen so as to verify the relation: ri = RI / 2 so that the voltages at the point VO and VO * practically depend only on the transmission signals of the distant station . Advantageously, a servo circuit (not shown) acting on the current will be provided.
I by the adjustment voltage AI as a function of the difference between ri and RI / 2.
Pour expliquer le fonctionnement du circuit de la figure 3, nous utiliserons la convention de la logique positive, selon laquelle un signal prend la valeur 1 logique lorsque la tension correspondante est haute par rapport au potentiel fixe négatif Vss. Par ailleurs, un signal * différentiel tel que e, e est supposé prendre la valeur * 1 logique, lorsque e = 1 et e = 0. To explain the operation of the circuit of figure 3, we will use the convention of the positive logic, according to which a signal takes the value 1 logic when the corresponding voltage is high compared to the negative fixed potential Vss. Furthermore, a differential signal * such as e, e is assumed to take the logical value * 1, when e = 1 and e = 0.
En fonctionnement normal, le signal AUTO est égal à 1.In normal operation, the AUTO signal is equal to 1.
Les sources de courant S1 et S2 sont donc actives et débitent respectivement les courants I et i. Si le signal différentiel de commande d'émission e, e est à 1, le * transistor TI est passant et le transistor Tî est bloqué. Comme l'impédance d'adaptation R a en principe une valeur égale à l'impédance caractéristique de la ligne L, le transistor Tl injecte dans l'impédance d'adaptation R et dans la ligne un courant voisin de I/2.The current sources S1 and S2 are therefore active and debit the currents I and i respectively. If the differential emission control signal e, e is at 1, the * transistor TI is on and the transistor Tî is blocked. As the adaptation impedance R has in principle a value equal to the characteristic impedance of the line L, the transistor Tl injects into the adaptation impedance R and into the line a current close to I / 2.
Si la station éloignée est elle-même active, ctest-à-dire si l'amplificateur bidirectionnel relié à l'extrémité des lignes L, * est alimenté, un courant pratiquement égal à
I/2 (aux pertes près) est injecté dans l'une des impédance R ou R selon la valeur logique du signal différentiel de commande d'émission appliqué à 1' amplificateur éloigné.If the distant station is itself active, that is to say if the bidirectional amplifier connected to the end of the lines L, * is supplied, a current practically equal to
I / 2 (to the nearest loss) is injected into one of the impedance R or R according to the logic value of the differential emission control signal applied to the remote amplifier.
D'autre part, le transistor T2 est rendu passant par le signal e = 1 appliqué à sa base alors que le transistor
T2 est bloqué par le signal e = 0 sur sa base. Un courant i est ainsi injecté dans la résistance r de la branche de droite. Comme I, i et r sont choisis de façon à avoir la relation r.i = R.I/2, les tensions par rapport aux points VO et V0 prendront respectivement les valeurs -R.I et -R.I/2 ou -R.I/2 et -R.I selon la valeur logique du signal de commande d'émission différentielle de la station éloignée. On peut vérifier aisément que VO et VO * prennent les mêmes valeurs lorsque la valeur logique du signal différentiel de commande d'émission e, e est à 0. On the other hand, the transistor T2 is made passing by the signal e = 1 applied to its base while the transistor
T2 is blocked by the signal e = 0 on its base. A current i is thus injected into the resistance r of the right branch. As I, i and r are chosen so as to have the relation ri = RI / 2, the voltages with respect to the points VO and V0 will take respectively the values -RI and -RI / 2 or -RI / 2 and -RI according to the logic value of the remote station differential transmit control signal. It can easily be verified that VO and VO * take the same values when the logic value of the differential transmission control signal e, e is at 0.
Si les deux stations sont au repos, aucun courant n'alimente les impédances R et R . Les tensions par rapport à la masse aux points VO et VO sont donc nulles.If the two stations are at rest, no current supplies the impedances R and R. The voltages relative to the mass at points VO and VO are therefore zero.
Si par contre, seule la station éloignée est au repos, les tensions aux points VO et VO* prennent simultanément la valeur -R.I/2.If, on the other hand, only the remote station is at rest, the voltages at points VO and VO * simultaneously take the value -R.I / 2.
Si enfin, seule la station considérée est au repos, les tensions au point VO et VO* prendront respectivement les valeurs -R.I/2 et 0 ou O et -R.I/2 selon la valeur logique du signal différentiel de commande d'émission de la station éloignée.If, finally, only the station considered is at rest, the voltages at point VO and VO * will respectively take the values -RI / 2 and 0 or O and -RI / 2 according to the logic value of the differential signal for controlling transmission of remote station.
Ainsi, si l'on choisit une première valeur de seuil égale à -R.I/4 ou -3R.I/4 selon que la station considérée est respectivement inactive ou active, il est possible de détecter l'activité de transmission en comparant les tensions au point VO et VO * à cette valeur de seuil, l'activité étant établie lorsque la tension à l'un des points VO et Vu * est inférieure en valeur algébrique à cette valeur de seuil. De façon équivalente, on peut établir l'inactivité de la transmission si les deux tensions VO, VO * sont simultanément supérieures à cette valeur de seuil.Thus, if a first threshold value equal to -RI / 4 or -3R.I / 4 is chosen depending on whether the station considered is respectively inactive or active, it is possible to detect the transmission activity by comparing the voltages at the point VO and VO * at this threshold value, the activity being established when the voltage at one of the points VO and Vu * is lower in algebraic value than this threshold value. Equivalently, the inactivity of the transmission can be established if the two voltages VO, VO * are simultaneously greater than this threshold value.
On peut noter qu'un seul seuil serait nécessaire dans le cas où l'amplificateur bidirectionnel réaliserait la compensation par soustraction qui a été mentionnée précédemment.It can be noted that only one threshold would be necessary in the case where the bidirectional amplifier carries out the compensation by subtraction which was mentioned previously.
Les montages émetteur-suiveur T5 et T5 qui servent d'adaptateur d'impédance fournissent les tensions V et V qui sont appliquées aux entrées différentielles du circuit de détection de transmission 5 réalisé en technologie ECL et représenté à la figure 4. The emitter-follower circuits T5 and T5 which serve as an impedance adapter supply the voltages V and V which are applied to the differential inputs of the transmission detection circuit 5 produced in ECL technology and represented in FIG. 4.
Le circuit de la figure 4 est composé essentiellement de deux comparateurs de tension C et C associés respectivement aux signaux V et V*, un générateur de tension de seuil 6 et une porte logique 7.The circuit of FIG. 4 is essentially composed of two voltage comparators C and C associated respectively with the signals V and V *, a threshold voltage generator 6 and a logic gate 7.
Le générateur de tension 6 comporte un transistor bipolaire T6 dont la base reçoit une tension de polarisation Vref et dont le collecteur Vto est relié au potentiel de masse Vdd par l'intermédiaire d'une première résistance RI. Son émetteur est relié au potentiel négatif Vss par l'intermédiaire du montage formé d'une seconde résistance R2 branchée en parallèle avec le montage série formé d'une troisième résistance R3 et du chemin drain-source d'un transistor NMOS N3 dont la grille reçoit le signal AUTO. La résistance R3 et le transistor N3 sont ainsi équivalents à une résistance pouvant être connectée ou déconnectée du potentiel Vss en fonction du signal AUTO. Cette résistance équivalente a donc une valeur r3 égale à la somme de la résistance R3 et de la résistance du chemin drain-source du transistor
N3.Le choix des résistances R1, R2, r3 va permettre d'établir deux niveaux de tension Vto correspondants aux deux valeurs de seuil.The voltage generator 6 comprises a bipolar transistor T6 whose base receives a bias voltage Vref and whose collector Vto is connected to the ground potential Vdd via a first resistor RI. Its transmitter is connected to the negative potential Vss via the circuit formed by a second resistor R2 connected in parallel with the series circuit formed by a third resistor R3 and the drain-source path of an NMOS transistor N3 including the gate receives the AUTO signal. The resistor R3 and the transistor N3 are thus equivalent to a resistor which can be connected or disconnected from the potential Vss as a function of the signal AUTO. This equivalent resistance therefore has a value r3 equal to the sum of the resistance R3 and the resistance of the drain-source path of the transistor
N3.The choice of resistors R1, R2, r3 will allow two voltage levels Vto corresponding to the two threshold values to be established.
Ainsi, le dimensionnement du générateur 6 pourra être effectué de la façon suivante. Généralement, la valeur du produit R.I est une donnée qui fixe la dynamique des signaux de l'émetteur-récepteur. D'autre part, la tension de polarisation Vref appliquée à la base du transistor T6 est la même que celle appliquée à la base du transistor
T4 de la seconde source de courant 52 de l'amplificateur.Thus, the dimensioning of the generator 6 can be carried out as follows. Generally, the value of the RI product is a data which fixes the dynamics of the signals of the transceiver. On the other hand, the bias voltage Vref applied to the base of the transistor T6 is the same as that applied to the base of the transistor
T4 of the second current source 52 of the amplifier.
Par conséquent, la tension d'émetteur du transistor T6 est fixée à la valeur Vref décalée de la chute de tension base-émetteur pratiquement constante du transistor T6.Consequently, the emitter voltage of transistor T6 is fixed at the value Vref offset from the practically constant base-emitter voltage drop of transistor T6.
Ainsi, la tension Ve aux bornes de la résistance R2 est fixée et égale à la tension aux bornes de la résistance rl de la source de courant S2. Thus, the voltage Ve across the resistor R2 is fixed and equal to the voltage across the resistor rl of the current source S2.
Nous avons vu en référence à la figure 3 que les deux valeurs de seuil à utiliser pour cette réalisation particulière étaient les tensions par rapport à la masse égales à -3R.I/4 et -R.I/4 selon que l'amplificateur est alimenté ou non. Par conséquent, les résistances Rl, R2 et r3 devront vérifier les équations suivantes (1) (R1/R2).Ve = R.I/4 (2) R1.(1/R2 + 1/r3) .Ve = 3R.I/4
On en déduit r3 = R2/2 et R1 = R2.R.I/4Ve
Si de plus on choisit rl = r et comme r.i = R.I/2 , on a
Ve = R.I/2 et par conséquent R1 = R2/2.We have seen with reference to FIG. 3 that the two threshold values to be used for this particular embodiment were the voltages relative to the mass equal to -3R.I / 4 and -RI / 4 depending on whether the amplifier is powered or no. Consequently, the resistors Rl, R2 and r3 will have to check the following equations (1) (R1 / R2) .Ve = RI / 4 (2) R1. (1 / R2 + 1 / r3) .Ve = 3R.I / 4
We deduce r3 = R2 / 2 and R1 = R2.RI / 4Ve
If moreover we choose rl = r and as ri = RI / 2, we have
Ve = RI / 2 and therefore R1 = R2 / 2.
Ainsi, en asservissant le courant I de la source de courant S1 au moyen de la tension de base AI du transistor T3 de façon à maintenir en permanence la relation r.i = R.I/2, la tension de seuil Vt0 fournie par le générateur 6 prendra les deux valeurs voulues indépendemment des fluctuations des tensions d'alimentation et des dispersions de fabrication.Thus, by controlling the current I of the current source S1 by means of the basic voltage AI of the transistor T3 so as to permanently maintain the relation ri = RI / 2, the threshold voltage Vt0 supplied by the generator 6 will take the two desired values independently of fluctuations in supply voltages and manufacturing dispersions.
La tension de seuil vto est appliquée à l'entrée des comparateurs C et C par l'intermédiaire d'un émetteursuiveur comprenant le transistor T7 dont le collecteur est relié à la masse et dont l'émetteur est relié au potentiel Vss par la résistance du chemin drain-source d'un transistor NMOS monté en résistance. L'émetteur du transistor T7 fournit la tension Vt qui est égale à la tension Vto décalée de la chute de tension base-émetteur du transistor T?. Ce décalage de tension correspond exactement au décalage entre les tensions V et VO ou V et V0 de l'amplificateur de la figure 3.Ainsi, les tensions Vt, VO et VO * pourront être appliquées directement à l'entrée des comparateurs C et C
A l'exception de leurs étages de sortie, les comparateurs
C et C* sont de constitutions identiques. Nous décrirons donc seulement le comparateur C, chaque élément homologue du comparateur C* ayant le même signe de référence auquel est associé le symbole
Le comparateur C comporte deux transistors T8, T9 reliés entre eux par leur émetteur et dont les collecteurs sont reliés chacun à la masse par l'intermédiaire d'une résistance. I1 comporte une source de courant formee du transistor T10 dont l'émetteur est relié au potentiel négatif Vss par l'intermédiaire d'une résistance, son collecteur étant relié aux émetteurs des transistors T8 et T9 et sa base recevant la tension de polarisation
Vref.Les collecteurs des transistors T8 et T9 sont reliés respectivement aux entrées de circuits émetteursuiveur constitués respectivement des transistors T11,
T12 et T13, T14 ainsi que de transistors NMOS montés en résistances. Le collecteur du transistor T8 est relié à la base du transistor T11 dont le collecteur est relié à la masse et dont l'émetteur est relié au potentiel Vss par l'intermédiaire du transistor T12 monté en diode et du chemin drain-source d'un transistor NMOS. L'émetteursuiveur associé au transistor T9 est de constitution identique, les transistors T13 et T14 jouant respectivement le rôle des transistors T11 et T12 de l'émetteur-suiveur précédent.Les émetteurs-suiveurs du comparateur C sont de constitution analogue mais ne comportent pas les transistors T12 et T14 dont le rôle est de décaler les tensions dune valeur égale à la tension base-émetteur des transistors bipolaires utilisés dans ce circuit, de façon à adapter les niveaux de tension au circuit aval 7.The threshold voltage vto is applied to the input of the comparators C and C via an emitter follower comprising the transistor T7 whose collector is connected to ground and whose emitter is connected to the potential Vss by the resistance of the drain-source path of an NMOS transistor mounted in resistance. The emitter of transistor T7 supplies the voltage Vt which is equal to the voltage Vto offset by the base-emitter voltage drop of transistor T ?. This voltage offset corresponds exactly to the offset between the voltages V and VO or V and V0 of the amplifier in Figure 3. Thus, the voltages Vt, VO and VO * can be applied directly to the input of the comparators C and C
With the exception of their output stages, the comparators
C and C * have identical constitutions. We will therefore only describe comparator C, each homologous element of comparator C * having the same reference sign with which the symbol is associated
Comparator C comprises two transistors T8, T9 connected to each other by their emitter and whose collectors are each connected to ground via a resistor. I1 includes a current source formed by transistor T10, the emitter of which is connected to the negative potential Vss via a resistor, its collector being connected to the emitters of transistors T8 and T9 and its base receiving the bias voltage
Vref. The collectors of transistors T8 and T9 are respectively connected to the inputs of emitter-follower circuits consisting respectively of transistors T11,
T12 and T13, T14 as well as NMOS transistors mounted in resistors. The collector of transistor T8 is connected to the base of transistor T11 whose collector is connected to ground and whose emitter is connected to potential Vss via the transistor T12 mounted as a diode and the drain-source path of a NMOS transistor. The emitter follower associated with the transistor T9 is of identical constitution, the transistors T13 and T14 respectively playing the role of the transistors T11 and T12 of the preceding emitter-follower. The emitter-followers of the comparator C are of analogous constitution but do not comprise the transistors T12 and T14 whose role is to shift the voltages by a value equal to the base-emitter voltage of the bipolar transistors used in this circuit, so as to adapt the voltage levels to the downstream circuit 7.
Les émetteurs des transistors T12 et T14, respectivement x et x constituent la sortie différentielle du comparateur C et les émetteurs y et y* des transistors T11* et T13 constituent celle du comparateur C*. Les points x, x , y et y sont appliqués à l'entrée de la porte OU ECL 7. Elle comprend deux transistors T15, T16 reliés entre eux par leur émetteur et dont les collecteurs sont reliés à la masse par l'intermédiaire de résistances. Le collecteur du transistor T15 est relié au collecteur d'un troisième transistor T17 dont l'émetteur est relié à l'émetteur d'un quatrième transistor T18 dont le collecteur est relié aux émetteurs des transistors T15 et T16. Les émetteurs des transistors T17 et T18 sont reliés au collecteur du transistor T20 dont l'émetteur est relié au potentiel Vss par l'intermédiaire d'une résistance.La base de ce transistor T20 reçoit la
* * tension de polarisation Vref. Les points x, x , y et y sont reliés respectivement aux bases des transistors T17,
T18, T15, et T16. Les collecteurs des transistors T16 et
T15 constituent la sortie différentielle de la porte 7 et fournissent le signal différentiel d'activité VAL, VAL
Le circuit de la figure 4 fonctionne de la façon suivante. Lorsque l'émetteur-récepteur de la station éloignée n'est pas alimenté, les tensions V et V* sont, par rapport à la masse, algébriquement supérieures à la valeur de seuil Vt. Les transistors T8 et T8 sont donc conducteurs et les transistors T9 et T9 sont bloqués.The emitters of transistors T12 and T14, respectively x and x constitute the differential output of comparator C and the emitters y and y * of transistors T11 * and T13 constitute that of comparator C *. The points x, x, y and y are applied to the input of the gate OR ECL 7. It comprises two transistors T15, T16 connected together by their emitter and whose collectors are connected to ground by means of resistors . The collector of transistor T15 is connected to the collector of a third transistor T17, the emitter of which is connected to the emitter of a fourth transistor T18, the collector of which is connected to the emitters of transistors T15 and T16. The emitters of transistors T17 and T18 are connected to the collector of transistor T20, the emitter of which is connected to potential Vss via a resistor. The base of this transistor T20 receives the
* * bias voltage Vref. The points x, x, y and y are respectively connected to the bases of the transistors T17,
T18, T15, and T16. The collectors of transistors T16 and
T15 constitute the differential output of gate 7 and provide the differential activity signal VAL, VAL
The circuit of Figure 4 operates as follows. When the transceiver of the remote station is not supplied, the voltages V and V * are, relative to the ground, algebraically higher than the threshold value Vt. The transistors T8 and T8 are therefore conductive and the transistors T9 and T9 are blocked.
Les transistors T11 et T11 sont donc bloqués tandis que les transistors T13 et T13 sont passants. Les sorties
* * * différentielles x, x et y, y des comparateurs C et C prennent donc la valeur 0 logique. Les transistors T15 et
T17 sont donc bloqués et les transistors T16 et T18 sont passants. La tension VAL du collecteur du transistor T15 est égale au potentiel de masse Vdd et la tension VAL du collecteur T16 prend une valeur inférieure, ce qui signifie que le signal différentiel VAL, VAL* représente la valeur 0 logique.The transistors T11 and T11 are therefore blocked while the transistors T13 and T13 are conducting. Outputs
* * * differential x, x and y, y of the comparators C and C therefore take the logical value 0. T15 transistors and
T17 are therefore blocked and the transistors T16 and T18 are conducting. The voltage VAL of the collector of transistor T15 is equal to the ground potential Vdd and the voltage VAL of the collector T16 takes a lower value, which means that the differential signal VAL, VAL * represents the logic value 0.
Si par contre, la station éloignée est active, une seule des tensions V ou V* est inférieure à la valeur de seuil
Vt. Il en résulte que l'un des transistors T15 ou T17 est passant et que l'un des transistors T16 ou T18, respectivement, est bloqué. La sortie différentielle VAL,
VAL prend donc la valeur 1 logique.If on the other hand, the remote station is active, only one of the voltages V or V * is lower than the threshold value
Vt. As a result, one of the transistors T15 or T17 is on and one of the transistors T16 or T18, respectively, is blocked. The differential output VAL,
VAL therefore takes the logical value 1.
La figure 5 représente une réalisation du circuit de mise en forme 4 des signaux de sortie de l'émetteur-récepteur.FIG. 5 represents an embodiment of the shaping circuit 4 of the output signals of the transceiver.
Ce circuit est une porte ET en technologie ECL composée de deux transistors T21, T22 reliés entre eux par leur émetteur et dont les collecteurs sont reliés chacun à la masse par l'intermédiaire d'une résistance. Deux autres transistors T23, T24 ont leur émetteur relié au collecteur d'un cinquième transistor T25 dont l'émetteur est relié au potentiel Vss par l'intermédiaire d'une résistance. Le collecteur du transistor T23 est relié aux émetteurs des transistors T21 et T22 tandis que le collecteur du transistor T24 est relié au collecteur du transistor T22. La base du transistor T25 reçoit la tension de polarisation Vref. Les bases des transistors
T21 et T22 reçoivent respectivement les tensions V et V.This circuit is an AND gate in ECL technology composed of two transistors T21, T22 connected together by their transmitter and whose collectors are each connected to ground via a resistor. Two other transistors T23, T24 have their emitter connected to the collector of a fifth transistor T25, the emitter of which is connected to the potential Vss via a resistor. The collector of transistor T23 is connected to the emitters of transistors T21 and T22 while the collector of transistor T24 is connected to the collector of transistor T22. The base of transistor T25 receives the bias voltage Vref. The basics of transistors
T21 and T22 receive voltages V and V respectively.
Les bases des transistors T23 et T24 reçoivent respectivement les signaux d'activité de ligne VAL et VAL qui sont fournis par le circuit de la figure 4 par l'intermédiaire d'un circuit de décalage des niveaux de * tension non représenté. Les tensions s et s des collecteurs des transistors T21 et T22 constituent les signaux de réception différentiels utilisables en aval dans le reste du circuit.The bases of the transistors T23 and T24 respectively receive the line activity signals VAL and VAL which are supplied by the circuit of FIG. 4 via a circuit for shifting the voltage levels not shown. The voltages s and s of the collectors of the transistors T21 and T22 constitute the differential reception signals usable downstream in the rest of the circuit.
Concernant le fonctionnement du circuit de la figure 5, il est facile de vérifier qu'il fonctionne en amplificateur différentiel lorsque le signal différentiel
VAL, VAL prend la valeur 1 logique car le transistor T23 est passant et le transistor T24 est bloqué. Si par contre, VAL, VAL prend la valeur 0 logique, le transistor T23 est bloqué et le transistor T24 est passant. Il en résulte que le signal s est à l'état bas et le signal s est à l'étant haut, forçant ainsi la sortie différentielle du circuit à la valeur 0 logique. Regarding the operation of the circuit of Figure 5, it is easy to verify that it operates as a differential amplifier when the differential signal
VAL, VAL takes the logical value 1 because the transistor T23 is on and the transistor T24 is blocked. If on the other hand, VAL, VAL takes the logical value 0, the transistor T23 is blocked and the transistor T24 is on. As a result, the signal s is in the low state and the signal s is in the high state, thus forcing the differential output of the circuit to the logic value 0.
Claims (9)
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9108001A FR2678456B1 (en) | 1991-06-27 | 1991-06-27 | TRANSMISSION DETECTION METHOD AND CIRCUIT FOR BI-DIRECTIONAL DIFFERENTIAL LINKS. |
| EP92400659A EP0504060B1 (en) | 1991-03-14 | 1992-03-12 | Method and circuit for transmission detection in bidirectional differential links |
| DE69211584T DE69211584T2 (en) | 1991-03-14 | 1992-03-12 | Method and circuit for transmission detection for bidirectional, differential route |
| JP4055719A JPH0716208B2 (en) | 1991-03-14 | 1992-03-13 | Method and circuit for detecting signal transmission using a bidirectional differential link |
| US08/199,354 US5412688A (en) | 1991-03-14 | 1994-02-18 | Process and circuit for detecting transmission using bi-directional differential links |
| GR960402345T GR3020995T3 (en) | 1991-03-14 | 1996-09-12 | Method and circuit for transmission detection in bidirectional differential links |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9108001A FR2678456B1 (en) | 1991-06-27 | 1991-06-27 | TRANSMISSION DETECTION METHOD AND CIRCUIT FOR BI-DIRECTIONAL DIFFERENTIAL LINKS. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2678456A1 true FR2678456A1 (en) | 1992-12-31 |
| FR2678456B1 FR2678456B1 (en) | 1993-09-03 |
Family
ID=9414410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9108001A Expired - Fee Related FR2678456B1 (en) | 1991-03-14 | 1991-06-27 | TRANSMISSION DETECTION METHOD AND CIRCUIT FOR BI-DIRECTIONAL DIFFERENTIAL LINKS. |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2678456B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH502726A (en) * | 1969-07-23 | 1971-01-31 | Hasler Ag | Device for duplex transmission of binary signals represented by direct current pulses |
| US3700831A (en) * | 1970-01-13 | 1972-10-24 | Philips Corp | Hybrid circuit |
| JPS59189406A (en) * | 1983-04-12 | 1984-10-27 | Matsushita Electric Ind Co Ltd | Sequence control device of camera or the like |
| EP0220626A2 (en) * | 1985-10-28 | 1987-05-06 | International Business Machines Corporation | Bi-directional transceiver circuit |
-
1991
- 1991-06-27 FR FR9108001A patent/FR2678456B1/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH502726A (en) * | 1969-07-23 | 1971-01-31 | Hasler Ag | Device for duplex transmission of binary signals represented by direct current pulses |
| US3700831A (en) * | 1970-01-13 | 1972-10-24 | Philips Corp | Hybrid circuit |
| JPS59189406A (en) * | 1983-04-12 | 1984-10-27 | Matsushita Electric Ind Co Ltd | Sequence control device of camera or the like |
| EP0220626A2 (en) * | 1985-10-28 | 1987-05-06 | International Business Machines Corporation | Bi-directional transceiver circuit |
Non-Patent Citations (1)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 9, no. 47 (E-299)(1770) 27 Février 1985 & JP-59 189 406 ( SONY K. K ) * |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2678456B1 (en) | 1993-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0504062B1 (en) | Integrated circuit with servo-controlled impedances and application to transceivers, particularly for communication between units of an information system | |
| EP0504060B1 (en) | Method and circuit for transmission detection in bidirectional differential links | |
| EP0504063B1 (en) | Transceiver for the simultaneous bidirectional baseband transmission of data | |
| EP0181664B1 (en) | Synchronized comparator | |
| EP0651502B1 (en) | Amplifier element with current mode diffential structure | |
| FR2623351A1 (en) | PHASE MODULATION CIRCUIT, REPEAT COMPRISING THE SAME, AND TELECOMMUNICATION ASSEMBLY COMPRISING REPEATERS | |
| FR2714237A1 (en) | Amplifier with variable gain. | |
| FR2937433A1 (en) | INPUT / OUTPUT CIRCUIT WITH COMPENSATION BLOCK. | |
| EP0194177B1 (en) | Subscriber line interface circuit with a reduced power monitoring mode | |
| FR2529729A1 (en) | TILT NETWORK | |
| EP0680170A1 (en) | Circuit for the transmission of a line-coded signal on a telephone line with a frequency synchroniser | |
| EP0504061B1 (en) | Method and circuit for testing serial bidirectional transmissions | |
| EP0028551B1 (en) | Memorizing comparator for regenerating digital electrical signals and digital transmission system using such a comparator | |
| FR2678456A1 (en) | Transmission detection method and circuit for differential bidirectional links | |
| EP0410908B1 (en) | Cross-point for switching matrix | |
| FR2918523A1 (en) | PSEUDO-DIFFERENTIAL INTERFACE DEVICE WITH BALANCING CIRCUIT | |
| EP0368742B1 (en) | Digital amplifier and integrated circuit including such | |
| FR2830329A1 (en) | VOLTAGE DETECTION CIRCUIT FOR ACCUMULATION DEVICES | |
| EP0109106B1 (en) | Circuit for converting signal levels between a saturated logic and a non-saturated logic | |
| FR2820923A1 (en) | POWER SUPPLY FOR SERIAL LINK, SLAVE MASTER TYPE | |
| EP0568474B1 (en) | MOS circuit for separating a synchronising signal in a composite video signal | |
| EP0763282B1 (en) | Ecl level/cmos level logic signal interfacing device | |
| EP3182617A1 (en) | Optical receiver comprising a relative phase detector | |
| FR2790569A1 (en) | Electronic block for production of current which is a rational power of another current, comprises stages each having a conductance proportional to the current in the preceding conductance stage | |
| FR2715745A1 (en) | Control of embedded diagnostic network for motor vehicles |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse | ||
| ST | Notification of lapse |