FR2670339A1 - PROTECTION CIRCUIT LIMITING OVERVOLTAGES BETWEEN TWO SELECTED LIMITS AND ITS MONOLITHIC INTEGRATION. - Google Patents
PROTECTION CIRCUIT LIMITING OVERVOLTAGES BETWEEN TWO SELECTED LIMITS AND ITS MONOLITHIC INTEGRATION. Download PDFInfo
- Publication number
- FR2670339A1 FR2670339A1 FR9015640A FR9015640A FR2670339A1 FR 2670339 A1 FR2670339 A1 FR 2670339A1 FR 9015640 A FR9015640 A FR 9015640A FR 9015640 A FR9015640 A FR 9015640A FR 2670339 A1 FR2670339 A1 FR 2670339A1
- Authority
- FR
- France
- Prior art keywords
- thyristor
- trigger
- transistor
- anode
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010354 integration Effects 0.000 title description 3
- 238000001465 metallisation Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 14
- 230000003321 amplification Effects 0.000 claims description 5
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 5
- 230000010287 polarization Effects 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims description 2
- PWNAWOCHVWERAR-UHFFFAOYSA-N Flumetralin Chemical compound [O-][N+](=O)C=1C=C(C(F)(F)F)C=C([N+]([O-])=O)C=1N(CC)CC1=C(F)C=CC=C1Cl PWNAWOCHVWERAR-UHFFFAOYSA-N 0.000 claims 1
- 150000001768 cations Chemical class 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005065 mining Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/02—Details
- H02H3/04—Details with warning or supervision in addition to disconnection, e.g. for indicating that protective apparatus has functioned
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/041—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage using a short-circuiting device
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/18—Automatic or semi-automatic exchanges with means for reducing interference or noise; with means for reducing effects due to line faults with means for protecting lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Emergency Protection Circuit Devices (AREA)
- Direct Current Feeding And Distribution (AREA)
- Measurement Of Current Or Voltage (AREA)
- Thyristors (AREA)
- Protection Of Static Devices (AREA)
Abstract
La présente invention concerne un circuit de protection de lignes telles que des lignes téléphoniques contre des surtensions positive ou négative de valeurs minimales respectives (+V1 et -V2 ) données, comprenant entre un point commun (C), d'une part, et une première ligne (A), une deuxième ligne (B) et la terre (M), d'autre part, des premier, deuxième et troisième éléments de protection, respectivement constitués d'une diode (D1, D2, D3) en anti-parallèle avec un thyristor (T1, T2, T3) dont l'anode est reliée au point commun et dont la gâchette reçoit un signal de polarisation, les premier et deuxième thyristors étant à gâchette de cathode et le troisième (T1) à gâchette d'anode. Chacun des premier et deuxième thyristors est associé à un transistor (TR2, TR3).The present invention relates to a circuit for protecting lines such as telephone lines against positive or negative overvoltages of respective minimum values (+ V1 and -V2), comprising between a common point (C), on the one hand, and a first line (A), a second line (B) and earth (M), on the other hand, of the first, second and third protection elements, respectively made up of a diode (D1, D2, D3) in anti- parallel with a thyristor (T1, T2, T3) whose anode is connected to the common point and whose gate receives a bias signal, the first and second thyristors being with cathode gate and the third (T1) with gate of anode. Each of the first and second thyristors is associated with a transistor (TR2, TR3).
Description
CIRCUIT DE PROTECTION LIMITANT LES SURTENSIONS ENTRE DEUX LIMITESPROTECTION CIRCUIT LIMITING OVERVOLTAGES BETWEEN TWO LIMITS
CHOISIES ET SON INT/ ATION MONOLITHIOUE SELECTED AND ITS MONOLITHIOUE INT / ATION
La présente invention cocerne des circuits de protec- The present invention relates to protective circuits
tion contre les surtensions de lignes telles que des lignes télé- tion against line overvoltages such as telephone lines
phoniques, et vise plus particulièrement de tels circuits permet- phonics, and more specifically targets such circuits allows
tant d'établir des seuils différents de surtension positive et négative En outre, la présente invention prévoit un tel circuit both to establish different positive and negative overvoltage thresholds In addition, the present invention provides such a circuit
associable à un circuit de détection d'incident. can be combined with an incident detection circuit.
Pour atteindre ces objets, la présente invention prévoit un circuit de protection de lignes telles que des lignes téléphoniques contre des surtensions positive ou négative de valeurs minimales respectives données, comprenant entre un point commun, d'une part, et une première ligne, une deuxième ligne et la terre, d'autre part, des premier, deuxième et troisième éléments de protection, respectivement constitués d'une diode en anti-parallèle avec un thyristor dont l'anode est reliée au point ommrun et dont la gâchette reçoit un signal de polarisation, les premier et deuxième thyristors étant à gâchette de cathode et le troisième thyristor à gâchette d'anode Dans ce circuit, chacun des premier et deuxième thyristors est associé à un transistor d'amplification de courant de gâchette, l'émetteur de chaque transistor étant relié à la gâchette du thyristor correspondant et le ollecteur de chaque transistor étant relié à un deuxième To achieve these objects, the present invention provides a circuit for protecting lines such as telephone lines against positive or negative overvoltages of given respective minimum values, comprising between a common point, on the one hand, and a first line, a second line and earth, on the other hand, of the first, second and third protection elements, respectively consisting of a diode in anti-parallel with a thyristor whose anode is connected to the point ommrun and whose trigger receives a signal of bias, the first and second thyristors being with a cathode gate and the third thyristor with an anode gate In this circuit, each of the first and second thyristors is associated with a gate current amplification transistor, the emitter of each transistor being connected to the trigger of the corresponding thyristor and the collector of each transistor being connected to a second
point commr Xun connecte à la gâchette du troisième thyristor. commr point Xun connects to the trigger of the third thyristor.
En outre, la présente invention prévoit un mode d' inté- Furthermore, the present invention provides a mode of integration.
gration monolithique du circuit selon l 'invention réalisé à partir d'un substrat de silicium de type N dont la face arrière correspond au point commun et dont la face avant comprend les diverses métallisations de liaison aux lignes, à la masse, et aux monolithic gration of the circuit according to the invention produced from an N-type silicon substrate whose rear face corresponds to the common point and whose front face comprises the various metallizations of connection to the lines, to the ground, and to the
tensions de polarisation Le thyristor à gâchette d'anode oom- bias voltages The anode gate thyristor oom-
prend, à partir de la face arrière, une couche surdopée de type P, le substrat correspoxndant à la gâchette d'anode, un caisson de type P et, du côté de la face avant, une région de type N percée de courts- circuits d'émetteur, reliée à une métallisation de cathode Chaque thyristor à gâchette de cathode comprend, à partir de la face arrière, une région de type P, le substrat, un caisson de type P orrespondant à la gâchette de cathode et une région de type N munie de courts-circuits d'émetteur recouverte d'une métallisation de cathode Chaque transistor d'amplification takes, from the rear face, a P-type overdoped layer, the substrate corresponding to the anode trigger, a P-type box and, on the side of the front face, an N-type region pierced with short circuits emitter, connected to a cathode metallization Each thyristor with cathode trigger comprises, from the rear face, a P type region, the substrate, a P type box corresponding to the cathode trigger and a type region N fitted with emitter short circuits covered with cathode metallization Each amplification transistor
de gâchette est formé au voisinage du thyristor à gâchette d'ano- trigger is formed in the vicinity of the ano- trigger thyristor
de et comprend, à partir de la faoe avant, un caisson de type P correspondant à sa base dans lequel est formée une région de type N+ correspondant à son émetteur et reliée par une métallisation from and comprises, from the front faoe, a P type box corresponding to its base in which is formed an N + type region corresponding to its emitter and connected by a metallization
au caisson de gâchette du thyristor à gâchette de cathode corres- to the trigger box of the corresponding cathode trigger thyristor
pondant, le collecteur de ce transistor correspondant au substrat et donc à la région de gâchette d'anode du thyristor à gâchette d'anode, la face arrière du substrat, en regard du caisson de base du transistor considéré, comprenant essentiellement une région de type P. Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en détail laying the collector of this transistor corresponding to the substrate and therefore to the anode gate region of the anode gate thyristor, the rear face of the substrate, facing the base box of the transistor in question, essentially comprising a region of the type P. These and other objects, features and advantages of the present invention will be discussed in more detail.
dans la description suivante de modes de réalisation particuliers in the following description of particular embodiments
faite en relation avec les figures jointes parmi lesquelles: made in relation to the attached figures among which:
la figure 1 représente un schéma de circuit de protec- FIG. 1 represents a diagram of the protection circuit
tion de ligne; la figure 2 représente un mode de réalisation d'un circuit de protection de ligne selon la présente invention; line tion; FIG. 2 represents an embodiment of a line protection circuit according to the present invention;
la figure 3 représente un exemple de structure monxo- FIG. 3 represents an example of a mono-structure
lithique mettant en oeuvre le circuit de la figure 3; et la figure 4 représente à échelle agrandie une partie de lithic using the circuit of Figure 3; and FIG. 4 represents on an enlarged scale part of
la structure de la figure 3.the structure of Figure 3.
On notera que dans les diverses figures relatives à des It will be noted that in the various figures relating to
représentations de structure intégrée, aucune échelle n'est res- representations of an integrated structure, no scale remains
pectée, les dimensions et épaisseurs des diverses couches étant arbitrairement rétrécies ou dilatées pour simplifier le tracé et pectée, the dimensions and thicknesses of the various layers being arbitrarily shrunk or dilated to simplify the layout and
la lisibilité des figures.the readability of the figures.
La figure 1 représente un circuit de protection adapté à deux lignes A et B et permettant d'écrêter des surtensions FIG. 1 represents a protection circuit adapted to two lines A and B and making it possible to clip overvoltages
positives supérieures à une valeur Vl ou des surtensions néga- positive above a value Vl or negative overvoltages
tives inférieures à une valeur -V 2 par rapport à la terre Ce circuit comprend trois thyristors Tl, T 2 et T 3 dont les anodes sont reliées à un point oe Imun C et dont les cathodes sont reliées respectivement à la masse M, à la première ligne A et à la deuxième ligne B A chaque thyristor est associée une diode en anti-parallèle, respectivement DI, D 2 et D 3 Le thyristor T 1 est un thyristor à gâchette d'anode et les thyristors T 2 et T 3 sont des thyristors à gâchette de cathode La gâchette du thyristor T 1 est reliée à une borne de commande G 1 par l'intermédiaire d'une diode d'isolement T 4 La borne G 1 est reliée à une source de tension positive Vl légèrement inférieure à la tension positive que l'on veut écrêter Les gâchettes des thyristors T 2 et T 3 sont reliées à une borne de comandxle G 2 par l'intermédiaire de diodes d'isolement D 5 et D 6 La borne G 2 est reliée à un potentiel -V 2, la tension V 2 étant légèrement inférieure à la tension négative tives less than a value -V 2 with respect to the earth This circuit comprises three thyristors Tl, T 2 and T 3 whose anodes are connected to a point oe Imun C and whose cathodes are respectively connected to ground M, to the first line A and to the second line BA each thyristor is associated an anti-parallel diode, respectively DI, D 2 and D 3 The thyristor T 1 is an anode gate thyristor and the thyristors T 2 and T 3 are cathode gate thyristors The gate of thyristor T 1 is connected to a control terminal G 1 by means of an isolation diode T 4 Terminal G 1 is connected to a positive voltage source Vl slightly lower than the positive voltage that we want to clip The triggers of the thyristors T 2 and T 3 are connected to a control terminal G 2 via isolation diodes D 5 and D 6 The terminal G 2 is connected to a potential - V 2, the voltage V 2 being slightly lower than the tens negative ion
que l'on veut écrêter.that we want to clip.
Le fonctionnement de ce circuit est le suivant. The operation of this circuit is as follows.
Une surtension positive sur la ligne A s'écoulera par la diode D 2 et par le thyristor Tl rendu passant du fait que le potentiel sur le point C est supérieur au potentiel de cmanade A positive overvoltage on line A will flow through diode D 2 and through thyristor Tl turned on because the potential on point C is greater than the drive potential
Vl sur la grille G 1.Vl on grid G 1.
De même une surtension positive sur la ligne s'écoulera Likewise, a positive overvoltage on the line will flow
par la diode D 3 et le thyristor T 1. by diode D 3 and thyristor T 1.
Une surtension négative sur la ligne A rendra passant le thyristor T 2 et s'écoulera par oe thyristor et, ou bien vers la masse par la diode Dl ou bien vers l'autre ligne par la diode D 3. A negative overvoltage on line A will make the thyristor T 2 passing and will flow through this thyristor and either to earth by diode Dl or to the other line by diode D 3.
De même une surtension négative sur la ligne B s'écou- Likewise, a negative overvoltage on line B
lera par le thyristor T 3 et vers la ligne A par la diode D 2 ou will read by thyristor T 3 and to line A by diode D 2 or
vers la masse par la diode D 1.to ground via diode D 1.
Ainsi, dans le cas d'une surtension négative, avec le montage de la figure 1, une surtension pourra s'écouler ou bien Thus, in the case of a negative overvoltage, with the assembly of FIG. 1, an overvoltage may flow or else
vers la masse ou bien vers l'autre ligne Elle s'écoulera préfé- towards the ground or towards the other line It will flow prefer-
rentiellement vers l'autre ligne si celle-ci est à un potentiel plus élevé que celui de la masse Ceci présente un inconvénient essentially towards the other line if this is at a higher potential than that of the mass This has a drawback
pratique car, géral Aement, on souhaite dans les montages d'éli- practical because, generally Aement, one wishes in the assemblies of eli-
mination de surtensions déterminer qu'un incident (une sur- overvoltage mining determine that an incident (an over-
tension) s'est produit Pour cela, on utilise un détecteur 10 voltage) occurred For this we use a detector 10
indiquant si du courant a circulé vers ou à partir de la masse. indicating whether current has flowed to or from ground.
Dans le cas d'une surtension transmise d'une ligne sur l'autre, ce détecteur ne verra pas de passage de courant de masse et aucun In the event of an overvoltage transmitted from one line to the other, this detector will not see any passage of ground current and no
incident ne sera signalé.incident will not be reported.
Pour résoudre oe problème, la présente invention pré- To solve this problem, the present invention pre-
voit un schéma du type de celui de la figure 2 Dans c schéma, see a diagram of the type of that of figure 2 In this diagram,
chacun des thyristors D 2 et D 3 est associé à un transistor, res- each of thyristors D 2 and D 3 is associated with a transistor, res-
pectivement TR 2 et TR 3, d'amplification de courant de gâchette. pectively TR 2 and TR 3, for trigger current amplification.
Chacun des transistors est relié par son émetteur à la gâchette de cathode du transistor correspondant et par sa base à la borne de commande G 2 Les collecteurs des transistors TR 2 et TR 3 sont oennectés à un point commxrun D relié à la gâchette E du thyristor à gâchette d'anode T 1 Ainsi, quand une surtension négative se produit sur la ligne A, le thyristor T 2 et le transistor TR 2 deviennent passants La mise en oinduction du transistor TR 2 entraîne, en raison de la connexion entre les points D et E le passage d'un courant de gâchette dans le thyristor T 1 et le rend conducteur Ainsi, un certain courant passera par la diode D 3 et le thyristor T 1 vers la masse en plus du courant passant par la diode D 3 et le thyristor T 2 pour résorber la surtension Ainsi, le détecteur 10 fournira une détection d'incident. Each of the transistors is connected by its transmitter to the cathode trigger of the corresponding transistor and by its base to the control terminal G 2 The collectors of the transistors TR 2 and TR 3 are connected to a common point D connected to the trigger E of the thyristor with anode trigger T 1 Thus, when a negative overvoltage occurs on line A, the thyristor T 2 and the transistor TR 2 become conductive The switching on of the transistor TR 2 results, due to the connection between the points D and E the passage of a trigger current in the thyristor T 1 and makes it conductive Thus, a certain current will pass through the diode D 3 and the thyristor T 1 towards ground in addition to the current passing through the diode D 3 and the thyristor T 2 to absorb the overvoltage Thus, the detector 10 will provide incident detection.
Dans ce qui précède, on a supposé sur les trois thyris- In the above, we have assumed on the three thyris-
tors T 1, T 2, T 3 étaient reliés par leurs anodes, que le thyristor T 1 était un thyristor à gâchette d'anode et que les thyristors T 2 et T 3 étaient à gâchette de cathode On pourrait symétriquement envisager que les thyristors T 2, T 3 et Tl soient reliés par leur cathode En oe cas, le thyristor T 1 serait remplacé par un thyristor à gâchette de cathode et les thyristors T 2 et T 3 par tors T 1, T 2, T 3 were connected by their anodes, that thyristor T 1 was an anode gate thyristor and that thyristors T 2 and T 3 were cathode gate It could be symmetrically considered that thyristors T 2, T 3 and Tl are connected by their cathode In this case, the thyristor T 1 would be replaced by a cathode gate thyristor and the thyristors T 2 and T 3 by
des thyristors à gâchette d'anode. anode trigger thyristors.
Un avantage du circuit de la figure 2, selon l'inven- An advantage of the circuit of FIG. 2, according to the invention
tion, est que, outre qu'il résout le problème de la détection tion, is that, in addition to solving the problem of detection
d'incident sur une ligne, il peut être intégré de façon mono- incident on a line, it can be integrated mono-
lithique. Une représentation simplifiée d'ure telle intégration monolithique est illustrée partiellement en figure 3 o l'on a représenté la diode D 4, le thyristor T 1, le transistor TR 2, le thyristor T 2 et la diode D 2 On n'a pas représenté la diode Dl associée au thyristor T 1 cormte la diode D 2 au thyristor T 2, ni lithic. A simplified representation of such a monolithic integration is partially illustrated in FIG. 3 where the diode D 4, the thyristor T 1, the transistor TR 2, the thyristor T 2 and the diode D 2 are shown. represented the diode Dl associated with the thyristor T 1 as the diode D 2 with the thyristor T 2, nor
l'ensemble T 3, D 3, TR 3 semblable à l'ensemble T 2, D 2, TR 2. the set T 3, D 3, TR 3 similar to the set T 2, D 2, TR 2.
Le ccaposant monolithique de la figure 3 est formé à partir d'une plaquette de silicium de type N 20 revêtue sur sa face arrière d'une métallisation C. Le thyristor à gâchette d'anode T 1 cimprend, à partir de la face inférieure, une région P surdopée 21, le substrat 20, un caisson P 22 et une couche N munie de courts-circuits d'émetteur 23 et revêtue d'une métallisation 24 onectée à la masse, par The monolithic component in FIG. 3 is formed from an N 20 type silicon wafer coated on its rear face with a metallization C. The thyristor with anode trigger T 1 includes, from the lower face, an overdoped region P 21, the substrate 20, a well P 22 and a layer N provided with emitter short circuits 23 and coated with a metallization 24 onected to ground, by
l'interédiaire du détecteur 10 (non représenté) La métallisa- through the detector 10 (not shown) The metallization
tion 24 recouvre aussi une partie non représentée du caisson 22, non recouverte de la couche 23, nstituant l'anode de la diode DI La région de gâchette d'anode du thyristor T 1 est reprise, par l' intermédiaire d'une région surdopée de type N 25 par une métallisation 26 qui la relie à un caisson P 27 dans lequel est diffusée une région N 28, les régions 27 et 28 formant la diode D 4 Une métallisation 29 recouvrant la région N 28 est reliée à tion 24 also covers an unrepresented part of the casing 22, not covered with the layer 23, constituting the anode of the diode DI The anode trigger region of the thyristor T 1 is taken up, via an overdoped region of type N 25 by a metallization 26 which connects it to a box P 27 in which a region N 28 is diffused, the regions 27 and 28 forming the diode D 4 A metallization 29 covering the region N 28 is connected to
la borne G 1 destinée à être connectée à une source de polarisa- terminal G 1 intended to be connected to a polarization source
tion positive +Vl.positive tion + Vl.
Le thyristor à gâchette de cathode T 2 comprend, en partant de la face inférieure, une région P 31, le substrat N 20, un caisson P 32 et une région N 33 percée de courts-circuits d'émetteur et revêtue d'une métallisation d'anode 34 reliée à la ligne A. La diode D 2 est formée entre la métallisation 33 et la métallisation de face arrière C par le caisson P 32, le substrat The cathode gate thyristor T 2 comprises, starting from the lower face, a region P 31, the substrate N 20, a box P 32 and a region N 33 pierced by emitter short-circuits and coated with a metallization anode 34 connected to the line A. The diode D 2 is formed between the metallization 33 and the metallization of the rear face C by the box P 32, the substrate
N 20 et une couche surdopée N 35 du côté de la face inférieure. N 20 and an overdoped layer N 35 on the side of the lower face.
Une métallisation 40 est en contact avec le caisson P A metallization 40 is in contact with the box P
32 et correspond à la gâchette de cathode du thyristor T 2. 32 and corresponds to the cathode trigger of thyristor T 2.
Le transistor TR 2 est représenté dans la partie cen- The transistor TR 2 is represented in the central part
trale de la figure Sa base orrespond à un caisson de type P 41, son émetteur à une couche 42 formée dans ce caisson 41 et reliée trale of the figure Its base corresponds to a P type box 41, its emitter to a layer 42 formed in this box 41 and connected
par la métallisation 40 à la région de gâchette du thyristor T 2. by metallization 40 to the trigger region of thyristor T 2.
Le collecteur du transistor TR 2 correspond au substrat N 20. The collector of transistor TR 2 corresponds to substrate N 20.
Comme le montre mieux la figure 4 la diffusion P 21 d'anode du thyristor Tl se prolonge au moins partiellement sous la région N+ d'émetteur 42 de ce transistor TR 2 de sorte qu'on peut considérer que le collecteur D du transistor TR 2 est relié à la gâchette d'anode E du thyristor T 1 Il faut bien entendu que le transistor TR 2 soit disposé au voisinage immédiat du thyristor T 1 Il en As best shown in Figure 4 the diffusion P 21 of anode of thyristor Tl extends at least partially under the region N + of emitter 42 of this transistor TR 2 so that we can consider that the collector D of transistor TR 2 is connected to the anode trigger E of the thyristor T 1 It is of course necessary for the transistor TR 2 to be placed in the immediate vicinity of the thyristor T 1 It
sera de méme pour le transistor TR 3 (non représenté). will be the same for the transistor TR 3 (not shown).
L'homme de l'art notera que diverses variantes et modi- Those skilled in the art will appreciate that various variations and modi
fications peuvent être appportées à la réalisation du circuit selon la présente invention Par example, on a représenté sur la figure des régions surdopées N+ situées entre les caissons et Fications can be brought to the realization of the circuit according to the present invention For example, one represented in the figure of the N + overdoped regions located between the boxes and
servant d'arrêt de canal Par ailleurs on n'a pas toujours repré- serving as a channel stopper Besides, we did not always represent
senté de région surdopée à l'emplaement de contact entre une métallisation et une couch sous-jacente Une telle région sera nécessaire si la région avec laquelle la métallisation est en5 contact n'est pas suffisamment dopée. felt region overdoped at the contact location between a metallization and an underlying layer Such a region will be necessary if the region with which the metallization is in contact is not sufficiently doped.
L'homme de l'art notera également qu'un avantage de la réalisation selon la présente invention est qu'il n'est pas prévu Those skilled in the art will also note that an advantage of the embodiment according to the present invention is that it is not intended
de régions à diffusion profonde servant d'isolation électrique entre les ceaposants élémentaires du circuit. of regions with deep diffusion serving as electrical insulation between the elementary components of the circuit.
Claims (5)
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9015640A FR2670339B1 (en) | 1990-12-07 | 1990-12-07 | PROTECTION CIRCUIT LIMITING OVERVOLTAGES BETWEEN TWO SELECTED LIMITS AND ITS MONOLITHIC INTEGRATION. |
| DE69121860T DE69121860T2 (en) | 1990-12-07 | 1991-12-03 | Protection circuit limiting overvoltages between selected limits and their monolithic integration |
| EP91420430A EP0490787B1 (en) | 1990-12-07 | 1991-12-03 | Protection circuit limiting overvoltages between selected limits and its monolithic integration |
| JP3347778A JPH05199655A (en) | 1990-12-07 | 1991-12-04 | Low-capacitance protecting circuit |
| JP3347777A JPH04322468A (en) | 1990-12-07 | 1991-12-04 | Overvoltage protecting circuit |
| US07/802,806 US5243488A (en) | 1990-12-07 | 1991-12-06 | Protection circuit limiting overvoltages between two selected limits and its monolithic integration |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9015640A FR2670339B1 (en) | 1990-12-07 | 1990-12-07 | PROTECTION CIRCUIT LIMITING OVERVOLTAGES BETWEEN TWO SELECTED LIMITS AND ITS MONOLITHIC INTEGRATION. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2670339A1 true FR2670339A1 (en) | 1992-06-12 |
| FR2670339B1 FR2670339B1 (en) | 1993-03-12 |
Family
ID=9403213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9015640A Expired - Fee Related FR2670339B1 (en) | 1990-12-07 | 1990-12-07 | PROTECTION CIRCUIT LIMITING OVERVOLTAGES BETWEEN TWO SELECTED LIMITS AND ITS MONOLITHIC INTEGRATION. |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5243488A (en) |
| EP (1) | EP0490787B1 (en) |
| JP (2) | JPH04322468A (en) |
| DE (1) | DE69121860T2 (en) |
| FR (1) | FR2670339B1 (en) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07170659A (en) * | 1993-12-13 | 1995-07-04 | Nec Corp | Overvoltage protection circuit |
| FI98255C (en) * | 1994-04-14 | 1997-05-12 | Kone Oy | Surge Protection |
| FR2718899B1 (en) * | 1994-04-14 | 1996-07-12 | Sgs Thomson Microelectronics | Protection component fault indicator. |
| US5532894A (en) * | 1994-07-11 | 1996-07-02 | Minnesota Mining And Manufacturing Company | Overvoltage protection circuit |
| US5480589A (en) * | 1994-09-27 | 1996-01-02 | Nordson Corporation | Method and apparatus for producing closed cell foam |
| TW407371B (en) * | 1997-04-25 | 2000-10-01 | Siemens Ag | Equipment to limited alternative current, especially in short-circuit case |
| US6061445A (en) * | 1997-09-15 | 2000-05-09 | Conexant Systems, Inc. | Surge protection data access arrangement (DAA) |
| FR2773265B1 (en) | 1997-12-30 | 2000-03-10 | Sgs Thomson Microelectronics | SUBSCRIBER INTERFACE PROTECTION CIRCUIT |
| CN1375157A (en) * | 1999-10-26 | 2002-10-16 | 电力革新有限公司 | Overvoltage protection circuitry |
| JP4369230B2 (en) * | 2001-11-07 | 2009-11-18 | 新電元工業株式会社 | Surge protection semiconductor device |
| US6765787B2 (en) * | 2002-09-30 | 2004-07-20 | Basic Resources Inc. | Device and method for providing electric service |
| US20050174708A1 (en) * | 2002-09-30 | 2005-08-11 | Price Linda G.K. | Device and method for providing electric service |
| US20050122650A1 (en) * | 2003-12-03 | 2005-06-09 | Beasley Max H.Iii | Portable power supply with safety switch |
| GB0425596D0 (en) * | 2004-11-20 | 2004-12-22 | Bourns Ltd | Integrated protection device |
| US7515391B2 (en) * | 2005-10-19 | 2009-04-07 | Littlefuse, Inc. | Linear low capacitance overvoltage protection circuit |
| JP5697263B2 (en) * | 2012-06-19 | 2015-04-08 | 株式会社昭電 | Abnormality detection circuit for communication surge protection element |
| US10002861B2 (en) * | 2016-06-23 | 2018-06-19 | Nxp Usa, Inc. | ESD protection structure |
| DE102018206896A1 (en) * | 2018-05-04 | 2019-11-07 | Robert Bosch Gmbh | Protection circuit against electrostatic discharges |
| DE102019111378A1 (en) * | 2019-05-02 | 2020-11-05 | Dehn Se + Co Kg | Asymmetrical overvoltage protection device, DC circuit arrangement and DC network |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2433845A1 (en) * | 1978-08-17 | 1980-03-14 | Asea Ab | OVERVOLTAGE CIRCUIT BREAKER FOR PROTECTION OF LOW POWER TYPE SEMICONDUCTOR COMPONENTS |
| US4390919A (en) * | 1981-11-27 | 1983-06-28 | Gte Products Corporation | Electronic surge arrestor |
| GB2218872A (en) * | 1988-05-19 | 1989-11-22 | Texas Instruments Ltd | Overvoltage protectors |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61150617A (en) * | 1984-12-24 | 1986-07-09 | 日本電信電話株式会社 | Surge protection circuit |
-
1990
- 1990-12-07 FR FR9015640A patent/FR2670339B1/en not_active Expired - Fee Related
-
1991
- 1991-12-03 DE DE69121860T patent/DE69121860T2/en not_active Expired - Fee Related
- 1991-12-03 EP EP91420430A patent/EP0490787B1/en not_active Expired - Lifetime
- 1991-12-04 JP JP3347777A patent/JPH04322468A/en not_active Withdrawn
- 1991-12-04 JP JP3347778A patent/JPH05199655A/en not_active Withdrawn
- 1991-12-06 US US07/802,806 patent/US5243488A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2433845A1 (en) * | 1978-08-17 | 1980-03-14 | Asea Ab | OVERVOLTAGE CIRCUIT BREAKER FOR PROTECTION OF LOW POWER TYPE SEMICONDUCTOR COMPONENTS |
| US4390919A (en) * | 1981-11-27 | 1983-06-28 | Gte Products Corporation | Electronic surge arrestor |
| GB2218872A (en) * | 1988-05-19 | 1989-11-22 | Texas Instruments Ltd | Overvoltage protectors |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69121860T2 (en) | 1997-01-23 |
| EP0490787A1 (en) | 1992-06-17 |
| EP0490787B1 (en) | 1996-09-04 |
| FR2670339B1 (en) | 1993-03-12 |
| JPH05199655A (en) | 1993-08-06 |
| JPH04322468A (en) | 1992-11-12 |
| DE69121860D1 (en) | 1996-10-10 |
| US5243488A (en) | 1993-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2670339A1 (en) | PROTECTION CIRCUIT LIMITING OVERVOLTAGES BETWEEN TWO SELECTED LIMITS AND ITS MONOLITHIC INTEGRATION. | |
| FR2636778A1 (en) | MOS COMPOSITE TRANSISTOR AND APPLICATION TO A FREE WHEEL DIODE | |
| EP0963608B1 (en) | Subscriber interface protection circuit | |
| EP0543742A1 (en) | Monolithic low-voltage protection diode with low capacity | |
| EP0490786B1 (en) | Programmable protection circuit and monolithic manufacturing thereof | |
| EP0562982B1 (en) | Integrated circuit comprising a network of protection diodes | |
| FR2820883A1 (en) | HIGH CAPACITY PHOTODIODE | |
| EP0742591B1 (en) | Complete protection component for interface circuit of subscriber lines | |
| FR2750536A1 (en) | TRIAC ARRAY WITH TRIGGER REFERENCED IN RELATION TO A COMMON OPPOSITE SIDE ELECTRODE | |
| EP0359680B1 (en) | Integretable active diode | |
| EP0780952B1 (en) | Monolithic and static current limiter and circuit breaker | |
| EP0518790B1 (en) | Bidirectional protection element | |
| FR2624655A1 (en) | PROTECTION STRUCTURE FOR ACCESS TO AN INTEGRATED CIRCUIT | |
| EP0742592B1 (en) | Sensitive protection component for interface circuit of subscriber lines | |
| EP1098355B1 (en) | Powerdetector component | |
| EP1076366A1 (en) | Bidirectional switch with improved switching performances | |
| EP0865671B1 (en) | Normally conducting dual thyristor | |
| FR2818805A1 (en) | SENSITIVE BIDIRECTIONAL STATIC SWITCH | |
| EP0410911A1 (en) | Process of manufacturing an integrated power transistor/logic circuit comprising a diode. | |
| FR2542946A1 (en) | DIFFERENTIAL AMPLIFIER WITH BIPOLAR TRANSISTORS PRODUCED IN CMOS TECHNOLOGY | |
| EP0881681B1 (en) | Device protecting an integrated MOS device against voltage gradients | |
| FR2585202A1 (en) | PILOT ELEMENT FOR INDUCTIVE LOADS | |
| EP1516201B1 (en) | Input arrangement for ultrasonic echography | |
| EP0055644A1 (en) | MOS transistor with bipolar operation in saturation | |
| FR2587842A1 (en) | NORMALLY LOCKED SEMICONDUCTOR POWER DEVICE FOR HIGH VOLTAGES AND WITH MODULATED CONDUCTION RESISTANCE |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |