FR2667714A1 - Procede pour repartir la memoire d'un circuit integre entre plusieurs applications. - Google Patents

Procede pour repartir la memoire d'un circuit integre entre plusieurs applications. Download PDF

Info

Publication number
FR2667714A1
FR2667714A1 FR9012439A FR9012439A FR2667714A1 FR 2667714 A1 FR2667714 A1 FR 2667714A1 FR 9012439 A FR9012439 A FR 9012439A FR 9012439 A FR9012439 A FR 9012439A FR 2667714 A1 FR2667714 A1 FR 2667714A1
Authority
FR
France
Prior art keywords
code
memory
zone
access
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9012439A
Other languages
English (en)
Other versions
FR2667714B1 (fr
Inventor
Kowalski Jacek
Foglino Jean-Jacques
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gemplus SA
Original Assignee
Gemplus Card International SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gemplus Card International SA filed Critical Gemplus Card International SA
Priority to FR9012439A priority Critical patent/FR2667714A1/fr
Priority to PCT/FR1991/000786 priority patent/WO1992006451A1/fr
Priority to JP3516443A priority patent/JPH06502032A/ja
Priority to EP91917979A priority patent/EP0553163A1/fr
Priority to CA002093524A priority patent/CA2093524A1/fr
Publication of FR2667714A1 publication Critical patent/FR2667714A1/fr
Application granted granted Critical
Publication of FR2667714B1 publication Critical patent/FR2667714B1/fr
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/357—Cards having a plurality of specified features
    • G06Q20/3576—Multiple memory zones on card
    • G06Q20/35765—Access rights to memory zones

Landscapes

  • Engineering & Computer Science (AREA)
  • Business, Economics & Management (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Accounting & Taxation (AREA)
  • Strategic Management (AREA)
  • General Business, Economics & Management (AREA)
  • Theoretical Computer Science (AREA)
  • Storage Device Security (AREA)

Abstract

L'invention concerne les procédés permettant d'implanter plusieurs applications distinctes dans le circuit intégré d'une carte à puce. Elle consiste à utiliser un code d'accès comprenant un code secret (202) et un code (201) définissant un numéro de zone dans la mémoire (103). Chaque zone correspond à une application. Le code définissant le numéro de zone permet d'accéder à la zone correspondante et donc à l'application, et le code secret permet ensuite le démarrage de cette application. Elle permet de réaliser des cartes à puce pouvant être utilisée par des personnes différentes pour des applications distinctes.

Description

PROCEDE POUR REPARTIR LA MEMOIRE D'UN CIRCUIT
INTEGRE ENTRE PLUSIEURS APPLICATIONS.
La présente invention se rapporte aux procédés qui permettent de répartir le contenu de la mémoire d'un circuit intégré entre plusieurs applications, elles-mêmes éventuellement affectées à des utilisateurs différent. Elle s'applique plus particulièrement aux circuits intégrés destinés à être montés dans des cartes à mémoire dites cartes à puce". Elle est particulièrement utile pour les circuits intégrés qui ne comportent pas de microprocesseur, mais seulement quelques circuits logiques qui permettent d'exploiter le contenu de la mémoire.
Il est connu d'interdire l'accès à la mémoire, et en fait l'utilisation, d'un circuit intégré, en inscrivant dans cette mémoire, à une adresse déterminée, un code secret. Tant que l'utilisateur n'a pas présenté ce code secret à l'entrée du circuit, celui-ci reste bloqué, tout au moins partiellement.
On souhaite par ailleurs pouvoir utiliser un même circuit dans différentes applications, par exemple pour une carte bancaire et téléphonique. Il est alors utile de protéger séparément les accès à ces utilisations, pour éviter par exemple que l'usage téléphonique ne donne accès à l'usage bancaire. Lorsque le circuit intégré est muni d'un microprocesseur, on peut facilement concevoir une solution par logiciel à ce problème. Lorsque par contre il n'est pas muni d'un microprocesseur, il faut trouver une solution simple pour ne pas augmenter la complexité des circuits logiques d'exploitation de la mémoire, au risque d'aboutir à un circuit aussi complexe, mais moins souple, que celui comportant un microprocesseur.
Pour sauvegarder cette simplicité, l'invention propose un procédé pour répartir la mémoire d'un circuit intégré entre plusieurs applications, caractérisé en ce que l'on divise la mémoire en plusieurs zones correspondant chacune à une application, et que l'on associe à chaque zone un code destiné à être présenté au circuit par l'utilisateur pour autoriser quand il est reconnu l'accès à la zone à laquelle il est associé.
En outre, l'invention s'applique aussi aux circuits intégrés munis d'un microprocesseur en implantant dans le logiciel le procédé de l'invention, ce qui donne à la partie de logiciel correspondante une taille réduite et une efficacité remarquable.
D'autres particularités et avantages de l'invention apparaîtront clairement dans la description suivante faite en regard des figures annexées qui représentent - la figure 1, une représentation schématique du déroulement du procédé selon l'invention - la figure 2, la structure d'un code permettant l'accès à une zone ; et - la figure 3, un schéma partiel d'un circuit intégré selon l'invention.
Selon l'invention, on attribue à chaque application implantée dans la mémoire du circuit un code d'accès, qui peut être un code secret réservé à l'utilisateur autorisé, qui ouvre l'accès à une zone particulière de la mémoire où réside l'application correspondante.
Ainsi, comme représenté sur la figure 1, l'utilisateur, qui peut être l'industriel chargé de développer une application particulière, ou le particulier utilisateur final de la carte à puce contenant le circuit intégré, commence dans une étape 101 par entrer un code dans le circuit. Ce code est décodé dans une étape 102 pour obtenir l'autorisation d'accès à l'une des zones de la mémoire 103, et à partir de ce moment l'utilisateur est libre d'utiliser le contenu de cette zone, soit pour y implanter l'utilisation qu'il a développée, soit pour faire fonctionner celle-ci. L'accès des autres zones est, dans les cas les plus simples et les plus courants, interdit, mais il est éventuellement possible d'autoriser un accès partiel, par exemple pour utiliser un sous-programme contenu dans une autre application.
Un perfectionnement intéressant consiste à organiser la logique du circuit, ou le logiciel du microprocesseur, pour que les adresses de début de zone, et les suivantes jusqu'à la fin si elles sont de longueurs identiques, soient les mêmes, vues de l'utilisateur. Bien entendu les adresses physiques seront différentes, mais cela ne se verra pas du côté utilisateur, qui utilisera en fait l'équivalent invisible pour lui d'un adressage relatif. Outre la simplification du travail du développeur de l'application, on augmente la sécurité en empêchant d'accéder à des adresses interdites par une voie détournée, éventuellement possible suite à un bogue de programmation ou de spécification.
Si la reconnaissance d'un code particulier et la sélection de la zone mémoire correspondante se font aisément avec un microprocesseur, ces actions nécessitent dans le cas d'une logique câblée un matériel relativement lourd en comparaison de celui strictement nécessaire à la gestion de la mémoire en l'absence de microprocesseur.
Pour résoudre ce problème, l'invention propose d'utiliser un code formé de 2 morceaux, comme représenté en figure 2. Ce code comportera donc une première partie 201, formée de x bits, désignant le numéro de zone utilisable, et une deuxième partie 202, formée de y bits et comportant le code secret (ou confidentiel) nécessaire pour accéder à la zone désignée par le code.
La longueur totale du code à présenter par l'utilisateur sera donc de x + y bits et cette longueur sera de préférence égale à celle d'un mot de la mémoire, pour faciliter la réalisation des circuits logiques du circuit intégré.
Le numéro de zone sera de préférence placé en tête du code, en se référant au sens par lequel l'utilisateur l'introduit dans le circuit en mode série, ce qui est le cas le plus fréquent, notamment dans les cartes à puce en raison du faible nombre de contacts disponibles sur le connecteur d'entréejsortie. De cette manière, dès que le code entre dans le circuit, les x premiers bit sont lus en premier et indiquent quel est le code secret interne mémorisé dans le circuit qu'il faut comparer au code secret externe formé par les y bits de la deuxième partie du code introduit par l'utilisateur. Le pointeur interne du circuit sélectionne alors le code secret mémorisé puis, si la comparaison est positive, il donne accès à la zone de la mémoire désignée par le numéro formant la première partie du code.
Bien entendu si la comparaison est négative l'accès sera refusé, sauf éventuellement à une zone délivrant par exemple un message d'erreur.
Les codes secrets mémorisés seront par exemple contenus dans une table spéciale, mais de préférence on les placera dans la mémoire en tête des zones auxquelles ils donnent accès, ce qui permet là aussi de simplifier les circuits internes du circuit intégré. En effet dans ce cas le pointeur interne, sous la commande du numéro de zone, adresse directement le premier mot de la mémoire et l'application peut démarrer sans retard dès que le code secret est reconnu. De plus on économise les circuits nécessaires pour former une telle table et ses interfaces avec le reste du circuit intégré. Quand les codes secrets sont contenus dans une table spéciale, cette table permet en les décodant, de conduire à une partie commune d'adressage qui joue un rôle de sélection pour les zones mémoires auxquelles les codes secrets donnent accès.
Si, comme indiqué plus haut, la longueur totale du code (secret + nO de zone) est égale à celle d'un mot de la mémoire, on peut soit neutraliser les bits correspondant au numéro, soit y mettre ce numéro lui-même et faire une comparaison totale du mot et du code, en obtenant ainsi une sécurité supplémentaire par redondance de la vérification du numéro de zone.
Dans le cas d'un circuit à microprocesseur la sélection se fait par logiciel. Après extraction des x premiers bits du code présenté, le logiciel aiguille le pointeur interne vers le premier mot de la zone correspondant au numéro indiqué par ces x bits, il provoque la lecteur de ce mot, puis la comparaison des y derniers bits avec le mot ainsi lu, et enfin le démarrage de l'application si la comparaison est positive.
Dans le cas d'un circuit sans microprocesseur, on peut utiliser par exemple des circuits logiques comme représenté sur la figure 3, limitée aux circuits spécifiques de l'invention.
le code introduit par l'utilisateur arrive par une connexion "entrée code" dans un registre 301 où il est mémorisé.
Les x premiers bits, correspondant au numéro de zone, sont appliqués à une logique de zones 302 où ils sont décodés pour obtenir un signal qui indique sur une connexion "sélection" la zone concernée. Cette logique mémorise ce signal jusqu'à la fin de l'application.
Le signal de sélection ainsi obtenu est appliqué aux organes d'adressage 303 de la mémoire 304 du circuit intégré. Ces organes de sélection reçoivent également par une connexion "entrée adresses" les adresses des mots à lire dans l'application. La première adresse, 0 par convention, est toujours la même, et combinée avec le signal de sélection elle permet de lire dans la mémoire le premier mot de la zone désignée, qui contient le code secret interne mémorisé.
Ce code interne est appliqué, avec le code secret externe provenant du registre 301, à un comparateur 305 qui délivre, si cette comparaison est positive, un signal de validation de lecture qui vient ouvrir une porte 306 qui permet aux mots lus dans la mémoire de sortir vers les autres organes du circuit intégré. Ce signal de validation permet également, le cas échéant, de débloquer tout ou partie de ces autres organes, par exemple pour autoriser l'écriture dans la mémoire.
En outre, pendant toute la durée de l'application, le signal "sélection" permet, en combinaison avec le signal d'adresses, de lire le contenu de la zone comme si elle était en tête de la mémoire. Il en est de même bien entendu pour les autres applications.
Par ailleurs, il n'est pas absolument nécessaire que chaque code confidentiel soit placé au début de sa zone mémoire. En effet, la structure de l'invention est aussi particulièrement intéressante si, après la présentation du code, toutes les zones sont de la même taille. Dans le cas contraire on utilise une organisation dans laquelle les codes secrets sont mémorisés dans une petite zone.

Claims (7)

REVENDICATIONS
1 - Procédé pour répartir la mémoire d'un circuit intégré entre plusieurs applications, caractérisé en ce que l'on divise la mémoire (103) en plusieurs zones correspondant chacune à une application, et que l'on associe à chaque zone un code destiné à être présenté (101) au circuit par l'utilisateur pour autoriser (102) quand il est reconnu l'accès à la zone à laquelle il est associé.
2 - Procédé selon la revendication 1, caractérisé en ce que le code est divisé en deux parties, l'une (201) correspondant au numéro de la zone associée, et l'autre (202) formant un code secret destiné à protéger l'accès à l'application contenue dans ladite zone.
3 - Procédé selon la revendication 2, caractérisé en ce que la partie (201) correspondant au numéro de zone est placée avant l'autre partie, compte tenu du sens d'introduction du code dans le circuit.
4 - Procédé selon l'une quelconque des revendications 1 à 3, caractérisé en ce que l'on associe les adresses (303) des zones et les codes correspondant à ces zones (302) pour que les adressages des zones soient identiques vu du coté utilisateur.
5 - Procédé selon l'une quelconque des revendications 1 à 4,caractérisé en ce que l'on mémorise dans la mémoire (304) du circuit intégré les codes permettant d'autoriser (305) les accès aux applications.
6 - Procédé selon la revendication 5, caractérisé en ce que les codes secrets sont placés en tête des zones correspondantes de la mémoire (103).
7 - Procédé selon la revendication 6, caractérisé en ce que les codes secrets sont placés dans une table des codes.
FR9012439A 1990-10-09 1990-10-09 Procede pour repartir la memoire d'un circuit integre entre plusieurs applications. Granted FR2667714A1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
FR9012439A FR2667714A1 (fr) 1990-10-09 1990-10-09 Procede pour repartir la memoire d'un circuit integre entre plusieurs applications.
PCT/FR1991/000786 WO1992006451A1 (fr) 1990-10-09 1991-10-08 Procede pour repartir la memoire d'un circuit integre entre plusieurs applications
JP3516443A JPH06502032A (ja) 1990-10-09 1991-10-08 複数のアプリケーション間で集積回路のメモリを分配する方法
EP91917979A EP0553163A1 (fr) 1990-10-09 1991-10-08 Procede pour repartir la memoire d'un circuit integre entre plusieurs applications
CA002093524A CA2093524A1 (fr) 1990-10-09 1991-10-08 Procede pour repartir la memoire d'un circuit integre entre plusieurs applications

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9012439A FR2667714A1 (fr) 1990-10-09 1990-10-09 Procede pour repartir la memoire d'un circuit integre entre plusieurs applications.

Publications (2)

Publication Number Publication Date
FR2667714A1 true FR2667714A1 (fr) 1992-04-10
FR2667714B1 FR2667714B1 (fr) 1995-01-27

Family

ID=9401057

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9012439A Granted FR2667714A1 (fr) 1990-10-09 1990-10-09 Procede pour repartir la memoire d'un circuit integre entre plusieurs applications.

Country Status (5)

Country Link
EP (1) EP0553163A1 (fr)
JP (1) JPH06502032A (fr)
CA (1) CA2093524A1 (fr)
FR (1) FR2667714A1 (fr)
WO (1) WO1992006451A1 (fr)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0644513A2 (fr) * 1993-09-17 1995-03-22 AT&T Corp. Carte à circuit intégré pour une pluralité de fournisseurs de service et pour une installation à distance des dits
FR2726381A1 (fr) * 1994-09-30 1996-05-03 Samsung Electronics Co Ltd Carte intelligente et procede pour acceder a sa memoire de donnees
FR2757654A1 (fr) * 1996-12-24 1998-06-26 Sgs Thomson Microelectronics Memoire avec zones protegees en lecture
EP0856818A2 (fr) * 1997-01-30 1998-08-05 Motorola, Inc. Dispositif et méthode pour l'accès aux données sécurisées, mémorisée dand un suport de données portatif

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2690008B1 (fr) * 1991-05-29 1994-06-10 Gemplus Card Int Memoire avec cellule memoire eeprom a effet capacitif et procede de lecture d'une telle cellule memoire.
FR2685113B1 (fr) * 1991-12-17 1998-07-24 Gemplus Card Int Procede d'intervention sur une borne de delivrance d'un bien ou d'un service.
US5682027A (en) * 1992-10-26 1997-10-28 Intellect Australia Pty Ltd. System and method for performing transactions and a portable intelligent device therefore
FR2703501B1 (fr) * 1993-04-01 1995-05-19 Gemplus Card Int Circuit intégré pour carte à mémoire et procédé de décomptage d'unités dans une carte à mémoire.
FR2703526B1 (fr) * 1993-04-02 1995-05-19 Gemplus Card Int Circuit de déclenchement automatique.
FR2705810B1 (fr) * 1993-05-26 1995-06-30 Gemplus Card Int Puce de carte à puce munie d'un moyen de limitation du nombre d'authentifications.
US6145739A (en) * 1993-10-26 2000-11-14 Intellect Australia Pty Ltd. System and method for performing transactions and an intelligent device therefor
US5491827A (en) * 1994-01-14 1996-02-13 Bull Hn Information Systems Inc. Secure application card for sharing application data and procedures among a plurality of microprocessors
GB9502864D0 (en) * 1995-02-14 1995-04-05 Digicash Bv Cryptographic reduced instruction set processor
FR2739706B1 (fr) * 1995-10-09 1997-11-21 Inside Technologies Perfectionnements aux cartes a memoire
FR2739737B1 (fr) * 1995-10-09 1997-11-21 Inside Technologies Perfectionnements aux cartes a memoire
EP0818761A1 (fr) * 1996-07-12 1998-01-14 Koninklijke KPN N.V. Carte à puce, module d'application sécurisé, système comportant un module d'application sécurisé et un terminal et une méthode pour commander des actions de service exécutées par le module d'application sécurisé dans la carte à puce

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0261030A2 (fr) * 1986-09-16 1988-03-23 Fujitsu Limited Système pour la saisie de surface de champ de données dans une carte à circuit intégré pour des services multiples
FR2640783A1 (fr) * 1988-12-19 1990-06-22 Hitachi Maxell Carte a circuit integre et son procede de commande

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0261030A2 (fr) * 1986-09-16 1988-03-23 Fujitsu Limited Système pour la saisie de surface de champ de données dans une carte à circuit intégré pour des services multiples
FR2640783A1 (fr) * 1988-12-19 1990-06-22 Hitachi Maxell Carte a circuit integre et son procede de commande

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0644513A2 (fr) * 1993-09-17 1995-03-22 AT&T Corp. Carte à circuit intégré pour une pluralité de fournisseurs de service et pour une installation à distance des dits
EP0644513A3 (fr) * 1993-09-17 2000-04-26 AT&T Corp. Carte à circuit intégré pour une pluralité de fournisseurs de service et pour une installation à distance des dits
FR2726381A1 (fr) * 1994-09-30 1996-05-03 Samsung Electronics Co Ltd Carte intelligente et procede pour acceder a sa memoire de donnees
FR2757654A1 (fr) * 1996-12-24 1998-06-26 Sgs Thomson Microelectronics Memoire avec zones protegees en lecture
EP0851359A1 (fr) * 1996-12-24 1998-07-01 STMicroelectronics S.A. Mémoire avec zones protégées en lecture
US6002619A (en) * 1996-12-24 1999-12-14 Sgs-Thomson Microelectornics S.A. Memory with read protected zones
EP0856818A2 (fr) * 1997-01-30 1998-08-05 Motorola, Inc. Dispositif et méthode pour l'accès aux données sécurisées, mémorisée dand un suport de données portatif
EP0856818A3 (fr) * 1997-01-30 2002-05-08 Motorola, Inc. Dispositif et méthode pour l'accès aux données sécurisées, mémorisée dand un suport de données portatif

Also Published As

Publication number Publication date
FR2667714B1 (fr) 1995-01-27
EP0553163A1 (fr) 1993-08-04
JPH06502032A (ja) 1994-03-03
CA2093524A1 (fr) 1992-04-10
WO1992006451A1 (fr) 1992-04-16

Similar Documents

Publication Publication Date Title
FR2667714A1 (fr) Procede pour repartir la memoire d'un circuit integre entre plusieurs applications.
CA2120294C (fr) Procede de signature d'un fichier informatique, et dispositif pour la mise en oeuvre
EP1766588B1 (fr) Composant pour module de sécurité
EP0552079B1 (fr) Carte à mémoire de masse pour microordinateur
FR2698195A1 (fr) Procédé et circuit de cryptage et d'authentification pour carte à mémoire synchrone.
CA2046289C (fr) Procede de generation d'un nombre aleatoire dans un systeme de traitement de donnees, et systeme mettant en oeuvre un tel procede
FR2549989A1 (fr) Systeme d'authentification entre un lecteur de carte et une carte de paiement echangeant des informations
EP0552077B1 (fr) Carte à mémoire de masse pour microordinateur avec facilités d'exécution de programmes internes
EP0941525A1 (fr) Systeme d'authentification a carte a microcircuit
WO2001095274A1 (fr) Procede de securisation de la phase de pre-initialisation d'un systeme embarque a puce electronique, notamment d'une carte a puce, et systeme embarque mettant en oeuvre le procede
EP0651394A1 (fr) Circuit intégré contenant une mémoire protégée et système sécurisé utilisant ledit circuit intégré
EP0606792B1 (fr) Procédé d'authentification d'un ensemble informatique par un autre ensemble informatique
EP0572515A1 (fr) Procede de protection d'un circuit integre contre les utilisations frauduleuses
EP0735489A1 (fr) Procédé de protection de zones de mémoires non volatiles
FR2816731A1 (fr) Procede de chargement et de personnalisation des informations et programmes charges dans une carte a puce
EP0393050B1 (fr) Dispositif de protection des zones memoire d'un systeme electronique a microprocesseur
EP1029312B1 (fr) Procede de gestion securise d'une memoire
EP1612637A1 (fr) Module de sécurité et méthode de personnalisation d'un tel module de sécurité
EP0974131B1 (fr) Procede d'interpretation dynamique de donnees pour une carte a puce
FR2673316A1 (fr) Dispositif d'adressage sequentiel d'une memoire, notamment pour carte a memoire.
FR2861482A1 (fr) Procede de securisation d'une donnee biometrique d'authentification et procede d'authentification d'un utilisateur a partir d'une donnee biometrique d'authentification
FR3042626A1 (fr) Procede et systeme d'acces securise et discrimine a des services d'un circuit integre, par diversification d'une unique cle racine
EP2280380A1 (fr) Procédé de personnalisation d'une entité électronique, et entité électronique mettant en oeuvre ce procédé
FR2856815A1 (fr) Procede d'authentification de donnees contenues dans un objet a memoire
FR2792088A1 (fr) Procede de paiement securise et dispositif pour la mise en oeuvre d'un tel procede

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20090630