FR2666711A1 - Systeme de lissage et de compensation de phase post-traitement numerique. - Google Patents

Systeme de lissage et de compensation de phase post-traitement numerique. Download PDF

Info

Publication number
FR2666711A1
FR2666711A1 FR9011217A FR9011217A FR2666711A1 FR 2666711 A1 FR2666711 A1 FR 2666711A1 FR 9011217 A FR9011217 A FR 9011217A FR 9011217 A FR9011217 A FR 9011217A FR 2666711 A1 FR2666711 A1 FR 2666711A1
Authority
FR
France
Prior art keywords
address
data
digital processing
digital
storage means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9011217A
Other languages
English (en)
Other versions
FR2666711B1 (fr
Inventor
Bourcet Patrice
Komly Alain
Seguin Michel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telediffusion de France ets Public de Diffusion
Original Assignee
Telediffusion de France ets Public de Diffusion
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telediffusion de France ets Public de Diffusion filed Critical Telediffusion de France ets Public de Diffusion
Priority to FR9011217A priority Critical patent/FR2666711B1/fr
Publication of FR2666711A1 publication Critical patent/FR2666711A1/fr
Application granted granted Critical
Publication of FR2666711B1 publication Critical patent/FR2666711B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
    • H04H20/65—Arrangements characterised by transmission systems for broadcast
    • H04H20/67—Common-wave systems, i.e. using separate transmitters operating on substantially the same frequency
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Complex Calculations (AREA)

Abstract

L'invention concerne un système de traitement numérique constitué d'une pluralité d'unités de traitement numérique (10) fonctionnant en parallèle et indépendantes physiquement, les unités de traitement (10) recevant une même séquence de données numériques en entrée à une fréquence de réception Fe prédéterminée et restituant en sortie des données numériques de traitement en phase, caractérisé en ce que ledit moyen de mémorisation temporaire (30) est un moyen de mémorisation de données double accés et comporte deux ports d'adresses (32, 36) et deux ports de données (34, 38), et en ce que chaque unité de traitement numérique (10) comporte un moyen de verrouillage d'adresse (20) relié au bus d'adresses (12) et relié au second port d'adresses (36) du moyen de mémorisation temporaire (30). L'invention trouve une application préférentielle dans les sites d'émission et dans les équipements de production de programmes radiophoniques.

Description

SYSTEME DE LISSAGE ET DE COMPENSATION DE
PHASE POST-TRAITEMENT NUMERIQUE
L'invention concerne les systèmes de traitement numérique comportant des unités de traitement numériques fonctionnant en parallèle. De tels systèmes de traitement numérique sont utilisés par exemple dans les sites d'émission de programmes radiophoniques. Les sites d'émission recoivent d'une source un signal numérisé correspondant à un programme d'émission pour émettre celui-ci, après une processus de codage et de modulation, sous la forme d'un signal analogique en modulation de fréquence destiné à des auditeurs. Chaque site d'émission inclut une unité de traitement numérique recevant une séquence de données numériques formée à partir du signal numérisé pour fournir une séquence de données numériques de traitement permettant de fabriquer le signal analogique en modulation de fréquence.
Dans de tels systèmes de traitement numériques, les unités de traitement numériques ne sont pas reliées physiquement entre elles mais pour autant, il est nécessaire que chaque unité de traitement numérique délivre en sortie et de façon synchrone avec les autres unités de traitement, la même séquence de données numériques de traitement pour assurer par exemple l'identité des signaux (analogiques en modulation de fréquence).
En se reportant à la figure 1, on a représenté un système de traitement numérique comportant deux unités de traitement numériques 10 indépendantes physiquement et installées dans des sites d'émission 2,3. Les sites d'émission reçoivent le même signal numérisé provenant d'une source 1 via un canal de transmission (du type hertzien par exemple). Il est prévu dans chaque site d'émission des moyens de réception du signal numérisé pour reconstituer une fréquence de réception Fe et paralléliser les données numériques du signal numérisé afin de former une séquence de données numériques en entrée de chaque unité de traitement. Il est connu d'utiliser des boucles à verrouillage de phase pour reconstituer la fréquence de réception.
Les unités de traitement numérique sont de façon conventionnelle construites autour d'une unité de commande et de calcul telle qu'un microprocesseur relié à un moyen de mémorisation de programme dans lequel on enregistre un programme pour effectuer un processus de traitement spécifique, le microprocesseur fournissant en sortie des données numériques de traitement pour leur enregistrement éventuel dans un moyen de mémorisation temporaire avant leur transfert.
Relativement à la fréquence de réception et à la vitesse de traitement des données numériques dans chaque unité de traitement, un problème majeur se pose lorsqu'on désire associer dans le temps les résultats des traitements effectués en parallèle. Ce problème est dû au fait que les unités de traitement ne sont pas reliées physiquement et ne peuvent donc pas se mettre en phase par rapport à une horloge commune. Pour associer dans le temps les séquences de données numériques de traitement il est nécessaire de pouvoir commander dans chaque unité de traitement la fréquence de sortie des données numériques de traitement. Enfin dans un système de traitement numérique tel que décrit précédemment les données numériques sont reçues en entrée des unités de traitement avec un retard variable dépendant de l'éloignement relatif de chaque site d'émission par rapport à la source.Par conséquent un second problème lié au problème précédemment mentionné est de contrôler la phase relative des séquences de données numériques de traitement fournies par les unités de traitement pour pouvoir les associer temporellement.
L'objectif de l'invention est de fournir un système de traitement numérique du type précédemment décrit dans lequel les données numériques de traitement sont délivrées en sortie des unités autonomes de traitement en parallèle pour être associées temporellement.
Un autre objectif de l'invention est de fournir un tel système de traitement numérique, dans lequel la fréquence de sortie des données numériques de traitement est commandable mais reste représentative de la fréquence de réception des données numériques reçues en entrée des unités de traitement.
Un autre objectif de l'invention est de fournir un tel système de traitement numérique dans lequel on peut contrôler la phase relative des sorties de données des unités de traitement fonctionnant en parallèle.
Dans tous les cas, les unités de traitement numériques sont indépendantes physiquement.
Pour résoudre ces différents problèmes, on propose d'utiliser comme moyen de mémorisation temporaire une mémoire double accés commandée en écriture par le moyen de commande et de calcul pour enregistrer au rythme du traitement les données numériques de traitement et commandée en lecture par un moyen de verrouillage d'adresses pour délivrer lesdites données numériques de traitement seulement à des instants représentatifs de la fréquence d'échantillonnage. On établit ainsi un lissage temporel des données numériques de traitement. L'identité temporelle des données numériques de traitement en sortie des unités de traitement est obtenue en insérant des retards prédéterminés respectifs dans la transmission des séquences de données numériques de traitement au niveau de chaque unité de traitement numérique.
A cet effet, l'invention concerne un système de traitement numérique constitué d'une pluralité d'unités de traitement numérique fonctionnant en parallèle et indépendantes physiquement, les unités de traitement recevant une même séquence de données numériques en entrée à une fréquence de réception Fe prédéterminée et restituant en sortie des données numériques de traitement, chaque unité de traitement numérique comportant au moins un moyen de commande et de calcul réalisant un traitement sur les données numériques en entrée pour fournir les données numériques de traitement et un moyen de mémorisation temporaire des données numériques de traitement pour différer la sortie desdites données numériques de traitement, caractérisé en ce que ledit moyen de mémorisation temporaire est un moyen de mémorisation de données double accus et comporte deux ports d'adresses et deux ports de données, un premier port d'adresses et un premier port de données étant reliés respectivement au moyen de commande et de calcul par un bus d'adresses et un bus de données, et en ce que chaque unité de traitement numérique comporte un moyen de verrouillage d'adresse relié au bus d'adresses et relié au second port d'adresses du moyen de mémorisation temporaire pour enregistrer une donnée d'adresse fournie par ledit moyen de commande et de calcul correspondant à une donnée numérique de traitement à enregistrer dans ledit moyen de mémorisation temporaire et pour délivrer cette même donnée d'adresse au second port d'adresses du moyen de mémorisation temporaire pour commander la sortie de ladite donnée numérique de traitement dans le moyen de mémorisation temporaire par le second port de données seulement en réponse à un premier signal de commande représentatif de la fréquence de réception.
Les premiers ports d'adresses et de données dans le moyen de mémorisation temporaire sont dediés aux opérations d'écriture des données numériques de traitement tandis que les seconds ports d'adresses et de données dans le moyen de mémorisation temporaire sont destinés aux opérations de lecture. De cette manière l'accès du moyen de mémorisation temporaire en lecture est indépendant de l'accès de celui-ci en écriture. Le moyen de verrouillage d'adresses permet de maintenir temporairement l'adresse d'une donnée numérique de traitement préalablement enregistrée pour commander sa sortie seulement à un instant représentatif de la fréquence d'échantillonnage. Ainsi, toutes les unités de traitement numériques du système de traitement numérique selon l'invention délivrent les mêmes données numériques de traitement de façon synchrone.
selon une autre caractéristique de l'invention, ledit moyen de verrouillage d'adresse comporte deux registres mémoire reliés en cascade, le premier registre mémoire enregistrant une donnée d'adresse fournie par l'unité de commande et de calcul, le second registre mémoire enregistrant les éléments binaires de poids fort de la donnée d'adresse contenues dans le premier registre mémoire ; un moyen de comptage engendrant des éléments binaires de poids faible de la donnée d'adresse contenue dans le second registre mémoire en réponse à un second signal de commande représentatif de la fréquence de réception, et un moyen de concaténation d'éléments binaires relié au second registre mémoire et au moyen de comptage pour concaténer les éléments binaires de poids fort et les éléments binaires de poids faible et former une donnée d'adresse qui est fournie au second port d'adresses du moyen de mémorisation temporaire.
Comme mentionné précédemment et en rapport avec l'utilisation indiquée du système de traitement numérique, un traitement peut consister en une opération de suréchantillonnage du signal numérisé reçu en entrée. Une telle opération de traitement numérique a pour effet d'associer à une donnée numérique d'entrée plusieurs données numériques de traitement. Les données numériques de traitement associées à une donnée num#érique d'entrée sont avantageusement enregistrées dans un bloc mémoire du moyen de mémorisation temporaire dont l'adresse de base dans le moyen de mémorisation temporaire correspond à l'adresse de la première donnée numérique de traitement dans le bloc.
Pour extraire en rythme les données numériques de traitement contenues dans un bloc, on commande le moyen de comptage selon une fréquence représentative de la fréquence d'entrée mais multipliée par le nombre de données numériques contenues dans un bloc mémoire.
Selon encore une autre caractéristique de l'invention, chaque unité de traitement numérique comprend en outre un moyen de déplacement d'adresse pour fournir une donnée de déplacement d'adresse et un moyen sommateur de données d'adresses relié au moyen de déplacement d'adresse et au moyen de verrouillage d'adresse pour fournir au second port d'adresse du moyen de mémorisation une donnée d'adresse correspondant à la somme numérique dudit déplacement d'adresse et d'une donnée d'adresse fournie par ledit moyen de verrouillage d'adresse.
Le moyen de déplacement d'adresse permet de commander la phase relative des sorties de données des unités de traitement numériques en retardant de façon appropriée lesdites sorties de données. Le retard correspond à un décalage d'adresse d'écriture et de lecture du moyen de mémorisation temporaire pour une même donnée numérique de traitement.
D'autres caractéristiques et avantages de l'invention appaîtront encore plus nettement à la lecture de la description qui va suivre, donnée à titre d'exemple illustratif mais non limitatif, et des dessins annexés dans lesquels
- la figure 1 représente de façon schématique, un système de traitement numérique comportant deux unités de traitement numériques,
- la figure 2 représente de façon schématique, une unité de traitement numérique selon un premier mode de réalisation de l'invention,
- la figure 3 représente de façon schématique, une unité de traitement numérique selon un second mode de réalisation de l'invention,
- la figure 4 représente de façon schématique, un chronogramme du traitement réalisé dans une unité de traitement numérique selon l'invention,
- la figure 5 représente de façon schématique la subdivision en blocs de l'espace mémoire du moyen de mémorisation de l'unité de traitement numérique selon l'invention.
En se reportant à la figure 2, on a représenté une unité de traitement numérique 10 qui reçoit en entrée une séquence de données numériques formée à partir d'un signal numérisé et d'une fréquence de réception reconstituée. Le signal numérisé est converti en données numériques par des moyens de réception adaptés comprenant des boucles à verrouillage de phase, lesquels ne sont pas représentés sur cette figure mais sont parfaitement connues de l'homme de l'art. En particulier, les boucles à verrouillage de phase permettent de reconstruire la fréquence de réception des données numériques. On devra comprendre que les unités de traitement numériques 10 du système de traitement numérique sont sensiblement identiques et par conséquent nous ne décrirons ici qu'une seule unité de traitement numérique.L'unité de traitement numérique représentée sur la figure 2 correspond à un mode de réalisation simple de l'invention dans lequel à une donnée numérique d'entrée correspond une donnée numérique de traitement. Comme représenté sur cette figure, une unité de traitement numérique 10 comprend un moyen de commande et de calcul 11 tel qu'un microprocesseur, un moyen de mémorisation temporaire 30 à double accès tel que le circuit "VLSI" "VS7132" comportant deux ports d'adresses 32, 36 distincts et deux ports de données 34, 38 distincts, un moyen de verrouillage d'adresse 20 tel qu'un registre mémoire.
L'unité de commande et de calcul 11 est reliée au premier port d'adresses 32 par un bus d'adresse 12, et au premier port de données 34 par un bus de données 14.
Le moyen de verrouillage d'adresse 20 est relié en entrée au bus de données 12 et en sortie, au second port d'adresses 36 du moyen de mémorisation temporaire 30.
Nous allons maintenant décrire le fonctionnement selon l'invention des différents éléments de l'unité de traitement numérique 10. Les données numériques sont appliquées en entrée du moyen de commande de calcul 11 à un rythme correspondant à la fréquence de réception. Le circuit de commande et de calcul 11 est adapté pour réaliser un traitement numérique spécifique sur ces données numériques d'entrée et délivre sur le bus d'adresses 12 et le bus de données 14, respectivement, des données d'adresses en relation avec des données numériques de traitement.
Les données numériques de traitement sont transmises au moyen de mémorisation temporaire 30 via le bus de données 14 et enregistrées dans un emplacement mémoire du moyen de mémorisation temporaire 30 désigné par une donnée d'adresse correspondante transmise via le bus d'adresses 12. L'opération d'écriture dans le moyen de mémorisation temporaire 30 n'est liée à aucune référence temporelle mais est effectuée au rythme de sortie des données numériques de traitement en sortie du moyen de commande et de calcul 11. Toutefois, on supposera qu'une donnée numérique de traitement est enregistrée dans le moyen de mémorisation temporaire dans chaque intervalle de temps déterminé par la fréquence de réception Fe.Chaque donnée d'adresse appliquée sur le premier port d'adresses 32 du moyen de mémorisation temporaire 30 et correspondant a une donnée numérique de traitement à enregistrer est maintenue dans le moyen de verrouillage d'adresse 20 pendant un intervalle de temps. Le moyen de verrouillage d'adresse 20 fournit ladite donnée d'adresse au second port d'adresses 36 du moyen de mémorisation temporaire 30 seulement en réponse à un signal de commande représentatif de la fréquence de réception pour extraire ladite donnée numérique de traitement via le second port de données 38.Ainsi le rythme de sortie des données numériques de traitement est verrouillé sur la fréquence de réception Fe ce qui permet d'assurer l'identité temporelle des données numériques de traitement lorsque plusieurs unité de traitement sont associées sans recourir à une gestion du cadencement du traitement numérique réalisé par chaque unité de traitement.
Nous allons décrire maintenant le fonctionnement d'une unité de traitement dans le cas où le traitement numérique d'une donnée d'entrée fournit une pluralité de données numériques de traitement. Un tel traitement peut être par exemple un traitement de suréchantillonnage.
En se reportant maintenant à la figure 3, le moyen de verrouillage d'adresse 20 est constitué de deux registres mémoire reliés en cascade, un premier registre mémoire 22 et un second registre mémoire 24.
Le registre mémoire 22 du moyen de verrouillage d'adresse 20 est relié au bus d'adresses 12 tandis que le second registre mémoire 24 du moyen de verrouillage d'adresse 20 est relié au second port d'adresses 36 du moyen de mémorisation temporaire 30. Les registres mémoire 22, 24 sont par ailleurs reliés entre eux de manière qu'une donnée d'adresse mémorisée dans le premier registre mémoire 22 puisse être transférée en partie vers le second registre mémoire 24. L'unité de traitement numérique 20 comporte en outre un moyen de comptage 50 pour engendrer des données binaires et un moyen de concaténation 40 d'éléments binaires reliés au second registre mémoire 24 et au moyen de comptage 50.
Comme mentionné précédemment, l'unité de traitement numérique 10 délivre une pluralité de données numériques de traitement pour une donnée numérique d'entrée. On a représenté en figure 4, une pluralité de données numériques de traitement El, E2, E3, E4, correspondant à une donnée d'entrée. Comme visible sur la figure 4, en particulier sur l'axe référencé
TRAITEMENT, les données numériques de traitement sont disponibles à la fin de leur traitement à des instants groupés dans un intervalle de temps correspondant à 1/Fe où Fe est la fréquence de réception, de sorte que la répartition temporelle des données numériques de traitement est totalement décorrellée de la fréquence de réception Fe.Sur l'axe référencé SORTIE on a représenté la même pluralité de données numériques de traitement en sortie du moyen de mémorisation temporaire, dans laquelle les données numériques de traitement sont réparties temporellement en relation avec la fréquence de réception. Selon l'invention, on enregistre les résultats du traitement d'une donnée d'entrée dans un bloc mémoire du moyen de mémorisation temporaire 30. Sur la figure 5, on a représenté l'espace mémoire du moyen de mémorisation temporaire 30 qui est subdivisé en sous-espaces mémoire, chacun correspondant à un bloc. Chaque bloc est affecté pour l'enregistrement de la pluralité de données numériques de traitement correspondant à une donnée numérique en entrée de l'unité de traitement numérique.
Nous allons maintenant décrire le fonctionnement du dispositif représenté en figure 3. Le moyen de commande et de calcul 11 délivre dans cet intervalle de temps M données numériques de traitement (M état égal à 4 dans l'exemple représenté en figure 4) et M données d'adresses correspondantes.
Pendant un intervalle de temps les M données numériques de traitement sont enregistrées successivement dans un premier bloc mémoire du moyen de mémorisation temporaire 30 comportant M emplacements correspondants aux M données d'adresses. En parallèle avec l'enregistrement des données numériques de traitement dans le moyen de mémorisation temporaire, les M données d'adresses sont maintenues successivement dans le premier registre 22 du moyen de verrouillage d'adresse 20.
A l'intervalle de temps suivant, M nouvelles données de traitement sont enregistrées dans un second bloc mémoire tandis que le premier registre 22 maintient toujours la donnée d'adresse en cours délivrée par le bus d'adresse 12.
Le second registre 24 du moyen de verrouillage d'adresse 20 est commandé par la fréquence de réception Fe, pour qu'à chaque occurrence d'un intervalle de temps, il maintient une partie de la donnée d'adresse contenue dans le premier registre 22.
Cette partie d'adresse est constituée par les éléments binaires de poids fort de la donnée d'adresse en cours correspondant aux éléments binaires significatifs de l'adresse de base d'un bloc.
En d'autres termes, dans le premier intervalle de temps délimité par 0 et 1/Fe sur la figure 4, M données numériques de traitement sont enregistrées dans un premier bloc 1. A l'instant 1/Fe, les éléments binaires de poids fort de la donnée d'adresse en cours, contenus dans le registre 22 sont fournis au registre 24, ces éléments binaires indiquant l'adresse de base du bloc qui vient d'être écrit dans le moyen de mémorisation temporaire. Le contenu du second registre 24 est donc stable dans les intervalles de temps.
A l'instant 1/Fe, le moyen de comptage 50, commandé à une fréquence égale à M/Fe, fournit M données d'adresses dans le premier bloc mémoire, les M données d'adresses correspond aux éléments binaires de poids faible des données d'adresses maintenues dans le premier registre 22 du moyen de verrouillage 20.
De préférence, le moyen de comptage 50 est un compteur modulo M, initialisé à 0 à la fréquence Fe et incrémenté au rythme de la fréquence MFe. Les M éléments binaires de poids faible fournis par le moyen de comptage 50 sont concaténés avec les éléments binaires de poids fort fournis par le second registre 24 pour former M données d'adresses dans le premier bloc qui sont appliqués sur le second port d'adresses 36 du moyen de mémorisation temporaire 30. Les M données d'adresses issus du moyen de concaténation 40 commandent la sortie des M données numériques de traitement par le second port de données 38.
A l'instant 2/Fe, le moyen de comptage 50 engendre les mêmes données d'adresses dans un bloc.
Toutefois, les éléments binaires de poids fort contenus dans le second registre 24 correspondent à l'adresse de base du second bloc et le moyen de concaténation 40 délivre des données d'adresses au moyen de mémorisation temporaire 30, via le second port d'adresses 36 pour l'extraction des M données numériques de traitement dans le second bloc, via le second port de données 38 et ainsi de suite pour les instants 3/Fe et suivants.
La partie LECTEUR du moyen de mémorisation 30 travaille au rythme M Fe et exploite la mémoire double accès par les seconds ports 36, 38 par bloc de M mots mémoire en utilisant l'adresse de bloc fournie par le second registre 24 commandé à la fréquence de réception. Cette partie LECTEUR est par conséquent verrouillée par rapport à la fréquence de réception. La partie ECRITURE du moyen de mémorisation 30 travaille au rythme d'arrivée des données numériques de traitment et exploite la mémoire double accès par les premiers ports 32, 34.
On pourra prévoir avantageusement que le moyen de commande et de calcul 11 enregistre les données numériques de traitement alternativement dans deux blocs mémoire consécutifs, les deux blocs mémoire étant alternativement exploités en lecture et en écriture. Ainsi, l'espace mémoire nécessaire pour le moyen de mémorisation temporaire 30 est réduit.
Ainsi que cela est représenté sur la figure 4, sur l'axe référencé SORTIE, les données numériques de traitement sont délivrées par l'unité de traitement numérique à un rythme représentatif de la fréquence de réception, typiquement multiple de la fréquence de réception. Les unités de traitement recevant le même signal numérisé, elle reconstruisent la même fréquence de réception et par conséquent, délivrent en synchronisme, les données numériques de traitement.
La synchronisation entre les unités de traitement numériques 10 du système de traitement étant établie, il reste à mettre la sortie des unités de traitement en phase. Pour cela, on introduit un décalage d'adresse dans l'adressage des données numériques de traitement contenues dans un bloc mémoire. Plus spécifiquement, chaque unité de traitement numérique 10 comprend en outre un moyen 70 pour engendrer un déplacement d'adresse relié à un moyen sommateur 60 d'adresses. Le moyen sommateur d'adresses 60 est relié au moyen concaténateur d'éléments binaires 40 et au second port d'adresse 36 du moyen de mémorisation temporaire 30. Le moyen 70 pour engendrer un déplacement d'adresse est pourvu d'une unité d'entrée d'une donnée numérique correspondant à un ou plusieurs pas d'adresses dans toute la mémoire.La donnée numérique correspondant au déplacement d'adresse est sommée dans le sommateur 60 avec les données d'adresses délivrées par le moyen concaténateur 40 d'éléments binaires, le résultat de la sommation étant appliqué au second port d'adresse 36 du moyen de mémorisation temporaire 30. On notera que la précision du décalage d'adresse correspond à des éléments de retard de l/MFe. En choisissant de manière convenable, la valeur négative du déplacement d'adresse, on retarde plus ou moins la sortie de l'unité de traitement avec une précision de l/MFe.
En fonction de l'éloignement relatif connu des unités de traitement par rapport à la source du signal numérisé, on détermine facilement les retards relatifs à appliquer à chaque unité de traitement pour compenser cet éloignement. En connaissant le retard à appliquer et la précision du retard que l'on peut obtenir, on en déduit facilement le déplacement d'adresse pour que les sorties des unités de traitement synchrones soient en phase.
Une autre application préférentielle de l'invention concerne les sites de production dans lesquels il est souhaitable de contrôler les retards de traitement des équipements de production pour les synchroniser.
Il est connu d'utiliser la technique du code temporel pour la synchronisation des équipements de production. Toutefois, l'utilisation de cette technique du code temporel nécessite de la place sur le support d'information (telle qu'une ligne de transmission) et un matériel d'exploitation du code temporel. Selon l'invention, on peut avantageusement remplacer le code temporel par le système de traitement de données numériques décrit précédemment pour compenser le retard entre deux traitements numériques réalisés en parallèle dont les résultats doivent être mis en phase. Leur mise en phase est obtenue en contrôlant les retard par décalage d'adresse comme indiqué précédemment.
Bien entendu, l'invention n'est pas limitée aux exemples de réalisation ci-dessus décrits et on pourra avantageusement prévoir d'autres variantes sans pour cela sortir du cadre de l'invention.

Claims (5)

REVENDICATIONS
1 - Système de traitement numérique constitué d'une pluralité d'unités de traitement numérique (10) fonctionnant en parallèle et indépendantes physiquement, les unités de traitement(10) recevant une même séquence de données numériques en entrée à une fréquence de réception Fe prédéterminée et restituant en sortie des données numériques de traitement, chaque unité de traitement numérique (10) comportant au moins un moyen de commande et de calcul (ll) réalisant un traitement sur les données numériques en entrée pour fournir les données numériques de traitement et un moyen de mémorisation temporaire (30) des données numériques de traitement pour différer la sortie desdites données numériques de traitement, caractérisé en ce que ledit moyen de mémorisation temporaire (30) est un moyen de mémorisation de données double accés et comporte deux ports d'adresses (32,36) et deux ports de données (34,38), un premier port d'adresses (32) et un premier port de données (34) étant reliés respectivement au moyen de commande et de calcul (11) par un bus d'adresses (12) et un bus de données(14), et en ce que chaque unité de traitement numérique (10) comporte un moyen de verrouillage d'adresse (20) relié au bus d'adresses (12) et relié au second port d'adresses (36) du moyen de mémorisation temporaire (30) pour enregistrer une donnée d'adresse fournie par ledit moyen de commande et de calcul (11) correspondant à une donnée numérique de traitement à enregistrer dans ledit moyen de mémorisation temporaire (30) et pour délivrer cette même donnée d'adresse au second port d'adresses (36) du moyen de mémorisation temporaire (30) pour commander la sortie de ladite donnée numérique de traitement dans le moyen de mémorisation temporaire (30) par le second port de données (38) seulement en réponse à un premier signal de commande représentatif de la fréquence de réception.
2 - Système de traitement numérique selon la revendication 1, caractérisé en ce que ledit moyen de verrouillage d'adresse (20) comporte deux registres mémoire reliés en cascade, le premier registre mémoire (22) enregistrant une donnée d'adresse fournie par l'unité de commande et de calcul (11), le second registre mémoire (24) enregistrant les éléments binaires de poids fort de la donnée d'adresse contenues dans le premier registre mémoire (22) ; un moyen de comptage (50) engendrant des éléments binaires de poids faible de la donnée d'adresse contenue dans le second registre mémoire (24) en réponse à un second signal de commande représentatif de la fréquence de réception, et un moyen de concaténation (40) d'éléments binaires relié au second registre mémoire (24) et au moyen de comptage (50) pour concaténer les éléments binaires de poids fort et les éléments binaires de poids faible et former une donnée d'adresse qui est fournie au second port d'adresses (36) du moyen de mémorisation temporaire (30).
3 - Système de traitement numérique selon l'une quelconque des revendications 1 ou 2, caractérisé en ce que chaque unité de traitement numérique (10) comprend en outre un moyen de déplacement d'adresse (70) pour fournir une donnée de déplacement d'adresse et un moyen sommateur (60) de données d'adresses relié au moyen de déplacement d'adresse (70) et au moyen de verrouillage d'adresse (2C) pour fournir au second port d'adresse (36) du moyen de mémorisation (30) une donnée d'adresse correspondant à la somme numérique dudit déplacement d'adresse et d'une donnée d'adresse fournie par ledit moyen de verrouillage d'adresse (20).
4 - Utilisation d'un système de traitement numérique selon l'une quelconque des revendications 1 à 3, pour mettre en phase des sites d'émission.
5 - Utilisation d'un système de traitement numérique selon l'une quelconque des revendications 1 à 3, pour contrôler des retards de traitement dans les équipements de production.
FR9011217A 1990-09-11 1990-09-11 Systeme de lissage et de compensation de phase post-traitement numerique. Expired - Lifetime FR2666711B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR9011217A FR2666711B1 (fr) 1990-09-11 1990-09-11 Systeme de lissage et de compensation de phase post-traitement numerique.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9011217A FR2666711B1 (fr) 1990-09-11 1990-09-11 Systeme de lissage et de compensation de phase post-traitement numerique.

Publications (2)

Publication Number Publication Date
FR2666711A1 true FR2666711A1 (fr) 1992-03-13
FR2666711B1 FR2666711B1 (fr) 1994-09-02

Family

ID=9400227

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9011217A Expired - Lifetime FR2666711B1 (fr) 1990-09-11 1990-09-11 Systeme de lissage et de compensation de phase post-traitement numerique.

Country Status (1)

Country Link
FR (1) FR2666711B1 (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4213191A (en) * 1978-03-16 1980-07-15 Westinghouse Electric Corp. Variable length delay line
EP0040731A1 (fr) * 1980-05-28 1981-12-02 Licentia Patent-Verwaltungs-GmbH Méthode et dispositif pour la transmission simultanée d'informations par plusieurs émetteurs à ondes communes
US4611300A (en) * 1984-08-21 1986-09-09 Peavey Electronics Corp. Digital delay line

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4213191A (en) * 1978-03-16 1980-07-15 Westinghouse Electric Corp. Variable length delay line
EP0040731A1 (fr) * 1980-05-28 1981-12-02 Licentia Patent-Verwaltungs-GmbH Méthode et dispositif pour la transmission simultanée d'informations par plusieurs émetteurs à ondes communes
US4611300A (en) * 1984-08-21 1986-09-09 Peavey Electronics Corp. Digital delay line

Also Published As

Publication number Publication date
FR2666711B1 (fr) 1994-09-02

Similar Documents

Publication Publication Date Title
EP0027423B1 (fr) Installation de chiffrement et déchiffrement d'un signal numérique
FR2709629A1 (fr) Processeur de signaux en bande de base modulés en amplitude à niveaux multiples superposés.
FR2915338A1 (fr) Procede d'emission et de reception de contenus de donnees dans un reseau de communication, produit programme d'ordinateur, moyen de stockage et dispositifs correspondants
EP0445027A1 (fr) Procédé de synchronisation d'émetteurs dans un réseau de diffusion radiophonique
FR2690296A1 (fr) Système d'embrouillage d'échantillons répartis.
FR2713845A1 (fr) Procédé d'entrelacement et de désentrelacement en bloc et dispositif de mise en Óoeuvre.
EP0097579B1 (fr) Système de radiocommunications à sauts de fréquence, à redondance inter-paliers
FR2817688A1 (fr) Systeme de transmission a haute vitesse ayant un faible retard
FR2536884A1 (fr) Reseau de transfert de donnees entre plusieurs processeurs et une memoire
EP0094040B1 (fr) Système de transmission synchrone de données à l'aide d'une porteuse modulée d'amplitude d'enveloppe constante
EP0126495B1 (fr) Dispositif de déchiffrement d'images de télévision brouillées par permutations circulaires
FR2666711A1 (fr) Systeme de lissage et de compensation de phase post-traitement numerique.
EP0454246A1 (fr) Dispositif de mise en phase de signaux dans un système à doublement du conduit numérique
EP0158383B1 (fr) Dispositif de déchiffrement et de décodage d'images de télévision codées selon le standard MAC et brouillées par application aux signaux vidéo de permutations circulaires
EP0060751A1 (fr) Dispositif de commutation de voies de transmission de données
EP0286665B1 (fr) Dispositif et procede de transmission ou de stockage d'informations optimisant l'utilisation de la bande passante
EP0196681A1 (fr) Procédé et dispositifs de déchiffrement ou de chiffrement appliqués au standard de télévision de type MAC
EP0194186B1 (fr) Procédé de transmission de données par insertion dans un signal vocal analogique et dispositifs pour la mise en oeuvre de ce procédé
FR2538647A1 (fr) Circuit de demultiplexage d'un signal numerique en trames et a haut debit
FR2683411A1 (fr) Methode et dispositif pour restituer un signal d'horloge rythmant la transmission de signaux recus.
EP0400734A1 (fr) Dispositif de retard d'un signal numérique programmable et application à un dispositif de code correcteur d'erreurs
EP0637412B1 (fr) Procede de transmission et/ou de synchronisation d'au moins une composante d'un signal multiplex
FR2679091A1 (fr) Procede et dispositif d'insertion d'un signal audio dans un signal video, et procede et dispositif de traitement inverse.
EP0343062B1 (fr) Procédé d'émission de données avec compression et de réception de données avec expansion sur ligne téléphonique numérisée
FR2742016A1 (fr) Circuit de suppression de dispersion dans une transmission de donnees