FR2622355A1 - Procede de fabrication d'un transistor a effet de champ a porte schottky - Google Patents
Procede de fabrication d'un transistor a effet de champ a porte schottky Download PDFInfo
- Publication number
- FR2622355A1 FR2622355A1 FR8813844A FR8813844A FR2622355A1 FR 2622355 A1 FR2622355 A1 FR 2622355A1 FR 8813844 A FR8813844 A FR 8813844A FR 8813844 A FR8813844 A FR 8813844A FR 2622355 A1 FR2622355 A1 FR 2622355A1
- Authority
- FR
- France
- Prior art keywords
- thin film
- effect transistor
- photosensitive substance
- field effect
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 230000005669 field effect Effects 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 title claims description 31
- 239000010409 thin film Substances 0.000 claims abstract description 55
- 239000000126 substance Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 239000010408 film Substances 0.000 claims abstract description 9
- 239000012535 impurity Substances 0.000 claims abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 40
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 22
- 229910052681 coesite Inorganic materials 0.000 claims description 20
- 229910052906 cristobalite Inorganic materials 0.000 claims description 20
- 239000000377 silicon dioxide Substances 0.000 claims description 20
- 235000012239 silicon dioxide Nutrition 0.000 claims description 20
- 229910052682 stishovite Inorganic materials 0.000 claims description 20
- 229910052905 tridymite Inorganic materials 0.000 claims description 20
- 238000005554 pickling Methods 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 4
- 230000000717 retained effect Effects 0.000 claims description 2
- 238000007740 vapor deposition Methods 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 abstract description 5
- 230000008016 vaporization Effects 0.000 abstract 1
- 238000009834 vaporization Methods 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000002775 capsule Substances 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910017083 AlN Inorganic materials 0.000 description 1
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000009718 spray deposition Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
- H01L29/66871—Processes wherein the final gate is made after the formation of the source and drain regions in the active layer, e.g. dummy-gate processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/10—Lift-off masking
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Un procédé de fabrication d'un transistor à effet de champ à porte Schottky consiste à : mettre en place une première pellicule mince 3 sur une couche semiconductrice 2, formée dans une région superficielle d'un substrat semiconducteur 1, réaliser dans le substrat 1 des régions à forte concentration d'impuretés par implantation d'ions, mettre en place sur le substrat 1 et la pellicule mince 3 une seconde pellicule mince 5 de la même épaisseur que la première, appliquer sur la seconde pellicule mince 5 une substance photosensible ayant la même vitesse de décapage que la seconde pellicule mince 5 et, après décapage de la substance photosensible jusqu'à mise à nu du dessus de la pellicule 3, élimination de celle-ci et mise en place de couches de substance photosensible 7, réaliser l'électrode porte 9 par vaporisation.
Description
Procédé de fabrication d'un transistor à effet de champ à porte Schottky
La présente invention concerne un procédé de fa-
brication d'un transistor à effet de champ à porte Schottky (MESFET), ce procédé étant conçu en particulier de façon à permettre de réaliser une électrode porte automatiquement alignée sur une région source/drain à forte concentration
d 'impuretés.
Un procédé connu pour la fabrication d'un transis-
tor & effet de champ à porte Schottky formé de GaAs est dé-
crit dans la demande de brevet japonais publiée n 60-
120574. Les figures annexées 2(a) à (g) représentent des
vues en coupe transversale des différents stades de fabri-
cation d'une électrode porte d'un tel procédé.
Sur les figures 2a à 2g le chiffre de référence 1 désigne un substrat semi-isolant en GaAs. Une couche de GaAs 2 de type N est formée dans une région superficielle du substrat semi-isolant 1 en GaAs et ce, par exemple, par
implantation d'ions. Un élément conformé 3 en SiO2 est dis-
posé sur la couche 2 en GaAs de type N dans une région des-
tinée à la fabrication d'une électrode porte. Des régions N+ 4 sont réalisées dans le substrat semi-isolant 1 en GaAs
par implantation d'ions. Une couche 6 de substance photosensible ou photo-
résistante (en anglais "photoresist") est disposée sur toute la surface du
substrat comportant l'élément conformé 3 en SiO2. Après dé-
capage de la couche photosensible jusqu'à la surface supé-
rieure de l'élément conformé 3 et élimination de ce der-
nier, des couches de métal Schottky 8 et 8a sont déposées respectivement au milieu de la couche photosensible 6 et
sur celle-ci, permettant ainsi à la couche de métal Schott-
ky 8 de former une jonction Schottky avec la couche 2 en
GaAs de type N. Le chiffre de référence 9 désigne une élec-
trode porte.
Les stades successifs de fabrication de ce procé-
dé sont décrits ci-après.
Premièrement, une couche 2 en GaAs de type N est
produite dans une région superficielle du substrat semi-
isolant 1 en GaAs, par exemple par implantation d'ions, et
un élément conformé 3 en SiO2 est mis en place sur la cou-
che 2 en GaAs de type N dans la région destinée à l'obten-
tion d'une électrode porte (figure 2(a)). Puis des régions N+ 4 sont réalisées dans le substrat semi-isolant 1 en GaAs par implantation d'ions et sont activées par recuit (figure 2(b)). Ensuite une substance photosensible 6 est appliquée
sur toute la surface du substrat comportant l'élément con-
formé 3 en SiO2 et ce de manière que la couche présente une épaisseur suffisante pour que sa surface devienne plane (figure 2(c)). La substance photosensible 6 est décapée par exemple par décapage aux ions réactifs de façon à réduire
graduellement l'épaisseur de la couche photosensible 6 jus-
qu'à ce que le dessus de l'élément conformé 3 en SiO2 se trouve mis à nu (figure 2(d)). L'élément conformé 3 en SiO2 est alors décapé et enlevé au moyen d'acide fluorhydrique ou analogue (figure 2(e)). Puis du métal Schottky capable de produire une jonction Schottky avec la couche 2 en GaAs de type N, tel que l'aluminium ou un métal du groupe titane, est déposé sur toute la surface du substrat (figure
2(f)). Ensuite les couches de métal Schottky 8a sont enle-
vées en même temps que la couche photosensible 6 au moyen
d'un solvant organique comme par exemple l'acétone, permet-
tant ainsi d'obtenir l'électrode porte 9 (figure 2(g)).
Ainsi l'électrode porte 9 est réalisée de manière à être
automatiquement alignée sur les régions N- 4.
Dans ce procédé connu de fabrication de transistors à effet de champ à porte Schottky, o l'électrode porte 9 est obtenue de la manière décrite, la couche photosensible 6 est utilisée à la fois pour produire l'électrode porte 9 et pour rendre la surface de celle-ci plane. Par conséquent, la couche photosensible 6 risque d'être détériorée lors de
la phase de décapage, rendant ainsi difficile son élimina-
tion lors de l'opération finale d'enlèvement. De plus, étant donné que la forme des surfaces internes'de la couche photosensible 6 est déterminée exclusivement par l'élément
conformé 3 en SiO2,le phénomène de formation de bords sail-
lants se produira vraisemblablement au niveau des deux sur-
faces latérales de l'électrode porte 9 lors de la formation de celle-ci. En outre, étant donné que l'électrode porte 9 présente une forme rectangulaire, on ne dispose d'aucun moyen pour supprimer la résistance de porte en réduisant la
longueur de la porte. De surcroît, étant donné que la par-
tie supérieure de l'élément conformé 3 en SiO2 est mise à nu en réduisant l'épaisseur de la couche photosensible 6,
la mise à nu de cette partie supérieure est difficile à dé-
tecter. Cela veut dire que le procédé n'admet que de fai-
bles tolérances et ne peut être réglé de manière précise.
La présente invention a en premier lieu pour objet de créer un procédé de fabrication d'un transistor à effet de champ à porte Schottky qui permette de fabriquer des
électrodes portes de manière qu'elles soient automatique-
ment alignées correctement, tout en conservant la possibi-
lité de bien contrôler le procédé.
Ce but est atteint selon l'invention, pour un pro-
cédé de fabrication d'un transistor à effet de champ à porte Schottky et, en particulier, un procédé permettant de fabriquer une électrode porte de manière que celle-ci soit automatiquement alignée sur la région source/drain à forte
concentration d'impuretés, par le fait que le procédé com-
prend les phases consistant à:
mettre en place une première pellicule mince con-
formée, dans une région de formation d'une électrode porte,
sur une couche semiconductrice d'un premier type de conduc-
tivité, laquelle couche est produite dans une région super-
ficielle d'un substrat semiconducteur;
réaliser des régions à forte concentration d'impu-
retés d'un premier type de conductivité dans le substrat semiconducteur par implantation d'ions formant impuretés; mettre en place une seconde pellicule mince sur ledit substrat semiconducteur comportant ladite première
pellicule mince conformée, de façon que la seconde pellicu-
le mince présente la même épaisseur que celle de la premiè-
re pellicule mince; appliquer une substance photosensible synthétique
sur la seconde pellicule mince de telle façon que sa surfa-
ce devienne plane, laquelle couche photosensible présente la même vitesse de décapage que la seconde couche mince; décaper la couche photosensible jusqu'à ce que la partie supérieure de la première pellicule mince conformée soit mise à nu; enlever la première pellicule mince par décapage;
réaliser des couches conformées de substance pho-
tosensible sur les deux côtés des secondes pellicules min-
ces de.manière à obtenir une plus grande ouverture que cel-
le des secondes pellicules minces; et à réaliser une électrode porte, qui a des parties
disposées sur les deux secondes pellicules minces, par for-
mation de dépôt par vaporisation et enlèvement des couches
de substance photosensible.
Selon une caractéristique de l'invention le tran-
sistor à effet de champ à porte Schottky est réalisé en GaAs. Un mode de réalisation avantageux du procédé de fabrication d'un transistor à effet de champ à porte Schottky réalisé en GaAs selon l'invention consiste en ce que la première pellicule mince se compose de SiO2 et la
seconde pellicule mince de SiN ou SiON.
Un autre mode de réalisation avantageux de ce procédé consiste en ce que la première pellicule mince se
compose de SiON et la seconde pellicule mince de SiN.
Dans un troisième mode de réalisation avantageux de ce procédé la première pellicule mince est en AlN et la
seconde pellicule mince en SiO2 ou SiON.
Le transistor à effet de champ à porte Schottky peut également être réalisé avantageusement en InP ou Si.
D'autres objets et avantages de la présente inven-
tion apparaîtront à la lecture de la description détaillée
qui va suivre; il est cependant entendu que la description
détaillée et la forme de réalisation correspondante sont
données exclusivement à titre d'exemple car divers change-
ments et modifications pourront y être apportés dans le cadre de la présente invention par ceux spécialisés dans ce
domaine technique.
Conformément à la présente invention, étant donné que différentes substances photosensibles sont utilisées pour la réalisation d'une électrode porte et pour rendre la surface de celle-ci plane, la forme des surfaces latérales des couches de substance photosensible peut être aisément
contrôlée et la substance photosensible aisément éliminée.
La partie supérieure de la première pellicule mince confor-
mée peut être mise à nu en éliminant la substance photosen-
sible tout entière de façon à obtenir une surface plane.
Cela veut dire que la mise à nu du dessus de la première pellicule mince peut être aisément détectée, permettant ainsi de bien régler le procédé. De plus, la vue en coupe de l'électrode porte est en forme de Y puisque sa partie inférieure et sa partie supérieure sont déterminées par la
forme des ouvertures produites au niveau des secondes pel-
licules minces et au niveau des couches conformées de sub-
stance photosensible pour produire une électrode porte. Par conséquent, la résistance de porte peut être supprimée même
lorsque la longueur de la porte est réduite.
L'invention est expliquée plus en détail ci-des-
sous à l'aide des dessins annexés sur lesquels: les figures 1(a) à (i) sont des vues en coupe montrant les phases successives du procédé de fabrication de transistors à effet de champ à porte Schottky suivant un mode de réalisation de la présente invention; et les figures 2(a) à (g) sont des vues en coupe montrant les phases successives d'un procédé de fabrication de transistors à effet de champ à porte Schottky suivant la
technique antérieure.
Un mode de réalisation de la présente invention est décrit ci-dessous en se référant aux figures 1 (a) à
(i).
Les chiffres de référence utilisés sur la figure 1 désignent les mêmes éléments que ceux représentés sur la figure 2. Le chiffre de référence 5 désigne une pellicule
en SiN, 7 désigne une substance photosensible pour détermi-
ner les dimensions de la partie supérieure de l'électrode porte 9, et 8 désigne un métal Schottky comme par exemple l'aluminium ou un métal du groupe titane, qui peut produire une jonction Schottky avec une couche 2 en GaAs de type N. Les phases successives du procédé de fabrication
sont décrites ci-après.
D'abord une couche 2 en GaAs de type N est produi-
te, dans la région superficielle du substrat semi-isolant 1
en GaAs, par exemple par implantation d'ions, et une premi-
ère pellicule mince conformée, par exemple l'élément con-
formé 3 en Si 02, est mise en place sur la couche 2 en GaAs de type N dans la région destinée à la réalisation de l'électrode porte (figure l(a) ). Puis des régions N+ 4 sont
réalisées dans le substrat semi-isolant 1 en GaAs par im-
plantation d'ions et sont activées par recuit (figure l(b)). Ensuite une seconde pellicule mince, par exemple une pellicule 5 en SiN, est formée sur l'ensemble de la surface du substrat comprenant l'élément conformé 3 en SiO2 de telle sorte que la seconde pellicule mince présente la même épaisseur que celle de l'élément conformé 3 en SiO2 (figure l(c)). Puis la substance photosensible 6 est appliquée sur toute la surface du substrat comportant la pellicule 5 en SiN de façon à présenter une certaine épaisseur (figure l(d)). La substance photosensible 6 est alors décapée et éliminée par exemple par décapage aux ions réactifs dans des conditions telles que la substance photosensible 6 pré- sente la même vitesse de décapage que la pellicule 5 en SiN (figure l(e)). A cet égard, étant donné que le décapage
s'effectue de telle manière que la pellicule 5 en SiN pré-
sente la même épaisseur que celle de l'élément conformé 3 en SiO2 et la même vitesse de décapage que celle de la couche photosensible 6, comme indiqué ci-dessus, on obtient
qu'à l'instant o la fin du décapage de la substance photo-
sensible 6 est détectée la partie supérieure de l'élément conformé 3 en SiO2 se trouve & coup sûr mise à nu. Puis l'élément conformé 3 en SiO2 est décapé au moyen d'acide fluorhydrique ou analogue (figure l(f)). Ensuite la couche photosensible 7 servant à produire une électrode porte est
formée sur la pellicule 5 en SiN par photolithographie (fi-
gure 1(g)). Du métal Schottky (métal formant porte), qui peut produire une jonction Schottky avec la couche 2 en GaAs de type N, est alors déposé sur toute la surface du substrat (figure l(h)), et la matière photosensible 7 et le métal Schottky 8a placé sur celle-ci sont enlevés au moyen d'un solvant organique tel que l'acétone, produisant ainsi une électrode porte 9 (figure l(i)). Entretemps, étant donné que la couche de substance photosensible conformée 7 n'est pas soumise à du plasma ou analogue et que la forme
des surfaces latérales internes de celle-ci peut être con-
tr8ôlée par les conditions d'exécution de la photolithogra-
phie, il ne se produit aucun phénomène de formation de
bords saillants au niveau des surfaces latérales de l'élec-
trode porte 9 qui entrent en contact avec les parties laté-
rales internes de la couche de substance photosensible con-
formée 7. Ceci permet de fabriquer aisément des électrodes portes. Ainsi une électrode porte 9 peut être réalisée de
manière à se trouver alignée automatiquement sur les ré-
gions N + 4 et ce dans des conditions permettant de régler le processus à un haut degré. De plus, étant donné que
l'électrode porte 9 présente en coupe transversale une for-
me en Y, la résistance de porte peut être supprimée même
lorsque la longueur de la porte est réduite.
Alors que dans la forme de réalisation décrite ci-dessus SiO2 et SiN sont utilisés respectivement en tant
que première et seconde pellicule mince, d'autres combinai-
sons de matières, comme par exemple SiO2 et SiON, SiON et
SiN, et AlN et SiO2 ou SiON, peuvent également être utili-
sées respectivement pour la première et la seconde pellicu-
le mince. En outre, alors que dans la forme de réalisation expliquée cidessus il s'agit d'un transistor à effet de champ à porte Schottky réalisé en GaAs, on conçoit que la
présente invention peut également s'appliquer à un procédé.
de fabrication de transistors à effet de champ à porte Schottky à base d'autres matières comme par exemple InP ou Si.
Ainsi qu'il ressort de la description ci-dessus,
il est prévu des phases consistant à mettre en place une première pellicule mince conformée, dans une région prévue pour la fabrication d'une électrode porte, sur une couche semiconductrice d'un premier type de conductivité, laquelle
couche est produite dans une région superficielle d'un sub-
strat semiconducteur, à réaliser des régions à forte con-
centration d'impuretés d'un premier type de conductivité dans le substrat semiconducteur par implantation d'ions formant impuretés, à mettre en place une seconde pellicule mince sur le substrat semiconducteur comportant la première pellicule mince conformée, de telle façon que cette seconde pellicule mince présente la même épaisseur que celle de la
première pellicule mince, à appliquer une substance photo-
sensible sur la seconde pellicule mince de telle manière
que sa surface devienne plane, laquelle substance photosen-
sible présente la même vitesse de décapage que celle de la
seconde pellicule mince, à décaper la substance photosensi-
ble jusqu'à ce que la partie supérieure de la première pel-
licule mince conformée se trouve mise à nu, à éliminer par décapage la première pellicule mince conformée, à former des couches de substance photosensible conformées sur -les deux côtés des secondes pellicules minces de manière à obtenir une plus grande ouverture que celle des secondes pellicules minces et à réaliser une électrode porte, qui
comporte des parties s'étendant sur les deux secondes pel-
licules minces, par formation de dépôt par vaporisation et
enlèvement des couches de substance photosensible confor-
mées. Par ce procédé peut être fabriquée, avec la possibi-
lité de régler le processus à un haut degré, une électrode porte automatiquement alignée sur des régions à forte concentration d'impuretés, et la résistance de porte peut être supprimée même lorsque la longueur de la porte est réduite. 1 0
Claims (7)
1 - Procédé de fabrication d'un transistor à effet de champ à porte Schottky, comprenant les phases consistant cà: mettre en place une première pellicule mince con- formée (3), dans une région prévue pour la fabrication d'une électrode porte, sur une couche semiconductrice (2) d'un premier type de conductivité, laquelle est produite dans une région superficielle d'un substrat semiconducteur
(1);
réaliser des régions (4) à forte concentration
d'impuretés d'un premier type de conductivité, dans le sub-
strat semiconducteur, par implantation d'ions formant impu-
retés; mettre en place une seconde pellicule mince (5) sur le substrat semiconducteur (1) comportant la première pellicule mince conformée (3), de façon que la seconde pellicule mince (5) présente la même épaisseur que celle de la première couche mince; appliquer une substance photosensible (6) sur la seconde pellicule mince (5) de telle façon que sa surface
devienne plane, laquelle substance photosensible (6) pré-
sente la même vitesse de décapage que celle de la seconde pellicule mince (5); décaper la substance photosensible (6) jusqu'à ce que la partie supérieure de la première pellicule mince conformée (3) se trouve mise à nu; éliminer la première pellicule mince conformée (3) par décapage; former des couches de substance photosensible (7) sur les deux côtés des secondes pellicules minces de manière à obtenir une ouverture plus grande que celle des secondes pellicules minces; et à réaliser une électrode porte, qui comporte des Il parties s'étendant sur chacune des deux pellicules minces, par formation de dépôt par vaporisation et enlèvement des
couches de substance photosensible conformées (8a).
2 - Procédé selon la revendication 1, caractérisé en ce que le transistor à effet de champ à porte Schottky
est un transistor à effet de champ à base de GaAs.
3 - Procédé selon la revendication 2, caractérisé en ce que la première pellicule mince (3) se compose de SiO2 et en ce que la seconde pellicule mince (5) se compose
de SiN.
4 - Procédé selon la revendication 2, caractérisé en ce que la première pellicule mince (3) se compose de
SiO2 et la seconde pellicule mince (5) se compose de SiON.
- Procédé selon la revendication 2, caractéri- sé en ce que la première pellicule mince (3) se compose de
SiON et la seconde pellicule mince (5) de SiN.
6 - Procédé selon la revendication 2, caractérisé en ce que la première pellicule mince (3) se compose de AlN
et la seconde pellicule mince (5) de SiO2 ou de SiON.
7 - Procédé selon la revendication 1, caractérisé en ce que le transistor à effet de champ à porte Schottky
est réalisé en InP.
8 - Procédé selon la revendication 1, caractérisé en ce que le transistor à effet de champ à porte Schottky
est réalisé en Si.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62268439A JPH0787195B2 (ja) | 1987-10-22 | 1987-10-22 | ショットキゲート電界効果トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2622355A1 true FR2622355A1 (fr) | 1989-04-28 |
| FR2622355B1 FR2622355B1 (fr) | 1990-10-19 |
Family
ID=17458513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8813844A Expired - Fee Related FR2622355B1 (fr) | 1987-10-22 | 1988-10-21 | Procede de fabrication d'un transistor a effet de champ a porte schottky |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4843024A (fr) |
| JP (1) | JPH0787195B2 (fr) |
| FR (1) | FR2622355B1 (fr) |
| GB (1) | GB2211350B (fr) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02103939A (ja) * | 1988-10-12 | 1990-04-17 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US5237192A (en) * | 1988-10-12 | 1993-08-17 | Mitsubishi Denki Kabushiki Kaisha | MESFET semiconductor device having a T-shaped gate electrode |
| US5227599A (en) * | 1990-01-12 | 1993-07-13 | Kraft General Foods, Inc. | Microwave cooking browning and crisping |
| DE59009067D1 (de) * | 1990-04-27 | 1995-06-14 | Siemens Ag | Verfahren zur Herstellung einer Öffnung in einem Halbleiterschichtaufbau und dessen Verwendung zur Herstellung von Kontaktlöchern. |
| US5448085A (en) * | 1993-04-05 | 1995-09-05 | The United States Of America As Represented By The Secretary Of The Air Force | Limited current density field effect transistor with buried source and drain |
| JP3380344B2 (ja) * | 1994-11-30 | 2003-02-24 | 富士通株式会社 | 半導体装置及びその製造方法 |
| US5733806A (en) * | 1995-09-05 | 1998-03-31 | Motorola, Inc. | Method for forming a self-aligned semiconductor device |
| US6075262A (en) * | 1995-09-21 | 2000-06-13 | Fujitsu Limited | Semiconductor device having T-shaped gate electrode |
| JP2870485B2 (ja) * | 1996-06-03 | 1999-03-17 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5830774A (en) * | 1996-06-24 | 1998-11-03 | Motorola, Inc. | Method for forming a metal pattern on a substrate |
| US5858843A (en) * | 1996-09-27 | 1999-01-12 | Intel Corporation | Low temperature method of forming gate electrode and gate dielectric |
| US5929467A (en) * | 1996-12-04 | 1999-07-27 | Sony Corporation | Field effect transistor with nitride compound |
| US6117741A (en) * | 1998-01-09 | 2000-09-12 | Texas Instruments Incorporated | Method of forming a transistor having an improved sidewall gate structure |
| CN113544824A (zh) * | 2019-09-05 | 2021-10-22 | 富士电机株式会社 | 半导体装置以及半导体装置的制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0057605A2 (fr) * | 1981-01-29 | 1982-08-11 | Sumitomo Electric Industries Limited | Transistor à effet de champ à grille Schottky et son procédé de fabrication |
| EP0106458A2 (fr) * | 1982-08-25 | 1984-04-25 | Kabushiki Kaisha Toshiba | Procédé pour la fabrication d'un dispositif semi-conducteur comportant un transistor à effet de champ à porte isolée |
| US4525448A (en) * | 1984-01-06 | 1985-06-25 | International Telephone And Telegraph Corporation | Method of fabricating sub-half-micron-size gates on semiconductor substrates |
| JPS60120574A (ja) * | 1983-12-05 | 1985-06-28 | Matsushita Electronics Corp | 電界効果形トランジスタの製造方法 |
| US4532004A (en) * | 1983-08-01 | 1985-07-30 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4694563A (en) * | 1981-01-29 | 1987-09-22 | Sumitomo Electric Industries, Ltd. | Process for making Schottky-barrier gate FET |
| US4601095A (en) * | 1981-10-27 | 1986-07-22 | Sumitomo Electric Industries, Ltd. | Process for fabricating a Schottky-barrier gate field effect transistor |
| US4455738A (en) * | 1981-12-24 | 1984-06-26 | Texas Instruments Incorporated | Self-aligned gate method for making MESFET semiconductor |
| JPS58123778A (ja) * | 1982-01-19 | 1983-07-23 | Sumitomo Electric Ind Ltd | シヨツトキゲ−ト電界効果トランジスタとその製造方法 |
| JPS59229876A (ja) * | 1983-06-13 | 1984-12-24 | Toshiba Corp | シヨツトキ−ゲ−ト型電界効果トランジスタの製造方法 |
| JPH0793318B2 (ja) * | 1984-10-11 | 1995-10-09 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPS61181169A (ja) * | 1985-02-06 | 1986-08-13 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタの製造方法 |
| JPS61222176A (ja) * | 1985-03-27 | 1986-10-02 | Sumitomo Electric Ind Ltd | シヨツトキゲ−ト電界効果トランジスタ及びその製造方法 |
| JPS62150889A (ja) * | 1985-12-25 | 1987-07-04 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| US4745082A (en) * | 1986-06-12 | 1988-05-17 | Ford Microelectronics, Inc. | Method of making a self-aligned MESFET using a substitutional gate with side walls |
| FR2613134B1 (fr) * | 1987-03-24 | 1990-03-09 | Labo Electronique Physique | Dispositif semiconducteur du type transistor a effet de champ |
-
1987
- 1987-10-22 JP JP62268439A patent/JPH0787195B2/ja not_active Expired - Lifetime
-
1988
- 1988-10-13 GB GB8823975A patent/GB2211350B/en not_active Expired - Fee Related
- 1988-10-17 US US07/258,498 patent/US4843024A/en not_active Expired - Fee Related
- 1988-10-21 FR FR8813844A patent/FR2622355B1/fr not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0057605A2 (fr) * | 1981-01-29 | 1982-08-11 | Sumitomo Electric Industries Limited | Transistor à effet de champ à grille Schottky et son procédé de fabrication |
| EP0106458A2 (fr) * | 1982-08-25 | 1984-04-25 | Kabushiki Kaisha Toshiba | Procédé pour la fabrication d'un dispositif semi-conducteur comportant un transistor à effet de champ à porte isolée |
| US4532004A (en) * | 1983-08-01 | 1985-07-30 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device |
| JPS60120574A (ja) * | 1983-12-05 | 1985-06-28 | Matsushita Electronics Corp | 電界効果形トランジスタの製造方法 |
| US4525448A (en) * | 1984-01-06 | 1985-06-25 | International Telephone And Telegraph Corporation | Method of fabricating sub-half-micron-size gates on semiconductor substrates |
Non-Patent Citations (1)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN, vol. 9, no. 277 (E-355)[2000], 6 novembre 1985; & JP-A-60 120 574 (MATSUSHITA DENSHI KOGYO K.K.) 28-06-1985 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0787195B2 (ja) | 1995-09-20 |
| GB2211350A (en) | 1989-06-28 |
| GB8823975D0 (en) | 1988-11-23 |
| GB2211350B (en) | 1992-02-12 |
| FR2622355B1 (fr) | 1990-10-19 |
| JPH01109771A (ja) | 1989-04-26 |
| US4843024A (en) | 1989-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2622355A1 (fr) | Procede de fabrication d'un transistor a effet de champ a porte schottky | |
| FR2661278A1 (fr) | Transistor a effet de champ et procede de fabrication. | |
| FR2645346A1 (fr) | Dispositif semi-conducteur a trous de traversee d'interconnexion et son procede de fabrication | |
| EP0013342B1 (fr) | Procédé de fabrication de transistors à effet de champ auto-alignés du type métal-semi-conducteur | |
| FR2633100A1 (fr) | Transistor a effet de champ et procede de fabrication | |
| FR2748157A1 (fr) | Dispositif a semiconducteurs comportant une structure silicium sur isolant et procede de fabrication de ce dispositif | |
| FR2474761A1 (fr) | Procede de fabrication de transistors a effet de champ a porte formant barriere de schottky | |
| FR2794897A1 (fr) | Plaquette a semi-conducteur et dispositif a semi-conducteur fabrique a partir d'une telle plaquette | |
| FR2632775A1 (fr) | Transistor a effet de champ et procede de fabrication | |
| FR2472213A1 (fr) | Fabrication de circuit microminiature a l'etat solide et circuits ainsi obtenus | |
| EP0441450A1 (fr) | Procédé de réalisation par autoalignement, d'un dispositif semiconducteur intégré, comprenant au moins la formation d'un premier contact d'électrode encapsulé et muni d'espaceurs et d'un second contact d'électrode autoaligné sur celui-ci | |
| EP0054998B1 (fr) | Procédé de fabrication de transistors à effet de champ à grille auto-alignée et transistors ainsi obtenus | |
| FR2693034A1 (fr) | Transistor à couche mince et son procédé de fabrication. | |
| US4266333A (en) | Method of making a Schottky barrier field effect transistor | |
| EP1622203A2 (fr) | Transistor DMOS et méthode de fabrication correspondante. | |
| FR2502399A1 (fr) | Dispositif a semi-conducteurs comportant un contact rapporte a faible resistance | |
| EP3520132B1 (fr) | Structure comprenant des ilots semi-conducteurs monocristallins, procede de fabrication d'une telle structure | |
| FR2487125A1 (fr) | Procede de formation de zones etroites dans des circuits integres, notamment pour la formation de grilles, l'isolement de composants, la formation de regions dopees et la fabrication de transistors | |
| EP0209425B1 (fr) | Procédé de réalisation d'un dispositif semiconducteur à plusieurs niveaux de grilles | |
| FR2532471A1 (fr) | Procede de realisation d'ouverture de faible dimension, utilisation de ce procede pour la fabrication de transistors a effet de champ, a grille alignee submicronique, et transistors ainsi obtenus | |
| EP0126499B1 (fr) | Procédé de réalisation d'un transistor bipolaire haute tension | |
| EP0004219A1 (fr) | Circuit intégré comportant un système d'interconnexion à deux nappes de conducteurs; procédé de fabrication d'un tel circuit | |
| EP0152126A2 (fr) | Transistor à effet de champ de type MESTEC pour applications hyperfréquences et procédé de réalisation permettant d'obtenir un tel transistor | |
| FR2579827A1 (fr) | Procede de realisation d'un transistor a effet de champ a metallisation de grille autoalignee | |
| BE901350A (fr) | Methode pour preparer un dispositif semiconducteur avant d'y deposer un metal. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| D6 | Patent endorsed licences of rights | ||
| ST | Notification of lapse |