FR2620271A1 - Dispositif semiconducteur de protection contre les surtensions - Google Patents
Dispositif semiconducteur de protection contre les surtensions Download PDFInfo
- Publication number
- FR2620271A1 FR2620271A1 FR8712444A FR8712444A FR2620271A1 FR 2620271 A1 FR2620271 A1 FR 2620271A1 FR 8712444 A FR8712444 A FR 8712444A FR 8712444 A FR8712444 A FR 8712444A FR 2620271 A1 FR2620271 A1 FR 2620271A1
- Authority
- FR
- France
- Prior art keywords
- layer
- type
- conductivity
- layers
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000000407 epitaxy Methods 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 5
- 230000002457 bidirectional effect Effects 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000001465 metallisation Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 241001050985 Disco Species 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000004883 computer application Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
- H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/044—Physical layout, materials not provided for elsewhere
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
La présente invention concerne un dispositif de protection contre les surtensions. Le dispositif est formé d'au moins deux éléments bidirectionnels constitués chacun d'une première couche CO d'un premier type de conductivité, d'une deuxième couche C1 d'un second type de conductivité et d'une troisième couche C2 du premier type de conductivité de manière à former deux jonctions symétriques. Conformément à l'invention, la première couche CO constitue un substrat commun à l'ensemble des éléments bidirectionnels, des moyens d'isolation 21 réalisés sur une épaisseur supérieure à celle des deux autres couches C1 , C2 délimitant les éléments. Le dispositif est utilisé pour la protection de lignes polarisées positivement ou négativement.
Description
DISPOSITIF SEMICONDUCTEUR DE
PROTECTION CONTRE LES SURTENSIONS
La présente invention concerne un dispositif semiconducteur pour la protection d'éléments électroniques contre les surtensions électriques. Elle concerne plus particulièrement un dispositif de type bi-directionnel, c'est-à-dire permettant la protection de lignes bipolarisées positivement ou négativement.
PROTECTION CONTRE LES SURTENSIONS
La présente invention concerne un dispositif semiconducteur pour la protection d'éléments électroniques contre les surtensions électriques. Elle concerne plus particulièrement un dispositif de type bi-directionnel, c'est-à-dire permettant la protection de lignes bipolarisées positivement ou négativement.
Dans un certain nombre d'applications telles que les applications informatiques, il est nécessaire de protéger simultanément plusieurs lignes par rapport à une même tension de référence. Une solution connue permettant de réaliser cette fonction est représentée sur la figure 1 A. Cette solution consiste à utiliser autant de composants de protection discrets et bi-directionnels qu'il y a de lignes 4 à protéger. Tous les composants 2 peuvent être montés sur une embase commune 1 de manière à être inclus dans un boîtier unique. Dans ce cas, les composants 2 sont reliés aux lignes 4 pr l'interrnédJaire de fils conducteurs 3 soudés respectivement sur la face supérieure du composant 2 et sur la ligne 4.
De manière connue, chaque composant discret 2 est constitué, comme représenté sur la figure 1 B, par la superposition de trois couches 5, 6, 7 de matériau semiconducteur. La couche 5 est une couche d'un premier type de conductivité, par exemple de type n, la couche 6 est une couche d'un second type de conductivité, par exemple de type p, et la couche 7 est une couche du premier type de conductivité, ctest-à-dire de type n. Cette configuration détermine deux jonctions J1 et J2 symétriques. D'autre part, dans la technologie utilisée, les composants discrets ont été délimités par sillonnages 8 et les jonctions ont été isolées en recouvrant les sillons d'une couche isolante 9 telle qu'un verre de passivation ou une couche d'oxyde de silicium SiO2.Cette solution présente l'inconvénient d'être très contraignante au niveau de l'assemblage et de nécessiter beaucoup de place.
Une autre solution facilement envisageable par l'homme de l'art consiste, comme représenté sur la figure 2, à intégrer sur une même pastille semiconductrice l'ensemble des composants bidirectionnels. Dans ce cas, le dispositif semiconducteur 12 est constitué de trois couches semiconductrices respectivement de type n, p et n dans le mode de réalisation représenté. Les trois éléments constituant le dispositif 12 sont obtenus en réalisant des sillons 13 dans les couches n, ces sillons 13 présentant une profondeur légèrement supérieure à l'épaisseur des couches n. De ce fait, on obtient trois éléments bi-directionnels qui peuvent être reliés aux lignes L1,
L2, L3.Les éléments bi-directionnels sont donc constitués des couches N1, P, N2 formant les jonctions symétriques Jll à 321, puis des couches N3, P, N4 formant les jonctions 312 et 322 et des couches NS, P, N6 formant les jonctions 313 et 323. Les sillons 13 sont recouverts d'une couche isolante 14 qui peut être constituée de manière connue par un verre ou un oxyde de silicium. D'autre part, les faces supérieures correspondant aux couches NI, N3, NS ont été métallisées pour permettre la connexio l desdites couches aux lignes
L1, L2, L3.Les faces inférieures N2, N4, N6 sont fixées sur l'embase 10 d'un boîtier par l'intermédiaire d'une soudure 11.
L2, L3.Les éléments bi-directionnels sont donc constitués des couches N1, P, N2 formant les jonctions symétriques Jll à 321, puis des couches N3, P, N4 formant les jonctions 312 et 322 et des couches NS, P, N6 formant les jonctions 313 et 323. Les sillons 13 sont recouverts d'une couche isolante 14 qui peut être constituée de manière connue par un verre ou un oxyde de silicium. D'autre part, les faces supérieures correspondant aux couches NI, N3, NS ont été métallisées pour permettre la connexio l desdites couches aux lignes
L1, L2, L3.Les faces inférieures N2, N4, N6 sont fixées sur l'embase 10 d'un boîtier par l'intermédiaire d'une soudure 11.
En fait, cette solution facilement envisageable par l'homme de l'art présente comme inconvénient majeur de ne pas isoler électriquement les lignes entre elles. En effet, en supposant que toutes les jonctions ont une tension d'avalanche identique et égale par exemple à 10 volts, et en supposant que le potentiel d'une des lignes, par exemple la ligne L2, soit égal à - 5 volts, dès que le potentiel d'une ligne voisine telle que la ligne LI dépasse 5,6 volts, la jonction correspondante 311 rentre en avalanche et le courant d'avalanche symbolisé par la flèche circule de la ligne L1 vers la ligne L2 avec le risque d'endommager le circuit connecté à la ligne L2.
La présente invention a pour but de remédier aux divers inconvénients mentionnés ci-dessus en proposant un nouveau dispositif semiconducteur monolithique et bi-directionnel.
La présente invention a pour objet un dispositif semiconducteur de protection contre les surtensions formé d'au moins deux éléments bi-directionnels constitués chacun d'une première couche d'un premier type de conductivité, d'une deuxième couche d'un second type de conductivité et d'une troisième couche du premier type de conductivité de manière à former deux jonctions symétriques caractérisé en ce que la première couche constitue un substrat commun à l'ensemble des éléments bi-directionnels, des moyens d'isolation réalisés sur une épaisseur supérieure à celle des deux autres couches délimitant les éléments.
Selon la technologie utilisée, les moyens d'isolation sont constitués par des sillons présentant une profondeur supérieure à l'épais- seur des deuxième et troisième couches, les sillons étant recouverts d'une couche isolante.
Différentes techniques peuvent être utilisées pour réaliser les deuxième et troisième couches. Ainsi les deuxième et troisième couches peuvent être des couches diffusées ou des couches épitaxées ou bien la deuxième couche peut être une couche épitaxiée et la troisième couche une couche diffusée. De même, le substrat commun peut être constitué d'une couche semiconductrice du premier type de conductivité mais faiblement résistive sur laquelle on a fait croître par épitaxie une couche supplémentaire du même type de conductivité. De préférence, pour obtenir un dispositif symétrique, dans le cas des couches épitaxiées, la couche supplémentaire présente la même résistivité que la troisième couche.Dans le cas de couches diffusées, pour obtenir un dispositif semiconducteur symétrique, on utilise deux dispositifs montés en parallèle, ces deux dispositifs étant réalisés à partir de substrat présentant des types de conduczivité opposés.
D'autres caractéristiques et avantages de la présente invention apparaîtront à la description de divers modes de réalisation faite ciaprès avec référence aux dessins ci-annexés, dans lesquels:
- les figures 1A et 1B déjà décrites représentent respec
ivement une vue en perspective d'un dispositif se niconducteur bi directionnel selon une solution antérieure et une vue en coupe d'un élément bi-directionnel inclus dans le dispositif,
- la figure 2 déjà décrite représente une vue en coupe d'un dispositif semiconducteur bi-directionnel et monolithique envisageable par l'homme de métier,
- la figure 3 représente une vue en coupe d'un dispositif semiconducteur bi-directionnel et monolithique conforme à la présente invention,
- la figure 4A représente une vue en perspective d'un dispositif semiconducteur symétrique conforme à la présente invention,
- la figure 4B est une vue en coupe par A - A de la figure 4A,
- la figure 5 est une vue en coupe d'un autre mode de réalisation d'un dispositif conforme à la présente invention,
- la figure 6 est une vue en perspective montrant l'assemblage dans un boîtier d'un dispositif conforme à la présente invention,
- les figures 7 et 8 sont des courbes donnant un profil de dopage selon deux modes de réalisation différents du dispositif de la présente invention.
- les figures 1A et 1B déjà décrites représentent respec
ivement une vue en perspective d'un dispositif se niconducteur bi directionnel selon une solution antérieure et une vue en coupe d'un élément bi-directionnel inclus dans le dispositif,
- la figure 2 déjà décrite représente une vue en coupe d'un dispositif semiconducteur bi-directionnel et monolithique envisageable par l'homme de métier,
- la figure 3 représente une vue en coupe d'un dispositif semiconducteur bi-directionnel et monolithique conforme à la présente invention,
- la figure 4A représente une vue en perspective d'un dispositif semiconducteur symétrique conforme à la présente invention,
- la figure 4B est une vue en coupe par A - A de la figure 4A,
- la figure 5 est une vue en coupe d'un autre mode de réalisation d'un dispositif conforme à la présente invention,
- la figure 6 est une vue en perspective montrant l'assemblage dans un boîtier d'un dispositif conforme à la présente invention,
- les figures 7 et 8 sont des courbes donnant un profil de dopage selon deux modes de réalisation différents du dispositif de la présente invention.
Pour simplifier la description les mêmes éléments portent les mêmes références.
On décrira tout d'abord avec référence à la figure 3 un premier mode de réalisation d'un dispositif semiconducteur de protection contre les surtensions conforme à la présente invention.
Dans le mode de réalisation représenté sur la figure 3, le dispositif semiconducteur est un dispositif monolithique constitué de quatre éléments bi-directionnels permettant de réaliser la protection de quatre circuits électroniques. Le dispositif est constitué essentiellement d'une première couche C0 semiconductrice d'un premier type de conductivité sur laquelle on réalise successivement une deuxième couche C1 de type opposé et une troisième couche C2 de même type que celui de la première couche C0. Comme représenté clairement sur la figure 3, la première couche C0 constitue un substrat commun à J'ensemble des quatre éléments bi-directionnels. D'autre part, des moyens d'isolation constitués par des sillons 21 sont réalisés dans les couches C2 et C1 et dans une partie de la couche C0, sur une épaisseur supérieure à celle des couches C2 et C1.Ces sillons 21 sont recouverts d'une couche isolante 22 réalisée en un verre ou en un autre matériau isolant tel que de l'oxyde de silicium ou autre. Sur la partie supérieure de la couche C2 ont été réalisées, dans la couche isolante, des fenêtres dans lesquelles ont été déposées des métallisations 23 permettant de relier chaque élément bidirectionnel à des lignes L1, L2, L3, L4. D'autre part, le dispositif 20 peut être fixé sur une embase 10 par soudure 11 comme représenté sur la figure 3.
Différentes technologies peuvent être utilisées pour réaliser les trois couches.
Ainsi selon une première technologie, les couches C1 et C2 sont réalisées par diffusion selon un procédé classique. Toutefois, dans ce cas, il est difficile d'obtenir des tensions d'avalanche identiques pour les jonctions 31 et 32. Pour remédier à cet inconvénient, comme représenté sur la figure 4A., on monte en parallèle deux dispositifs 20 et 20' réalisés à partir de substrat de type opposé. Ainsi, si la couche C0 est une couche de type n, la couche
C1 une couche de type p et la couche C2 une couche de type n alors la couche C'0 sera une couche de type p, la couche C' une couche de type n et la couche C'2 une couche de type p. Les deux dispositifs comportent, comme le dispositif de la figure 3, des sillons 21 ou 21' recouverts d'une couche de passivation 22 ou 22'.Ces deux disco sitifs sont soudés par des soudures 11 et il' sur une embase commune 10'. Pour obtenir un ensemble symétrique, les deux dispositifs 20 et 20' sont câblés de la manière représentée sur la figure 4A. Ainsi la ligne Li est connectée au premier élément du pavé 20 par un fil fl, le premier élément du pavé 20 est connecté au premier élément du pavé 20' par un fil f"l et le premier élément du dispositif 20' est connecté à la ligne L'1 par un fil ftl. Il en sera de même pour les lignes L2, L3, L'2, L'3 par l'intermédiaire des fils f2, f"2, f'2 et f3, f"3, f'3.Dans ce cas, on choisira les résistivités des substrats C0, C'G et les profils des diffusions C1, C2 et C'1, C2, de manière à obtenir des tensions d'avalanche identiques pour la jonction J2 du dispositif 20 et la jonction J'2 du dispositif 20' et des tensions d'avalanche pour J1 et J'l au moins deux fois plus élevées que les tensions d'avalanche de J2 et J'2 ; ceci afin d'obliger l'écoulement des surchages vers la masse et non vers une autre ligne.
C1 une couche de type p et la couche C2 une couche de type n alors la couche C'0 sera une couche de type p, la couche C' une couche de type n et la couche C'2 une couche de type p. Les deux dispositifs comportent, comme le dispositif de la figure 3, des sillons 21 ou 21' recouverts d'une couche de passivation 22 ou 22'.Ces deux disco sitifs sont soudés par des soudures 11 et il' sur une embase commune 10'. Pour obtenir un ensemble symétrique, les deux dispositifs 20 et 20' sont câblés de la manière représentée sur la figure 4A. Ainsi la ligne Li est connectée au premier élément du pavé 20 par un fil fl, le premier élément du pavé 20 est connecté au premier élément du pavé 20' par un fil f"l et le premier élément du dispositif 20' est connecté à la ligne L'1 par un fil ftl. Il en sera de même pour les lignes L2, L3, L'2, L'3 par l'intermédiaire des fils f2, f"2, f'2 et f3, f"3, f'3.Dans ce cas, on choisira les résistivités des substrats C0, C'G et les profils des diffusions C1, C2 et C'1, C2, de manière à obtenir des tensions d'avalanche identiques pour la jonction J2 du dispositif 20 et la jonction J'2 du dispositif 20' et des tensions d'avalanche pour J1 et J'l au moins deux fois plus élevées que les tensions d'avalanche de J2 et J'2 ; ceci afin d'obliger l'écoulement des surchages vers la masse et non vers une autre ligne.
Une autre technologie peut être utilisée pour réaliser un dispositif conforme à la présente invention. Il s'agit de la technologie épitaxiale.
Comme représenté sur la figure 5, la première couche formant substrat est constituée dans ce cas d'une couche Eo d'un premier type de conductivité mais présentant une faible résistivité sur laquelle on a fait croître par épitaxie une couche supplémentaire E'o du même type de conductivité que celui de la couche E0, puis on a fait croître par épitaxie une couche E1 de type opposé de manière à réaliser la jonction J1 et sur cette couche E1 on a fait croître une couche E2 du même type de conductivité que la couche E'0 de manière à réaliser la jonction 32. Avec ce type de configuration il est possible d'obtenir des tensions d'avalanche identiques pour les jonctions J et # 2 en réalisant un choix approprié des paramètres des différentes couches telles que la résistivité, la nature des dopants et l'épaisseur. Un profil de dopage type d'un dispositif réalisé selon cette technologie est représenté sur la figure 7 qui donne le dopage en fonction de l'épaisseur. Ainsi, le substrat Eo présente une épaisseur qui peut être comprise entre 100 et 300 avec un dopage de 1018 à quelques 1019 at/cm3, la couche E'o une épaisseur delà 10 fm avec un dopage de lC17 à 5 x 1018 at/cm3, lc couche E1 une épaisseur de 1 à 10 pm avec un dopage de 1016 à 1019 at/cm3 et la couche E une épaisseur de 1 à 10 pm avec un dopage de 1017 à 51018 at/cm
Une variante du procédé décrit ci-dessus consiste à faire croître à partir du substrat Eo une couche E'o de même type de conductivité mais de concentration définie puis à faire un pré-dépôt d'un dopant de type opposé par implantation ou procédé similaire pour réaliser la couche E1 et e suite faire croître une couche de même type que la couche E'0 pour réaliser la couche E2. Par des recuits successifs, on ajuste la tension de claquage à la valeur souhaitée.Dans ce cas comme dans l'autre, un surdopage d'une ou des deux faces du dispositif peut être nécessaire pour assurer une bonne homicité des contacts. Les étapes de finition telles que sillonnage, passivation des jonctions, métallisation, découpe et assemblage sont identiques dans les différents procédés.
Une variante du procédé décrit ci-dessus consiste à faire croître à partir du substrat Eo une couche E'o de même type de conductivité mais de concentration définie puis à faire un pré-dépôt d'un dopant de type opposé par implantation ou procédé similaire pour réaliser la couche E1 et e suite faire croître une couche de même type que la couche E'0 pour réaliser la couche E2. Par des recuits successifs, on ajuste la tension de claquage à la valeur souhaitée.Dans ce cas comme dans l'autre, un surdopage d'une ou des deux faces du dispositif peut être nécessaire pour assurer une bonne homicité des contacts. Les étapes de finition telles que sillonnage, passivation des jonctions, métallisation, découpe et assemblage sont identiques dans les différents procédés.
Selon un autre mode de réalisation, le dispositif peut aussi être obtenu à partir d'une couche semiconductrice C0 d'un premier type de conductivité sur laquelle on fait croître par épitaxie une couche
C1 de type opposé puis par diffusion ou implantation on vient réaliser la deuxième couche C2 présentant un type de conductivité identique à la couche C0. Dans ce cas, les jonctions J1 et J2 sont obtenues par épitaxie et diffusion. On choisit les impuretés dopantes, les températures, les temps de recuit et ltépaisseur des couches de manière à obtenir des gradients de concentration identiques à savoir des tensions d'avalanche égales comme représenté sur la figure 8. En effet, la valeur de ces tensions est fonction de la valeur de différents paramètres.Dans ce cas, le substrat CO présente une épaisseur comprise entre 100 et 300 jim et un dopage de 1018 à quelques 1019 at/cm3, la couche C1 une épaisseur de 5 à 50 m et un dopage de 1017 a 1018 at/cm et la couche C2 une épaisseur de 1 à 20 m et un dopage de 1018 à quelques 1020 at/cm3.
C1 de type opposé puis par diffusion ou implantation on vient réaliser la deuxième couche C2 présentant un type de conductivité identique à la couche C0. Dans ce cas, les jonctions J1 et J2 sont obtenues par épitaxie et diffusion. On choisit les impuretés dopantes, les températures, les temps de recuit et ltépaisseur des couches de manière à obtenir des gradients de concentration identiques à savoir des tensions d'avalanche égales comme représenté sur la figure 8. En effet, la valeur de ces tensions est fonction de la valeur de différents paramètres.Dans ce cas, le substrat CO présente une épaisseur comprise entre 100 et 300 jim et un dopage de 1018 à quelques 1019 at/cm3, la couche C1 une épaisseur de 5 à 50 m et un dopage de 1017 a 1018 at/cm et la couche C2 une épaisseur de 1 à 20 m et un dopage de 1018 à quelques 1020 at/cm3.
Comme représenté sur la figure 6, le montage d'un dispositif semiconducteur conforme à la présente invention obtenu selon l'un quelconque des procédés décrit ci-dessus, est réalisé en soudant la face inférieure ou face commune du dispositif 20 sur une métallisation 25 réalisée sur une embase non représentée et connectée à la tension de référence. Chaque élément bi-directionnel réalisé dans le dispositif 20, à savoir les six éléments représenté sur la figure 6, sont reliés d'une part à six lignes d'entrée constituées par les métallisations 26 et d'autre part à six lignes de sortie constituées par les métallisations 29. Ces connections sont réalisées de manière connue par l'intermédiaire de fils 27 et 28 soudés respectlvement sur la face supérieure des éléments bi-directionnels et sur les lignes 26 et 29.
L'avantage principal du dispositif conforme à la présente invention par rapport au dispositif de la figure 2, quelle que soit la technologie utilisée pour le réaliser réside dans le fait qu'on obtient une parfaite isolation électrique des lignes les unes par rapport aux autres.
Claims (8)
1. Dispositif semiconducteur de protection contre les surtensions formé d'au moins deux éléments bi-directionnels constitués chacun d'une première couche (CO) d'un premier type de conductivité, d'une deuxième couche (C1) d'un second type de conductivité et d'une troisième couche (C2) du premier type de conductivité de manière à former deux jonctions symétriques, caractérisé en ce que la première couche (CO) constitue un substrat commun à l'ensemble des éléments bi-directionnels, des moyens d'isolation (21) réalisés sur une épaisseur supérieure à celle des deux autres couches (C1,
C2) délimitant les éléments.
2. Dispositif selon la revendication 1, caractérisé en ce que les moyens d'isolation sont constitués par des sillons (21') présentant une profondeur supérieure à l'épaisseur des deuxième et troisième couches, les sillons étant recouverts d'une couche isolante (22).
3. Dispositif selon l'une quelconque des revendications 1 et 2, caractérisé en ce que les deuxième et troisième couches sont des couches diffusées.
4. Dispositif selon l'une quelconque des revendications 1 et 2, caractérisé en ce que les deuxième et troisième couches sont des couches épitaxiées.
5. Dispositif selon l'une quelconque des revendications 1 et 2, caractérisé en ce que la deuxième couche est une couche épitaxiée et la troisième couche est une couche diffusée.
6. Dispositif selon la revendication 4, caractérisé en ce que le substrat commun est constitué d'une couche semiconductrice (Ec) du premier type de conductivité mais faiblement résistive sur laquelle on a fait croître par épitaxie une couche supplémentaire (E'o) du même type de conductivité.
7. Dispositif selon la revendication 6, caractérisé en ce que la couche supplémentaire présente la même résistivité qut- la troisième couche.
8. Dispositif semiconducteur symétrique, caractérisé en ce qu'il est constitué par deux dispositifs selon la revendication 3 montés en parallèle, les deux dispositifs étant réalisés à partir de substrats présentant des types de conductivité opposés.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8712444A FR2620271B1 (fr) | 1987-09-08 | 1987-09-08 | Dispositif semiconducteur de protection contre les surtensions |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8712444A FR2620271B1 (fr) | 1987-09-08 | 1987-09-08 | Dispositif semiconducteur de protection contre les surtensions |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2620271A1 true FR2620271A1 (fr) | 1989-03-10 |
| FR2620271B1 FR2620271B1 (fr) | 1990-01-12 |
Family
ID=9354706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8712444A Expired - Fee Related FR2620271B1 (fr) | 1987-09-08 | 1987-09-08 | Dispositif semiconducteur de protection contre les surtensions |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2620271B1 (fr) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990014707A1 (fr) * | 1989-05-26 | 1990-11-29 | Raychem Limited | Appareil electrique protege contre les phenomenes transitoires |
| US6309952B1 (en) * | 1998-10-06 | 2001-10-30 | Fairchild Semiconductor Corporation | Process for forming high voltage junction termination extension oxide |
| EP1864318A2 (fr) * | 2005-03-25 | 2007-12-12 | Vishay General Semiconductor LLC | Suppresseur de tension transitoire bidirectionnel asymetrique et procede de formation associe |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB920628A (en) * | 1958-11-21 | 1963-03-13 | Shockley Transistor Corp | Improvements in semiconductive switching arrays and methods of making the same |
| DE2546321A1 (de) * | 1975-09-25 | 1977-04-07 | Bbc Brown Boveri & Cie | Du/dt - schutzvorrichtung |
| FR2566582A1 (fr) * | 1984-06-22 | 1985-12-27 | Silicium Semiconducteur Ssc | Dispositif bidirectionnel de protection declenche par avalanche |
| GB2184884A (en) * | 1985-12-20 | 1987-07-01 | Philips Electronic Associated | Bipolar semiconductor device |
-
1987
- 1987-09-08 FR FR8712444A patent/FR2620271B1/fr not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB920628A (en) * | 1958-11-21 | 1963-03-13 | Shockley Transistor Corp | Improvements in semiconductive switching arrays and methods of making the same |
| DE2546321A1 (de) * | 1975-09-25 | 1977-04-07 | Bbc Brown Boveri & Cie | Du/dt - schutzvorrichtung |
| FR2566582A1 (fr) * | 1984-06-22 | 1985-12-27 | Silicium Semiconducteur Ssc | Dispositif bidirectionnel de protection declenche par avalanche |
| GB2184884A (en) * | 1985-12-20 | 1987-07-01 | Philips Electronic Associated | Bipolar semiconductor device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990014707A1 (fr) * | 1989-05-26 | 1990-11-29 | Raychem Limited | Appareil electrique protege contre les phenomenes transitoires |
| US6309952B1 (en) * | 1998-10-06 | 2001-10-30 | Fairchild Semiconductor Corporation | Process for forming high voltage junction termination extension oxide |
| EP1864318A2 (fr) * | 2005-03-25 | 2007-12-12 | Vishay General Semiconductor LLC | Suppresseur de tension transitoire bidirectionnel asymetrique et procede de formation associe |
| EP1864318A4 (fr) * | 2005-03-25 | 2013-12-25 | Vishay Gen Semiconductor Llc | Suppresseur de tension transitoire bidirectionnel asymetrique et procede de formation associe |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2620271B1 (fr) | 1990-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2744835A1 (fr) | Circuit integre de puissance haute tension avec fonctionnement a decalage de niveau et sans traversee metallique | |
| EP3660930B1 (fr) | Procédé de fabrication d'une matrice de photodiodes à base de germanium et à faible courant d'obscurité | |
| FR2619248A1 (fr) | Cellule photovoltaique protegee, son procede de fabrication et ensemble comprenant de telles cellules | |
| EP0721218A1 (fr) | Circuit intégré de puissance | |
| EP0006474A1 (fr) | Procédé de correction du coefficient en tension de résistances semi-conductrices diffusées ou implantées | |
| EP0534872B1 (fr) | Résistance de précision et procédé de fabrication | |
| FR2598259A1 (fr) | Diode zener enterree et procede de fabrication. | |
| FR2707041A1 (en) | Semiconductor configuration and method of manufacturing it | |
| FR2767967A1 (fr) | Composant transistor | |
| EP0002087B1 (fr) | Dispositif semiconducteur monolithique comprenant deux transistors complémentaires et son procédé de fabrication | |
| EP3276662B1 (fr) | Structure de protection d'un circuit intégré contre les décharges électrostatiques | |
| FR2620271A1 (fr) | Dispositif semiconducteur de protection contre les surtensions | |
| EP1142023B1 (fr) | Structure périphérique pour dispositif monolithique de puissance | |
| EP0246139B1 (fr) | Dispositif de protection d'entrée pour circuits intégrés en technologie CMOS | |
| FR2503933A1 (fr) | Circuit integre comprenant un reseau de transistors | |
| EP0191255B1 (fr) | Structure intégrée de triac à commande par diac | |
| FR2623663A1 (fr) | Assemblage monolithique de diodes de protection et systemes de protection | |
| EP0186567B1 (fr) | Diac à électrodes coplanaires | |
| US6677207B1 (en) | Vanishingly small integrated circuit diode | |
| EP0015835B1 (fr) | Dispositif semiconducteur de commutation à fréquence élevée et procédé pour sa fabrication | |
| FR3011121A1 (fr) | Assemblage de puces de circuits integres comprenant un composant de protection contre les surtensions | |
| EP0004238A1 (fr) | Circuit intégré et son procédé de fabrication | |
| EP0193462A1 (fr) | Diode hyperfréquence de type PIN à transitions abruptes | |
| FR2503934A1 (fr) | Circuit integre avec reduction de potentiel | |
| EP0032069B1 (fr) | Procédé d'ajustement du coefficient de température d'une diode de référence et diode de référence obtenue |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |