FR2559959A1 - Diode hyperfrequence a connexions externes prises au moyen de poutres et son procede de realisation - Google Patents

Diode hyperfrequence a connexions externes prises au moyen de poutres et son procede de realisation Download PDF

Info

Publication number
FR2559959A1
FR2559959A1 FR8402569A FR8402569A FR2559959A1 FR 2559959 A1 FR2559959 A1 FR 2559959A1 FR 8402569 A FR8402569 A FR 8402569A FR 8402569 A FR8402569 A FR 8402569A FR 2559959 A1 FR2559959 A1 FR 2559959A1
Authority
FR
France
Prior art keywords
substrate
diode
cradle
metallization
rear face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8402569A
Other languages
English (en)
Other versions
FR2559959B1 (fr
Inventor
Raymond Henry
Ronald Funck
Bertrand Le Roux
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Priority to FR8402569A priority Critical patent/FR2559959B1/fr
Publication of FR2559959A1 publication Critical patent/FR2559959A1/fr
Application granted granted Critical
Publication of FR2559959B1 publication Critical patent/FR2559959B1/fr
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4822—Beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

L'INVENTION CONCERNE UNE DIODE HYPERFREQUENCE MUNIE DE CONNEXIONS EXTERNES PRISES AU MOYEN DE POUTRES ET TRAVAILLANT DANS LE DOMAINE MILLIMETRIQUE. LA DIODE EST REALISEE A PARTIR D'UN SUBSTRAT 1 SUBSISTANT SUR UNE EPAISSEUR MINIMALE E UNIQUEMENT AU NIVEAU DE LA PASTILLE SEMICONDUCTRICE ET ETANT RECOUVERT EN FACE ARRIERE D'UNE METALLISATION 10 VENANT EN CONTACT DIRECT AVEC L'UNE 8 DES POUTRES, CE QUI PERMET DE REDUIRE AU MAXIMUM LA RESISTANCE SERIE DE LA DIODE. APPLICATION AUX DIODES PIN "BEAM-LEAD" TRAVAILLANT A 94 GHZ.

Description

DIODE HYPERFREQUENCE A CONNEXIONS EXTERNES PRISES
AU MOYEN DE POUTRES ET SON PROCEDE DE REALISATION
La présente invention concerne une diode hyperfréquence à structure dite verticale travaillant dans le domaine millimétrique, notamment à des fréquences égales ou supérieures à 60 GHz, et dont les connexions externes sont prises au moyen de poutres métalliques à plat, ainsi qu'un procédé de réalisation d'une telle diode. Cette diode est principalement destinée à être utilisée en commutation.
On entend par diode à structure verticale une diode dont les couches la formant sont disposées verticalement les unes par rapport aux autres. A titre d'exemple, on peut citer la diode PIN réalisée à partir d'un substrat semiconducteur dopé de type N+ par exemple sur lequel sont déposées une couche dite I de matériau de haute résistivité puis une couche de type P+, le substrat apportant ainsi d'une part le support mécanique et d'autre part la couche contact cathode de la diode. Cette structure verticale de diode PIN est à opposer à celle dite de surface ou horizontale selon laquelle chacune des couches de type P+ et N+ est formée dans un substrat de matériau de haute résistivité, comme cela est décrit dans la demande de brevet français déposée le 9 décembre 1981 par la
Demanderesse et publiée sous le n0 2 517 384.
D'autre part, dans le domaine des hyperfréquences, les diodes utilisées sont fréquemment dotées de connexions externes prises par l'intermédiaire de poutres à plat, plus connues sous la terminologie anglo-saxonne "beam-lead", car ces poutres d'une part facilitent l'interconnexion avec le circuit hyperfréquence environnant et d'autre part présentent une induction plus faible que les fils soudés.
On connaît déjà une structure de diode hyperfréquence, telle que par exemple une diode PIN à structure verticale, travaillant à fréquence élevée et munie de connexions extérieures constituées par des poutres métalliques fixées à plat selon la technologie dite "beam-lead". Cette diode PIN, utilisée comme diode de commutation montée en shunt ou en série dans une ligne de transmission, est par exemple réalisée à partir d'un substrat semiconducteur dopé de type N+ sur lequel sont formées par épitaxie deux couches superposées dont l'une dite I est en matériau de la plus haute résistivité possible et dont l'autre est de type P+. Une attaque chimique est effectuée à partir des couches épitaxiées jusque dans le substrat sur une profondeur donnée égale par exemple à 20 microns, afin de créer un berceau de forme par exemple rectangulaire sous lequel subsiste une certaine épaisseur de substrat.Ce berceau est réalisé de manière à délimiter deux ilôts semiconducteurs reliés entre eux par l'intermédiaire du substrat, dont l'un est de forme par exemple circulaire et dont l'autre est en formede croissant, ilôt rond étant en vis-à-vis et au centre de I'échancrure du croissant. Le berceau est rempli d'un matériau diélectrique, tel que par exemple du verre, et les couches P+ et I de lilôt en forme de croissant sont ensuite éliminées par attaque chimique.Un contact d'anode est assuré par une première poutre métallique s'appuyant sur la couche P+ de l plat rond, ce dernier constituant la diode proprement dite et sur le verre pour se terminer en porte-à- faux, tandis qu'un contact de cathode est assuré par une seconde poutre métallique s'appuyant sur le substrat N en épousant sa forme en croissant pour réaliser un contact ohmique et sur le verre pour se terminer en porte-à-faux.
On peut noter que cette structure particulière de diode travaillant à fréquence élevée selon l'art antérieur a été conçue pour résoudre un problème technique particulier qui consistait à réduire fortement la capacité parasite entre la poutre anode et le substrat: ce problème a été résolu en réalisant un profond berceau autour de la diode, ce qui a permis de le combler d'un diélectrique dont la forte épaisseur a contribué à une nette diminution de la capacité parasite. Toutefois, ce type de diode ne résoud pas un autre problème technique de grande importance aux hautes fréquences, et qui consiste à réduire également, et de façon notable, la résistance en série avec la diode, encore appelée résistance d'accès à la diode, qui est formée par le substrat entre la poutre cathode et la jonction substrat N±couche I de cette diode PIN.
En effet, à haute fréquence, le matériau semiconducteur constituant le substrat de la diode PIN est soumis à l'effet de peau de sorte que le courant dans la diode se localise dans une certaine épaisseur de peau du substrat. Or, comme cela est bien connu, plus la fréquence de travail de la diode est élevée, plus l'effet de peau va contribuer à augmenter la résistance série de la diode.De plus, dans le cas où cette diode de commutation est montée en shunt dans une ligne de transmission, d'une part les pertes d'insertion à bas niveau et à polarisation nulle ou inverse sont proportionnelles au produit de cette résistance par le carré de la capacité de la diode, et d'autre part l'isolation procurée par la diode en polarisation directe est inversement proportionnelle à cette résistance; de même pour un montage série de la diode dans la ligne de transmission, avec les pertes d'insertion obtenues en polarisation directe de la diode et avec l'isolation à polarisation nulle ou inverse. En conséquence, il s'avère nécessaire aux hautes fréquences de réduire également, outre la capacité de la diode, la résistance série de celle-ci en vue d'obtenir des pertes d'insertion les plus faibles possible etlou une isolation la meilleure possible.
La présente invention a pour but de perfectionner ce type de diode hyperfréquence décrite précédemment et travaillant dans le domaine millimétrique de façon à réduire le plus possible sa résistance série, tout en lui garantissant une capacité parasite réduite fortement et partant de lui conférer de faibles pertes d'insertion et une isolation élevée dans son utilisation comme diode de commutation.
A cet effet, l'invention a pour objet une diode hyperfréquence comportant un substrat semiconducteur ayant deux faces opposées parallèles respectivement dites face avant et face arrière, au moins deux couches superposées dont l'une est en matériau semiconducteur et recouvre partiellement la face avant du substrat et dont l'autre est en matériau semiconducteur ou en métal, ces couches formant un ilôt délimité par un berceau s'étendant dans le substrat sur une profondeur donnée et étant rempli d'un matériau diélectrique, le berceau étant réalisé de façon à délimiter sous forme de croissant la partie de la face avant non recouverte du substrat, et deux poutres métalliques de connexions externes dont l'une prenant un premier contact s'appuie à plat sur l'pilot et sur le matériau diélectrique pour se terminer en porte-à-faux et dont l'autre prenant un second contact ohmique s'appuie à plat sur la face avant du substrat en épousant sa forme en croissant et sur le matériau diélectrique pour se terminer en porte-à-faux caractérisée en ce que la face arrière du substrat est recouverte d'une métallisation.
Selon une variante, le substrat est aminci à une épaisseur minimale et subsiste, une fois métallisé en face arrière, d'une part au niveau de sa jonction avec la couche semiconductrice le recouvrant et d'autre part au niveau de la poutre métallique prenant le contact ohmique.
Selon encore une variante qui découle de la précédente, le substrat métallisé en face arrière subsiste sur une épaisseur minimale et uniquement au niveau de sa jonction avec la couche semiconductrice le recouvrant, de sorte que la poutre métallique prenant le contact ohmique et la -métallisation en face arrière sont en contact l'une avec l'autre. Cette configuration a pour avantage de réduire au maximum la résistance série entre la poutre prenant le contact ohmique et la jonction de la diode.
L'invention vise également un procédé de réalisation d'une telle -diode hyperfréquence, et qui est plus particulièrement destiné à être mis en oeuvre pour l'obtention d'une réduction maximale de la résistance série de la diode.
D'autres caractéristiques et avantages de l'invention apparattront mieux dans la description détaillée qui suit et se réfère aux dessins annexés, donnés uniquement à titre d'exemple et dans lesquels:
- les figures la et lb représentent respectivement une vue de dessus et une vue en coupe selon la ligne 1-1 d'un mode de réalisation d'une diode PIN selon l'invention;
- la figure 2 représente-une vue en coupe identique à la figure lb d'une variante d'une diode PIN selon l'invention
- la figure 3 représente une vue en coupe identique à la figure lb d'une autre variante d'une diode PIN selon l'invention ; et
- les figures 4 à 10 représentent des vues en coupe illustrant les différentes étapes du procédé de réalisation de la diode PIN selon la figure 3.
Sur ces différentes figures, les mêmes références se rapportent aux mêmes éléments qui remplissent les mêmes fonctions en vue des mêmes résultats.
Les figures la et lb représentent respectivement une vue de dessus et une vue en coupe transversale d'une diode hyperfréquence selon un premier mode de réalisation de l'invention, telle que par exemple une diode PIN au silicium à structure verticale, dotée de connexions externes beam-lead, et destinée à travailler dans le domaine millimétrique, à 94 GHz par exemple. Cette diode est principalement destinée à être utilisée en commutation en étant montée soit en shunt soit en série dans une ligne de transmission.
Sur les figures la et lb, cette diode PIN, en tant que produit final comporte un substrat de silicium 1 dopé de type N+ par exemple, d'épaisseur égale par exemple à 25 microns, et présentant deux faces opposées parallèles respectivement dites face avant ou supérieure la et face arrière ou inférieure lb. Le substrat est recouvert partiellement en face avant de deux couches semiconductrices superposées dont l une 2 dite I est en silicium de la plus haute résistivité possible et dont l'autre 3 est en silicium dopé de type P+. L'ensemble constitué par le substrat 1 et les deux couches 2 et 3 forme donc la diode proprement dite, le substrat 1 apportant ainsi d'une part un support mécanique et d'autre part la couche contact cathode, et la couche 3 apportant la couche contact anode.
La diode est délimitée par un profond berceau formant caisson 5 présentant un pourtour extérieur par exemple rectangulaire (figure
la) et s'étendant dans le substrat 1 sur une profondeur donnée, par exemple égale à 10 microns, de façon à laisser subsister ce dernier sur une certaine épaisseur E', de l'ordre par exemple de 15 microns, entre sa face arrière lb et le fond du berceau.
De plus, le berceau 5 est réalisé de façon à délimiter sous forme d'ilat, par exemple circulaire (figure la) ou carré, la diode proprement dite, et sous forme d'un croissant (figure la) la partie de la face avant non recouverte du substrat. Pour des raisons tenant à la fabrication de la diode, la face avant en forme de croissant du substrat, repérée en la ne se situe pas exactement au même niveau que celle la recouverte de la couche 2.
Comme il apparaît sur la figure la, l'îlot semiconducteur de forme circulaire est disposé en vis-à-vis et sensiblement au centre de l'échancrure du croissant formé par le substrat.
Le berceau 5 est rempli d'un matériau diélectrique doté de bonnes qualités mécaniques, tel que par exemple du verre fondu.
Une fois comblé, le berceau de verre présente une surface légèrement bombée.
Un premier contact, ou contact d'anode, est assuré par une première poutre métallique 6 s'appuyant à plat sur la couche P+ de la diode et sur la surface du berceau de verre 5 pour se terminer en porte-à-faux. Cette poutre anode 6 beam-lead est constituée par exemple par des dépots successifs de titane, de platine et d'or.
Ainsi, le fait de disposer d'une forte épaisseur de verre dans le berceau 5 permet de réduire notablement la capacité parasite, représentée symboliquement sur la figure lb, entre la poutre anode 6 et le substrat 1.
Un second contact ohmique, ou contact de cathode, est assuré par une seconde poutre métallique 8 s'appuyant à plat sur la face avant la du substrat en épousant sa forme en croissant (figure la) pour y réaliser le contact ohmique et sur la surface du berceau de verre 5 pour se terminer en porte-à-faux. Comme pour la poutre anode, la poutre cathode 8 beam-lead est constituée par la même chaîne de dépôts successifs de titane, de platine et d'or.
Selon un aspect de J'invention, la face arrière lb du substrat est recouverte entièrement d'une métallisation 10 par exemple du même type que celle formant les poutres 6 et 8 c'est-à-dire au moyen de titane, de platine et d'or. Ainsi, cette métallisation 10 forme une résistance de faible valeur en parallèle sur celle formée par le substrat, laquelle est de forte valeur due à l'effet de peau à la fréquence élevée de travail. Dès lors, le courant dans la diode, entre poutres cathode et anode, va passer pour une part très importante par la métallisation 10, ce qui permet donc déjà de diminuer la résistance série de la diode entre la poutre cathode et la jonction N+
I.Par conséquent, la combinaison d'une forte réduction de la capacité parasite et d'une première réduction notable de la résistance série de la diode permet d'obtenir déjà une diminution sensible de ses pertes d'insertion et une augmentation de son isolation en tant que diode de commutation.
Une réduction encore plus forte que la précédente de la résistance série de la diode est obtenue dans le cadre de la variante représentée sur la figure 2 qui est également une vue en coupe selon la ligne I-I de la figure la.
En effet, selon cette variante de diode PIN sur la figure 2, et dont la structure de base reprend celle décrite précédemment, Je substrat 1 est aminci à une épaisseur minimale de façon à dégager complètement le fond du berceau 5. Ainsi, le substrat aminci I subsiste en une première partie d'épaisseur minimale e au niveau de sa jonction avec la couche 2, et en une seconde partie sous forme de croissant séparée de la première et d'épaisseur e très peu différente de e sous la poutre cathode 8 prenant le contact ohmique. Quant à la métallisation 10, elle recouvre les deux parties de substrat 1 ainsi réalisées en leur face arrière lb ainsi que le fond de la partie du berceau 5 située entre ces deux parties de substrat.
Avec un tel substrat d'épaisseur minimale sous la poutre cathode 8 et sous la couche 2, le courant dans la diode, entre poutres cathode et anode, va passer dans la partie de substrat sous la poutre cathode, puis en totalité dans la métallisation 10 et enfin dans la partie de substrat sous la couche I, ce qui permet de réduire encore davantage la résistance série de la diode entre la poutre cathode et la jonction N+ I. Comme la capacité parasite selon cette variante est plus faible que précédemment en raison de l'amin- cissement du substrat sous la couche I, cette seconde réduction plus forte de la résistance série de la diode permet donc de diminuer encore davantage ses pertes d'insertion et d'augmenter son isolation.
Selon une autre variante préférée représentée sur la figure 3, qui découle de la précédente et qui est également une vue en coupe selon la ligne I-I de la figure la, le substrat 1 est toujours aminci à une épaisseur minimale e au niveau de sa jonction avec la couche 2, mais est totalement éliminé sous la poutre cathode 8, de sorte que ledit substrat subsiste désormais uniquement au niveau de la diode proprement dite. Quant à la métallisation 10, elle recouvre toujours le substrat en sa face arrière lb ainsi que le fond du berceau 5 et vient en contact direct avec la poutre cathode 8, formant ainsi un court-circuit entre elles.
Bien sûr le contact ohmique sur le substrat 1 est toujours pris par la poutre cathode 8 mais par l'intermédiaire de sa liaison électrique avec la métallisation 10 qui recouvre la face- arrière du substrat.
Dans ces conditions, le fait de disposer d'un court-circuit entre la poutre cathode 8 et la métallisation 10 permet au courant dans la diode de passer directement, donc en totalité, dans la métallisation 10. Avec ce court-circuit et une épaisseur minimale de substrat 1, la résistance série de la diode entre la poutre cathode et la jonction N+
I est donc réduite au maximum. En conséquence, cette troisième réduction qualifiée de maximale de la résistance série de la diode, associée comme précédemment à une forte réduction de la capacité parasite, permet d'obtenir de très faibles pertes d'insertion ainsi qu'une isolation très élevée.
On notera que le fait d'avoir une métallisation en face arrière de la diode beam-lead selon l'invention permet avantageusement de répondre à un éventuel problème de dissipation thermique : en effet, dans ce cas, la diode peut être directement rapportée par sa métallisation en face arrière, par exemple par brasure, sur une embase métallique classique, par exemple en cuivre, de sorte que la chaleur dégagée par la diode beam-lead lors de son utilisation est évacuée par sa métallisation et l'embase; dans ce cas, la poutre cathode peut être supprimée.
On va maintenant décrire en référence aux figures 4 à 10 un procédé de réalisation d'une diode hyperfréquence beam-lead selon l'invention, et plus particulièrement celle qui est technologiquement la plus difficile à réaliser, à savoir la diode à résistance série minimale selon la variante préférée de la figure 3. Bien entendu, la fabrication suppose un procédé de réalisation collective, ce qui est normal pour ce type de diodes.
Sur ces différentes figures 4 à 10, on a repris les mêmes références que celles sur la figure 3 pour les mêmes éléments qui remplissent les mêmes fonctions en vue des mêmes résultats.
Ce procédé de réalisation collective des diodes PIN beam-lead au silicium est mis en oeuvre à partir d'un substrat 1 de silicium dopé N+ (dopage 4.1019 atomes/cm3) se présentant sous forme d'une rondelle d'épaisseur d'environ 200 microns et possédant une très basse résistivité, de l'ordre de O, 002 ohm.cm, pour introduire des pertes minimales à la fréquence d'utilisation des diodes, à 94 GHz par exemple.
La première étape du procédé, représentée sur la figure 4 consiste à déposer une couche d'arrêt 12, d'épaisseur d'environ 0,5 micron, sur la face arrière ou inférieure lb du substrat. Cette couche d'arrêt peut être réalisée par exemple en oxyde de silicium
SiO2 obtenu par oxydation thermique du substrat de silicium. Puis, dans un réacteur classique, une couche de silicium polycristallin 13 est déposée sur la couche d'arrêt 12 sur une épaisseur de l'ordre de 100 microns.
On notera que l'avantage de cette couche d'arrêt 12 déposée entre le substrat 1 et la couche épaisse en silicium polycristallin 13 réside dans le fait qu'une attaque chimique réalisée ultérieurement sur la face arrière, c est-à-dire une attaque de la couche 13 en direction du substrat 1 s'arrêtera sur la couche 12, ce qui permettra de bien maîtriser cette attaque en face arrière.
Cette couche épaisse 13 va donc servir de support mécanique pour pouvoir réaliser la seconde étape du procédé qui consiste tout d'abord, comme-représenté sur la figure 5, à amincir le substrat 1 à une épaisseur donnée e la plus faible possible. Cet amincissement du substrat est réalisé par tout procédé connu de l'homme du métier, mécano-chimique par exemple. On développe ensuite par épitaxie sur le substrat considérablement aminci une couche 2 dite I de silicium de haute résistivité et d'épaisseur de l'ordre de quelques microns suivant la tension de claquage désirée, puis une couche 3 de type P+ d'épaisseur de l'ordre de 2 à 4 microns (dopage 1019 3 atomes/cm ).
On notera que la zone P+ peut être également réalisée par diffusion ou implantation, sans sortir du cadre de l'invention.
L'étape suivante, représentée sur la figure 6, consiste à effectuer une attaque chimique par voie aqueuse ou une attaque plasma encore appelée attaque par voie sèche, sous masque, progressant à partir des couches semiconductrices jusque dans le substrat sur toute son épaisseur, de façon à créer de profonds sillons formant des berceaux identiques 5, de pourtour extérieur par exemple rectangulaire, qui délimitent les futures diodes. De plus, sur la figure 6, le berceau 5 de chaque diode est réalisé de manière à délimiter deux plats semiconducteurs dont l'un est de forme par exemple circulaire et est destiné à constituer la diode proprement dite et dont l'autre repéré en 14 est en forme de croissant tel qu'illustré sur la figure la.Cette attaque peut soit s'arrêter sur la couche d'arrêt 12 soit pénétrer légèrement dans le silicium polycristallin constituant la couche épaisse 13. A titre illustratif, la profondeur de chaque berceau est de l'ordre de 20 microns pour une fréquence de travail égale à 94 GHz.
Ensuite, chaque berceau 5 est rempli par un matériau diélectrique doté de bonnes qualités mécaniques, tel que par exemple du verre fondu, et présente, une fois comblé, une surface supérieure légèrement bombée.
L'étape suivante, représentée sur la figure 7, consiste à effectuer, pour chaque diode, une attaque chimique ou plasma sur toute l'épaisseur de l clôt semiconducteur en forme de croissant (14, figure 6), de façon à éliminer totalement ses couches P+ et I ainsi que son substrat N+, cette attaque s'arrêtant sur la couche d'arrêt 12.
On a représenté en 15 sur la figure 7 l'ouverture en forme de croissant obtenue après attaque dans chacune des diodes.
L'étape suivante, représentée sur la figure 8, consiste à déposer, pour chaque diode, une métallisation soit par photogravure soit par une technique de lift-off pour faire croître deux poutres qui assurent lune 6 le contact anodique et l'autre 8 le contact cathodique, ohmique, pour chaque diode. Sur la figure 8, la poutre 6 s'appuie à plat sur la couche P+ de la diode et sur la surface du berceau de verre 5 tandis que la poutre 8 s'appuie à plat sur le pourtour de l'ouverture en forme de croissant obtenue à l'étape précédente, en épousant sa forme, et sur la surface du berceau de verre 5.Cette métallisation consiste à déposer d'abord une couche de platine, puis à former du siliciure de platine par traitement thermique et à compléter par des dépôts successifs de titane (par exemple 1000air de platine (par exemple 1500A) et d'or (par
o exemple 5000 A). On a représenté par les deux poutres ainsi formées 6 et 8 pour chaque diode sur la figure 8 la chaîne des dépôts
SiPt-Ti-Pt-Or.
L'étape suivante, représentée sur la figure 9, consiste à effectuer une attaque chimique en face arrière en direction du substrat subsistant 1 de façon à enlever complètement la couche de silicium polycristallin 13, cette attaque s'arrêtant sur la couche d'arrêt 12. On procède ensuite à l'élimination de cette couche d'arrêt 12 par tout procédé connu, par exemple par usinage ionique.
L'étape suivante, représentée sur la figure 10, consiste à métalliser localement au niveau de chaque diode la face inférieure de la structure obtenue à l'étape précédente. Cette métallisation consiste tout d'abord à déposer une couche de platine, puis à effectuer un recuit de préférence avec un faisceau laser localisé au niveau de chaque diode, formant ainsi du siliciure de platine. La métallisation est ensuite complétée par des dépôts successifs par exemple de titane, de platine et d'or de même épaisseur que ceux formant les poutres beam-lead 6 et 8. On a représenté par la couche 10 sur la figure 10 l'ensemble des dépôts SiPt-Ti-Pt-Or qui recouvre le substrat 1 en face arrière ainsi que le fond du berceau 5 et qui vient en contact direct avec la poutre cathode 8.
Dès lors, le fait de disposer d'un court-circuit de la métallisation 10 en face arrière avec la poutre cathode 8 et d'une épaisseur minimale e de substrat entre la métallisation 10 et la jonction N+ I permet de réaliser une réduction maximale de la résistance série de chaque future diode.
On procède ensuite à la séparation des différentes diodes par une attaque chimique en face arrière du silicium de façon à mettre en porte-à-faux chacune des deux poutres 6 et 8 de chaque diode, comme représenté sur la figure 10.
On notera que la description ci-dessus a été faite en référence à une diode de type PIN dont le matériau de base était du silicium.
Bien sûr l'invention s'applique également pour tout autre type de diode, Schottky par exemple pour laquelle la couche 3 est en métal approprié, ainsi que pour un matériau de base de la famille m-V,
GaAs par exemple. Dans le cas d'une diode dont le substrat est en arséniure de gallium la couche d'arrêt SiO2 décrite ci-dessus au cours du procédé de réalisation n'est pas obtenue par oxydation thermique, mais par un dépôt d'oxyde de silicium SiO2 éventuellement mélangé à du nitrure de silicium Si3 N4.
Entre également dans le domaine de l'invention le cas où la partie en porte-à-faux des poutres est supprimée. Les poutres sont alors réduites à des plots métalliques utilisés en particulier pour le procédé de soudure à l'envers d'une diode sur un socle, appelé "flip chie".

Claims (6)

REVENDICATIONS
1. Diode hyperfréquence comportant un substrat semiconducteur (1) ayant deux faces opposées parallèles respectivement dites face avant (la) et face arrière (lob) au moins deux couches superposées (2, 3) dont l'une (2) est en matériau semiconducteur et recouvre partiellement la face avant du substrat et dont l'autre (3) est en matériau semiconducteur ou en métal, ces couches formant un ilôt délimité par un berceau (5) s'étendant dans le substrat sur une profondeur donnée et étant rempli d'un matériau diélectrique, le berceau étant réalisé de façon à délimiter sous forme de croissant la partie de la face avant non recouverte du substrat, et deux poutres métalliques (6, 8) de connexions externes dont l'une prenant un premier contact (6) s'appuie à plat sur l'clôt et sur le matériau diélectrique pour se terminer en porte-à-faux et dont l'autre prenant un second contact ohmique (8) s'appuie à plat sur la face avant du substrat en épousant sa forme en croissant et sur le matériau diélectrique pour se terminer en porte-à-faux, caractérisée en ce que la face arrière du substrat (1) est recouverte d'une métallisation (10).
2. Diode hyperfréquence selon la revendication 1, caractérisée en ce que le substrat (1) subsiste sur une épaisseur donnée entre sa face arrière (lb) et le fond de la partie du berceau (5) située entre l'ilôt et la poutre métallique prenant le contact ohmique.
3. Diode hyperfréquence selon la revendication 1, caractérisée en ce que le substrat (1) subsiste sur une épaisseur donnée en une première partie au niveau de l'ilôt et en une seconde partie en forme de croissant au niveau de la poutre métallique prenant le contact ohmique, la métallisation (10) recouvrant la face arrière de chacune des première et seconde parties du substrat ainsi que le fond de la partie du berceau (5) située entre ces parties de substrat.
4. Diode hyperfréquence selon la revendication 1, caractérisée en ce que le substrat (1) subsiste sur une épaisseur donnée uniquement au niveau de l clôt la métallisation (10) recouvrant la face arrière du substrat ainsi que le fond du berceau et venant en contact direct avec la poutre métallique prenant le contact ohmique (8).
5. Diode hyperfréquence selon l'une des revendications précédentes, caractérisée en ce que la métallisation (10) en face arrière comporte des couches successives de titane, de platine et d'or.
6. Procédé de réalisation collective de diodes hyperfréquences selon la revendication 4, caractérisé en ce qu'il comporte, à partir d'un substrat semiconducteur (1), les étapes suivantes:
a) un dépôt d'une couche d'arrêt (12) sur lune des deux faces opposées parallèles du substrat, suivi d'un dépôt d'une couche épaisse de silicium polycristallin (13) sur la couche d'arrêt;
b) un amincissement du substrat (1) à une épaisseur donnée ;
c) une formation d'au moins deux couches superposées (2, 3) sur l'autre face du substrat aminci, dont l'une recouvrant le substrat est en matériau semiconducteur et dont l'autre est en matériau semiconducteur ou en métal;;
d) une première attaque des couches (2, 3) et du substrat (1) sur toute son épaisseur de façon à former des berceaux (5) délimitant les diodes, le berceau de chaque diode étant réalisé de manière à délimiter deux ilôts semiconducteurs dont l'un (14) est en forme de croissant et dont l'autre est en vis-à-vis et au centre de l'échancrure du croissant et est destiné à constituer la diode proprement dite;
e) un remplissage de chaque berceau (5) par un matériau diélectrique;
f) une seconde attaque pour éliminer les couches et le substrat constituant l'clôt en forme de croissant (14) de chaque diode, cette attaque s'arrêtant sur la couche d'arrêt;;
g) un dépôt de connexions externes par métallisation de deux poutres (6, 8) pour chaque diode, dont l'une (6) formant un premier contact s'appuie à plat sur l'liôt semiconducteur restant pour chaque diode une fois l'étape précédente effectuée et sur le matériau diélectrique et dont l'autre (8) formant un second contact s'appuie à plat sur le pourtour en forme de croissant pour chaque diode tel qu'obtenu à 1 étape précédente et sur le matériau diélectrique;
h) une troisième attaque de la couche de silicium polycristallin (13) de façon à l'enlever complètement, cette attaque s'arrêtant sur la couche d'arrêt, suivie d'une élimination de la couche d'arrêt (12); ;
i) une métallisation de la face arrière de chaque structure complexe obtenue à l'étape précédente, de sorte que cette métallisation (10) vient en contact direct avec la poutre métallique formant le second contact (8) pour chaque diode ; et
j) une séparation des diodes par attaque en face arrière de façon à mettre en porte-à-faux chacune des deux poutres métalliques (6; 8) pour chaque diode.
FR8402569A 1984-02-21 1984-02-21 Diode hyperfrequence a connexions externes prises au moyen de poutres et son procede de realisation Expired FR2559959B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR8402569A FR2559959B1 (fr) 1984-02-21 1984-02-21 Diode hyperfrequence a connexions externes prises au moyen de poutres et son procede de realisation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8402569A FR2559959B1 (fr) 1984-02-21 1984-02-21 Diode hyperfrequence a connexions externes prises au moyen de poutres et son procede de realisation

Publications (2)

Publication Number Publication Date
FR2559959A1 true FR2559959A1 (fr) 1985-08-23
FR2559959B1 FR2559959B1 (fr) 1987-05-22

Family

ID=9301202

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8402569A Expired FR2559959B1 (fr) 1984-02-21 1984-02-21 Diode hyperfrequence a connexions externes prises au moyen de poutres et son procede de realisation

Country Status (1)

Country Link
FR (1) FR2559959B1 (fr)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1987002183A1 (fr) * 1985-09-30 1987-04-09 Kanegafuchi Kagaku Kogyo Kabushiki Kaisha Dispositif semi-conducteur multi-jonction
EP0404109A2 (fr) * 1989-06-20 1990-12-27 Kabushiki Kaisha Toshiba Diode utilisée dans les circuits de génération de potentiel de référence pour DRAM
FR2829616A1 (fr) * 2001-09-10 2003-03-14 St Microelectronics Sa Diode verticale de faible capacite
WO2003050885A2 (fr) * 2001-12-11 2003-06-19 Infineon Technologies Ag Circuit de diode et son procede de realisation
CN102299069A (zh) * 2010-06-28 2011-12-28 塞莱斯***集成公司 制造垂直pin型二极管的方法及垂直pin型二极管

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4097890A (en) * 1976-06-23 1978-06-27 Hewlett-Packard Company Low parasitic capacitance and resistance beamlead semiconductor component and method of manufacture
US4180422A (en) * 1969-02-03 1979-12-25 Raytheon Company Method of making semiconductor diodes
GB2028583A (en) * 1978-08-02 1980-03-05 Aei Semiconductors Ltd Electrical lead for a semiconductor device
EP0085607A2 (fr) * 1982-02-02 1983-08-10 Thomson-Csf Procédé collectif de fabrication de diodes hyperfréquences avec encapsulation incorporée et diodes obtenues par ce procédé
FR2538616A1 (fr) * 1982-12-28 1984-06-29 Thomson Csf Procede de fabrication collective de diodes hyperfrequence avec encapsulation incorporee et diodes ainsi obtenues

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4180422A (en) * 1969-02-03 1979-12-25 Raytheon Company Method of making semiconductor diodes
US4097890A (en) * 1976-06-23 1978-06-27 Hewlett-Packard Company Low parasitic capacitance and resistance beamlead semiconductor component and method of manufacture
GB2028583A (en) * 1978-08-02 1980-03-05 Aei Semiconductors Ltd Electrical lead for a semiconductor device
EP0085607A2 (fr) * 1982-02-02 1983-08-10 Thomson-Csf Procédé collectif de fabrication de diodes hyperfréquences avec encapsulation incorporée et diodes obtenues par ce procédé
FR2538616A1 (fr) * 1982-12-28 1984-06-29 Thomson Csf Procede de fabrication collective de diodes hyperfrequence avec encapsulation incorporee et diodes ainsi obtenues

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1987002183A1 (fr) * 1985-09-30 1987-04-09 Kanegafuchi Kagaku Kogyo Kabushiki Kaisha Dispositif semi-conducteur multi-jonction
EP0404109A2 (fr) * 1989-06-20 1990-12-27 Kabushiki Kaisha Toshiba Diode utilisée dans les circuits de génération de potentiel de référence pour DRAM
EP0404109A3 (fr) * 1989-06-20 1991-08-28 Kabushiki Kaisha Toshiba Diode utilisée dans les circuits de génération de potentiel de référence pour DRAM
US6924546B2 (en) 2001-09-10 2005-08-02 Stmicroelectronics S.A. Low-capacity vertical diode
FR2829616A1 (fr) * 2001-09-10 2003-03-14 St Microelectronics Sa Diode verticale de faible capacite
WO2003026020A1 (fr) * 2001-09-10 2003-03-27 Stmicroelectronics S.A. Diode verticale de faible capacite
US7507620B2 (en) 2001-09-10 2009-03-24 Stmicroelectronics S.A. Low-capacity vertical diode
US7176546B2 (en) 2001-12-11 2007-02-13 Infineon Technologies Ag Diode circuit and method of producing a diode circuit
WO2003050885A3 (fr) * 2001-12-11 2003-09-04 Infineon Technologies Ag Circuit de diode et son procede de realisation
WO2003050885A2 (fr) * 2001-12-11 2003-06-19 Infineon Technologies Ag Circuit de diode et son procede de realisation
CN102299069A (zh) * 2010-06-28 2011-12-28 塞莱斯***集成公司 制造垂直pin型二极管的方法及垂直pin型二极管
ITTO20100553A1 (it) * 2010-06-28 2011-12-29 Selex Sistemi Integrati Spa Metodo di fabbricazione di diodi pin verticali
EP2400529A3 (fr) * 2010-06-28 2013-04-10 Selex Sistemi Integrati S.p.A. Procédé de fabrication de diodes PIN verticales
US8580591B2 (en) 2010-06-28 2013-11-12 Selex Sistemi Integrati S.P.A. Method of manufacturing vertical pin diodes
US8933529B2 (en) 2010-06-28 2015-01-13 Selex Sistemi Integrati S.P.A. Method of manufacturing vertical pin diodes
CN102299069B (zh) * 2010-06-28 2015-10-21 塞莱斯***集成公司 制造垂直pin型二极管的方法及垂直pin型二极管

Also Published As

Publication number Publication date
FR2559959B1 (fr) 1987-05-22

Similar Documents

Publication Publication Date Title
EP0038238B1 (fr) Procédé de fabrication d'un dispositif semiconducteur à grille profonde accessible par la surface
FR2992466A1 (fr) Procede de realisation de contact pour led et structure resultante
EP1670063B1 (fr) Périphérie de composant unipolaire vertical
EP0021869A1 (fr) Procédé pour réaliser une diode Schottky à tenue en tension améliorée
EP0461967A2 (fr) Composant semiconducteur à jonction Schottky pour amplification hyperfréquence et circuits logiques rapides, et procédé de réalisation d'un tel composant
FR2478879A1 (fr) Procede de realisation de dispositifs a effet memoire a semi-conducteurs amorphes
FR2844099A1 (fr) Dispositif semiconducteur de puissance quasi-vertical sur substrat composite
FR2655774A1 (fr) Perfectionnement aux transistors de puissance en materiaux iii-v sur substrat silicium et procede de fabrication.
FR2559959A1 (fr) Diode hyperfrequence a connexions externes prises au moyen de poutres et son procede de realisation
FR2848724A1 (fr) Connexions enterrees dans un substrat de circuit integre
EP0414618B1 (fr) Transistor MOS en couche mince avec la zone de canal reliée à la source et son procédé de fabrication
EP1298732A1 (fr) Périphérie haute tension
EP0145567A2 (fr) Transistor à effet de champ à structure verticale
FR2538616A1 (fr) Procede de fabrication collective de diodes hyperfrequence avec encapsulation incorporee et diodes ainsi obtenues
EP1126515A1 (fr) Procédé de fabrication de transistor bipolaire à double hétérojonction sur matériau III-V
FR2520931A1 (fr) Procede collectif de fabrication de diodes hyperfrequences avec encapsulation incorporee et diodes obtenues par ce procede
EP0081423B1 (fr) Dispositif semi-conducteur à faible capacité muni de connexions externes prises au moyen de poutres, et procédé de fabrication d'un tel dispositif
EP1037265B1 (fr) Condensateur DRAM en forme de cuvette et son procédé de manufacture
EP0015835B1 (fr) Dispositif semiconducteur de commutation à fréquence élevée et procédé pour sa fabrication
EP0689253A1 (fr) Procédé de réalisation d'une matrice de composants à puits quantiques de structure verticale commandable électriquement
FR3091030A1 (fr) Procédé de fabrication d'un dispositif optoélectronique comportant une pluralité de diodes
FR2565409A1 (fr) Thyristor blocable a gachette d'anode
EP4415037A1 (fr) Formation d'un composant electronique de puissance
EP0617841B1 (fr) Procédé de réalisation de composants semi-conducteurs avec récupération du substrat par voie électrochimique
FR3037720A1 (fr) Composant electronique et son procede de fabrication

Legal Events

Date Code Title Description
ST Notification of lapse