FR2542535A1 - Method of synchronous data transmission and system for its implementation - Google Patents
Method of synchronous data transmission and system for its implementation Download PDFInfo
- Publication number
- FR2542535A1 FR2542535A1 FR8304039A FR8304039A FR2542535A1 FR 2542535 A1 FR2542535 A1 FR 2542535A1 FR 8304039 A FR8304039 A FR 8304039A FR 8304039 A FR8304039 A FR 8304039A FR 2542535 A1 FR2542535 A1 FR 2542535A1
- Authority
- FR
- France
- Prior art keywords
- signal
- baud
- interval
- transition
- sep
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
- H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
Procédé de transmission synchrone de données et système pour sa mise en oeuvre
La présente invention est relative aux transmissions synchrones de données en vue, notamment, du raccordement numérique d'un central de commutation téléphonique à des installations d'abonnés en utilisant les lignes existantes. Elle concerne plus particulièrement les systèmes de transmission synchrone de données ayant un signal de transmission qui, en bande de base, est à deux niveaux.Synchronous data transmission method and system for its implementation
The present invention relates to synchronous data transmissions for, in particular, the digital connection of a telephone exchange to subscriber installations using existing lines. It relates more particularly to synchronous data transmission systems having a transmission signal which, in baseband, is at two levels.
Dans les systèmes de transmission synchrone de données, les informations binaires sont transmises successivement, une à une ou par groupes, au cours d'intervalles de temps élémentaires successifs, de même durée dits intervalles Baud. Pour leur transmission, les informations ou les groupes d'informations sont codés et éventuellement modulés de manière à se présenter sous la forme d'un signal en ligne qui soit adapté aux possibilités fréquentielles de la voie de transmission et qui permette de récupérer le synchronisme. Le codage engendre un signal de transmission en bande de base et la modulation le transpose en bande passante si nécessaire.Le signal de transmission en bande de base est composé d'une succession de signaux élémentaires de même durée qui occupent généralement chacun un intervalle Baud mais qui peuvent éventuellement déborder de leurs intervalles Baud respectifs pour se superposer partiellement et dont la forme dépend de la valeur de l'information ou du groupe d'informations transmis au cours de l'intervalle Baud considéré. In synchronous data transmission systems, the binary information is transmitted successively, one by one or in groups, during successive elementary time intervals, of the same duration, called baud intervals. For their transmission, the information or groups of information are coded and possibly modulated so as to be in the form of an on-line signal that is adapted to the frequency possibilities of the transmission channel and that makes it possible to recover the synchronism. The coding generates a baseband transmission signal and the modulation transposes it into a bandwidth if necessary. The baseband transmission signal is composed of a succession of elementary signals of the same duration, which generally each occupy a Baud interval but which may possibly overflow their respective baud intervals to overlap partially and whose form depends on the value of the information or group of information transmitted during the Baud interval considered.
On tonnait des systèmes de transmission synchrone de données employant un code binaire connu sous le nom de code quadriphase et décrit, par exemple, dans l'article de U. Appel et K. Trondle intitulé "Zusammenstellung und Gruppierung verschiedener Codes fur die
Ubertragung digitaler Signale paru dans la revue allemande NTZ, Heft 1, 1970 pages 11 à 16, figure 7. Le code quadriphase permet de transmettre les informations binaires par groupes successifs de deux au cours dvin- tervalles de temps égaux et successifs.Il fait correspondre à chaque groupe successif de deux informations binaires, un élément de signal de transmission occupant un intervalle Baud distinct et prenant l'une des quatre formes possibles pour un signal d'horloge rectangulaire à la cadence Baud selon qu'il est déphasé de 0, i < /2, 3 3 1S/2. Synchronous data transmission systems using a binary code known as the quadriphase code were thundered and described, for example, in the article by U. Appel and K. Trondle entitled "Zusammenstellung und Gruppierung verschiedener Codes fur die
Ubertragung digitaler Signale published in the German journal NTZ, Heft 1, 1970 pages 11 to 16, figure 7. The quadriphase code makes it possible to transmit the binary information in successive groups of two over successive periods of equal and successive times. to each successive group of two bits of information, a transmission signal element occupying a distinct baud interval and taking one of four possible forms for a rectangular clock signal at the Baud rate as it is out of phase with 0, i </ 2, 3 3 1S / 2.
Le signal résultant d'un codage quadriphase a l'avantage d'avoir9 comme les signaux résultant d'un codage biphase ou biphase modifié, un spectre de puissance présentant, pour des intervalles Baud de durée T, un lobe principal compris entre les fréquences O et 2/T pour lesquelles il s'annule tout en ayant un débit binaire double de ces derniers. La reconnaissance des éléments de signal peut se faire après transmission du signal à travers un milieu ayant une réponse en fréquence avec cette largeur de bande minimale. Malheureusement, la récupération du rythme des intervalles Baud nécessaire à l'identification des éléments de signal exige du milieu de transmission une largeur de bande supérieure d'au moins 50%. The signal resulting from a quadriphase coding has the advantage of having 9 as the signals resulting from a modified biphase or biphase coding, a power spectrum having, for baud intervals of duration T, a main lobe comprised between the frequencies O and 2 / T for which it vanishes while having a double bit rate of these. Recognition of the signal elements can be done after transmitting the signal through a medium having a frequency response with this minimum bandwidth. Unfortunately, recovery of the baud interval timing necessary to identify the signal elements requires a transmission bandwidth of at least 50 percent higher bandwidth.
La présente invention a pour but un système de transmission synchrone de données ayant un signal de transmission en bande de base à deux niveaux, dont la récupération de rythme puisse se faire, à débit d'infor- mations égal, avec une largeur de bande de transmission moindre que pour un signal résultant d'un codage quadriphase. It is an object of the present invention to provide a synchronous data transmission system having a two-level baseband transmission signal, the timing recovery of which can be achieved at an information rate equal to a bandwidth of transmission less than for a signal resulting from quadriphase coding.
Elle a pour objet un procédé de transmission synchrone de données dans lequel les données disponibles sous forme d'informations binaires sont transmises par groupes successifs de deux au cours d'intervalles de temps égaux et successifs dits intervalles Baud au moyen d'un signal de transmission qui est constitué, en bande de base, à partir dune succession d'éléments de signal occupant chacun un intervalle Baud, correspondant à un groupe d'informations binaires et prenant l'une des quatre formes possibles pour un signal d'horloge rectangulaire à la fréquence
Baud selon qu'il est déphasé de 0, 7i/2, 3 , 3 /2 par rapport aux intervalles Baud, ledit procédé étant caractérisé en ce qu'on ne laisse subsister dans ladite succession d'éléments de signal qu'une seule transition parmi trois transitions consécutives espacées entre elles d'un quart d'intervalle Baud, - une suite constituée de trois transitions consécutives espacées entre elles d'un quart d'intervalle Baud et isolée de plus d'un intervalle Baud des autres suites de même nature ayant sa transition médiane conservée, - deux suites successives séparées d'un intervalle Baud, formées chacune de trois transitions consécutives espacées entre elles d'un quart d'intervalle Baud et isolées de plus d'un intervalle Baud des autres suites de même nature ayant la première sa transition médiane conservée et la deuxième sa transition finale conservée, la transition suivant les deux suites étant également supprimée, - trois suites successives séparées entre elles d'un intervalle Baud, formées chacune de trois transitions consécutives espacées entre elles d'un quart d'intervalle Baud et isolées de plus d'un intervalle Baud des autres suites de même nature ayant la première sa transition initiale conservée, la deuxième sa transition médiane conservée et la troisième sa transition- finale conservée, - plus de trois suites successives séparées entre elles d'un intervalle
Baud et formées chacune de trois transitions consécutives espacées entre elles d'un quart d'intervalle Baud étant décomposées en groupes consécutifs de trois suites successives traités chacun comme s'il était isolé et en un dernier groupe d'au plus trois suites également traité comme s'il était isolé.It relates to a synchronous data transmission method in which the data available in the form of binary information are transmitted in successive groups of two over successive equal time intervals called baud intervals by means of a transmission signal. which is constituted, in baseband, from a succession of signal elements each occupying a baud interval, corresponding to a group of binary information and taking one of four possible forms for a rectangular clock signal at the frequency
Baud according to the fact that it is phase shifted by 0, 7i / 2, 3, 3/2 with respect to the baud intervals, said method being characterized in that only one transition is left in said succession of signal elements among three consecutive transitions spaced apart by a quarter Baud interval, - a series consisting of three consecutive transitions spaced apart by a quarter Baud interval and isolated from more than one Baud interval of the other suites of the same nature having its median transition conserved, - two successive sequences separated by a Baud interval, each formed by three consecutive transitions spaced apart by a quarter Baud interval and isolated by more than one Baud interval from the other sequences of the same nature having the first its median transition conserved and the second its final transition conserved, the transition following the two sequences being also suppressed, - three successive sequences separated from each other by n Baud interval, formed each of three consecutive transitions spaced apart by a quarter Baud interval and isolated from more than one Baud interval of the other sequences of the same nature having the first its conserved initial transition, the second its median transition retained and the third its conserved final transition, - more than three successive sequences separated from each other by an interval
Baud and formed each of three consecutive transitions spaced apart by a quarter Baud interval being decomposed into consecutive groups of three successive suites each treated as if it were isolated and in a last group of at most three suites also treated as if he was isolated.
Le signal de transmission obtenu présente l'avantage, en raison de la disparition des suites de trois transitions rapprochées, d'avoir un spectre de puissance présentant moins de composantes haute fréquence qu'un signal résultant d'un codage quadriphase et surtout de permettre une récupération d'horloge Baud sans qu'il soit nécessaire que tous ses zéros rapprochés de T/4 parviennent en réception, ses impulsions de largeur T/4 ne contenant plus d'information de données ou de rythme. The transmission signal obtained has the advantage, due to the disappearance of the sequences of three close transitions, of having a power spectrum having fewer high frequency components than a signal resulting from a quadriphase coding and especially to allow a Baud clock recovery without the need for all zeros closer to T / 4 to receive, its T / 4 width pulses no longer containing data or timing information.
La présente invention a également pour objet un système de transmission mettant en oeuvre le procédé précédent d'une manière simple et peu coûteuse. The present invention also relates to a transmission system implementing the above method in a simple and inexpensive way.
D'autres caractéristiques et avantages de l'invention ressortiront des revendications jointes et de la description ci-après d'un mode de réalisation donné à titre d'exemple. Cette description sera faite en regard du dessin dans lequel - la figure 1 représente les formes d'éléments de signal résultant d'un codage quadriphase, - la figure 2 est un diagramme de courbes illustrant les modifications apportées au signal d'un code quadriphase lors de la mise en oeuvre du procédé selon l'invention, - la figure 3 illustre le schéma d'un codeur mettant'en application le procédé selon l'invention, - la figure 4 illustre le schéma d'une base de temps engendrant différents signaux d'horloge utilisé dans le eadre du codeur de la figure 3, - la figure 5 représente le schéma d'un circuit de récupération de rythme fonctionnant à partir d'un signal de transmission obtenu par le procédé selon l'invention, - la figure 6 est un diagramme de courbes explicitant le fonctionnement du circuit de la figure 5 - et la figure 7 représente le schéma d'un décodeur adapté au codeur de la figure 3. Other features and advantages of the invention will emerge from the appended claims and from the following description of an embodiment given by way of example. This description will be made with regard to the drawing in which - FIG. 1 represents the forms of signal elements resulting from a quadriphase coding, FIG. 2 is a diagram of curves illustrating the modifications made to the signal of a quadriphase code during of the implementation of the method according to the invention, - Figure 3 illustrates the diagram of an encoder implementing the method according to the invention, - Figure 4 illustrates the diagram of a time base generating different signals FIG. 5 represents the diagram of a clock recovery circuit operating from a transmission signal obtained by the method according to the invention, FIG. 6 is a diagram of curves explaining the operation of the circuit of FIG. 5 - and FIG. 7 represents the diagram of a decoder adapted to the encoder of FIG.
Comme on l'a vu précédemment, le codage quadriphase fait correspondre à chaque groupe successif de deux informations binaires, un élément de signal de transmission occupant un intervalle Baud distinct et prenant l'une des quatre formes possibles pour un signal d'horloge rec- tangulaire à la cadence Baud lorsqu'il est déphasé de O, /2, 11, 3 #/2. Ces formes qui correspondent aux fonctions :
# signe (sin 2#t/T) . d(t-KT) ; # signe (cos 2#t/T)d (t-KT) sont représentées en a, b, c, d à la figure 1.As previously discussed, the quadriphase encoding matches each successive group of two bits of information, a transmission signal element occupying a distinct baud interval and taking one of four possible forms for a valid clock signal. tangent to Baud rate when out of phase with O, / 2, 11, 3 # / 2. These shapes that correspond to the functions:
# sign (sin 2 # t / T). d (t-KT); # sign (cos 2 # t / T) d (t-KT) are represented in a, b, c, d in FIG.
Les quatres éléments de signal sont complémentaires deux à deux, leurs formes se déduisant par un simple changement de signe. Il est possible de conserver cette complémentarité à travers le codage quadriphase lors de l'attribution de chacune des quatre formes d'éléments de signal à chacune des quatre valeurs possibles pour un groupe de deux informations binaires (1,1 étant complémentaire de -1, -1 et 1, -1 de -1, 1). L'expression du signal résultant d'un codage quadriphase dépend de la conservation ou non de cette complémentarité. Dans le cas où elle est conservée, il a pour expression, à un facteur multiplicatif près,
iaK1 et fbkN étant deux suites d'informations binaires de valeurs + 1 et de débit synchrone égal à 1/T.L'expression du signal résultant d'un codage quadriphase sans conservation de la complémentarité se déduit de la précédente en remplaçant l'une des informations binaires aK respectivement bK par son produit avec l'autre bK respectivement aK ce qui donne une manière simple de passer d'une variante à l'autre d'un codage quadriphase.The four signal elements are complementary two by two, their forms being deduced by a simple change of sign. It is possible to maintain this complementarity through the quadriphase coding when assigning each of the four forms of signal elements to each of the four possible values for a group of two binary information (1,1 being complementary to -1, -1 and 1, -1 of -1, 1). The expression of the signal resulting from a quadriphase coding depends on the conservation or not of this complementarity. In the case where it is preserved, its expression is, to a multiplicative factor,
iaK1 and fbkN being two sequences of binary information of values + 1 and of synchronous rate equal to 1 / T.The expression of the signal resulting from a quadriphase coding without conservation of the complementarity is deduced from the previous one by replacing one binary information aK respectively bK by its product with the other bK respectively aK which gives a simple way to switch from one variant to another of a quadriphase coding.
La reconnaissance des formes des éléments de signal pour les distinguer entre eux et déterminer la valeur des groupes d'informations auxquels ils correspondent se fait par échantillonnage de leurs niveaux au cours de leur quatre quarts de période ce qui nécessite une bande passante s'étendant jusqu'à la fréquence 4/T.La récupération de la cadence Baud préalable à cette reconnaissance se fait habituellement en récupérant la fréquence 4/T à l'aide d'un oscillateur asservi sur une raie de fréquence 4/T produite par la suite des transitions et en divisant cette fréquence par 4 à l'aide d'un diviseur, et d'un détecteur de vraisemblance qui est cadencé par le signal de sortie du diviseur, identifie les éléments de signal à partir de leur échantillonnage par quart de période et provoque un glissement du diviseur chaque fois que trop d'éléments de signal ne sont pas reconnus. The recognition of the shapes of the signal elements to distinguish them from one another and to determine the value of the groups of information to which they correspond is done by sampling their levels during their four quarters of period which requires a bandwidth extending up to 4 / T.The recovery of the Baud rate prior to this recognition is usually done by recovering the frequency 4 / T with the aid of a slave oscillator on a frequency line 4 / T produced subsequently. transitions and dividing this frequency by 4 using a divisor, and a likelihood detector that is clocked by the divider output signal, identifies the signal elements from their quarter-period sampling and causes the divider to slip whenever too many signal elements are not recognized.
En fait, la distinction entre les quatre formes possibles d'éléments de signal peut se faire uniquement à partir de deux échantillonnages au cours de deux quarts de période distincts. Si ces deux échantillonnage sont effectués au milieu de l'oeil c'est-à-dire au cours des deuxième et troisième quarts de période alors que les niveaux à ces instants se maintiennent au moins sur une demi période, la bande passante nécessaire peut être limitée à la fréquence 2/T. Malheureusement, la récupération de la cadence Baud ne s'accommode pas d'une telle limitation car elle repose sur la distinction entre les formes autorisées et non autorisées qui, elle, nécessite plus de deux échantillonnages par période Baud. Elle tolère néanmoins des erreurs et permet, avec un signal préalablement embrouillé, de limiter la bande passante à la fréquence 3/T. In fact, the distinction between the four possible forms of signal elements can be made only from two samplings during two distinct quarter periods. If these two samples are made in the middle of the eye that is to say during the second and third quarter period while the levels at these times are maintained for at least half a period, the necessary bandwidth can be limited to frequency 2 / T. Unfortunately, the recovery of the baud rate does not accommodate such a limitation because it relies on the distinction between authorized and unauthorized forms, which requires more than two sampling per baud period. However, it tolerates errors and allows, with a previously scrambled signal, to limit the bandwidth to the frequency 3 / T.
Plutôt que de baser la récupération de la cadence Baud sur une distinction entre formes autorisées et non autorisées par le code, il est possible d'utiliser certaines configurations particulières du signal. On observe en effet, dans le cas d'un signal résultant d'une succession jointive, sans recouvrement, d'éléments de signal de la forme + signe (sin t) ; ± signe (cos 2%t > tels que ceux d'un codage quadriphase, que les transitions consécutives sont toujours espacées d'une durée inférieure à celle T d'un élément de signal sauf dans le cas de deux éléments consécutifs définis l'un par la fonction :
2#t + signe (sin )
T et l'autre par la fonction - signe (sin 2 T ) où les transitions de milieu de période de chaque élément de signal sont consécutives.Des transitions consécutives espacées de la durée T d'un élément de signal repèrent donc, à coup sur, le milieu d'un élément de signal et peuvent être utilisées pour synchroniser un diviseur de frequence tirant la cadence 1/T d'un harmonique délivré par un oscillateur asservi en phase au signal de sortie du diviseur. Cette methode de récupération, utilisable avec un signal préalablement embrouillé, ne permet pas une plus grande limitation de la bande passante que la précédente car elle est mise en échee par la non détection en réception de certaines impulsions de largeur T/4. Elle reste néanmoins intéressante car ce défaut peut être éliminé par des modifications du code de transmission. On constate en effet que les impulsions en T/4 dont la non détection provoque sa mise en échec sont celles résultant d'une configuration de trois transitions consécutives séparées les unes des autres d'un quart de période baud, transitions qui ne peuvent avoir lieu qu'en dehors du milieu d'un élément de signal et seulement dans le cas de deux éléments de signal consécutifs définis l'un par la fonction : + signe (cos 2#t/T) et l'autre par la fonction :: - signe (cos 2
La suppression de ces suites de trois transitions consécutives séparées d'un quart de période peut s'obteniren ne laissant subsister qu'une seule transition-parmi les trois de chaque suite, choisie de manière à ne pas modifier les niveaux pris par le signal au cours des deuxième et troisième quarts de temps Baud, à ne pas créer de transitions consécutives espacées d'un temps Baud et à faire s'annuler la composante continue du signal au plus tard après deux temps Baud.Rather than basing baud rate recovery on a distinction between allowed and unauthorized forms by the code, it is possible to use certain particular signal patterns. Indeed, in the case of a signal resulting from a contiguous succession, without overlap, signal elements of the form + sign (sin t) are observed; ± sign (cos 2% t> such as those of a quadriphase encoding, that the consecutive transitions are always spaced by a duration less than that T of a signal element except in the case of two consecutive elements defined one by the function:
2 # t + sign (sin)
T and the other by the function - sign (sin 2 T) where the period midrange transitions of each signal element are consecutive. Consequently, consecutive transitions spaced from the duration T of a signal element are marked on , the middle of a signal element and can be used to synchronize a frequency divider pulling the rate 1 / T of a harmonic delivered by a phase-locked oscillator to the output signal of the divider. This method of recovery, usable with a previously scrambled signal, does not allow a greater limitation of the bandwidth than the previous one because it is set off by the non-detection in reception of certain pulses of width T / 4. It remains interesting because this defect can be eliminated by changes in the transmission code. It can be seen that the pulses in T / 4 whose non-detection causes it to fail are those resulting from a configuration of three consecutive transitions separated from each other by a quarter of a baud period, transitions that can not take place outside the middle of a signal element and only in the case of two consecutive signal elements defined by the function: + sign (cos 2 # t / T) and the other by the function :: - sign (cos 2
The suppression of these sequences of three consecutive transitions separated by a quarter of a period can be obtained leaving only one transition-among the three of each sequence, chosen so as not to modify the levels taken by the signal at During the second and third quarter Baud time, do not create consecutive transitions spaced baud time and cancel the DC component of the signal at the latest after two beats Baud.
La figure 2 illustre les différentes séquences de signal obtenues après ces suppressions. Sa courbe a représente un signal de transmission formé d'une alternance d'éléments de signal en + signe oos (2 résultant d'un codage quadriphase et présentant les suites de trois transitions consécutives précitées séparées d'un quart de période Baud. Figure 2 illustrates the different signal sequences obtained after these deletions. Its curve a represents a transmission signal formed of an alternation of signal elements in + sign oos (2 resulting from a quadriphase coding and having the following three consecutive consecutive transitions separated by a quarter period Baud.
Sa courbe b représente la modification réalisée dans le cas où le signal représenté par la courbe a ne dure que deux intervalles Baud ctest-à dire ne présente qu'une suite de trois transitions consécutives isolée. La modification consiste à ne conserver que la transition médiane. Its curve b represents the modification carried out in the case where the signal represented by the curve a only lasts two Baud intervals, ie it presents only a sequence of three consecutive isolated transitions. The modification consists in keeping only the median transition.
Sa courbe c représente la modification réalisée dans le cas où le signal représente' par la courbe a ne dure que trois intervalles Baud c'est-à-dire présente deux suites de trois transitions consécutives, séparées d'un temps Baud. La modification consiste à ne conserver que la transition médiane de la première suite et la transition finale de la deuxième suite et à supprimer en outre la dernière transition du troisième élément de signal afin d'annuler la composante continue. Its curve c represents the modification carried out in the case where the signal represents' by the curve a only lasts three intervals baud that is to say presents two sequences of three consecutive transitions, separated by a baud time. The modification consists in retaining only the median transition of the first sequence and the final transition of the second sequence and additionally suppressing the last transition of the third signal element in order to cancel the DC component.
Sa courbe d représente la modification réalisée dans le cas où le signal représenté par la courbe a ne dure que quatre intervalles Baud c'est-à-dire présente trois suites de trois transitions consécutives, séparées entre elles d'un intervalle Baud. La modification consiste à ne conserver que la transition initiale dela première suite, la transition médiane de la deuxième et la transition finale de la troisième. Its curve d represents the modification carried out in the case where the signal represented by curve a only lasts four intervals baud that is to say has three sequences of three consecutive transitions, separated from each other by a baud interval. The modification consists in keeping only the initial transition of the first sequence, the median transition of the second, and the final transition of the third.
Sa courbe f représente la modification réalisée dans le cas où le signal représenté par la courbe a ne dure que cinq intervalles Baud c'est-à-dire présente quatre suites de trois transitions consécutives, séparées entre elles d'un intervalle Baud. La modification consiste à ne conserver que la transition initiale de la première suite, la transition médiane de la deuxième suite, la transition finale de la troisième suite et la transition médiane de la quatrième suite. Its curve f represents the modification carried out in the case where the signal represented by curve a only lasts five Baud intervals, that is to say, presents four sequences of three consecutive transitions, separated from each other by a Baud interval. The modification consists in retaining only the initial transition of the first sequence, the median transition of the second sequence, the final transition of the third sequence, and the median transition of the fourth sequence.
Sa courbe g représente la modification réalisée dans le cas où le signal représenté par la courbe a dure six intervalles Baud c'est-à-dire présente cinq suites de trois transitions consécutives séparées d'un intervalle Baud. La modification consiste à ne conserver que la transition initiale de la première suite, la transition médiane de la deuxième suite, la transition finale de la troisième suite, la transition médiane de la quatrième suite et la transition finale de la cinquième suite tout en supprimant la dernière transition du sixième élément de signal afin d'annuler la composante continue. Its curve g represents the modification carried out in the case where the signal represented by the curve has six intervals baud that is to say has five sequences of three consecutive transitions separated by a Baud interval. The modification consists in retaining only the initial transition of the first sequence, the median transition of the second sequence, the final transition of the third sequence, the median transition of the fourth sequence, and the final transition of the fifth sequence while suppressing the second sequence. last transition of the sixth signal element to cancel the DC component.
Il ressort de cette figure 2 que, dans le cas d'une succession de plus de trois suites de trois transitions consécutives, séparées entre elles d'un intervalle Baud, la modification se fait en décomposant la succession en groupes consécutifs de trois suites modifés chacun comme s'il était isolé et en un dernier groupe d'au plus trois suites également modifié comme s'il était isolé. It emerges from this figure 2 that, in the case of a succession of more than three sequences of three consecutive transitions, separated from each other by a baud interval, the modification is done by decomposing the succession into consecutive groups of three sequences modified each as if he were isolated and in a last group of at most three suites also altered as if he were isolated.
Le signal de transmission prend au cours des deuxième et troisième quarts d'intervalle Baud les mêmes niveaux que s'il avait eté obtenu par un codage quadriphase non modifié mais il présente moins de transitions rapprochées et a par conséquent moins de composantes haute-fréquence dans son spectre de puissance. Il a en outre la particularité d'avoir des impulsions isolées de largeur T/4 dont la non détection en réception n'influence pas une récupération de rythme Baud basée sur la détection des transitions consécutives espacées d'un temps Baud car leur suppression fait toujours apparaître des transitions consécutives séparées de plus d'un temps Baud. The transmission signal takes the same levels in the second and third quarter of a baud interval as if it had been obtained by an unmodified quadriphase coding but has fewer close transitions and therefore has fewer high frequency components in its power spectrum. It also has the particularity of having isolated pulses of width T / 4 whose non-reception detection does not influence a baud rate recovery based on the detection of consecutive transitions spaced apart by a baud time since their suppression always appear consecutive transitions separated by more than one Baud time.
La figure 3 illustre le schéma d'un codeur engendrant ces formes d'onde. Ce codeur réalise un codage quadriphase ne respectant pas la complémentarité et remplace chaque suite de trois transitions succes sives se suivant à un quart d'intervalle Baud par une seule transition en engendrant des motifs analogues, à une complémentation près, à ceux décrits relativement à la figure 2. Figure 3 illustrates the schematic of an encoder generating these waveforms. This coder performs a quadriphase coding that does not respect the complementarity and replaces each sequence of three successive transitions following one quarter of a baud interval by a single transition, generating patterns analogous, with a complementation, to those described relative to the figure 2.
il reçoit les données binaires à transmettre sous la forme d'une suite synchrone D de données binaires se succédant à une fréquence 2F, la transforme en deux trains parallèles D1, D2 et synchrones de fréquence F dans un registre à décalage à deux étages 10 cadencé par un signal d'horloge H2 à la fréquence 2F, utilise l'un des trains D1 pour le choix d'une forme d'élément de signal en signe (sin (21YFt)) ou signe (cos (2#Ft)), réalise un codage différentiel de l'autre train D2 et l'utilise pour déterminer le signe à associer à la forme choisie de l'élément de signal, et procède à l'élimination des suites de trois transitions consécutives séparées d'un quart de période Baud qui résulterait d'un simple codage quadriphase. it receives the binary data to be transmitted in the form of a synchronous sequence D of binary data succeeding one another at a frequency 2F, transforming it into two parallel trains D1, D2 and synchronous with frequency F in a two-stage shifted register 10 by a clock signal H2 at the frequency 2F, uses one of the trains D1 for the choice of a signal element form in sign (sin (21YFt)) or sign (cos (2 # Ft)), performs a differential coding of the other train D2 and uses it to determine the sign to be associated with the selected form of the signal element, and proceeds to the elimination of the sequences of three consecutive transitions separated by a quarter of a period Baud that would result from a simple quadriphase coding.
Le choix d'une forme d'élément de signal en signe (sin (2#Ft)) ou signe (cos (2iFt)) se fait dans un générateur de motifs 20 par des combinaisons logiques de deux signaux d'horloge rectangulaire Hw1 et Hw2 à la fréquence F déphasés l'un par rapport à l'autre de -T(/2. The choice of a signal element form in sign (sin (2 # Ft)) or sign (cos (2iFt)) is done in a pattern generator 20 by logical combinations of two rectangular clock signals Hw1 and Hw2 at the frequency F out of phase with each other of -T (/ 2.
Le codage différentiel du train de données D2 s'effectue de manière classique par une addition modulo-2 d'une donnée avec le codage différentiel de la précédente au moyen d'une porte logique de type ou exclusif" 30 à deux entrées dont l'une est bouclée à sa sortie par l'intermédiaire d'une bascule de type D 31 qui est cadencée par un signal d'horloge H1 à la fréquence F et qui bascule en fin d'intervalle Baud. The differential coding of the data stream D2 is carried out in a conventional manner by a modulo-2 addition of a datum with the differential coding of the preceding one by means of a logic gate of the type or exclusive "30 with two inputs of which the one is looped at its output via a D-type flip-flop 31 which is clocked by a clock signal H1 at the frequency F and which switches at the end of the baud interval.
Le choix du signe à associer à la forme choisie d'élément de signal se fait à la sortie du générateur de motifs 20 à l'aide d'une porte logique de type "ou exclusif" 21 à deux entrées permettant, en fonction du niveau de sortie du codeur différentiel, c'est-à-dire du niveau de sortie de la porte 30, appliqué à l'une de ses entrées, d'inverser ou non le signal engendré dans le générateur de motifs 20, appliqué à son autre entrée. The choice of the sign to be associated with the chosen form of signal element is made at the output of the pattern generator 20 by means of an "exclusive" type logic gate 21 with two inputs allowing, depending on the level output of the differential encoder, that is to say the output level of the gate 30, applied to one of its inputs, to invert or not the signal generated in the pattern generator 20, applied to its other Entrance.
Une bascule de type D 40 placée en sortie du générateur de motif 20 et cadencée par un signal d'horloge H3 au quadruple de la fréquence
Baud F assure la synchronisation des diverses transitions du signal sur les quarts de période Baud. A D flip-flop 40 placed at the output of the pattern generator 20 and clocked by a clock signal H3 at four times the frequency
Baud F ensures the synchronization of the various transitions of the signal on quarter-period Baud.
La procédure d'élimination des suites de trois transitions consecutives séparées d'un quart d'intervalle Baud nécessite le repérage de chaque suite et de leur situation au sein de groupes de une, deux ou trois et plus de suites séparées d'un intervalle Baud. Comme une suite de trois transitions consécutives séparées d'un quart de période Baud se produit toujours lorsque deux éléments de signal consécutifs sont l'un en + signe (cos (2n < Ft)), et l'autre en - signe (cos (2 mYFt)), il est possible de mettre en oeuvre cette procédure à partir de la connaissance du couple de données à transmettre au cours d'un intervalle Baud consi- déré et des trois couples suivants qui sont disponibles en sortie des quatre premiers étages de registres à décalage 41, 42 à cinq étages, entrée série et sorties parallèles, cadencés par le signal d'horloge H1 à la fréquence Baud F et intercalés à l'entrée du codeur l'un sur le trajet du train de données D1 l'autre sur le trajet du train de données D2. The procedure of eliminating the sequences of three consecutive transitions separated by a quarter Baud interval requires the identification of each suite and their situation within groups of one, two or three and more suites separated by a Baud interval. . As a sequence of three consecutive transitions separated by a quarter Baud period always occurs when two consecutive signal elements are one + sign (cos (2n <Ft)), and the other in - sign (cos ( 2 mYFt)), it is possible to carry out this procedure from the knowledge of the data pair to be transmitted during a given baud interval and from the following three couples that are available at the output of the first four stages of shift registers 41, 42 with five stages, serial input and parallel outputs, clocked by the clock signal H1 at the frequency Baud F and interposed at the input of the encoder one in the path of the data stream D1 the other on the path of data stream D2.
Un sélecteur logique 50 détermine s'il y a lieu de modifier lFéléw ment de signal résultant d'un codage quadriphase afin d'éviter l'appa- rition d'une suite de trois transitions consécutives espacées d'un quart de période Baud et de quelle manière. Il engendre en fonction des valeurs des couples de données stockées dans les quatre premiers étages des registres à décalage 41 et 42 quatre signaux s'excluant mutuellement respectivement S2, S3 et 34. A logic selector 50 determines whether to change the signal pattern resulting from quad-phase coding in order to avoid the appearance of a sequence of three consecutive transitions spaced apart by a quarter of a baud period and what way. It generates, as a function of the values of the data pairs stored in the first four stages of the shift registers 41 and 42, four mutually exclusive signals S2, S3 and 34, respectively.
La présence du signal S4 (niveau logique 1) repère un couple de données dont le codage en quadriphase avec les trois suivants produirait une succession de quatre éléments de signal présentant trois suites successives, séparées entre elles d'un intervalle Baud, de trois transitions consécutives espacéés entre elles d'un quart d'intervalle Baud, et qui ne suit pas à moins de trois intervalles Baud un couple de données déjà repéré par ce signal 34. The presence of the signal S4 (logic level 1) identifies a pair of data whose coding in quadriphase with the following three would produce a succession of four signal elements having three successive sequences, separated from each other by a Baud interval, of three consecutive transitions spaced apart by a quarter Baud interval, and which does not follow at less than three Baud intervals a pair of data already identified by this signal 34.
La présence du signal S3 (niveau logique 1) repère un couple de données dont le codage en quadriphase avec les trois suivants produirait une succession de quatre éléments de signal présentant seulement deux suites successives, s'étendant, séparées entre elles d'un intervalle
Baud, sur les premier, deuxième et troisième éléments de signal de cette succession, de trois transitions consécutives espacées entre elles d'un quart dtintervalle Baud, et qui ne suit pas à moins de trois intervalles
Baud un couple de données déjà repéré par le signal 34. The presence of the signal S3 (logic level 1) identifies a pair of data whose quadriphase coding with the following three would produce a succession of four signal elements having only two successive sequences, extending, separated from each other by an interval
Baud, on the first, second and third signal elements of this succession, of three consecutive transitions spaced apart by a quarter of the Baud interval, and which does not follow at less than three intervals
Baud a couple of data already spotted by signal 34.
La présence du signal S2 (niveau logique 1) repère un couple de données dont le codage en quadriphase avec les deux suivants produirait une succession de trois éléments de signal présentant une seule suite, s'étendant sur le premier et le deuxième élément de signal de cette succession, de trois transitions consécutives espacées entre elles d'un quart d'intervalle Baud, et qui ne suit pas à moins de trois intervalles
Baud un couple de données déjà repéré par l'un des signaux S4 et S3.The presence of the signal S2 (logic level 1) identifies a pair of data whose quadriphase coding with the two following would produce a succession of three signal elements having a single sequence, extending over the first and the second signal element of this succession of three consecutive transitions spaced apart by a quarter Baud interval, and which does not follow at less than three intervals
Baud a pair of data already identified by one of the signals S4 and S3.
La présence du signal S1 (niveau logique 1) repère un couple de données correspondant au choix d'une forme d'élément de signal en signe
2#t #cos # dont le codage avec le suivant produirait une succession de
T deux éléments de signal ne présentant -pas de suite de trois tranitions consécutives espacées entre elles d'un quart d'intervalle Baud, et qui ne suit pas à moins de trois intervalles Baud un couple de données déjà repéré par l'un des signaux S4 et S3 et à moins de deux intervalles Baud un couple de données déjà repéré par le signal S2.The presence of the signal S1 (logic level 1) identifies a pair of data corresponding to the choice of a signal element shape as a sign
2 # t #cos # whose coding with the following would produce a succession of
T two signal elements having -not following three consecutive tranitions spaced apart by a quarter Baud interval, and not following at least three Baud intervals a pair of data already identified by one of the signals S4 and S3 and within two baud intervals a pair of data already identified by the signal S2.
Les espacements minimaux entre couples de données pouvant être repérés par les signaux S1 à S4 sont obtenus dans le sélecteur logique 50 à l'aide d'une boucle d'inhibition délivrant un signal de blocage Z assurant l'inhibition du sélecteur 50 l'intervalle Baud suivant l'apparition d'un signal S2 et les deux intervalles Baud suivant l'apparition d'un signal S3 ou S4, ces espacements minimaux laissent au générateur de motifs le temps nécessaire pour engendrer les formes d'onde modifiées correspondantes. The minimum spacings between pairs of data that can be identified by the signals S1 to S4 are obtained in the logic selector 50 by means of an inhibition loop delivering a blocking signal Z ensuring the inhibition of the selector 50 the interval. Baud following the appearance of a signal S2 and the two baud intervals following the appearance of a signal S3 or S4, these minimum spacings leave the pattern generator the necessary time to generate the corresponding modified waveforms.
En l'absence d'inhibition du sélecteur 50, l'absence des signaux à à S4 repère un couple de données à coder par un élément de signal en signe (sin (2nX Ft). In the absence of inhibition of the selector 50, the absence of the signals at S4 identifies a data pair to be encoded by a sign signal element (sin (2nX Ft).
Dans le cas du codeur de la figure 3 où une donnée du train D1 au niveau logique 1 entrain une forme d'élément de signal en signe (cos (2#Ft)) et où une donnée du train D2 au niveau logique 1 entraîne de par le codage différentiel ultérieur un changement du signe de l'élément de signal par rapport au précédent, une suite de trois transitions consécutives séparées d'un quart d'intervalle Baud résulterait du codage quadriphase d'un couple de données des trains D1 et D2 au niveau logique 1 précédé par une donnée du train D1 au niveau logique 1. In the case of the coder of FIG. 3, where a data item of the train D1 at the logic level 1 is in the form of a signal element in sign (cos (2 # Ft)) and where a data item of the train D2 at the logic level 1 leads to by the subsequent differential coding a change in the sign of the signal element from the previous one, a sequence of three consecutive transitions separated by a quarter Baud interval would result from the quadriphase coding of a data pair of the trains D1 and D2 at logic level 1 preceded by a data item of the train D1 at logic level 1.
Compte tenu de cette remarque et du fait que le signal d'inhibition Z est actif au niveau logique 0, les signaux de sortie du sélecteur S1, S2, S3, 84 peuvent être définis à partir de la table de vérité suivante
In view of this remark and the fact that the inhibition signal Z is active at the logic level 0, the output signals of the selector S1, S2, S3, 84 can be defined from the following truth table.
<tb> <SEP> Registre <SEP> 41 <SEP> Registre <SEP> 42
<tb> Q0 <SEP> Q1 <SEP> Q2 <SEP> Q3 <SEP> Q'0 <SEP> Q'1 <SEP> Q'2 <SEP> Z <SEP> # <SEP> # <SEP> S1 <SEP> # <SEP> S2 <SEP> # <SEP> S3 <SEP> # <SEP> S4 <SEP> #
<tb> 1 <SEP> 1 <SEP> 1 <SEP> 1 <SEP> 1 <SEP> 1 <SEP> 1 <SEP> 1 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 1
<tb> 1 <SEP> 1 <SEP> 1 <SEP> 1 <SEP> 0 <SEP> 1 <SEP> 1 <SEP> 1 <SEP> 0 <SEP> 0 <SEP> 1 <SEP> 0
<tb> 0 <SEP> 1 <SEP> 1 <SEP> 1 <SEP> X <SEP> 1 <SEP> 1 <SEP> 1 <SEP> 0 <SEP> 0 <SEP> 1 <SEP> 0
<tb> X <SEP> 1 <SEP> 1 <SEP> 1 <SEP> X <SEP> 0 <SEP> 1 <SEP> 1 <SEP> 0 <SEP> 1 <SEP> 0 <SEP> 0
<tb> X <SEP> 0 <SEP> 1 <SEP> 1 <SEP> X <SEP> X <SEP> 1 <SEP> 1 <SEP> 0 <SEP> 1 <SEP> 0 <SEP> 0
<tb> X <SEP> X <SEP> 1 <SEP> 1 <SEP> X <SEP> X <SEP> 0 <SEP> 1 <SEP> 1 <SEP> 0 <SEP> 0 <SEP> 0
<tb> X <SEP> X <SEP> 0 <SEP> 1 <SEP> X <SEP> X <SEP> X <SEP> 1 <SEP> 1 <SEP> 0 <SEP> 0 <SEP> 0
<tb> X <SEP> X <SEP> X <SEP> 0 <SEP> X <SEP> X <SEP> X <SEP> X <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0
<tb> X <SEP> X <SEP> X <SEP> X <SEP> X <SEP> X <SEP> X <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0
<tb>
X état indifférent qui conduit aux équations logiques
S1 = (Q2 # Q'2). Q3 # Z
S2 = (Q1 # Q'1). Q2 # Q3 # Q'2 # Z
S3 = (Q0 # Q'0) # Q1 # Q2 # Q3 # Q'1 # Q'2 # Z
S4 = Q0 # Q1 # Q2 # Q3 # Q'0 # Q'1 # Q'2 # Z qui sont réalisées par l'ensemble des portes logiques 51 à 58.Les divers signaux S1, S2, S3, 34 sont resynchronisés et retardés d'un intervalle
Baud les uns, S1, S2, par des bascules de type D 59, 60 les autres, S3,
S4, par des registres à décalage 61, 62 à entrée série, sorties paral- lèles et trois étages, cadencés par le signal d'horloge H1 à la fréquence
Baud F, ce retard étant compense pour les données des trains D1 et D2 par leur séjour dans les cinquièmes étages des registres 41 et 42. Par la suite, au niveau du générateur de motifs 20, on fera abstraction de ce retard d'un intervalle Baud apporté à la fois aux signaux S1 à Sq et aux données des trains D1 et D2 et qui correspond simplement à un fonctionnement synchrone au rythme du signal H1. <tb><SEP> Registry <SEP> 41 <SEP> Registry <SEP> 42
<tb> Q0 <SEP> Q1 <SEP> Q2 <SEP> Q3 <SEP>Q'0<SEP>Q'1<SEP>Q'2<SEP> Z <SEP>#<SEP>#<SEP> S1 <SEP>#<SEP> S2 <SEP>#<SEP> S3 <SEP>#<SEP> S4 <SEP>#
<tb> 1 <SEP> 1 <SEP> 1 <SEP> 1 <SEP> 1 <SEP> 1 <SEP> 1 <SEP> 1 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 1
<tb> 1 <SEP> 1 <SEP> 1 <SEP> 1 <SEP> 0 <SEP> 1 <SEP> 1 <SEP> 1 <SEP> 0 <SEP> 0 <SEP> 1 <SEP> 0
<tb> 0 <SEP> 1 <SEP> 1 <SEP> 1 <SEP> X <SEP> 1 <SEP> 1 <SEP> 1 <SEP> 0 <SEP> 0 <SEP> 1 <SEP> 0
<tb> X <SEP> 1 <SEP> 1 <SEP> 1 <SEP> X <SEP> 0 <SEP> 1 <SEP> 1 <SEP> 0 <SEP> 1 <SEP> 0 <SEP> 0
<tb> X <SEP> 0 <SEP> 1 <SEP> 1 <SEP> X <SEP> X <SEP> 1 <SEP> 1 <SEP> 0 <SEP> 1 <SEP> 0 <SEP> 0
<tb> X <SEP> X <SEP> 1 <SEP> 1 <SEP> X <SEP> X <SEP> 0 <SEP> 1 <SEP> 1 <SEP> 0 <SEP> 0 <SEP> 0
<tb> X <SEP> X <SEP> 0 <SEP> 1 <SEP> X <SEP> X <SEP> X <SEP> 1 <SEP> 1 <SEP> 0 <SEP> 0 <SEP> 0
<tb> X <SEP> X <SEP> X <SEP> 0 <SEP> X <SEP> X <SEP> X <SEP> X <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0
<tb> X <SEP> X <SEP> X <SEP> X <SEP> X <SEP> X <SEP> X <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0
<Tb>
X indifferent state that leads to logical equations
S1 = (Q2 # Q'2). Q3 # Z
S2 = (Q1 # Q'1). Q2 # Q3 # Q'2 # Z
S3 = (Q0 # Q'0) # Q1 # Q2 # Q3 # Q'1 # Q'2 # Z
S4 = Q0 # Q1 # Q2 # Q3 # Q'0 # Q'1 # Q'2 # Z which are realized by all the logic gates 51 to 58. The various signals S1, S2, S3, 34 are resynchronized and delayed by an interval
Baud one, S1, S2, by D-type flip-flops 59, 60 the others, S3,
S4, by shift registers 61, 62 with serial input, parallel outputs and three stages, clocked by the clock signal H1 at the frequency
Baud F, this delay being compensated for the data of the trains D1 and D2 by their stay in the fifth stages of the registers 41 and 42. Thereafter, at the level of the pattern generator 20, this interval delay will be ignored. Baud brought to both the signals S1 to Sq and the data of the trains D1 and D2 and which simply corresponds to a synchronous operation to the rhythm of the signal H1.
La boucle dtinhibition délivrant le signal de blocage Z est formée d'une porte logique de type "non ou" 63 dont les différentes entrées sont connectées à la sortie de la bascule de type D60 et aux sorties des premiers et deuxièmes étages des registres à décalage 61 et 62. The inhibition loop delivering the blocking signal Z is formed of a logic gate of the "no" or "63" type whose different inputs are connected to the output of the D60 type flip-flop and to the outputs of the first and second stages of the shift registers. 61 and 62.
Le générateur de motifs 20 comporte une porte logique de type "ou" 22 à cinq entrées connectées à la sortie de la bascule 59 délivrant le signal Sî, à celle de la bascule 60 délivrant le signal S2, aux sorties des premiers étages des registres 61, 62 délivrant les signaux S3 et 34 ainsi qu'à la sortie du troisième é'cage du registre 61 délivrant le signal S3 retardé de deux temps Baud T et une porte logique de type "non ou" 23 à cinq entrées connectées à la sortie de la bascule délivrant le signal S1, à la sortie du deuxième étage du -registre 61 délivrant le signal S3 retardé d'un temps Baud et aux sorties des trois étages du registre 62 délivrant le signal 34 non retardé et retardé d'un et de deux temps Baud.La porte logique de type "ou" 22 délivre un signal intermédiaire R(t) defini par :
R(t) = S1(t) + S2(t) + S3(t)+ S3(t-2T) + S4(t) tandis que la porte logique de type "non ou" 23 délivre un signal intermédiaire V(t) défini par v(t) = S1(t) + S3(t-T) + S4(t) + S4(t-T) + S4(t-2T)
Le signal de sortie de la porte logique de type "non ou" 23 est combiné avec le signal d'horloge Hw1 à la fréquence Baud dans une porte logique de type "et" 24 dont la sortie aboutit, comme celle de la porte logique de type "et" 22, aux entrées d'une porte logique de type "ou exclusif" 25.The pattern generator 20 comprises a logic gate of type "or" 22 with five inputs connected to the output of the flip-flop 59 delivering the signal S1, to that of the flip-flop 60 delivering the signal S2, to the outputs of the first stages of the registers 61 , 62 delivering the signals S3 and 34 as well as the output of the third stage of the register 61 delivering the signal S3 delayed by two beats Baud T and a logic gate of the type "no or" 23 with five inputs connected to the output of the flip-flop delivering the signal S1, at the output of the second stage of the -register 61 delivering the signal S3 delayed by a baud time and the outputs of the three stages of the register 62 delivering the signal 34 undelayed and delayed by one and two baud time. The logic gate of type "or" 22 delivers an intermediate signal R (t) defined by:
R (t) = S1 (t) + S2 (t) + S3 (t) + S3 (t-2T) + S4 (t) while the "no or" type logic gate 23 delivers an intermediate signal V (t ) defined by v (t) = S1 (t) + S3 (tT) + S4 (t) + S4 (tT) + S4 (t-2T)
The output signal of the "no or" type logic gate 23 is combined with the clock signal Hw1 at the Baud frequency in a "and" type logic gate 24 whose output terminates, like that of the logic gate of FIG. type "and" 22, at the inputs of a logic gate of the "or exclusive" type 25.
Le générateur de motifs 20 comporte en outre une porte logique de type "non et" 26 à deux entrées combinant le signaler de sortie du cinquième étage du registre 41 par lequel transite le train de données D1 avec la version complémentée Hw2 d'un signal d'horloge à la fréquence
Baud déphasé de 1 < /2 avec le signal d'horloge Hw et une porte logique "et" 27 à deux entrées réunissant les sorties de la porte logique de type "ou exclusif" 25 et de la porte logique de type "non ou" 26 et délivrant une porteuse P(t) définie par l'équation logique P(t) = LR(t) + (Hwi , V(t))J Hw2 Q4 qui, après sa modulation par inversion de signe dans la porte logique de type "ou exclusif" 21 redonne les différents motifs d'un codage quadriphase à l'exception de ceux aboutissant à des suites de trois transitions consécutives espacées d'un quart d'intervalle Baud qui sont modifiés conformément aux courbes b, c, d, f, g de la figure 2 à une complémentation éventuelle près.The pattern generator 20 further comprises a logic gate of the "no and" type with two inputs combining the output signal of the fifth stage of the register 41 through which the data stream D1 passes with the complemented version Hw2 of a signal d clock on frequency
Baud out of phase by 1 </ 2 with the clock signal Hw and a logic gate "and" 27 with two inputs combining the outputs of the logic gate of the "or exclusive" type 25 and the logic gate of the "no or" type 26 and delivering a carrier P (t) defined by the logic equation P (t) = LR (t) + (Hwi, V (t)) J Hw2 Q4 which, after its signal inversion modulation in the logic gate of "exclusive" type 21 restores the different reasons for a quadriphase encoding except for those resulting in sequences of three consecutive transitions spaced apart by a quarter of a baud interval which are modified in accordance with the curves b, c, d, f, g of Figure 2 to a possible complementation.
La figure 4 illustre la base de temps engendrant les différents signaux d'horloge utilisés dans le codeur de la figure 3. Celle ci comporte un diviseur par 8,70 fonctionnant à partir d'un signal d'horloge H4 au quadruple du débit de la suite de données D appliquée à l'entrée du codeur, un circuit inverseur 71 connecté à la sortie de division par 8 du diviseur 70 et une bascule de type D 72 connectée par son entrée d'horloge C à la sortie de division par 4 du diviseur 70 et par son entrée de données D à la sortie de division par 8 du diviseur 70. FIG. 4 illustrates the time base generating the different clock signals used in the coder of FIG. 3. It comprises an 8.70 divider operating from a clock signal H4 at four times the bit rate of the clock. data set D applied to the encoder input, an inverter circuit 71 connected to the dividing output by 8 of the divider 70 and a D flip-flop 72 connected by its clock input C to the division output by 4 of the divider 70 and by its data input D to the dividing output by 8 of the divider 70.
Le diviseur 70 fournit sur sa sortie de division par deux le signal d'horloge H3 au quadruple de la cadence Baud utilisé en sortie du codeur par la bascule de type D 40 (figure 3) assurant la resynchronisation des transitions du signal engendré par le codeur sur les quarts de période
Baud, sur sa sortie de division par quatre le signal d'horloge H2 utilisé pour cadencer le registre à décalage 10 (figure 3) placé à l'entrée du codeur pour partager la suite de donnes D en deux trains D1 et D2 synchrones de débit moitié et sur sa sortie de division par huit le signal d'horloge- H1 utilisé pour déplacer les données dans différents registres et bascules en fin de période Baud.L'inverseur délivre le signal d'horloge Hwl fournissant les éléments de signal en signe (sin (21rFt)). La bascule de type D 72, qui bascule sur les fronts du signal H2 de sens opposé à celui des fronts de ce signal H2 qui provoquent les changements de niveau du signal H1, délivre le signal d'horloge Hw2 fournissant les éléments de signal en signe (cos (281 Ft)). The divider 70 provides on its division output the clock signal H3 at the quadruple of the baud rate used at the output of the encoder by the D flip-flop 40 (FIG. 3) ensuring the resynchronization of the transitions of the signal generated by the encoder. on quarter-period
Baud, on its output division by four the clock signal H2 used to clock the shift register 10 (Figure 3) placed at the input of the encoder to share the series of data D in two synchronous flow trains D1 and D2 half and on its division output by eight the clock signal-H1 used to move the data in different registers and latches at the end of period Baud.The inverter delivers the clock signal Hwl providing the signal elements in sign ( sin (21rFt)). The D-type flip-flop 72, which switches to the edges of the signal H2 in the opposite direction to that of the edges of this signal H2 which cause the level changes of the signal H1, delivers the clock signal Hw2 supplying the signal elements as a sign. (cos (281 Ft)).
La figure 5 représente le schéma d'un circuit de récupération de rythme synchronisé par les transitions séparées de celles qui les précèdent immédiatement sensiblement de la durée T d'un élément de signal. FIG. 5 shows the schematic diagram of a timing recovery circuit synchronized by the transitions separated from those immediately preceding them substantially from the duration T of a signal element.
Celui-ci comporte une base de temps 100 synchronisée par un circuit de sélection des transitions 200 précédé d'un circuit de mise en forme 80.This comprises a time base 100 synchronized by a transition selection circuit 200 preceded by a shaping circuit 80.
La base de temps 100 comporte un oscillateur contrôlé en tension 110 engendrant un signal d'horloge H4 dont la fréquence est très grande par rapport à celle du rythme des éléments de signal reçus et égale à un multiple entier m de celle-ci, un diviseur par m 120 formé d'un compteur par m incrémenté par le signal d'horloge H4 et remis à zéro par le circuit de sélection des transitions 200 à chaque apparition, dans le signal reçu, d'une transition séparée de celle qui la précède immédiatement d'une durée sensiblement égale à la durée d'un élément de signal et une boucle à verrouillage de phase formée d'un autre diviseur par m 130 fonctionnant à partir du signal d'horloge Hq, dtun comparateur de phase 140 opérant sur les signaux de sortie des deux diviseurs 120 et 130, et d'un filtre intégrateur 150 intercalé entre le comparateur de phase 140 et une entrée de contrôle en tension de aPosclllateur 110. The time base 100 comprises a voltage controlled oscillator 110 generating a clock signal H4 whose frequency is very large compared to that of the rhythm of the received signal elements and equal to an integer multiple m thereof, a divider by m 120 formed of a counter per m incremented by the clock signal H4 and reset by the selection circuit of the transitions 200 at each occurrence, in the received signal, of a transition separate from that which immediately precedes it a duration substantially equal to the duration of a signal element and a phase-locked loop formed of another divider per m 130 operating from the clock signal Hq, a phase comparator 140 operating on the signals the output of the two dividers 120 and 130, and an integrating filter 150 interposed between the phase comparator 140 and a voltage control input of aPosclllator 110.
Le diviseur par m 120, remis à zéro par le circuit de sélection des transitions 200, délivre un premier signal de rythme récupéré synchronisé sur les milieux de période des éléments de signal reçu. Ce premier signal de rythme récupéré n'est pas utilisable tel quel car il reproduit la gigue de phase affectant les transitions utilisées pour la synchronisation et peut comporter des sauts de phase erronés dus à un triage imparfait des transitions provoqué par les déformations subies en ligne par le signal de transmission. La boucle à verrouillage de phase assure un filtrage de cette gigue et de ces sauts de phase parasites et délivre, en sortie de son diviseur par m 130, un deuxième signal de rythme récupéré synchronisé avec les débuts des éléments de signal reçu, utilisable pour le décodage de ces derniers. The divider by m 120, reset by the transition selection circuit 200, delivers a first synchronized recovered clock signal to the period media of the received signal elements. This first recovered timing signal is not usable as it is because it reproduces the phase jitter affecting the transitions used for synchronization and may include erroneous phase jumps due to an imperfect triage of the transitions caused by the deformations undergone in line by the transmission signal. The phase-locked loop filters this jitter and these parasitic phase jumps and delivers, at the output of its divider per m 130, a second recovered timing signal synchronized with the beginnings of the received signal elements, usable for the decoding of these.
Le circuit de sélection des transitions 200 comporte un détecteur de transition 210 placé entête transformant chaque transition des élé- ments de signal reçu an impulsion, une porte de triage 220 intercalée entre la sortie du détecteur de transitions 210 et une entrée de synchronisation de la base de temps 100, un compteur de temps 230 qui est remis à zéro par les impulsions du détecteur de transition 210 et qui engendre un ordre d'ouverture de la porte de triage 220 lorsqu'il atteint la valeur d'une durée donnée légèrement inférieure à celle d'un élément de signal, et un circuit de maintien 240 dudit ordre pendant un court moment, intercalé entre le compteur de temps 230 et la porte de triage 220. The transition selection circuit 200 has a header transition detector 210 transforming each transition of the received pulse signal elements, a sort gate 220 interposed between the output of the transition detector 210 and a base synchronization input. time 100, a time counter 230 which is reset by the pulses of the transition detector 210 and which generates an order to open the sorting gate 220 when it reaches the value of a given duration slightly less than that of a signal element, and a holding circuit 240 of said order for a short time, interposed between the time counter 230 and the sorting gate 220.
Le détecteur de transition 210 peut être formé d'une porte logique de type ou exclusif" reliée par ses deux entrées à celle du circuit de sélection des transitions 200, l'une directement et l'autre par l'tinter médiaire d'un circuit à retard, par exemple de type RC, déterminant la largeur de l'impulsion émise, largeur qui est choisie inférieure à la période du signal d'horloge H4 de la-base de temps 100 mais suffisante pour provoquer la remise à zéro du compteur par m 120 de la base de temps 100 et du compteur de temps 230. The transition detector 210 may be formed of a logic gate of the exclusive or "type connected via its two inputs to that of the transition selection circuit 200, one directly and the other through a circuit delay, for example of the RC type, determining the width of the transmitted pulse, which width is chosen to be smaller than the period of the clock signal H4 of the time base 100 but sufficient to cause the counter to be reset by m 120 of the time base 100 and the time counter 230.
Le compteur de temps 230 est incrémenté par le signal d'horloge H4 de la base de temps 100. Il est constitué de deux circuits de comptage en série 231 et 232. Le circuit de comptage 231 est un compteurwdiviseur par n fonctionnant à partir du signal d'horloge H4 et délivrant un signal d'horloge H5 qui a une fréquence huit fois supérieure à celle des éléments de signal. Le circuit de comptage 232 est formé d'un compteur par huit 233 qui est incrémenté par le signal d'horloge H5 et dont les sorties parallèles Qo, Q1 et Q2 sont reliées aux entrées d'une porte logique de type "et" 234 dont la sortie constitue celle du circuit de comptage 232.Les comptes des deux circuits de comptage 231 et 232 sont remis à zéro par les impulsions du détecteur de transition et les signaux de sortie de ces deux circuits sont délivrés en sortie du compteur de temps 230. The time counter 230 is incremented by the clock signal H4 of the time base 100. It consists of two series counting circuits 231 and 232. The counting circuit 231 is an n-dividing counter operating from the signal clock H4 and delivering a clock signal H5 which has a frequency eight times higher than that of the signal elements. The counting circuit 232 is formed of a counter by eight 233 which is incremented by the clock signal H5 and whose parallel outputs Qo, Q1 and Q2 are connected to the inputs of a logic gate of type "and" 234 of which the output constitutes that of the counting circuit 232. The counts of the two counting circuits 231 and 232 are reset by the pulses of the transition detector and the output signals of these two circuits are delivered at the output of the time counter 230.
Le circuit de comptage 232 est à déclenchement sur front montant9 le signal d'horloge H5, de rapport cyclique 1/2 entre deux impulsions du détecteur de transition 210, présentant par exemple ici un front montant lorsque le compte du circuit de comptage 231 passe à zéro
Un ordre d'ouverture de la porte de triage 220 est émis par le compteur de temps 230 chaque fois que celui-ci arrive à la valeur 15 T
Un tel ordre se traduit en sortie du compteur de temps 230 par un front descendant du signal horloge H5 se produisant alors que le signal fourni par le circuit de comptage 232 est au niveau logique "1" indiquant que ce circuit de comptage est à sept unités de comptage ce qui repré15 sente la valeur approchée par défaut de T mesurée à l'aide du signal
16 horloge H5.The counting circuit 232 is triggered on rising edge 9 by the clock signal H5, with a half-cycle ratio 1/2 between two pulses of the transition detector 210, having for example here a rising edge when the count of the counting circuit 231 passes to zero
An order to open the sorting gate 220 is emitted by the time counter 230 each time it reaches the value 15 T
Such an order is translated at the output of the time counter 230 by a falling edge of the clock signal H5 occurring while the signal supplied by the counting circuit 232 is at logic level "1" indicating that this counting circuit is at seven units. counting which represents the default approximate value of T measured using the signal
16 clock H5.
Le circuit de maintien 240 est formé d'une bascule de type D à déclenchement sur front descendant qui est connectée par son entrée D à la sortie du circuit de comptage. 232 et qui est cadencée par le signal d'horloge H5. Cette bascule enregistre chaque ordre d'ouverture de la porte de triage 220 donné par le compteur de temps 230 et maintient cet ordre jusqu'au premier front descendant du signal H5 suivant cet ordre où celui-ci est alors effacé. The holding circuit 240 is formed of a D-type flip-flop flip-flop which is connected by its input D to the output of the counting circuit. 232 and which is clocked by the clock signal H5. This flip-flop registers each opening order of the sorting gate 220 given by the time counter 230 and maintains this order until the first falling edge of the signal H5 in this order where it is then erased.
La porte de triage 220 est une porte logique de type "et" à deux entrées connectées l'une à la sortie du détecteur de transition 210 et l'autre à la sortie Q de la bascule de type D du circuit de maintien 240. The sorting gate 220 is a two-input type "and" logic gate connected to the output of the transition detector 210 and the other to the Q output of the D flip-flop of the holding circuit 240.
Le fonctionnement du circuit de sélection des transitions 200 est illustré par la figure 6 qui est un diagramme de courbes traeées en fonction du temps illustrant les états des sorties de ses principaux éléments. The operation of the transition selection circuit 200 is illustrated in FIG. 6, which is a diagram of curves plotted as a function of time, showing the states of the outputs of its main elements.
La courbe h donne un exemple d'une succession de trois éléments de signal reçu dont les limites sont repérées par des verticales en pointillés. Seule la dernière transition qui est séparée de celle qui la précède d'une durée égale à celle T d'un élément de signal convient pour la synchronisation. Curve h gives an example of a succession of three received signal elements whose boundaries are indicated by dashed verticals. Only the last transition which is separated from the preceding one by a duration equal to that T of a signal element is suitable for synchronization.
La courbe i représente le train dtimpulsions correspondant engendré par le détecteur de transition 210
La courbe j représente le signal d'horloge H5 qui est à une fréquence huit fois supérieure à celle du rythme des éléments de signal. La remise à zéro du circuit de comptage 231 fait coincider ses fronts montants avec les impulsions du détecteur de transition 210.Curve i represents the corresponding train of pulses generated by the transition detector 210
The curve j represents the clock signal H5 which is at a frequency eight times higher than that of the rhythm of the signal elements. The resetting of the counting circuit 231 makes its rising edges coincide with the pulses of the transition detector 210.
La courbe k représente le signal de la sortie QO du compteur 233 qui est à une fréquence moitié de celle du signal d'horloge-H5 et dont les transitions correspondent aux fronts montants de ce dernier. La remise à zéro du compteur 233 fait coincider ses fronts descendants avec les impulsions du détecteur de transition 210. The curve k represents the signal of the output QO of the counter 233 which is at a frequency half of that of the clock signal -H5 and whose transitions correspond to the rising edges of the latter. The resetting of the counter 233 makes its falling edges coincide with the pulses of the transition detector 210.
La courbe 1 représente le signal de la sortie Q1 du compteur 233 dont la fréquence est égale au quart de celle du signal d'horloge H5 et dont les transitions correspondent à des fronts montants de ce dernier. Curve 1 represents the signal of the output Q1 of the counter 233 whose frequency is equal to a quarter of that of the clock signal H5 and whose transitions correspond to rising edges of the latter.
Les première et troisième impulsions du détecteur de transition (courbe i) ont pour effet de le maintenir à l'état bas.The first and third pulses of the transition detector (curve i) have the effect of keeping it low.
La courbe n représente le signal de la sortie Q2 du compteur 233 dont la fréquence est égale au huitième de celle du signal d'horloge H5 et dont les transitions correspondent à des fronts montants de ce dernier. Il ne parvient à l'état haut que lorsque deux transitions consécutives détectées par le détecteur de transition sont séparées par plus d'une demi-période d'un élément de signal. The curve n represents the signal of the output Q2 of the counter 233 whose frequency is equal to one-eighth of that of the clock signal H5 and whose transitions correspond to rising edges of the latter. It reaches the high state only when two consecutive transitions detected by the transition detector are separated by more than half a period of a signal element.
La courbe s représente le signal de sortie de la porte logique 234 qui est également celui de la sortie du circuit de comptage 232. Ce signal n'est au niveau logique 1 que lorsque les trois sorties parallèles Q,, Q1, Q2 du compteur 233 le sont également c'est-à-dire pendant une période du signal d'horloge H5 si le compteur 233 a pu compter pendant une durée égale à sept huitième de la période d'un élément de signal. The curve s represents the output signal of the logic gate 234 which is also that of the output of the counting circuit 232. This signal is at the logic level 1 only when the three parallel outputs Q ,, Q1, Q2 of the counter 233 likewise during a period of the clock signal H5 if the counter 233 could have counted for a duration equal to seven eighth of the period of a signal element.
La courbe u représente le signal de sortie du circuit de maintien 240 qui n'est autre que le signal de sortie du circuit de comptage 232 échantillonné sur les fronts descendants du signal d'horloge H5. The curve u represents the output signal of the holding circuit 240 which is none other than the output signal of the counting circuit 232 sampled on the falling edges of the clock signal H5.
La courbe w représente le signal de sortie de la porte 220 qui n'est autre que celui du circuit de sélection des transitions 200 et qui est formé des impulsions du détecteur de transition 210 qui sont séparées de celles qui les précèdent immédiatement d'une durée sensiblement égale à celle T d'un élément de signal. The curve w represents the output signal of the gate 220 which is none other than that of the transition selection circuit 200 and which is formed of the pulses of the transition detector 210 which are separated from those which immediately precede them by a duration substantially equal to that T of a signal element.
La courbe z représente le premier signal de rythme récupéré qui est issu du diviseur par m 120 de la base de temps 100 et qui est synchronisé avec les milieux de certains éléments de signaux dont le dernier de la succession de trois représenté par la courbe h. The curve z represents the first recovered timing signal which is derived from the divider by m 120 of the time base 100 and which is synchronized with the media of some signal elements, the last of the succession of three represented by the curve h.
Dans la figure 6, on a illustré un cas où les transitions du signal reçu coïncident avec des fronts montants du signal d'horloge H5 Bien entendu, en raison par exemple d'une gigue de phase affectant les transiR tions du signal reçu, il peut exister un léger décalage entre ces transitions et les fronts montants du signal d'horloge H5. Il est facile de voir que la porte de triage 220 est ouverte à toute impulsion engendrée par le détecteur de transition 210 correspondant à une transition séparée de celle qui la précède immédiatement d'une durée supérieure à
T T #T - # mais inférieure à #T + #, cette porte se refermant au bout d'une durée égale à après le passage d'une telle impulsion.FIG. 6 illustrates a case where the transitions of the received signal coincide with rising edges of the clock signal H5. Of course, for example due to a phase jitter affecting the transitions of the received signal, it can there is a slight difference between these transitions and the rising edges of the clock signal H5. It is easy to see that the sorting gate 220 is open to any pulse generated by the transition detector 210 corresponding to a transition separate from that which immediately precedes it by a duration greater than
TT #T - # but less than #T + #, this door closing after a period equal to after the passage of such a pulse.
16
La figure 7 illustre la structure d'un décodeur adapté au codeur de la figure 3. Ce décodeur fonctionne à partir de combinaisons logiques des échantillonnages des deuxième et troisième quarts d'intervalles
Baud. On rappelle à cet effet, que le signal engendré par le codeur de la figure 3 présente, au cours des deuxième et troisième quarts d'intervalle Baud des niveaux identiques à ceux d'un signal résultant d'un codage quadriphasenon modifié, et que, lorsque le codage quadriphase est effectué, comme dans le cas du codeur de la figure 3, en partageant une suite de données D en deux trains synchrones D1, D2, en utilisant l'un D1 pour déterminer le choix entre une forme d'élément de signal en signe (sin (2-T(Ft)) et une forme d'élément de signal en signe (cos (2#FT)), en codant l'autre D2 en différentiel et en l'utilisant pour déterminer le signe de la forme d'élément de signal choisi, il existe, entre les couples des données X1(t) appartenant au train D1 et
X2(t) appartenant au train D2, et les niveaux E2(t) et E3(t) pris par élément de signal leur correspondant au cours de ses deuxième et troisième quart d'intervalle Baud, les correspondances suivantes :: X1(t) E2(t) + E3(t)
X2 (t) = E3(t) + E3(t-T) le niveau logique 1 pour les données Xq (t) déterminant le choix de la forme d'élément de signal en signe (eos (2 8(Ft)) et le niveau logique 0 celui de la forme d'élément de signal en signe (sin (2 Frit)) ; le niveau logique 1 pour les données X2 (t) déterminant un changement du signe de l'élément de signal par rapport au précédent et le niveau logique 0 l'absence de changement de signe.16
FIG. 7 illustrates the structure of a decoder adapted to the coder of FIG. 3. This decoder operates from logical combinations of the samplings of the second and third quarter intervals.
Baud. To this end, it is recalled that the signal generated by the coder of FIG. 3 exhibits, during the second and third quarter of a baud interval, levels identical to those of a signal resulting from a modified quadriphasenon coding, and that, when the quad-phase coding is performed, as in the case of the coder of FIG. 3, by sharing a series of data D in two synchronous trains D1, D2, using a D1 to determine the choice between an element form of signal in sign (sin (2-T (Ft)) and one form of signal element in sign (cos (2 # FT)), by coding the other D2 in differential and using it to determine the sign of the selected signal element form, there exists, between the pairs of data X1 (t) belonging to the train D1 and
X2 (t) belonging to the train D2, and the levels E2 (t) and E3 (t) taken per signal element corresponding to them during its second and third quarter of interval Baud, the following correspondences :: X1 (t) E2 (t) + E3 (t)
X2 (t) = E3 (t) + E3 (tT) the logical level 1 for the data Xq (t) determining the choice of the signal element form as a sign (eos (2 8 (Ft)) and the level logic 0 that of the signal element form in sign (sin (2 Frit)); logical level 1 for the data X2 (t) determining a change in the sign of the signal element relative to the previous one and the level logical 0 the absence of sign change.
Le décodeur comporte, en tête, un circuit de filtrage et d'égalisation de ligne 300 suivi d'un limiteur absolu 310 assurant une remise en forme binaire du signal reçu. Le limiteur absolu 310 est suivi d'une part d'un circuit de récupération de rythme Baud 320 par exemple du type de celui de la figure 5 lui même suivi dtun circuit 330 délivrant différents signaux d'horloge à la cadence Baud, décalés les uns par rapport aux autres, nécessaires pour le décodage et d'autre part d'un circuit de détection directe 340 délivrant sous le contrôle du circuit 330 le train de données D1 et le codage différentiel du train de données D2, d'un décodeur différentiel 350 restituant le train de données D2 et d'un multiplexeur 360 recombinant les trains de données D1 et D2 sous le contrôle du circuit 330. The decoder comprises, at the head, a filtering circuit and line equalization 300 followed by an absolute limiter 310 ensuring a binary reshape of the received signal. The absolute limiter 310 is followed on the one hand by a Baud rate recovery circuit 320, for example of the type of FIG. 5 itself, followed by a circuit 330 delivering different clock signals at the Baud rate, shifted one by one. relative to the others, necessary for the decoding and secondly a direct detection circuit 340 delivering under the control of the circuit 330 the data stream D1 and the differential coding of the data stream D2, of a differential decoder 350 restoring the data stream D2 and a multiplexer 360 recombining the data streams D1 and D2 under the control of the circuit 330.
Le circuit de détection directe 340 comporte trois bascules de type D 341 342, 343 et une porte logique de type "non ou exclusif" 344. The direct detection circuit 340 comprises three D-type flip-flops 341 342, 343 and a "no or exclusive" type logic gate 344.
Les deux bascules de type D 341, 342 sont connectées par leurs entrées D à la sortie du limiteur absolu 310 et par leurs entrées d'horloge CP à des sorties du circuit 330. Elle assurent sous la commande du circuit 330 l'échantillonnage du signal reçu, l'une 341 au milieu du deuxième quart de chaque intervalle Baud et l'autre 342 au milieu du troisième quart de chaque intervalle Baud. La troisième bascule de type D 343 connectée par son entrée d'horloge CP en parallèle sur celle de la bascule 342 et par son entrée D sur la sortie Q de la bascule 341 retarde d'un quart d'intervalle Baud l'échantillon pris au cours du deuxième quart d'intervalle Baud afin de le -synchroniser avec celui pris pendant le troisième quart d'intervalle Baud.La porte logique de type "non ou exclusif" 344 à deux entrées connectées aux sorties Q des bascules 342 et 343 engendre les termes X1(t) du train D1 conformément à la relation.précédemment citée : x1(t) = E2(t) + E3(t)
Le décodeur différentiel 350 comporte une bascule de type D 357 connectée par son entrée d'horloge CP CP à celle de la bascule 342 du circuit de détection direct 340 et par son entrée D à la sortie Q de cette dernière bascule, et une porte logique de type "ou exclusif2 352 à deux entrées connectées l'une à l'entrée D de la bascule 351 et l'autre à la sortie Q de cette meme bascule 351.La bascule 351 apporte un retard d'un intervalle Baud et permet à la porte logique de type "ou exclusif" 352 d'engendrer les termes X2(t) du train D2 conformément à la relation précédemment citée
X2(t) = E3(t) + E3(t-T)
Le multiplexeur 360 a ses deux entrées de données connectées aux sorties des portes logiques 344 et 352. il reçoit sur son entrée d'adressage un signal d'horloge à la fréquence Baud présentant des transitions au milieu des premier et troisième quarts de chaque intervalle Baud du signal reçu et assurant l'adressage de la sortie de la porte logique de type "non ou exclusif" 344 depuis le milieu du troisième quart de lVin- tervalle Baud du signal reçu jusqu'au milieu du premier quart de l'tinter valle Baud suivant et l'adressage de la sortie de la porte logique de type "ou exclusif" 352 le restant du temps. Le multiplexeur 360 délivre ainsi en sortie la suite des données D. The two D-type flip-flops 341, 342 are connected via their inputs D to the output of the absolute limiter 310 and their clock inputs CP to outputs of the circuit 330. They provide under the control of the circuit 330 the sampling of the signal received, one 341 in the middle of the second quarter of each Baud interval and the other 342 in the middle of the third quarter of each Baud interval. The third D-type flip-flop 343 connected by its clock input CP in parallel with that of the flip-flop 342 and its input D on the Q output of the flip-flop 341 delays the Baud sample by a quarter of a baud interval. during the second quarter-interval baud in order to synchronize it with that taken during the third quarter-interval Baud. The "no or exclusive" logic gate 344 with two inputs connected to the Q outputs of the flip-flops 342 and 343 generates the terms X1 (t) of the train D1 in accordance with the relation.previously cited: x1 (t) = E2 (t) + E3 (t)
The differential decoder 350 comprises a D-type flip-flop 357 connected by its clock input CP CP to that of the flip-flop 342 of the direct detection circuit 340 and by its input D to the Q output of the latter flip-flop, and a logic gate of type "or exclusive2 352 with two inputs connected one to the input D of the flip-flop 351 and the other to the output Q of the same flip-flop 351. The flip-flop 351 brings a delay of a baud interval and allows the "exclusive or" type logic gate 352 for generating the terms X2 (t) of the train D2 in accordance with the previously mentioned relationship
X2 (t) = E3 (t) + E3 (tT)
The multiplexer 360 has its two data inputs connected to the outputs of the logic gates 344 and 352. It receives on its addressing input a clock signal at the Baud frequency having transitions in the middle of the first and third quarters of each Baud interval. of the received signal and addressing the output of the "no or exclusive" type logic gate 344 from the middle of the third quarter of the Baudwidth of the received signal to the middle of the first quarter of the Baud tagnal next and addressing the output of the logic gate of the type "exclusive or" 352 the rest of the time. The multiplexer 360 thus delivers the output of the data D.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR8304039A FR2542535B1 (en) | 1983-03-11 | 1983-03-11 | SYNCHRONOUS DATA TRANSMISSION METHOD AND SYSTEM FOR IMPLEMENTING IT |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR8304039A FR2542535B1 (en) | 1983-03-11 | 1983-03-11 | SYNCHRONOUS DATA TRANSMISSION METHOD AND SYSTEM FOR IMPLEMENTING IT |
Publications (2)
Publication Number | Publication Date |
---|---|
FR2542535A1 true FR2542535A1 (en) | 1984-09-14 |
FR2542535B1 FR2542535B1 (en) | 1985-06-28 |
Family
ID=9286762
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR8304039A Expired FR2542535B1 (en) | 1983-03-11 | 1983-03-11 | SYNCHRONOUS DATA TRANSMISSION METHOD AND SYSTEM FOR IMPLEMENTING IT |
Country Status (1)
Country | Link |
---|---|
FR (1) | FR2542535B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0220705A2 (en) * | 1985-10-26 | 1987-05-06 | Nec Corporation | Quadriphase phase modulation system |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2335102A1 (en) * | 1975-10-16 | 1977-07-08 | Cit Alcatel | Differential biphase binary code decoder - measures time intervals between pulses over preset period to increase maximum data transmission rate |
JPS5362908A (en) * | 1976-11-17 | 1978-06-05 | Matsushita Electric Ind Co Ltd | Bit clock reproducer |
WO1981002656A1 (en) * | 1980-03-12 | 1981-09-17 | Ncr Co | Method and apparatus for demodulating quadriphase differential transmissions |
-
1983
- 1983-03-11 FR FR8304039A patent/FR2542535B1/en not_active Expired
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2335102A1 (en) * | 1975-10-16 | 1977-07-08 | Cit Alcatel | Differential biphase binary code decoder - measures time intervals between pulses over preset period to increase maximum data transmission rate |
JPS5362908A (en) * | 1976-11-17 | 1978-06-05 | Matsushita Electric Ind Co Ltd | Bit clock reproducer |
WO1981002656A1 (en) * | 1980-03-12 | 1981-09-17 | Ncr Co | Method and apparatus for demodulating quadriphase differential transmissions |
Non-Patent Citations (4)
Title |
---|
ELECTRONICS LETTERS, vol. 16, no. 22, octobre 1980, LONDRES (GB) * |
IEEE TRANSACTIONS ON MAGNETICS, vol. MAG-15, no. 6, novembre 1979, NEW YORK (US) * |
NACHRICHTENTECHNISCHE ZEITSCHRIFT, vol. 23, no. 1, janvier 1970, BERLIN (DE) * |
PATENTS ABSTRACTS OF JAPAN, vol. 2, no. 97, 15 août 1978, page 4787 E 78 & JP - A - 53 62 908 (MATSUSHITA DENKI SANGYO K.K.) (5-6-1978) * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0220705A2 (en) * | 1985-10-26 | 1987-05-06 | Nec Corporation | Quadriphase phase modulation system |
EP0220705A3 (en) * | 1985-10-26 | 1989-04-05 | Nec Corporation | Quadriphase phase modulation system |
Also Published As
Publication number | Publication date |
---|---|
FR2542535B1 (en) | 1985-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0013990B1 (en) | Serial binary information transmission method and devices for implementing the method | |
FR2652215A1 (en) | METHOD FOR ENCODING A DIGITAL SIGNAL, ENCODER AND DECODER FOR IMPLEMENTING SAID METHOD, REGENERATION METHOD AND CORRESPONDING REGENERATOR. | |
EP0260632A1 (en) | Device for the resynchronization of one or more binary data trains at an identical or sub-multiple rate on a synchronous reference clock signal | |
EP0342460B1 (en) | Device for the frame synchronisation of a synchronous digital sequence by way of a block code incorporated in frames | |
FR2540695A1 (en) | DIGITAL DETECTOR WITH MAXIMUM RELIANCE FOR A PARTIALLY RESPONSE SYSTEM IN CLASS IV | |
FR2664770A1 (en) | METHOD AND SYSTEM FOR DIGITAL DATA TRANSMISSION IN SERIES. | |
FR2673344A1 (en) | PHASE / FREQUENCY COMPARATOR FOR RHYTHM RECOVERY CIRCUIT. | |
FR2533095A1 (en) | METHOD AND DEVICE FOR DEMODULATING A PHASE-MODIFIED CARRIER WAVE BY A SUB-CARRIER WAVE WHICH IS MODULATED IN PHASE DISPLACEMENT BY BASEBAND SIGNALS | |
IL47894A (en) | Apparatus for producing baud timing signal | |
EP0466593B1 (en) | Data sampling circuit and digital data transmission system therefor | |
FR2583180A1 (en) | METHOD AND DEVICE FOR REDUCING THE TRIGGER OF A SYNCHRONOUS DIGITAL TRAIN FOR THE RECOVERY OF ITS RHYTHM | |
EP0242915B1 (en) | Device for clock recovery in an information transmission system using in one transmission direction the time division multiple access principle | |
US4709378A (en) | Arrangement for generating a clock signal | |
EP0109658B1 (en) | Synchronous data transmission system | |
FR2600474A1 (en) | METHOD OF SYNCHRONIZING TWO BINARY TRAINS | |
EP0320843A1 (en) | Method of and device for transmitting a digital service channel by way of the parity channel of a parity check coded digital data stream | |
CA1092241A (en) | Encoding by transition of binary data | |
FR2542535A1 (en) | Method of synchronous data transmission and system for its implementation | |
FR2474796A1 (en) | DELAYED FIXED VALUE CIRCUIT, APPLICABLE IN PARTICULAR TO MULTIPLIERS AND FREQUENCY DESCRIMINATORS | |
EP0056748A2 (en) | Method for the synchronization, on reception, of digital signals transmitted as packets | |
EP0396461B1 (en) | Device for synchronising a pseudo-binary signal with a phase-hopped regenerated clock signal | |
FR2714240A1 (en) | Phase difference compensation system for digital data frames | |
CA1270078A (en) | Method and device for restoring the bit rate integrity in a plesiochronous network | |
FR2544571A1 (en) | CARRIER AND RHYTHM FREQUENCY RECOVERY FOR DIGITAL AND COMPUTERIZED PHASE AND AMPLITUDE MODULATION DIGITAL TRANSMISSION SYSTEMS AND COHERENT DEMODULATION | |
EP0237408B1 (en) | Method and device for asynchronous clock recovery for digital transmission systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ST | Notification of lapse |