FR2538616A1 - Method of collective manufacture of microwave frequency diodes with incorporated encapsulation and diodes thus obtained. - Google Patents
Method of collective manufacture of microwave frequency diodes with incorporated encapsulation and diodes thus obtained. Download PDFInfo
- Publication number
- FR2538616A1 FR2538616A1 FR8221873A FR8221873A FR2538616A1 FR 2538616 A1 FR2538616 A1 FR 2538616A1 FR 8221873 A FR8221873 A FR 8221873A FR 8221873 A FR8221873 A FR 8221873A FR 2538616 A1 FR2538616 A1 FR 2538616A1
- Authority
- FR
- France
- Prior art keywords
- diode
- cradle
- dielectric material
- diodes
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 64
- 238000005538 encapsulation Methods 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims description 29
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 28
- 239000003989 dielectric material Substances 0.000 claims description 27
- 235000012431 wafers Nutrition 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 15
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 15
- 229910052737 gold Inorganic materials 0.000 claims description 15
- 239000010931 gold Substances 0.000 claims description 15
- 229910052697 platinum Inorganic materials 0.000 claims description 14
- 239000004642 Polyimide Substances 0.000 claims description 12
- 229920001721 polyimide Polymers 0.000 claims description 12
- 239000000126 substance Substances 0.000 claims description 12
- 239000011521 glass Substances 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 238000000407 epitaxy Methods 0.000 claims description 8
- 239000008188 pellet Substances 0.000 claims description 8
- 238000005520 cutting process Methods 0.000 claims description 7
- 238000000926 separation method Methods 0.000 claims description 7
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 229910021339 platinum silicide Inorganic materials 0.000 claims description 6
- 239000010453 quartz Substances 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 5
- 239000000843 powder Substances 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 claims description 4
- 239000010432 diamond Substances 0.000 claims description 2
- 229910003460 diamond Inorganic materials 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims 1
- 230000004807 localization Effects 0.000 claims 1
- 230000000284 resting effect Effects 0.000 claims 1
- 238000001465 metallisation Methods 0.000 description 24
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000006060 molten glass Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000009466 transformation Effects 0.000 description 4
- 239000013043 chemical agent Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- FHUGMWWUMCDXBC-UHFFFAOYSA-N gold platinum titanium Chemical compound [Ti][Pt][Au] FHUGMWWUMCDXBC-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910018885 Pt—Au Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 229910001404 rare earth metal oxide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
PROCEDE DE FABRICATION COLLECTIVE DE DIODES HYPERFREQUENCES
AVEC ENCAPSULATION INCORPOREE ET
DIODES AINSI OBTENUES
La présente invention se rapporte d'une manière générale aux diodes hyperfréquences travaillant notamment dans la bande 94 GHz et concerne plus particulièrement un procédé de fabrication collective de telles diodes destinées à se présenter sous forme d'éléments possédant une encapsulation incorporée, donc ne nécessitant pas de boîtiers, et utilisées dans des modules pour ondes millimétriques en réalisant une transformation radiale d'impédance.PROCESS FOR THE COLLECTIVE MANUFACTURE OF MICROWAVE DIODES
WITH INCORPORATED ENCAPSULATION AND
DIODES THUS OBTAINED
The present invention relates generally to microwave diodes working in particular in the 94 GHz band and relates more particularly to a method of collective manufacture of such diodes intended to be in the form of elements having an incorporated encapsulation, therefore not requiring of boxes, and used in millimeter wave modules by performing a radial impedance transformation.
D'une façon générale, lorsque la fréquence d'utilisation de diodes hyperfréquences de type Gunn, Scfiottky, et surtout à avalanche, utilisées comme oscillatrice à l'émission ou mélangeuse à la réception d'ondes millimétriques, croît au-dessus de 30 GHz, la capacité et l'inductance propres des boîtiers classiques utilisés deviennent de plus en plus gênantes. On cherche donc à améliorer le boîtier, notamment pour des fréquences supérieures à 50 GHz. In general, when the frequency of use of Gunn, Scfiottky, and especially avalanche microwave diodes, used as an oscillator on transmission or a mixer on reception of millimeter waves, increases above 30 GHz , the capacity and the inductance of the conventional boxes used are becoming more and more troublesome. We therefore seek to improve the housing, especially for frequencies above 50 GHz.
Cependant, les différentes solutions proposées ne donnent pas entièrement satisfaction. En effet, parmi l'art connu, on peut relever des réalisations qui présentent Davantage mais aussi l'inconvénient d'être pratiquement préaccordées sur une fréquence et ne sont donc pas optimisées lorsqu'on désire disposer d'une assez large bande d'accord en fréquence.However, the various solutions proposed are not entirely satisfactory. Indeed, among the known art, there are realizations which have more but also the disadvantage of being practically pre-tuned on a frequency and are therefore not optimized when it is desired to have a fairly wide tuning band in frequency.
D'autres solutions connues conduisent à un prix de revient élevé ou ne se prêtent pas à une fabrication de série. En effet, alors que la diode élémentaire peut résulter d'une découpe collective dans une rondelle, l'adjonction très délicate d'une bonne encapsulation réalisée, comme cela est connu, à l'aide d'un anneau de diélectrique, tel que par exemp#le le quartz, entourant la diode, est un processus unitaire. Other known solutions lead to a high cost price or do not lend themselves to mass production. Indeed, while the elementary diode can result from a collective cutting in a washer, the very delicate addition of a good encapsulation produced, as is known, using a dielectric ring, such as by example # the quartz surrounding the diode is a unitary process.
Pour remédier à ces problèmes, on connaît déjà un procédé permettant de réaliser de façon collective des diodes hyperfréquences, de type Gunn, à avalanche ou Schottky, avec une encapsulation incorporée, donc sans nécessiter de boîtiers, comme cela est décrit dans la demande de brevet français n0 82 01651 déposée au nom de la Demanderesse le 2 février 1982, concernant: "Procédé collectif de fabrication de diodes hyperfréquences avec encapsulation incorporée et diodes obtenues par ce procédé". To remedy these problems, a method is already known which makes it possible to collectively produce microwave diodes, of the Gunn, avalanche or Schottky type, with an incorporated encapsulation, therefore without requiring housings, as described in the patent application. French no. 82 01651 filed on behalf of the Applicant on February 2, 1982, concerning: "Collective process for the manufacture of microwave diodes with incorporated encapsulation and diodes obtained by this process".
Selon cette demande de brevet, le procédé comporte les principales étapes suivantes:
- une croissance par épitaxie à partir d'un substrat semiconducteur d'un ensemble de couches destinées à fournir la structure de chaque diode;
- une attaque mésa de l'ensemble des couches de façon à former des cuvettes annulaires délimitant les diodes, la profondeur maximale de chaque cuvette étant de ltordre de 30 microns;
- un remplissage de chaque cuvette par un matériau diélectrique, tel que du verre fondu, sur une hauteur de l'ordre de 20 microns;
- une attaque du substrat par sa face opposée à l'ensemble des couches de façon à former des cuvettes centrales dont les parois latérales de chacune sont délimitées par le diélectrique;
- un recouvrement métallique des deux faces de la structure complexe obtenue à l'étape précédente ; et
- une séparation des diodes par découpe effectuée en dehors de chaque cuvette centrale.According to this patent application, the process comprises the following main steps:
- growth by epitaxy from a semiconductor substrate of a set of layers intended to provide the structure of each diode;
- a mesa attack of all the layers so as to form annular cuvettes delimiting the diodes, the maximum depth of each cuvette being of the order of 30 microns;
- filling each cuvette with a dielectric material, such as molten glass, over a height of the order of 20 microns;
- Attack of the substrate by its face opposite to all of the layers so as to form central cuvettes whose side walls of each are delimited by the dielectric;
- a metallic covering of the two faces of the complex structure obtained in the previous step; and
- separation of the diodes by cutting carried out outside each central bowl.
Toutefois, un tel procédé collectif présente des inconvénients. However, such a collective process has drawbacks.
En effet, on sait que la hauteur de diélectrique entourant chaque diode conditionne la puissance de sortie délivrée par la diode: ainsi, une hauteur de l'ordre de 120 microns de diélectrique permet d'obtenir toute la puissance de sortie souhaitée. Or, selon ce procédé antérieur, la hauteur ou épaisseur de verre déposé dans chaque cuvette annulaire n'est que de l'ordre de 20 microns, donc nettement insuffisante pour obtenir toute la puissance de sortie que l'on souhaiterait.En outre, même dans le cas où il serait possible de déposer du verre sur une hauteur de l'ordre de 120 microns dans une cuvette de profondeur appropriée, un tel procédé collectif deviendrait peu industriel: en effet, un tel dépôt de verre sur une hauteur donnée se fait habituellement par une technique de photospin en réalisant des dépôts successifs de l'ordre de 5 microns chacun, chaque dépôt demandant plusieurs heures de réalisation, de sorte que pour une hauteur de 120 microns, il serait nécessaire d'effectuer vingt-quatre dépôts successifs de verre, ce qui serait excessivement long à réaliser et partant coûteux, augmentant donc notablement le prix de revient de la diode ainsi obtenue. De plus, un tel grand nombre de dépôts successifs de verre provoquerait d'importantes contraintes mécaniques dans le verre, ce dernier risquant donc de se fissurer.Indeed, it is known that the height of dielectric surrounding each diode conditions the output power delivered by the diode: thus, a height of the order of 120 microns of dielectric makes it possible to obtain all the desired output power. However, according to this prior process, the height or thickness of glass deposited in each annular bowl is only of the order of 20 microns, therefore clearly insufficient to obtain all the output power that one would like. in the case where it would be possible to deposit glass on a height of the order of 120 microns in a bowl of appropriate depth, such a collective process would become little industrial: indeed, such a deposit of glass on a given height is done usually by a photospin technique by making successive deposits of the order of 5 microns each, each deposit requiring several hours of production, so that for a height of 120 microns, it would be necessary to make twenty-four successive deposits of glass, which would be excessively long to produce and therefore expensive, thus significantly increasing the cost price of the diode thus obtained. In addition, such a large number of successive deposits of glass would cause significant mechanical stresses in the glass, the latter therefore likely to crack.
La présente invention a pour but de remédier à ces inconvénients en proposant un procédé permettant de fabriquer de façon collective des diodes hyperfréquences avec encapsulation incorporée, notamment dans la bande 94 GHz, qui est simple à réaliser et permet d'obtenir une bonne encapsulation à l'aide d'un diélectrique déposé à la fois rapidement et sur une hauteur désirée telle que toute la puissance de sortie que l'on souhaite soit délivrée par chaque diode obtenue, cette dernière remplissant en outre la condition de prix de revient réduit. De plus, l'accessibilité aux dimensions géométriques de chaque diode fabriquée et en particulier au diélectrique entourant la diode permet d'assurer une bonne transformation radiale d'impédance dans le cas de modules pour ondes millimétriques. The object of the present invention is to remedy these drawbacks by proposing a method making it possible to collectively manufacture microwave diodes with incorporated encapsulation, in particular in the 94 GHz band, which is simple to perform and allows good encapsulation to be obtained. 'Using a dielectric deposited both quickly and on a desired height such that all the output power that is desired is delivered by each diode obtained, the latter further fulfilling the condition of reduced cost price. In addition, accessibility to the geometrical dimensions of each diode manufactured and in particular to the dielectric surrounding the diode makes it possible to ensure good radial impedance transformation in the case of modules for millimeter waves.
A cet effet, selon un mode de réalisation préféré, l'invention a pour objet un procédé de fabrication collective de diodes hyperfréquences avec encapsulation incorporée, chaque diode comportant une pastille semiconductrice multicouche disposée entre deux connexions, le procédé comportant les étapes suivantes:
- une croissance par épitaxie à partir d'un- substrat semi conducteur d'un ensemble de couches destinées à fournir la structure de la pastille de chaque diode;
- une attaque de l'ensemble des couches de façon à former des berceaux délimitant les pastilles, chaque berceau étant de profondeur supérieure à celle de l'ensemble des couches;
- un remplissage de chaque berceau par un premier matériau diélectrique ; caractérisé en ce que le procédé comprend en outre les étapes suivantes:
-- un premier recouvrement métallique de la face supérieure de la structure complexe obtenue à l'étape précédente, formant ainsi l'une des connexions pour chaque diode;
- une attaque du substrat par sa face opposée à l'ensemble des couches de façon à le laisser subsister sur une épaisseur telle que le fond de chaque berceau se trouve dégagé;
- un dépôt d'un second matériau diélectrique localisé sur le fond une fois dégagé de chaque berceau de façon à former des cuvettes centrales ayant chacune pour fond le substrat subsistant de chaque diode et dont le rebord et les parois latérales sont délimités par le second diélectrique;
- un second recouvrement métallique de la face inférieure de la structure complexe obtenue à l'étape précédente, formant ainsi l'autre connexion pour chaque diode ; et
- une séparation des diodes par découpe effectuée au milieu de chaque berceau rempli, permettant ainsi d'obtenir collectivement les diodes avec encapsulation incorporée.To this end, according to a preferred embodiment, the invention relates to a process for the collective production of microwave diodes with incorporated encapsulation, each diode comprising a multilayer semiconductor wafer disposed between two connections, the process comprising the following steps:
a growth by epitaxy from a semiconductor substrate of a set of layers intended to provide the structure of the patch of each diode;
- an attack on all of the layers so as to form cradles delimiting the pellets, each cradle being of depth greater than that of all of the layers;
- filling each cradle with a first dielectric material; characterized in that the method further comprises the following steps:
- A first metallic covering of the upper face of the complex structure obtained in the previous step, thus forming one of the connections for each diode;
- an attack on the substrate by its face opposite to all of the layers so as to allow it to remain over a thickness such that the bottom of each cradle is clear;
- a deposit of a second dielectric material located on the bottom once released from each cradle so as to form central cuvettes each having for bottom the remaining substrate of each diode and whose rim and the side walls are delimited by the second dielectric ;
- a second metal covering of the underside of the complex structure obtained in the previous step, thus forming the other connection for each diode; and
- a separation of the diodes by cutting carried out in the middle of each filled cradle, thus making it possible to collectively obtain the diodes with incorporated encapsulation.
L'invention a également pour objet une diode hyperfréquence avec encapsulation incorporée, constituée par une pastille semiconductrice montée dans un support ayant une première et une seconde faces métallisées respectivement en contact avec la face supérieure et la face inférieure de la pastille, le support comprenant un anneau de diélectrique entourant la pastille, caractérisée en ce que l'anneau de diélectrique est réalisé en une première et une seconde tranches superposées de matériau diélectrique. The invention also relates to a microwave diode with incorporated encapsulation, constituted by a semiconductor wafer mounted in a support having a first and a second metallized faces respectively in contact with the upper face and the lower face of the wafer, the support comprising a dielectric ring surrounding the patch, characterized in that the dielectric ring is made of first and second superimposed wafers of dielectric material.
D'autres caractéristiques et avantages de l'invention apparaîtront mieux dans la description détaillée qui suit et se réfère aux dessins annexés, donnés uniquement à titre d'exemple et dans lesquels:
- les figures la, lb, 2 à 8 représentent les différentes étapes du procédé de fabrication collective de diodes hyperfréquences selon un mode de réalisation de l'invention, la figure lb étant une variante de la structure semiconductrice de la figure la;
- la figure 9 représente une diode obtenue par ce mode de réalisation du procédé selon l'invention;
- les figures 10 à 14 représentent certaines étapes du procédé selon une variante; et
- la figure 15 représente, une diode obtenue par cette variante du procédé selon l'invention.Other characteristics and advantages of the invention will appear better in the detailed description which follows and which refers to the appended drawings, given solely by way of example and in which:
- Figures la, lb, 2 to 8 show the different steps of the collective manufacturing process of microwave diodes according to one embodiment of the invention, Figure lb being a variant of the semiconductor structure of Figure la;
- Figure 9 shows a diode obtained by this embodiment of the method according to the invention;
- Figures 10 to 14 show certain steps of the method according to a variant; and
- Figure 15 shows a diode obtained by this variant of the method according to the invention.
Sur ces différentes figures, les mêmes références se rapportent aux mêmes éléments. In these different figures, the same references relate to the same elements.
A titre d'exemple non limitatif, on va décrire l'élaboration de diodes à avalanche au silicium à 94 GHz par le procédé de fabrication collective selon l'invention. Ce type de diode peut en particulier être employé dans des modules pour ondes millimétriques du fait de la grande accessibilité de leurs composantes géométriques. By way of nonlimiting example, we will describe the development of silicon avalanche diodes at 94 GHz by the collective manufacturing process according to the invention. This type of diode can in particular be used in modules for millimeter waves because of the great accessibility of their geometric components.
La première étape du procédé de fabrication collective des diodes à avalanche, conforme à l'invention, consiste à réaliser la jonction en faisant croître par épitaxie sur un substrat de silicium monocristallin une succession de couches de types de conductivité différents qui formeront la structure semiconductrice de chaque diode. The first step in the collective manufacturing process of avalanche diodes, according to the invention, consists in performing the junction by growing by epitaxy on a monocrystalline silicon substrate a succession of layers of different conductivity types which will form the semiconductor structure of each diode.
Ainsi, selon un premier mode de réalisation représenté sur la figure la, on part d'un substrat 1 dopé N+ se présentant sous forme d'une rondelle de diamètre de l'ordre de 30 millimètres, d'épaisseur d'environ 250 microns, et possédant une- très basse résistivité, de l'ordre de 0f0015Q.cm, pour ne pas introduire de pertes à la fréquence d'utilisation (94 GHz dans l'exemple choisi) des diodes. Sur le substrat 1, viennent ensuite une couche 2 de type N (épaisseur 0,35 micron, dopage 2.1017 atomes/cm3), une couche 3 de type P (épaisseur 0,35 micron, dopage 2.1017 atomes/cm3), et une couche 4 de type P+ (épaisseur 0,30 micron, dopage 5.1019 atomes/cm ). II s'agit donc d'une diode à avalanche à double zone de glissement. Thus, according to a first embodiment shown in FIG. 1a, one starts from an N + doped substrate 1 in the form of a washer with a diameter of around 30 millimeters, with a thickness of approximately 250 microns, and having a very low resistivity, of the order of 0f0015Q.cm, so as not to introduce losses at the frequency of use (94 GHz in the example chosen) of the diodes. Next on the substrate 1, there is a layer 2 of type N (thickness 0.35 micron, doping 2.1017 atoms / cm3), a layer 3 of type P (thickness 0.35 micron, doping 2.1017 atoms / cm3), and a layer 4 of type P + (thickness 0.30 micron, doping 5.1019 atoms / cm). It is therefore an avalanche diode with a double sliding zone.
Dans un souci de simplification, on repérera l'ensemble des couches épitaxiées par un repère unique 5. For the sake of simplification, all the epitaxial layers will be identified by a single reference 5.
Selon une variante représentée sur la figure lb, une couche d'arrêt 6 peut être déposée entre le substrat 1 considérablement aminci et une couche épaisse 7 en silicium polycristallin. Pour réaliser une diode à avalanche, on part d'un substrat semiconducteur 1 dopé N+ en forme de rondelle d'environ 100 microns d'épaisseur sur lequel on dépose la couche d'arrêt 6. Cette couche d'arrêt peut être réalisée en oxyde de silicium Si02, en nitrure de silicium Si3N4 ou par un mélange de ces deux produits. On dépose ensuite dans un réacteur classique sur la couche d'arrêt 6 la couche 7 en silicium polycristallin sur une épaisseur de l'ordre de 100 à 150 microns.Cette couche 7 sert donc de support mécanique pour amincir la couche 1 dopée N à a une épaisseur d'environ 10 microns par un procédé connu (mécanique, chimique ou mécanochimique). puis on développe par épitaxie sur la couche 1 résiduelle la couche 2 de type N, la couche 3 de type P et la couche 4 de type P+. Les concentrations en impuretés et les épaisseurs des couches 2 à. 4 sont identiques à celles des couches de la diode à avalanche décrite en référence à la figure la. L'avantage de cette variante réside dans le fait qu'une attaque chimique réalisée ultérieurement sur la face arrière, c'est-à-dire une attaque du substrat 7 en direction de la couche 1, s'arrêtera sur la couche d'arrêt 6.Cette couche d'arrêt 6 devra être éliminée partiellement pour assurer le contact avec la couche l. Ceci se fera par attaque chimique sélective ou plutôt par usinage ionique qui assurera un meilleur contrôle de l'attaque. According to a variant shown in FIG. 1b, a stop layer 6 can be deposited between the substrate 1 considerably thinned and a thick layer 7 made of polycrystalline silicon. To make an avalanche diode, one starts from an N + doped semiconductor substrate 1 in the form of a washer of approximately 100 microns thick on which the stop layer 6 is deposited. This stop layer can be made of oxide. Si02 silicon, Si3N4 silicon nitride or a mixture of these two products. The layer 7 of polycrystalline silicon is then deposited in a conventional reactor on the stop layer 6 to a thickness of the order of 100 to 150 microns. This layer 7 therefore serves as a mechanical support for thinning the layer 1 doped N to a a thickness of about 10 microns by a known process (mechanical, chemical or mechanochemical). then we develop by epitaxy on the residual layer 1 layer 2 of type N, layer 3 of type P and layer 4 of type P +. The impurity concentrations and the thicknesses of layers 2 to. 4 are identical to those of the layers of the avalanche diode described with reference to FIG. The advantage of this variant lies in the fact that a chemical attack carried out subsequently on the rear face, that is to say an attack on the substrate 7 in the direction of the layer 1, will stop on the stop layer. 6.This barrier layer 6 must be partially removed to ensure contact with layer l. This will be done by selective chemical attack or rather by ionic machining which will ensure better control of the attack.
On va maintenant décrire, après cette croissance par épitaxie, les étapes suivantes du procédé selon l'invention en relation avec la structure semiconductrice telle que représentée sur la figure la. We will now describe, after this growth by epitaxy, the following steps of the method according to the invention in relation to the semiconductor structure as shown in Figure la.
Bien entendu, le procédé s'applique également à une structure semiconductrice telle que représentée sur la figure lb, c'est-à-dire avec une couche d'arrêt interposée entre le substrat considérablement aminci et la couche support, sans sortir du cadre de l'invention.Of course, the method also applies to a semiconductor structure as shown in FIG. 1b, that is to say with a barrier layer interposed between the considerably thinned substrate and the support layer, without departing from the scope of the invention.
La seconde étape du procédé, représentée sur la figure 2, consiste à effectuer une attaque chimique ou plasma de type mésa progressant à partir des couches épitaxiées jusque dans le substrat 1, afin de créer des sillons formant des berceaux 8, par exemple annulaires, qui délimitent les futures diodes. Les jonctions se présenteront donc sous la forme de pastilles. Le profil de chaque berceau est réalisé avec un masque en provoquant l'attaque de la rondelle jusqu'à atteindre la profondeur désirée choisie supérieure à l'épaisseur totale des couches épitaxiées. Comme il apparaît sur la figure 2, le fond des berceaux 8 présente une parfaite planéité.A titre d'exemple, pour une fréquence de fonctionnement égale à 94 GHz, le diamètre de chaque jonction est de l'ordre de 25 microns, l'épaisseur totale des couches épitaxiées est de l'ordre de 1 micron, la profondeur de chaque berceau est de l'ordre de 15 à 20 microns, et le pas des futures diodes est de l'ordre de 1 mm. The second step of the process, shown in FIG. 2, consists in carrying out a chemical attack or a mesa-type plasma progressing from the epitaxial layers into the substrate 1, in order to create grooves forming cradles 8, for example annular, which delimit future diodes. The junctions will therefore be in the form of pellets. The profile of each cradle is produced with a mask by causing the washer to attack until reaching the desired depth chosen greater than the total thickness of the epitaxial layers. As can be seen in FIG. 2, the bottom of the cradles 8 has perfect flatness. For example, for an operating frequency equal to 94 GHz, the diameter of each junction is of the order of 25 microns, the total thickness of the epitaxial layers is of the order of 1 micron, the depth of each cradle is of the order of 15 to 20 microns, and the pitch of future diodes is of the order of 1 mm.
L'étape suivante, représentée sur la figure 3, consiste tout d'abord à recouvrir de préférence les parois des berceaux 8 d'une mince pellicule d'arrêt 10 qui est composée d'un matériau résistant à l'agent chimique qui sera employé ultérieurement au cours d'une phase d'attaque. Par exemple, on peut utiliser du nitrure de silicium
Si3N4 ou de la silice Si02 qui résiste à un agent chimique d'attaque du silicium tel qu'un mélange d'acide nitrique et d'acide fluorhydrique. Ensuite, comme représenté sur cette même figure 3, les berceaux sont remplis par un matériau diélectrique 12 dont la nature est telle que ce diélectrique puisse résister aux températures élevées que l'on rencontre dans les diodes à avalanche (jusqu'à 3000 C > . Ainsi, le matériau diélectrique 12 utilisé est par exemple du verre fondu ou un matériau polymérisable, tel que par exemple du polyimide avantageusement chargé de poudre de quartz de façon à obtenir moins de pertes. La poudre de quartz peut être remplacée par une substance à très faible perte à constante diélectrique plus élevée, telle que par exemple certains oxydes de terres-rares. On notera que le verre fondu comme le polyimide ont d'assez bonnes propriétés diélectriques aux fréquences considérées ainsi que de bonnes propriétés mécaniques.The next step, represented in FIG. 3, consists first of all in preferably covering the walls of the cradles 8 with a thin barrier film 10 which is made of a material resistant to the chemical agent which will be used later during an attack phase. For example, silicon nitride can be used
Si3N4 or silica Si02 which resists a chemical agent attacking silicon such as a mixture of nitric acid and hydrofluoric acid. Then, as shown in this same figure 3, the cradles are filled with a dielectric material 12, the nature of which is such that this dielectric can withstand the high temperatures encountered in avalanche diodes (up to 3000 ° C.). Thus, the dielectric material 12 used is for example molten glass or a polymerizable material, such as for example polyimide advantageously loaded with quartz powder so as to obtain less losses. The quartz powder can be replaced by a substance with very high low loss at higher dielectric constant, such as for example certain rare earth oxides It will be noted that molten glass like polyimide have fairly good dielectric properties at the frequencies considered as well as good mechanical properties.
Comme il apparaît sur la figure 3, la quantité de diélectrique 12 est dosée de façon que sa surface soit par exemple plane et vienne recouvrir très partiellement mais le moins possible la face supérieure de chaque pastille 5. A titre illustratif, l'épaisseur totale de diélectrique 12 déposé est de l'ordre de 15 à 20 microns, ce qui ne nécessite donc que trois ou quatre dépôts successifs de 5 microns chacun. As it appears in FIG. 3, the quantity of dielectric 12 is dosed so that its surface is for example flat and comes to cover very partially but as little as possible the upper face of each patch 5. By way of illustration, the total thickness of dielectric 12 deposited is of the order of 15 to 20 microns, which therefore requires only three or four successive deposits of 5 microns each.
Selon un mode de réalisation préféré, l'étape suivante du procédé, représentée sur la figure 4, consiste à métalliser l'une des faces d'accès de chaque jonction, c'est-à-dire la face avant définie comme étant la face supérieure de la pastille 5, afin de réaliser l'une des deux connexions pour chaque future diode. Cette métallisation consiste tout d'abord à déposer une couche 14 de platine localisée par un procédé photolithographique au niveau de la face avant de chaque jonction, puis à effectuer un recuit formant ainsi du siliciure de platine destiné à constituer un contact ohmique. Dans le cas où du verre est utilisé comme diélectrique, le recuit est effectué à une température d'environ 4000 C, tandis que dans le cas du polyimide, le recuit est effectué avec un faisceau laser localisé au niveau des jonctions. According to a preferred embodiment, the next step of the method, represented in FIG. 4, consists in metallizing one of the access faces of each junction, that is to say the front face defined as being the face upper of pad 5, in order to make one of the two connections for each future diode. This metallization consists first of all in depositing a layer 14 of platinum localized by a photolithographic process at the level of the front face of each junction, then in carrying out an annealing thus forming platinum silicide intended to constitute an ohmic contact. In the case where glass is used as a dielectric, the annealing is carried out at a temperature of approximately 4000 C, while in the case of polyimide, the annealing is carried out with a laser beam located at the junctions.
On notera que le dépôt localisé de platine peut être remplacé par un dépôt continu de platine recouvrant les faces avant des jonctions et les berceaux remplis de diélectrique, ce qui est plus simple à réaliser, sans sortir du cadre de l'invention. It will be noted that the localized deposition of platinum can be replaced by a continuous deposition of platinum covering the front faces of the junctions and the cradles filled with dielectric, which is simpler to perform, without departing from the scope of the invention.
Cette métallisation est ensuite complétée par des dépôts successifs de titane (par exemple 1000 ), de platine (par exemple 1500 ) et d'or (par exemple 5000 A). De plus, sur cette couche d'or, on dépose une couche d'or galvanique, d'épaisseur de l'ordre de 50 microns, destinée à constituer un dissipateur ou radiateur thermique. On a représenté par la couche continue 16 sur la figure 4 l'ensemble des dépôts titane-platine-or et recharge d'or galvanique. This metallization is then completed by successive deposits of titanium (for example 1000), platinum (for example 1500) and gold (for example 5000 A). In addition, on this layer of gold, a layer of galvanic gold is deposited, of the order of 50 microns thick, intended to constitute a heat sink or radiator. The continuous layer 16 in FIG. 4 shows all of the titanium-platinum-gold deposits and galvanic gold recharge.
La présence de la couche d'or galvanique se justifie de la façon suivante. Lors de l'utilisation en régime continu ou en régime pulsé d'une telle diode à avalanche, la partie de la jonction qui s'échauffe le plus est la partie supérieure, si l'on considère la figure 4, c'est-àdire celle qui est proche des couches de métallisation 14 et 16. Il se pose alors le problème de l'évacuation de la chaleur dégagée par la jonction en fonctionnement. A cet effet, comme on soude généralement les diodes à avalanche par soudure inversée, c'est-à-dire sur la métallisation 16, on prévoit pour ce contact (Ti-Pt-Au) une croissance électrolytique d'or qui sert d'amortisseur thermique et mécanique entre la brasure et la diode. The presence of the galvanic gold layer is justified in the following way. When using a continuous or pulsed regime of such an avalanche diode, the part of the junction that heats up the most is the upper part, if we consider Figure 4, that is to say that which is close to the metallization layers 14 and 16. There then arises the problem of the evacuation of the heat released by the junction in operation. To this end, as the avalanche diodes are generally welded by reverse welding, that is to say on the metallization 16, there is provided for this contact (Ti-Pt-Au) an electrolytic growth of gold which serves as thermal and mechanical damper between the solder and the diode.
L'étape suivante, représentée sur la figure 5, réside en une attaque, par exemple chimique, du substrat 1 par sa face arrière, c'est-à-dire la face opposée à l'ensemble des couches épitaxiées 5, de façon à laisser subsister ledit substrat sur une épaisseur E1 telle que le fond de chaque berceau se trouve dégagé. On laisse ainsi subsister un minimum de substrat 1, ce qui permet de réduire sa résistance parasite. A titre illustratif, l'épaissebr E1 du substrat subsistant est de l'ordre de 5 à 10 microns, permettant ainsi de minimiser les pertes aux fréquences d'utilisation. The next step, represented in FIG. 5, resides in an attack, for example chemical attack, of the substrate 1 by its rear face, that is to say the face opposite to all of the epitaxial layers 5, so as to allow said substrate to remain on a thickness E1 such that the bottom of each cradle is clear. This allows a minimum of substrate 1 to remain, which makes it possible to reduce its parasitic resistance. By way of illustration, the thickness E1 of the remaining substrate is of the order of 5 to 10 microns, thus making it possible to minimize the losses at the frequencies of use.
On notera que lors de l'attaque chimique la couche d'arrêt 10 a évité l'attaque possible du diélectrique par l'agent chimique. De plus, cette attaque chimique peut être remplacée par une attaque plasma encore appelée attaque par voie sèche, sans sortir du cadre de l'invention. It will be noted that during the chemical attack, the stop layer 10 has avoided the possible attack of the dielectric by the chemical agent. In addition, this chemical attack can be replaced by a plasma attack also called a dry attack, without departing from the scope of the invention.
L'étape suivante, représentée sur la figure 6, consiste à déposer sur le fond une fois dégagé de chaque berceau un second matériau diélectrique 18, tel que par exemple du polyimide éven tellement chargé de poudre de quartz. Ce diélectrique 18 a une épaisseur totale de l'ordre de -100 microns, et est constitué par exemple de dix couches sérigraphiées de 10 microns chacune. Pour obtenir le profil particulier de ce diélectrique 18 tel que représenté sur la figure 6, on procède par un photomasquage suivi d'une attaque chimique localisée de façon à former des cuvettes centrales 20 ayant chacune pour fond le substrat 1 et dont le rebord et les parois latérales sont délimités par le diélectrique 18.On obtient ainsi pour chaque future diode une hauteur totale voulue de diélectrique, de l'ordre de 120 microns, et une jonction limitée à sa partie active et insérée dans un support aux dimensions contrôlées. The next step, represented in FIG. 6, consists in depositing on the bottom once disengaged from each cradle a second dielectric material 18, such as for example even polyimide so charged with quartz powder. This dielectric 18 has a total thickness of the order of -100 microns, and consists for example of ten screen-printed layers of 10 microns each. To obtain the particular profile of this dielectric 18 as shown in FIG. 6, one proceeds by a photomask followed by a localized chemical attack so as to form central cuvettes 20 each having the bottom of the substrate 1 and whose rim and the side walls are delimited by the dielectric 18.We thus obtain for each future diode a desired total height of dielectric, of the order of 120 microns, and a junction limited to its active part and inserted into a support with controlled dimensions.
Liétape suivante, représentée sur la figure 7, consiste à métalliser l'autre face d'accès de chaque jonction, c'est-à-dire la face arrière définie comme étant la face inférieure de la pastille semiconductrice, afin de réaliser la seconde connexion pour chaque future diode. Comme dans le cas de la première métallisation représentée sur la figure 4, cette seconde métallisation consiste tout d'abord à déposer une couche 22 de platine soit localisée par un procédé photolithographique au niveau de la face arrière de chaque jonction, soit continue recouvrant les faces arrière des jonctions et les diélectriques 18, puis à former du siliciure de platine par un recuit à une température d'environ 4000C pour un diélectrique 12 constitué par du verre, ou par un recuit laser localisé pour du polyimide. The next step, shown in FIG. 7, consists in metallizing the other access face of each junction, that is to say the rear face defined as being the underside of the semiconductor patch, in order to make the second connection for each future diode. As in the case of the first metallization shown in FIG. 4, this second metallization consists first of all in depositing a layer 22 of platinum either localized by a photolithographic process at the rear face of each junction, or continuous covering the faces back of the junctions and the dielectrics 18, then forming platinum silicide by annealing at a temperature of around 4000C for a dielectric 12 constituted by glass, or by localized laser annealing for polyimide.
Cette seconde métallisation est ensuite complétée par des dépôts successifs de titane, de platine et d'or éventuellement enrichi d'or galvanique destiné à la fixation d'une électrode de polarisaton. This second metallization is then completed by successive deposits of titanium, platinum and gold possibly enriched with galvanic gold intended for the attachment of a polarization electrode.
On a représenté par la couche 24 sur la figure 7 l'ensemble des dépôts titane-platine-or. De plus, comme il apparaît sur cette figure 7, la métallisation 24 est réalisée de telle sorte qu'elle épouse le contour de chaque cuvette centrale et recouvre le second diélectrique 18, de sorte que cette métallisation continue 24 se présente en coupe sous la forme d'une métallisation à méandres. Layer 24 is shown in Figure 7 all of the titanium-platinum-gold deposits. In addition, as it appears in this FIG. 7, the metallization 24 is produced in such a way that it matches the contour of each central cup and covers the second dielectric 18, so that this continuous metallization 24 is in section in the form of a meandering metallization.
A ce stade, une variante du procédé selon l'invention consiste à déposer le platine (couche 22 sur la figure 7) et à former le siliciure de platine sur le substrat 1 une fois son attaque réalisée comme représenté sur la figure 5. On procède ensuite au dépôt du
second diélectrique 18 comme expliqué en référence à la figure 6, et on procède à la seconde métallisation 24 telle qu'expliquée à propos de la figure 7.At this stage, a variant of the process according to the invention consists in depositing the platinum (layer 22 in FIG. 7) and in forming the platinum silicide on the substrate 1 once its attack has been carried out as shown in FIG. 5. then to the deposit of
second dielectric 18 as explained with reference to FIG. 6, and the second metallization 24 is carried out as explained with reference to FIG. 7.
Une fois la seconde métallisation 24 réalisée, l'étape suivante, représentée sur la figure 8, consiste tout d'abord à localiser par un photomasquage la métallisation 24 pour chaque future diode suivant
un disque concentrique avec la pastille de la diode correspondante.Once the second metallization 24 has been carried out, the next step, represented in FIG. 8, firstly consists in locating by metallization the metallization 24 for each future future diode
a concentric disc with the patch of the corresponding diode.
Ainsi, la métallisation 24 est circulaire et présente des diamètres intérieur et extérieur pouvant être contrôlés.Thus, the metallization 24 is circular and has internal and external diameters which can be controlled.
On procède ensuite à la séparation des différentes diodes par découpe effectuée par exemple à l'aide d'une scie diamantée, au milieu de chaque berceau rempli de diélectrique 12, comme représenté par les traits mixtes AA sur la figure 8. On notera que les découpes mécaniques des diodes peuvent être carrées, rectangulaires ou hexagonales, mais aussi circulaires après reprise d'une découpe de préférence hexagonale. En outre, pour des découpes circulaires, celles-ci peuvent être également réalisées de façon chimique ou au laser. The different diodes are then separated by cutting, for example using a diamond saw, in the middle of each cradle filled with dielectric 12, as shown by the dashed lines AA in FIG. 8. It will be noted that the mechanical diode cuts can be square, rectangular or hexagonal, but also circular after resumption of a preferably hexagonal cut. In addition, for circular cuts, these can also be made chemically or by laser.
La figure 9 représente l'une des diodes à avalanche obtenues par le procédé de fabrication collective décrit ci-dessus. Cette diode avec une encapsulation incorporée, donc sans bottier, est incluse dans un support ayant une première face métallisée 16 servant de dissipateur thermique et une seconde face métallisée circulaire 24, de diamètre intérieur ji de l'ordre de 200 à 300 microns et de diamètre extérieur je de l'ordre de 700 à 800 microns. FIG. 9 represents one of the avalanche diodes obtained by the collective manufacturing process described above. This diode with an incorporated encapsulation, therefore without boot, is included in a support having a first metallized face 16 serving as a heat sink and a second circular metallized face 24, of internal diameter ji of the order of 200 to 300 microns and of diameter outside I of the order of 700 to 800 microns.
L'encapsulation de la diode est réalisée au moyen des deux tranches
superposées de diélectrique, repérées respectivement en 12 et 18.The encapsulation of the diode is carried out by means of the two slices
superimposed with dielectric, identified respectively in 12 and 18.
La tranche de diélectrique 12 a une épaisseur el de l'ordre de 20 mi
crons, tandis que la tranche 18 disposée en-dessous de la tranche 12
en prenant appui sur le fond du berceau a une épaisseur e2 de l'ordre
de 100 microns, de sorte que l'épaisseur totale de diélectrique est de
l'ordre de 120 microns. Ainsi, l'accessibilité aux dimensions de la
diode encapsulée et en particulier à la métallisation circulaire 24 définie par ses diamètres intérieur et extérieur et au diélectrique (12 et 18) servant d'encapsulation défini par son épaisseur totale, permet d'assurer une bonne transformation radiale d'impédance dans le cas de modules-pour ondes millimétriques.The dielectric wafer 12 has a thickness el of the order of 20 mi
crons, while the slice 18 arranged below the slice 12
taking support on the bottom of the cradle has a thickness e2 of the order
100 microns, so the total thickness of the dielectric is
around 120 microns. So the accessibility to the dimensions of the
encapsulated diode and in particular with circular metallization 24 defined by its inside and outside diameters and with the dielectric (12 and 18) serving as encapsulation defined by its total thickness, makes it possible to ensure a good radial impedance transformation in the case of modules-for millimeter waves.
On va maintenant décrire une variante du procédé de fabrication selon l'invention en se référant aux figures 10 à 14 qui font suite, pour reprendre l'ordre chronologique des étapes du procédé, aux figures la ou lb (croissance par épitaxie), puis 2 (attaque mésa), et 3 (dépôt d'une pellicule d'arrêt et remplissage d'un premier diélectrique). We will now describe a variant of the manufacturing process according to the invention with reference to FIGS. 10 to 14 which follow, to resume the chronological order of the stages of the process, in FIGS. 1a or 1b (growth by epitaxy), then 2 (mesa attack), and 3 (depositing a stop film and filling a first dielectric).
Une fois chaque berceau rempli d'un matériau diélectrique 12, tel que par exemple du verre fondu ou du polyimide (figure 3), l'étape suivante du procédé, r,eprésentée sur la figure 10, consiste à déposer le second diélectrique 18, tel que par exemple du polyimide chargé par exemple de poudre de quartz, cette fois sur la face supérieure du diélectrique 12 et non plus sur sa face inférieure comme précédemment, et ceci d'une façon tout à fait identique à celle décrite en référence à la figure 6. On obtint ainsi des cuvettes centrales 20 ayant chacune pour fond la face supérieure de la pastille 5 et dont le rebord et les parois latérales sont délimités par le diélectrique 18. Once each cradle is filled with a dielectric material 12, such as for example molten glass or polyimide (FIG. 3), the next step of the process, r, represented in FIG. 10, consists in depositing the second dielectric 18, such as for example polyimide charged for example with quartz powder, this time on the upper face of the dielectric 12 and no longer on its lower face as previously, and this in a completely identical manner to that described with reference to the FIG. 6. Central cuvettes 20 were thus obtained, each having the upper face of the pellet 5 as a bottom and the rim and the side walls of which are delimited by the dielectric 18.
L'étape suivante, représentée sur la figure Il, consiste à métalliser l'une des faces d'accès de chaque jonction, c'est-à-dire la
e face avant définie comme étant la face supérieure de la pastille 5, afin de réaliser la première connexion pour chaque future diode. On procède d'une façon identique à celle décrite en référence à la figure 4, c'est-à-dire en déposant d'abord une couche 14 de platine, puis en formant du siliciure de platine, et en déposant successivement des couches de titane, de platine et d'or, ainsi qu'une couche d'or galvanique destinée à constituer le dissipateur thermique. Cet ensemble de dépôts, repéré globalement par la couche continue 26, est réalisé de telle sorte que ce contact remplisse chaque cuvette centrale et recouvre le diélectrique 18 sur une hauteur donnée. The next step, represented in FIG. 11, consists in metallizing one of the access faces of each junction, that is to say the
e front face defined as being the upper face of the patch 5, in order to make the first connection for each future diode. The procedure is identical to that described with reference to FIG. 4, that is to say by first depositing a layer 14 of platinum, then by forming platinum silicide, and by successively depositing layers of titanium, platinum and gold, as well as a layer of galvanic gold intended to constitute the heat sink. This set of deposits, generally identified by the continuous layer 26, is produced in such a way that this contact fills each central cup and covers the dielectric 18 over a given height.
L'étape suivante, représentée sur la figure 12, consiste à attaquer la face arrière du substrat 1 de façon à le laisser subsister sur une épaisseur minimale E1 en vue de réduire sa résistance parasite. Cette attaque du substrat est réalisée d'une façon identique à celle décrite en référence à la figure 5. The next step, shown in FIG. 12, consists in attacking the rear face of the substrate 1 so as to allow it to remain over a minimum thickness E1 in order to reduce its parasitic resistance. This attack on the substrate is carried out in a manner identical to that described with reference to FIG. 5.
L'étape suivante, représentée sur la figure-13, consiste à métalliser l'autre face d'accès de chaque jonction, c'est-à-dire la face arrière définie comme étant la face inférieure de la pastille semiconductrice, afin de réaliser la seconde connexion pour chaque future diode. Cette seconde métallisation repérée en 28 sur la figure 13 est réalisée d'une manière identique à celle de la métallisation repérée en 24 sur la figure 7, c'est-à-dire en déposant tout d'abord une couche 22 de platine, puis en formant du siliciure de platine, et en déposant successivement des couches de titane, de platine et d'or éventuellement enrichi d'or galvanique. Cette seconde métallisation continue 28 recouvre donc le fbnd de chaque berceau rempli de diélectrique ainsi que la face arrière de chaque jonction. The next step, shown in Figure-13, consists of metallizing the other access face of each junction, that is to say the rear face defined as being the underside of the semiconductor chip, in order to achieve the second connection for each future diode. This second metallization marked at 28 in FIG. 13 is produced in a manner identical to that of the metallization marked at 24 in FIG. 7, that is to say by first depositing a layer 22 of platinum, then by forming platinum silicide, and by successively depositing layers of titanium, platinum and gold possibly enriched with galvanic gold. This second continuous metallization 28 therefore covers the fbnd of each cradle filled with dielectric as well as the rear face of each junction.
L'étape suivante, représentée sur la figure 14, consiste tout d'abord à localiser par un photomasquage la métallisation 28 pour chaque future diode suivant un disque concentrique avec la pastille de la diode correspondante, de sorte que cette métallisation 28 est circulaire et présente un diamètre pouvant être contrôlé. Puis, on effectue la séparation des différentes diodes par une découpe effectuée d'une manière identique à celle décrite en référence à la figure 8. The next step, represented in FIG. 14, consists first of all in locating by metallization the metallization 28 for each future diode following a disc concentric with the patch of the corresponding diode, so that this metallization 28 is circular and has a diameter that can be controlled. Then, the different diodes are separated by a cut made in a manner identical to that described with reference to FIG. 8.
La figure 15 représente l'une des diodes à avalanche obtenues par cette variante du procédé décrit ci-dessus. Cette diode également avec une encapsulation incorporée, donc sans boîtier, est incluse dans un support ayant une première face métallisée 26 servant de dissipateur thermique et une seconde face métallisée circulaire 28 de diamètre extérieur je de l'ordre de 700 à 800 microns. L'encapsulation de la diode est réalisée au moyen des deux tranches superposées de diélectrique 12 et 18, la tranche 12 ayant une épaisseur el de l'ordre de 20 microns, et la tranche 18 disposée sur la tranche 12 ayant une épaisseur e2 de l'ordre de 100 microns, de sorte que l'épaisseur totale de diélectrique est de l'ordre de 120 microns.De plus, dans le cas où la tranche de diélectrique 18 se présente sensiblement sous la forme d'un anneau, son diamètre intérieur 5bi est de l'ordre de 200 à 300 microns. Ainsi, l'accessibilité aux dimensions de la diode encapsulée et en particulier à la métallisation circulaire 28 définie par son diamètre, à la métallisation 26 définie par le diamètre intérieur de l'anneau de diélectrique 18, et au diélectrique (12 et 18) servant d'encapsulation défini par son épaisseur totale, permet d'assurer une bonne transformation radiale d'impédance dans le cas de modules pour ondes millimétriques. FIG. 15 represents one of the avalanche diodes obtained by this variant of the method described above. This diode also with an incorporated encapsulation, therefore without housing, is included in a support having a first metallized face 26 serving as a heat sink and a second circular metallized face 28 with an outside diameter i of the order of 700 to 800 microns. The encapsulation of the diode is carried out by means of the two superimposed wafers of dielectric 12 and 18, the wafer 12 having a thickness el of the order of 20 microns, and the wafer 18 disposed on the wafer 12 having a thickness e2 of l '' order of 100 microns, so that the total thickness of dielectric is of the order of 120 microns. In addition, in the case where the wafer of dielectric 18 is substantially in the form of a ring, its internal diameter 5bi is of the order of 200 to 300 microns. Thus, accessibility to the dimensions of the encapsulated diode and in particular to the circular metallization 28 defined by its diameter, to the metallization 26 defined by the internal diameter of the dielectric ring 18, and to the dielectric (12 and 18) serving encapsulation defined by its total thickness, ensures good radial impedance transformation in the case of modules for millimeter waves.
On notera que le procédé selon l'invention a été décrit cidessus pour des diodes à avalanche au silicium. Bien sur, l'invention s'applique également aux diodes réalisées à partir d'arséniure de gallium, notamment aux diodes à effet Gunn, aux diodes mélangeuses, aux diodes PIN, et aux diodes varicap. Il faut dans ce cas employer le procédé selon l'invention en rapport avec la technologie appropriée à l'arséniure de gallium. It will be noted that the method according to the invention has been described above for silicon avalanche diodes. Of course, the invention also applies to diodes made from gallium arsenide, in particular to Gunn diodes, to mixing diodes, to PIN diodes, and to varicap diodes. In this case, the method according to the invention must be used in conjunction with the technology suitable for gallium arsenide.
Bien entendu, l'invention n'est nullement limitée aux modes de réalisation décrits et représentés et comprend tous les équivalents techniques des moyens décrits ainsi que leurs combinaisons si cellesci sont effectuées suivant l'esprit de l'invention et mises en oeuvre dans le cadre des revendications qui suivent. Of course, the invention is in no way limited to the embodiments described and shown and includes all the technical equivalents of the means described as well as their combinations if these are carried out according to the spirit of the invention and implemented in the context of the following claims.
Claims (22)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8221873A FR2538616B1 (en) | 1982-12-28 | 1982-12-28 | METHOD FOR THE COLLECTIVE MANUFACTURE OF MICROWAVE DIODES WITH INCORPORATED ENCAPSULATION AND DIODES THUS OBTAINED |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8221873A FR2538616B1 (en) | 1982-12-28 | 1982-12-28 | METHOD FOR THE COLLECTIVE MANUFACTURE OF MICROWAVE DIODES WITH INCORPORATED ENCAPSULATION AND DIODES THUS OBTAINED |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2538616A1 true FR2538616A1 (en) | 1984-06-29 |
| FR2538616B1 FR2538616B1 (en) | 1986-01-24 |
Family
ID=9280564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8221873A Expired FR2538616B1 (en) | 1982-12-28 | 1982-12-28 | METHOD FOR THE COLLECTIVE MANUFACTURE OF MICROWAVE DIODES WITH INCORPORATED ENCAPSULATION AND DIODES THUS OBTAINED |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2538616B1 (en) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2559959A1 (en) * | 1984-02-21 | 1985-08-23 | Thomson Csf | Microwave diode with external connections taken by means of beams and its method of production. |
| EP0303390A1 (en) * | 1987-08-14 | 1989-02-15 | Marconi Electronic Devices Limited | Manufacture of diodes |
| EP0342094A1 (en) * | 1988-05-10 | 1989-11-15 | Thomson-Csf Semiconducteurs Specifiques | Planar type high frequency integrated circuit comprising at least one Mesa component, and his manufacturing process |
| FR2639149A1 (en) * | 1988-11-15 | 1990-05-18 | Thomson Csf | Process for making substrateless components |
| EP0603971A2 (en) * | 1992-12-23 | 1994-06-29 | Koninklijke Philips Electronics N.V. | Method of manufacturing a semiconductor device with passivated side and semiconductor device with passivated side |
| EP0603973A2 (en) * | 1992-12-23 | 1994-06-29 | Koninklijke Philips Electronics N.V. | Method of manufacturing a semiconductor device provided with a number of pn junctions separated each time by depression, and semiconductor device provided with a number of pn junctions separated each time by a depression. |
| US5482887A (en) * | 1992-12-23 | 1996-01-09 | U.S. Philips Corporation | Method of manufacturing a semiconductor device with a passivated side |
| US5661091A (en) * | 1992-12-23 | 1997-08-26 | U.S. Philips Corporation | Method of manufacturing a semiconductor device having PN junctions separated by depressions |
| WO2002001629A1 (en) * | 2000-06-28 | 2002-01-03 | Marconi Applied Technologies Limited | Semiconductor device and method of manufacturing |
| WO2002015286A1 (en) * | 2000-08-18 | 2002-02-21 | Osram Opto Semiconductors Gmbh | Semiconductor chip and method for production thereof |
| WO2004066382A1 (en) * | 2003-01-23 | 2004-08-05 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing semiconductor device and cutting apparatus for cutting semiconductor wafer |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2644448A1 (en) * | 1975-10-02 | 1977-04-14 | Thomson Csf | STRUCTURE WITH A WAVE SOURCE AND METHOD OF JOINT MANUFACTURING OF SUCH STRUCTURES |
| FR2344965A1 (en) * | 1976-03-16 | 1977-10-14 | Siemens Ag | Semiconductor component without case - has large area contacts on both sides of chip, connected by layer of glass |
| FR2410363A1 (en) * | 1977-11-28 | 1979-06-22 | Silicium Semiconducteur Ssc | Barrier formation in semiconductor - by cutting slot in semiconductor and then diffusing two layers simultaneously on its either side |
| GB2067354A (en) * | 1980-01-09 | 1981-07-22 | Aei Semiconductors Ltd | Mounting for a s.c. device |
| FR2489041A1 (en) * | 1980-08-25 | 1982-02-26 | Gen Electric | METHOD OF FORMING AN EVIDENCE IN A SEMICONDUCTOR BODY |
-
1982
- 1982-12-28 FR FR8221873A patent/FR2538616B1/en not_active Expired
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2644448A1 (en) * | 1975-10-02 | 1977-04-14 | Thomson Csf | STRUCTURE WITH A WAVE SOURCE AND METHOD OF JOINT MANUFACTURING OF SUCH STRUCTURES |
| FR2344965A1 (en) * | 1976-03-16 | 1977-10-14 | Siemens Ag | Semiconductor component without case - has large area contacts on both sides of chip, connected by layer of glass |
| FR2410363A1 (en) * | 1977-11-28 | 1979-06-22 | Silicium Semiconducteur Ssc | Barrier formation in semiconductor - by cutting slot in semiconductor and then diffusing two layers simultaneously on its either side |
| GB2067354A (en) * | 1980-01-09 | 1981-07-22 | Aei Semiconductors Ltd | Mounting for a s.c. device |
| FR2489041A1 (en) * | 1980-08-25 | 1982-02-26 | Gen Electric | METHOD OF FORMING AN EVIDENCE IN A SEMICONDUCTOR BODY |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2559959A1 (en) * | 1984-02-21 | 1985-08-23 | Thomson Csf | Microwave diode with external connections taken by means of beams and its method of production. |
| EP0303390A1 (en) * | 1987-08-14 | 1989-02-15 | Marconi Electronic Devices Limited | Manufacture of diodes |
| EP0342094A1 (en) * | 1988-05-10 | 1989-11-15 | Thomson-Csf Semiconducteurs Specifiques | Planar type high frequency integrated circuit comprising at least one Mesa component, and his manufacturing process |
| FR2631488A1 (en) * | 1988-05-10 | 1989-11-17 | Thomson Hybrides Microondes | PLANAR TYPE HYPERFREQUENCY INTEGRATED CIRCUIT COMPRISING AT LEAST ONE MESA COMPONENT AND METHOD FOR MANUFACTURING THE SAME |
| US4982269A (en) * | 1988-05-10 | 1991-01-01 | Thomson Hybrides Et Microondes | Blanar-type microwave integrated circuit with at least one mesa component, method of fabrication thereof |
| FR2639149A1 (en) * | 1988-11-15 | 1990-05-18 | Thomson Csf | Process for making substrateless components |
| EP0603973A3 (en) * | 1992-12-23 | 1995-06-28 | Philips Electronics Nv | Method of manufacturing a semiconductor device provided with a number of pn junctions separated each time by depression, and semiconductor device provided with a number of pn junctions separated each time by a depression. |
| EP0603973A2 (en) * | 1992-12-23 | 1994-06-29 | Koninklijke Philips Electronics N.V. | Method of manufacturing a semiconductor device provided with a number of pn junctions separated each time by depression, and semiconductor device provided with a number of pn junctions separated each time by a depression. |
| EP0603971A2 (en) * | 1992-12-23 | 1994-06-29 | Koninklijke Philips Electronics N.V. | Method of manufacturing a semiconductor device with passivated side and semiconductor device with passivated side |
| EP0603971A3 (en) * | 1992-12-23 | 1995-06-28 | Koninkl Philips Electronics Nv | Method of manufacturing a semiconductor device with passivated side and semiconductor device with passivated side. |
| US5482887A (en) * | 1992-12-23 | 1996-01-09 | U.S. Philips Corporation | Method of manufacturing a semiconductor device with a passivated side |
| US5661091A (en) * | 1992-12-23 | 1997-08-26 | U.S. Philips Corporation | Method of manufacturing a semiconductor device having PN junctions separated by depressions |
| WO2002001629A1 (en) * | 2000-06-28 | 2002-01-03 | Marconi Applied Technologies Limited | Semiconductor device and method of manufacturing |
| GB2368970A (en) * | 2000-06-28 | 2002-05-15 | Marconi Applied Techn Ltd | Semiconductor packaging |
| WO2002015286A1 (en) * | 2000-08-18 | 2002-02-21 | Osram Opto Semiconductors Gmbh | Semiconductor chip and method for production thereof |
| US7678591B2 (en) | 2000-08-18 | 2010-03-16 | Osram Gmbh | Semicoductor chip and method for production thereof |
| WO2004066382A1 (en) * | 2003-01-23 | 2004-08-05 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing semiconductor device and cutting apparatus for cutting semiconductor wafer |
| US6969669B2 (en) | 2003-01-23 | 2005-11-29 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing semiconductor device and cutting apparatus for cutting semiconductor wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2538616B1 (en) | 1986-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0201127B1 (en) | P-i-n photodiode with low leakage current | |
| EP1290721B1 (en) | Method of forming a gallium nitride layer | |
| EP0801419A1 (en) | Process of making a thin semiconductor film comprising electronic devices | |
| EP0673062B1 (en) | Isolation process for active zones of a semiconductor substrate using shallow planarised trenches | |
| FR3047838A1 (en) | BIPOLAR TRANSISTOR AND METHOD FOR MANUFACTURING THE SAME | |
| EP0996150A1 (en) | Method of manufacturing passive and active devices on the same insulated substrate | |
| EP0000316A1 (en) | Method of manufacturing semiconductor devices comprising recessed silicon oxide regions | |
| FR2967813A1 (en) | METHOD FOR PRODUCING A BENTALLIC METAL LAYER STRUCTURE | |
| FR2538616A1 (en) | Method of collective manufacture of microwave frequency diodes with incorporated encapsulation and diodes thus obtained. | |
| EP3531444A1 (en) | Integrated circuit including a substrate provided with a region rich in traps, and method for manufacturing same | |
| EP3127142A1 (en) | Method for manufacture of a semiconductor wafer suitable for the manufacture of an soi substrate, and soi substrate wafer thus obtained | |
| EP3568869B1 (en) | Substrate for a front-side-type image sensor and method for producing such a substrate | |
| EP2337076A1 (en) | Microelectronic device, in particular back illuminated imaging device and method for manufacturing same | |
| EP0085607A2 (en) | Process for the simultaneous production of hyperfrequency diodes having an incorported encapsulation and diodes made by said process | |
| EP3568868B1 (en) | Substrate for a front-side-type image sensor and method for producing such a substrate | |
| FR2524202A1 (en) | PRE-ASSISTED MODULE FOR HYPERFREQUENCY DIODE, AND METHOD FOR MAKING THE POLARIZATION CONNECTION OF THE DIODE | |
| EP2259304B1 (en) | Manufacturing method of one level of a tridimensional integrated circuit by tridimensional sequential integration | |
| FR2559959A1 (en) | Microwave diode with external connections taken by means of beams and its method of production. | |
| FR2969813A1 (en) | METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE | |
| EP1010202B1 (en) | Method for minimising corner effect by densifying the insulating layer | |
| EP4135007A1 (en) | Method for manufacturing radiofrequency components | |
| EP3671843A1 (en) | Method for manufacturing a plurality of diodes from a reading substrate | |
| WO2023006846A1 (en) | Process for fabricating an optoelectronic device comprising a step of producing a thin conductive layer conformally and continously by directional deposition | |
| EP3863041A1 (en) | Method for manufacturing a structured substrate | |
| FR3083000A1 (en) | SUBSTRATE FOR FRONT-SIDE IMAGE SENSOR AND METHOD FOR MANUFACTURING SUCH SUBSTRATE |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |