FR2517122A1 - Dispositif semi-conducteur, notamment diode micro-ondes et son procede de fabrication - Google Patents
Dispositif semi-conducteur, notamment diode micro-ondes et son procede de fabrication Download PDFInfo
- Publication number
- FR2517122A1 FR2517122A1 FR8219604A FR8219604A FR2517122A1 FR 2517122 A1 FR2517122 A1 FR 2517122A1 FR 8219604 A FR8219604 A FR 8219604A FR 8219604 A FR8219604 A FR 8219604A FR 2517122 A1 FR2517122 A1 FR 2517122A1
- Authority
- FR
- France
- Prior art keywords
- layer
- semiconductor
- depositing
- conductive
- diodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/926—Elongated lead extending axially through another elongated lead
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
L'INVENTION CONCERNE LA TECHNOLOGIE DES SEMI-CONDUCTEURS. UN PROCEDE DE FABRICATION D'UNE STRUCTURE A SEMI-CONDUCTEUR COMPREND NOTAMMENT LES OPERATIONS SUIVANTES: ON DEPOSE UNE COUCHE MINCE CONSTITUANT UN RADIATEUR 30 SUR UNE SURFACE D'UNE TRANCHE DE SEMI-CONDUCTEUR 21, ON MASQUE DES PARTIES SELECTIONNEES DU RADIATEUR, ON DEPOSE UNE COUCHE DE SUPPORT 36 SUR LES PARTIES NON MASQUEES DE LA COUCHE DE RADIATEUR, ON FORME UN ENSEMBLE D'ELEMENTS SEMI-CONDUCTEURS ESPACES 20 DANS LE SUBSTRAT SEMI-CONDUCTEUR, SUR LES REGIONS MASQUEES DE LA COUCHE DE RADIATEUR, ET ON SEPARE LES ELEMENTS SEMI-CONDUCTEURS PAR RAPPORT A LA COUCHE DE SUPPORT 36. APPLICATION A LA FABRICATION DES DIODES MICRO-ONDES.
Description
La présente invention concerne de façon générale
les dispositifs à semiconducteur et elle porte plus particu-
lièrement sur des dispositifs à semiconducteur destinés à
fonctionner avec des niveaux élevés de puissance micro-onde.
Comme il est connu dans la technique, il est fréquemment souhaitable d'utiliser des diodes micro-ondes dans diverses applications à puissance élevée Dans de telles applications, la diode peut être montée sur un radiateur en forme de socle qui est utilisé pour évacuer la chaleur à partir de la diode En outre, dans la fabrication de diodes auxquelles on donne individuellement une forme en mésa, avant le découpage en diodes individuelles de la tranche utilisée
pour former de telles diodes, cette tranche porte sur la tota-
lité de sa surface arrière un radiateur formé par un placage épais Après séparation des diodes, ce radiateur formé par un
placage épais est monté sur le radiateur en forme de socle.
Lorsque la matière du radiateur en forme de socle a une con-
ductivité thermique supérieure à celle de la matière du radia-
teur en forme de placage épais qui fait partie de la diode en forme de m 6 sa, il est souhaitable de réduire au minimum l'épaisseur du radiateur formé par un placage épais, afin de réduire la résistance thermique de la diode Cependant, un
radiateur formé par un placage épais est généralement néces-
saire pour assurer l'intégrité mécanique de la tranche une fois qu'en a donné aux diodes la configuration de mésas Ceci vient du fait qu'après la définition des mésas, la tranche de diodes en forme de mésas n'est supportée que par la structure de radiateur consistant en un placage d'or, et des opérations de photolithographie ainsi que des opérations de traitement demeurent généralement nécessaires après la définition des mésas Par conséquent, si le radiateur est trop mince, la structure qui supporte les diodes en forme de mésas peut fléchir, se courber ou se plier, ce qui rend sa manipulation
difficile pendant les opérations supplémentaires de photoli-
thographie et de traitement, et conduit à des rendements de
fabrication inférieurs pour les dispositifs fabriqués.
Comme il est également connu dans la technique, une opération critique dans l'assemblage de diodes de puissance micro-ondes consiste dans l'opération de montage de la diode
dans un boîtier micro-onde et dans l'interconnexion ultérieu-
re de la diode aux bornes du boîtier On accomplit générale-
ment l'interconnexion en soudant le radiateur plaqué dans le boîtier pour former un premier contact, et en utilisant en tant que second contact une préforme de fil fixée au sommet de la diode en forme de mésa La préforme de fil est de façon caractéristique soudée par ultrasons au sommet de la diode en forme de mésa Cette technique de montage en boîtier présente cependant plusieurs inconvénients, en particulier lorsqu'elle
est appliquée à des diodes fonctionnant en ondes millimétri-
ques Les diodes en forme de mésas qui fonctionnent en ondes millimétriques sont relativement petites et fragiles, lorsqu' on les compare par exemple aux diodes fonctionnant dans la bande X Ceci impose plusieurs contraintes sur les opérations de soudage et sur les fils conducteurs des préformes: les forces de soudage et la puissance ultrasonore doivent être maintenues à un minimum, ce qui produit souvent une soudure de résistance mécanique douteuse, les diamètres des outils de soudage doivent être faibles afin d'éviter d'exercer une force excessive sur les sommets des mésas et d'éviter une
détérioration par des soudures excentrées, et il est diffi-
cile de définir avec précision la forme des préformes de conducteurs, ce qui conduit à des valeurs imprévisibles pour les éléments parasites des boîtiers et se traduit par une dégradation des performances du dispositif En outre, le soudage de conducteurs est une opération longue et coûteuse
qui nécessite une haute qualification de l'opérateur de sou-
dage. Comme il est également connu dans la technique, il est également fréquemment souhaitable d'utiliser plusieurs diodes individuelles en forme de mésas, ces diodes ayant une aire totale égale à celle d'une seule diode en forme de mésa
équivalente Plusieurs diodes individuelles conçues pour fonc-
tionner dans la bande X peuvent être montées individuellement dans un boîtier Cependant, lorsque les diodes sont conçues
pour fonctionner par exemple à des longueurs d'ondes milli-
métriques, leur taille est si faible qu'il est difficile de les monter individuellement pour obtenir un ensemble de diodes. Conformément à l'invention, une tranche contenant
un ensemble de diodes en forme de mésas, chacune d'elles com-
portant un radiateur plaqué mince fixé sur l'une de ses sur- faces, est supportée pour le traitement de métallisation par une structure de support plus épaisse comportant un ensemble
d'ouvertures, ces ouvertures définissant les zones du radia-
teur plaqué mince Après métallisation puis découpage, chaque diode comporte un radiateur plaqué relativement mince La diode a ainsi une résistance thermique plus faible que des diodes ayant des radiateurs plaqués plus épais, ce qui est une caractéristique particulièrement souhaitable lorsque la
diode est montée sur une matière ayant une conductivité ther-
mique supérieure à celle du radiateur plaqué La structure de support procure l'intégrité mécanique nécessaire pour le
traitement de métallisation de l'ensemble de diodes mésas.
De plus, on peut utiliser les ouvertures formées dans le support épais pour aligner un masque de découpage, utilisé pour découper la tranche en diodes individuelles en forme de mesas. Conformément à l'invention, un dispositif à diodes en forme de mésas multiples comporte une électrode supérieure
formée en déposant une couche de matière de réserve photogra-
phique sur les surfaces supérieures des diodes, en formant
dans la couche de matière de réserve photographique un ensem-
ble d'ouvertures alignées avec les surfaces supérieures des diodes en forme de mésas, en nivelant pratiquement la couche
de matière de réserve photographique sur les surfaces supé-
rieures des diodes en forme de mésas, en formant une couche d'une matière adhérente sur la couche de matière de réserve
photographique, et en formant une couche de matière conduc-
trice sur la couche adhérente On forme dans la couche
adhérente et dans la couche de matière de réserve un ensem-
ble d'ouvertures ayant un diamètre inférieur au diamètre correspondant des surfaces supérieures des diodes en forme de m 6 sas On forme ensuite une seconde couche de matière de réserve photographique qui définit un motif d'électrode
17122
supérieure tel qu'un motif de plaquettes d'interconnexion ou de conducteurs poutres Le motif d'électrode est ensuite plaqué directement sur les surfaces supérieures des diodes,
formant ainsi le motif d'électrode supérieure pour le dispo-
sitif Avec une telle structure, on réalise un dispositif à diodes à mésas multiples qui porte sur sa surface supérieure un motif d'électrode supérieure interconnectant chacune des diodes individuelles en forme de mésas Le motif d'électrode supérieure procure un support pour la structure de diodes à mésas multiples après le découpage Pendant le montage en bottier, le motif d'électrode supérieure procure un motif de conducteurs qu'on peut réaliser de façon qu'il soit plus épais, plus large et plus robuste que celui utilisé avec des conducteurs de préforme soudées par ultrasons, ce qui réduit la résistance et l'inductance série de la diode En outre, on peut aisément monter en bottier un dispositif à diodes multiples conçu pour fonctionner à des longueurs d'ondes millimétriques, du fait que l'ensemble de diodes est réalisé
d'un seul tenant sous la forme d'un seul dispositif.
Conformément à l'invention, un dispositif à diodes à mésas multiples comportant un radiateur mince fixé sur une surface de chaque diode en forme de mésa, et une électrode supérieure fixée sur une seconde surface de chaque diode est réalisé par les opérations suivantes: on plaque une couche
de radiateur sur une surface d'une tranche de matière semi-
conductrice; on masque des parties sélectionnées de la cou-
che de radiateur plaquée; et on plaque les parties non mas-
-quées de la couche pour augmenter leur épaisseur afin de former une couche de support On forme un ensemble de diodes
à mésas multiples dans des régions de la matière semiconduc-
trice qui se trouvent sur les parties masquées de la couche de radiateur plaquée Les électrodes supérieures utilisées pour supporter la diode à mésas multiples du dispositif,
après découpage de la tranche, sont formées par les opéra-
tions suivantes: on dépose une couche de matière de réserve photographique sur la couche de radiateur et les diodes en forme de mésas; on forme des ouvertures dans la couche de matière de réserve photographique; on nivelle la couche de matière de réserve photographique de façon à l'amener
jusqu'aux sommets des mésas; on forme une couche de métalli-
sation sur la couche de matière de réserve photographique et on forme dans la couche de métallisation un ensemble d'ouvertures sous- dimensionnées, en alignement avec les sommets des mésas On forme ensuite une seconde couche de
matière de réserve photographique sur la couche de métallisa-
tion et on définit un motif dans la seconde couche pour mettre à nu des parties de la couche de métallisation On plaque
ensuite directement les électrodes supérieures sur des par-
ties de la couche de métallisation qui sont mises à nu par la
couche de matière de réserve photographique On enlève ensui-
te les couches de matière de réserve photographique et la couche de métallisation et on découpe les dispositifs à diodes à mésas multiples Avec une telle configuration, on obtient un dispositif à diodes à mésas multiples qui comporte un radiateur mince sur une première surface et une électrode supérieure sur la seconde surface On obtient ainsi les avantages de transfert thermique du dispositif à diodes àmésas multiples, sans les difficultés de montage en bottier et de
manipulation qui sont généralement associées aux diodes indi-
viduelles. L'invention sera mieux comprise à la lecture de la
description qui va suivre de modes de réalisation et en se
référant aux dessins annexés sur lesquels: Les figures 1 à 4 sont une série de représentations partielles en coupe et en perspective isométrique, montrant des étapes dans la fabrication d'un dispositif à diode en
forme de mésa unique, comportant une couche de radiateur min-
ce, conformément à l'invention; La figure 5 A est une coupe utile à la compréhension
d'une opération de découpage d'une tranche de diodes compor-
tant une couche de radiateur mince formée conformément aux figures 1-4; La figure 5 B est une vue de dessus de la coupe de
la figure 5 A, montrant le motif de matière de réserve photo-
graphique utilisé dans l'opération de découpage La figure 5 C est une coupe d'une diode en forme de
17122
mésa comportant un radiateur conforme à l'invention Les figures 6-8 sont une série de représentations isométriques partielles, en partie arrachées, montrant des étapes de la fabrication d'un dispositif à diodes à mésas multiples comportant une couche de radiateur mince et des conducteurs poutres; La figure 9 est une représentation isométrique
d'un dispositif à diodes mésas multiples construit confor-
mément aux figures 6-8 et comportant une couche de radiateur mince et des conducteurs poutres; La figure 10 est une représentation isométrique partielle, en partie arrachée, montrant le groupe de diodes de la figure 7, avec une première couche de matière de réserve photographique utilisée pour la fabrication de motifs d'interconnexion, conformément à l'invention; Les figures 11-13 sont une série de coupes montrant des étapes dans la fabrication des motifs d'interconnexion; Les figures 14-15 sont une série de représentations isométriques partielles, en partie arrachées, montrant les étapes de la fabrication d'une plaquette d'interconnexion
conforme à l'invention, sur une tranche, à la phase de trai-
tement représentée sur la figure 13;
La figure 15 A est une vue isométrique d'un ensem-
ble de diodes interconnectées par une plaquette d'inter-
connexion, conformément à l'invention.
Les figures 16-17 sont une série de vues isomé-
triques partielles, en partie arrachées, montrant les étapes de la fabrication de conducteurs poutres, pour un dispositif à diode mésa unique, conformément à l'invention;
La figure 17 A est une vue isométrique d'un dispo-
sitif à diode comportant un motif de conducteurs poutres conforme à l'invention; La figure 18 est une vue de dessus d'un motif de conducteurs poutres interdigités; La figure 19 est une coupe d'un dispositif à diode à m 6 sa unique comportant une couche de radiateur mince et des conducteurs poutres, monté dans un bottier cylindrique en céramique, conformément à l'invention; et La figure 20 est une coupe d'un dispositif à diodes à mésas multiples comportant un radiateur mince et des plaquettes d'interconnexion, monté dans un boîtier
cylindrique en céramique, conformément à l'invention.
On décrira la fabrication de dispositifs à semi-
conducteurs ayant des couches de radiateur minces, conformé-
ment aux principes de l'invention, en considérant les repré-
sentations en coupe isométriques des figures 1 à 4 En con-
sidérant tout d'abord la figure 1, on voit un substrat 25, qui est ici en arséniure de gallium (Ga As) conducteur, qui comprend une couche active 24 en Ga As semiconducteur, formée par croissance épitaxiale La couche active 24 peut avoir l'un quelconque de nombreux profils de densité de dopage différents, en fonction de l'application particulière de la diode On utilise ici, par exemple, un profil de densité de dopage qui est décrit dans le brevet U S 4 160 992 Une première couche de métal 26, qui est ici en platine (Pt) est formée par pulvérisation sur la couche active 24, jusqu'à une épaisseur dans la plage de 10 nm à 20 nm Une seconde couche de métal 28, qui est ici en titane (Ti) est ensuite formée par pulvérisation sur la couche de platine 26, jusqu'à une épaisseur de 100 nm à 200 nm Le titane est
la matière préférée, bien qu'on puisse utiliser pour la cou-
che 28 du tungstène, du hafnium ou d'autres métaux réfrac-
taires On forme par évaporation sur la couche 28 une couche d'or, fortement conducteur, d'une épaisseur de 100 nm à nm, ce qui forme le contact inférieur pour le dispositif à diode On plaque ensuite sur la couche d'or 29, formée par évaporation, un radiateur 30, conducteur de la chaleur et de
l'électricité, qui est ici en or d'une épaisseur de 1 à 2 pum.
On dépose ensuite une couche 31 de matière de réserve photo-
graphique sur la couche d'or plaquée 30, comme il est repré-
senté. En considérant maintenant la figure 2, on note que la couche de matière de réserve photographique 31 est masquée
développée et attaquée chimiquement dans des régions sélec-
tionnées, en utilisant des techniques classiques pour les matières de réserve photographiques, de façon à laisser des parties 32 de cette couche sur des régions sélectionnées de la couche de radiateur en or plaquée, 30, comme il est représenté. En considérant maintenant la figure 3, on voit qu'on forme une couche de support 36 en plaquant avec de l'or les parties non masquées de la couche de radiateur mince 30,
ce placage s'effectuant ici jusqu'à une épaisseur de 10 pm.
On enlève ensuite les régions 32 (figure 2) de la couche de
matière de réserve photographique 31, ce qui laisse une cou-
che de support 36 comportant des ouvertures On notera que la couche de radiateur 30 demeure à l'épaisseur d'origine, mais qu'on donne à la couche de support 36 une épaisseur suffisante pour assurer l'intégrité mécanique des diodes à former dans la couche 21, d'une manière qu'on décrira par la suite Il suffit cependant de dire pour l'instant que la couche de support 36 comporte un ensemble d'ouvertures 34
correspondant aux régions dans lesquelles le motif de matiè-
re de réserve photographique 32 (figure 2) a été formé.
L'ensemble des ouvertures 34 définissent les zones de la
couche de radiateur plaqué mince 30.
En considérant maintenant également la figure 4, on voit que le substrat 25 est aminci jusqu'à une épaisseur prédéterminée, un ensemble de contacts supérieurs 22 sont formés au sommet du substrat aminci 25 et un ensemble de diodes en forme de mésas 20 sont formées à partir du
substrat aminci 25 et de la couche active 24, entre le con-
tact supérieur 22 et la couche de platine 26, comme il est
représenté L'ensemble de contacts supérieurs 22 sont for-
més en déposant tout d'abord une couche de matière de réser-
ve photographique (non représentée) sur le substrat aminci La couche de matière de réserve photographique est masquée, développée et enlevée par attaque chimique dans des emplacements prédéterminés, en utilisant des techniques classiques pour la matière de réserve photographique, ce qui laisse sur la couche de matière de réserve photographique un
ensemble d'ouvertures (non représentées) qui sont ici circu-
laires Chaque ouverture circulaire (non représentée) est alignée de façon précise avec une ouverture correspondante de l'ensemble d'ouvertures 34 dans le support plaqué en or épais 36 Les ouvertures circulaires (non représentées) sont ensuite plaquées avec de l'or, ce qui forme les contacts
supérieurs 22 mentionnés précédemment L'alignement des con-
tacts supérieurs 22 par rapport aux ouvertures 34 est obte- nu par une étape d'alignement avant-arrière du masque des contacts supérieurs (non représenté) qu'on utilise pour former le motif de matière de réserve photographique pour les
contacts en or circulaires 22 Une procédure générale d'ali-
gnement avant-arrière est décrite dans le brevet U S. 4 169 992 précité On forme l'ensemble des diodes mésas 20
entre les contacts supérieurs 22 et la couche de platine 26.
On forme les diodes mésas 20 en formant un motif dans la matière de réserve photographique qui se trouve sur le substrat aminci 25, en utilisant des techniques classiques
relatives à la matière de réserve photographique L'ali-
gnement du masque de formation des mésas (non représenté) qui est utilisé pour former le motif destiné aux diodes mésas ,est obtenu par la technique d'alignement avant-arrière qui est décrite dans le brevet U S 4 169 992 précité Après
alignement du masque, on forme les diodes mésas 20 en enle-
vant par attaque chimique des parties du substrat aminci 25 et de la couche active 24, entre la couche des contacts
supérieurs 22 et la couche de platine 26, comme il est repré-
senté Les diodes mésas 20 qui sont ainsi formées à partir
du substrat aminci 25 et de la couche active 24 sont suppor-
tées par la couche de support 36.
On va maintenant considérer les figures 5 A et 5 B,
sur lesquelles on voit que la couche 21, comportant un ensem-
ble de diodes mésas 20, est montée sur un support de tranche , en utilisant une cire non réactive 44 qui emplit l'espace situé entre les diodes mésas 20 et les contacts en or 22, et autour d'eux comme il est représenté On applique la tranche 21, avec les diodes mésas 20 protégées par la cire, contre la surface supérieure du support 40 On dépose une couche de matière de réserve photographique sur la couche de support plaquée 36 de la tranche 21 On place un masque de découpage (non représenté) sur la couche de support plaquée 36 de la
17122
tranche 21 et, en utilisant des techniques bien connues relatives à la matière de réserve photographique, on forme
un motif de découpage 38, en matière de réserve photographi-
que On utilise ici les ouvertures 34 dans la couche de support plaquée épaisse 36 pour aligner le masque de découpa- ge On découpe les diodes 20 à partir de la tranche 21, dans des régions 39 définies dans le motif de découpage 38, en matière de réserve photographique On place ici la tranche 21 dans un système d'attaque par projection d'un agent d'attaque pulvérisé, du type décrit dans le brevet U S. 4 169 992 précité Le système d'attaque par pulvérisation (non représenté) applique un agent d'attaque (non représenté) qui effectue une attaque traversant complètement les parties à nu 39 des couches 30, 29 28 et 26, de façon à séparer les dispositifs à diode par rapport à la couche de support
épaisse 36 Après découpage, les dispositifs à diode indi-
viduels 46, dont l'un est représenté à titre d'exemple sur
la figure 5 C, peuvent être recueillis et nettoyés en utili-
sant n'importe quelle technique classique.
On va maintenant considérer la figure 6 qui montre une tranche 121 comportant un ensemble de groupes ou de jeux de diodes en forme de mésas 42 (chaque groupe de diodes mésas 42 ayant une aire totale égale à celle d'une seule diode mésa équivalente) qui sont formés sur un ensemble correspondant d'ouvertures 34 formées par le support plaqué épais 36, comme il est représenté La tranche 121 estformée d'une manière similaire à celle de la tranche 21 représentée
sur la figure 4, à l'exception du fait que pendant la défi-
nition des mésas, on utilise un masque de groupe (non repré-
senté) pour produire dans une couche de matière de réserve
photographique un motif qui correspond à un ensemble de grou-
pes de diodes mésas Ce masque de groupe (non représenté)
est soumis à un alignement avant-arrière de la manière expli-
quée dans le brevet U S 4 160 992, mentionné précédemment.
On forme l'ensemble de groupes de diodes mésas 42 en enle-
vant par attaque chimique des parties du substrat 25 entre la couche de contact supérieur 22 et la couche de platine 26,
comme on l'a expliqué précédemment.
On va maintenant considérer la figure 7 en notant qu'on place la tranche 121 dans un système d'attaque par pulvérisation cathodique (non représentée), et on enlève des parties de la couche de platine 26 qui ne sont pas masquées par les diodes 20 On utilise ensuite un agent d'attaque chi-
mique, consistant ici en une solution à 2 % d'acide fluorhy-
drique ( 2 % HF:H 20), pour enlever des parties de la couche 28
non masquées par les diodes 20 A ce point, la couche de pla-
tine 26 et la couche de titane 28 de la tranche 121 sont
enlevées dans toutes les zones sauf dans celles qui font par-
tie des diodes mésas individuelles 20 de chaque groupe de diodes mésas 42, ce qui laisse la couche d'or 29 à nu du c 3 té de la tranche 121 qui correspond aux diodes mésas La mise à nu de l'or du côté de la tranche 121 correspondant
aux diodes mésas est utilisée de façon particulièrement avan-
tageuse dans une opération de découpage qu'on décrira en
relation avec les figures 8 et 9.
En considérant maintenant les figures 8 et 9, on voit que des conducteurs poutres 48 sont fixés au groupe de diodes mésas 42 pour des raisons qu'on décrira en relation avec les figures 16-17 Il suffit cependant de dire pour l'instant qu'on utilise la couche de support plaquée épaisse 36 pour supporter les diodes mésas individuelles 20 dans cette phase du traitement, tandis que les conducteurs poutres
plaqués d'or et fixés, 48, procurent un support pour les dio-
des mésas individuelles 20 pendant et après l'opération de découpage Comme le montre la figure 8, de l'or est à nu sur les surfaces supérieures de la tranche 121 On place ici une couche de cire 45 sur le c 8 té inférieur de la tranche 121, de façon à emplir complètement les ouvertures 34 de la couche de support plaquéed'or 36 La tranche 121 et la couche de cire 45 sont supportées par un support de tranche 41 Du fait que de l'or est à nu des deux c 8 tés de la tranche 121, on utilise ici une solution d'attaque d'or pour effectuer une attaque à partir du côté de la tranche correspondant aux diodes mésas, avec le radiateur plaqué placé vers le bas On place ici la tranche 121 dans un bain d'un agent d'attaque à
émersion de type classique (non représenté) L'agent d'atta-
que circule du c 8 té de la tranche 121 qui correspond aux mésas, mais notablement au-dessous des sommets du dispositif à diodes à mésasmultiples, 120, ce qui fait que l'agent d'attaque n'attaque pas les conducteurs poutres 48 Cette technique utilise les diodes en forme de mésas 20 elles-
mêmes en tant que masque pendant la procédure de découpage.
Du fait que les couches d'or 29, 30, qui sont à nu du côté
des diodes mésas, à l'intérieur de l'ouverture 34 de la cou-
che de support épaisse plaquée d'or, 36, sont notablement plus mince que d'autres zones d'or à nu, les parties de l'or des couches 29, 30 se trouvant au-dessus de l'ouverture 34 seront enlevées par l'attaque avant que d'autres régions en or du groupe de diodes 42 soient perturbées notablement, ce qui forme des groupes ou des jeux de diodes, comprenant ici quatre diodes dans chaque dispositif 120, comme le montre la
figure 9.
On va maintenant considérer la figure 10 pour envisager le traitement d'une tranche 121 ' selon un autre mode de réalisation de l'invention Ainsi, la tranche 121 ' est représentée sur la figure 10 à une phase de traitement équivalente à celle de la tranche 121 représentée sur la
figure 7, mais la tranche 121 ' comporte ici une première cou-
che épaisse de matière de réserve photographique 60, comme il est représenté Un ensemble d'ouvertures 66, alignées avec les contacts supérieurs 22 des mésas, sont formées dans la matière de réserve photographique 60 pour mettre à nu les contacts supérieurs 22, en utilisant des techniques bien connues relatives à la matière de réserve photographique On
nivelle ensuite la couche de matière de réserve photographi-
que 60 et les contacts supérieurs 22, par des techniques
classiques, comme une exposition à la lumière dans des con-
ditions définies ou un rodage mécanique.
En considérant maintenant la figure 11, on note qu'une couche adhérente 62, qui est ici en titane, d'environ 20 nm d'épaisseur est formée par pulvérisation au sommet de la partie de tranche 121 ' On peut utiliser pour la couche adhérente 62 d'autres métaux tels que le molybdène, le
nickel, le nickel-chrome et des métaux ou systèmes métalli-
17 122
ques similaires On forme par pulvérisation une couche con-
ductrice 64, consistant ici en une couche d'or de 20 pm d'épaisseur, sur la couche adhérente de titane 62 On peut
utiliser pour la couche conductrice 64-d'autres métaux con-
ducteurs tels que le platine, l'argent et le cuivre La com- binaison titane-or est cependant préférée, du fait qu'elle donne un système de contact qui est pratiquement sans alliage et ne présente pas de perted'adhérence On forme la couche adhérente 62 par pulvérisation à l'intérieur des ouvertures
66 (figure 10) formées dans la matière de réserve photographi-
que 60 La couche adhérente 62 constitue une couche de contact qui interconnecte les diodes individuelles 20 (figure 10) de
chaque groupe de diodes 42 (figure 2).
On va maintenant considérer la figure 12, en notant qu'on forme sur la tranche 121 ' une seconde couche de matière de réserve photographique 68 On masque la couche de matière de réserve 68, on la développe et on en enlève par attaque des régions sélectionnées, en utilisant des techniques classiques relatives à la matière de réserve photographique,
pour former dans la couche de matière de réserve photographi-
que 68 un ensemble d'ouvertures circulaires sous-dimensionnées
67, alignées avec les contacts supérieurs de diodes, 22.
En considérant maintenant la figure 13, on voit
que la première couche 62 et la seconde couche 64 sont enle-
vées sélectivement sur les sommets 22 des mésas, à l'inté-
rieur de chacune des ouvertures 67 formées dans la couche de
matière de réserve photographique 68 Un ensemble d'ouvertu-
res 69 sont ainsi formées dans les couches 62 et 64 Une cou-
che mince de la première couche 62 et la seconde couche 64 demeurent ainsi fixées sur les bords des sommets 22 des mésas,
du fait que les ouvertures 69 sont plus petites que les con-
tacts 22 des sommets des diodes mésas A cette phase de trai-
tement, on peut former sur la tranche 121 ' soit un ensemble de contacts d'électrodes supérieures, comme les plaquettes
d'interconnexion représentées sur la figure 15,scit les conduc-
teurs poutres représentés sur la figure 17 Le choix du motif de plaquettes d'interconnexion en or (figure 15) ou du motif
de conducteurs poutres (figure 17) est déterminé ici essen-
tiellement par la taille physique des diodes mesas Par exem-
ple, pour le cas de diodes à quatre mésas pour la bande X, dans lequel les mésas sont relativement grandes par rapport aux mésas pour les ondes millimétriques, l'utilisation d'une interconnexion par conducteurs poutres est difficile en pra- tique Ceci vient du fait que sur une tranche donnée de matière semi-isolante telle que le Ga As utilisé ici, on peut
fabriquer relativement peu de dispositifs à conducteurs pou-
tres pour des diodes fonctionnant en bande X, à cause des lon-
gueurs relativement grandes des conducteurs poutres, par rapport à la taille des diodes mésas On utilise dans ce cas
la structure de plaquette d'interconnexion en or pour inter-
connecter les diodes à quatre mésas pour la bande X, ce qui procure une technique d'interconnexion plus efficace et donc
une meilleure utilisation de l'aire de la tranche 121 '.
Cependant, pour des diodes à quatre mésas fonctionnant en ondes millimétriques, qui ont des mésas relativement petites en comparaison de celles des diodes mésas pour la bande X, on plaque sur les diodes mésas un motif dense de conducteurs poutres, pour réaliser la partie d'interconnexion pour les diodes mésas La fabrication de diodes à conducteurs poutres
est décrite en relation avec les figures 16 et 17.
On va maintenant considérer les figures 14 et 15 pour décrire la fabrication d'une plaquette d'interconnexion 70 (figure 15) destinée à interconnecter chaque diode mésa
du groupe de diodes mésas 42, conformément à l'invention.
En considérant tout d'abord la figure 14, on voit qu'une tranche 121 ', à la même phase de fabrication que celle représentée sur la figure 13, est munie d'une couche de matière de réserve photographique 71 On dépose la couche de matière de réserve photographique 71 sur la seconde couche 64, et on la masque, on la développe et on l'attaque dans des emplacements sélectionnés, en utilisant des techniques classiques relatives à la matière de réserve, pour former un
ensemble d'ouvertures 72.
En considérant maintenant la figure 15, on voit que la plaquette d'interconnexion en or 70 est formée par placage jusqu'à une épaisseur qui est ici de 4 pm, à l'intérieur des
zones qui sont mises à nu par les ouvertures 72 Ces pla-
quettes d'interconnexion 70 interconnectent chacune des dio-
des 20 dans chacun des ensembles de groupes de diodes 42 En outre, la plaquette d'interconnexion constitue le support de chaque diode 20 du groupe de diodes 42, après découpage On peut former le motif de plaquette d'interconnexion 70 par placage jusqu'à n'importe quelle épaisseur désirée mais cette
épaisseur est cependant de façon caractéristique dans la pla-
ge de 4 pm à 10 ym Après placage, on enlève de la tranche la couche de titane 62, la couche d'or 64, la couche de matière de réserve photographique épaisse 60 et le motif de
matière de réserve photographique 72, par des moyens classi-
ques, ce qui laisse la tranche sous la forme représentée Du fait que de l'or est à nu des deux côtés de la tranche 121 ', on utilise ici une solution d'attaque d'or pour effectuer
une attaque à partir du côté de la tranche 121 ' qui corres-
pond aux diodes mésas On utilise ici la technique d'attaque à émersion décrite en relation avec la figure 8 pour découper
la tranche 121 ' Ainsi, les diodes à quatre mésas inter-
connectées par la plaquette d'interconnexion en or 70 sont
utilisées en tant que masque pendant l'opération de découpa-
ge Du fait que l'or qui est à nu dans la région de l'ouver-
ture 34 du support plaqué épais 36 est notablement plus mince que les autres zones en or à nu, l'or situé dans la région de l'ouverture 34 sera complètement enlevé par l'attaque avant que d'autres régions en or du groupe de diodes mésas
42 ou la plaquette d'interconnexion en or 70 soient notable-
ment perturbées, ce qui forme quatre dispositifs à diodes dont l'un pris à titre d'exemple, soit ici le dispositif 50, est représenté sur la figure 15 A.
On va maintenant décrire en relation avec les figu-
* res 16 et 17 la fabrication de diodes mésas comportant des conducteurs poutres plaqués 80 En considérant tout d'abord la figure 16, on voit qu'une section de tranche 21 ', à la
même phase de fabrication que celle représentée sur la figu-
re 13, comporte un ensemble d'éléments fomant des diodes iodividuel-
les 20, comme il est représenté On forme ensuite une seconde couche de matière de réserve photographique 82 sur la tranche 21 ' Cette couche de matière de réserve photographique 82 se trouve sur la seconde couche 64 et elle est masquée, développée et enlevée par attaque dans des emplacements
sélectionnés, en utilisant des techniques classiques relati-
ves à la matière de réserve photographique, pour former un
motif 84 pour les conducteurs poutres.
En considérant maintenant également la figure 17, on voit que le motif de conducteurs poutres 84 est plaqué sur les diodes 20 dans les régions qui sont à nu, dans la couche de matière de réserve photographique 82 Le motif de conducteurs poutres peut être plaqué avec n'importe quelle épaisseur désirée mais l'épaisseur est cependant de façon
caractéristique dans la plage de 4 à 10 pm On enlève ensui-
te la couche de matière de réserve photographique 82, la couche de titane 62, la couche d'or 64 et la couche de matière de réserve photographique épaisse 60, en utilisant des techniques bien connues, ce qui laisse les diodes' mésas avec les conducteurs poutres plaqués 48, comme il est représenté Du fait que de l'or est à nu des deux cotés de la tranche 21 ', on utilise ici une solution d'attaque d'or pour attaquer la tranche 21 ' du c 8 té correspondant aux diodes mesas, comme on l'a expliqué précédemment en relation avec
la figure 8, afin de séparer les diodes en dispositifs indi-
viduels 52, et l'un de ces dispositifs, soit ici le disposi-
tif 52, est représenté à titre d'exemple sur la figure 17 A. Selon une variante, on peut former les plaquettes d'interconnexion 70 ou les conducteurs poutres 48 sur les diodes après que la tranche a été découpée, comme on l'a expliqué en relation avec la figure 8 Dans ce cas, la tranche qui a été découpée demeure supportée par le support
de tranche 41 et une couche de cire 45 qui emplit les ouver-
tures 34 du support 36, comme le montrent les figures 15-et
17 Les motifs d'interconnexion constitués par des conduc-
teurs poutres ou des plaquettes d'interconnexion sont ensui-
te formées de la manière expliquée ci-dessus, puis les diodes portant les interconnexions plaquées sont ensuite extraites de la cire 45 Ceci procure une méthode par laquelle la structure d'interconnexion n'est pas exposée à l'agent d'attaque utilisé dans l'opération de découpage, du fait que
le motif d'interconnexion n'est pas présent pendant l'opéra-
tion de découpage de la tranche.
On va maintenant considérer la figure 18 qui montre P'un Ce Parảited otif de conducteurs poutres à densité élevée, 84, peut être plaquée directement sur une tranche complète, ce qui donne un ensemble de diodes mesas, comme il est représenté Ce motif est employé pour interconnecter des
diodes à mésa unique ou à mésas multiples.
En retournant aux figures 8 et 9, on voit que la diode 120 à quatre mésas et à conducteurs poutres, sur laquelle sont plaqués les conducteurs poutres, est formée de la même manière que le dispositif à diode à mésa unique 52
sur lequel sont plaqués des conducteurs poutres, à l'excep-
tion de l'utilisation d'un masque à mésas multiples pour définir les mésas des diodes Le motif de conducteur poutres représenté sur la figure 8 est également utilisé ici pour définir le motif des conducteurs poutres dans la matière de
réserve photographique, pour la diode à mésas multiples.
En considérant maintenant la figure 19, on voit que le dispositif à diode mésa unique 52, sur lequel sont
plaqués des conducteurs poutres, est monté ici dans un bol-
bier 10, comme il est représenté Le boitier 10 comprend un
support à vis classique 18, qui est ici en cuivre, qui com-
porte une fente pour tournevis 19, pour le montage du bol-
tier Le support à vis 18 supporte ici un socle 16 qui est ici en diamant avec un placage d'or L'épaisseur du placage d'or sur le socle en diamant 16 est ici de 2 Pm Selon une variante, le socle 16 peut être encastré dans le support à
vis 18 ou peut être formé par le support à vis 18 lui-même.
Une bague conductrice 17, qui est ici en cuivre doré, est espacée de la vis 18 par une entretoise annulaire isolan e 14 L'entretoise annulaire isolante 14 est ici en céramique mais elle peut être en quartz ou en n'importe quelle autre matière isolante appropriée Le côté de la diode 20 qui correspond au radiateur plaqué est monté ici sur le socle 16 au moyen d'une soudure par thermocompression Le montage de la diode 20 sur le socle 16 entratne une flexion vers le haut des conducteurs poutres 48 qui montent vers le bord de la
bague conductrice 17 On utilise ici des soudures par thermo-
compression pour souder chacun des conducteurs poutres sur la
bague conductrice 17 On place ensuite un couvercle conduc-
teur 19 ' qui constitue un élément de support supplémentaire pour le boîtier 10 Le couvercle 19 ', qui est ici en cuivre
doré, est soudé par thermocompression sur la bague conductri-
ce 17 et peut former un joint hermétique entre la bague 17 et lui-même Cette structure donne un boîtier 10 dans lequel se trouve une diode qui comporte en tant qu'électrodes
supérieures, des conducteurs poutres allongés qui sont sou-
dés à la bague conductrice 17 en utilisant une soudure par thermocompression sur les conducteurs plaqués, sans qu'il
soit nécessaire de souder un fil sur la mesa de la diode elle-
même Le boîtier de diode 10 doit avoir une capacité et une inductance parasites inférieures à celles d'autres boîtiers de diodes, ce qui améliore les caractéristiques électriques
de la diode.
On va maintenant considérer la figure 20 qui représente un dispositif à diodes à mésas multiples, 50, interconnecté par une plaquette d'interconnexion, qui est
monté dans un boîtier de diode 90, comme il est représenté.
Le boîtier 90 comprend un support à vis classique 18, qui est ici en cuivre et comporte une fente pour tournevis 19, pour le montage du boîtier Le support à vis 18 supporte ici un socle 16 qui est ici en diamant doré Selon une variante, le socle 16 peut être encastré dans le support à vis 18 ou peut être formé par le support à vis 18 lui-même Une bride conductrice 13, qui est ici en cuivre doré, est espacée de la vis 18 par une entretoise annulaire en céramique isolante, 14 L'entretoise annulaire isolante est ici en céramique mais elle peut être en quartz ou en n'importe quelle autre matière isolante appropriée Le côté du dispositif à diodes à mésas multiples 50 qui correspond au radiateur plaqué est monté ici sur le socle 16 par une soudure par thermocompression Un ruban d'or 15 est ensuite soudé par thermocompression sur la bride conductrice 13 et sur la plaquette d'interconnexion
On place ensuite un couvercle conducteur 19 ' qui consti-
tue un élément de support supplémentaire pour le bottier 90.
Le couvercle 195 ', qui est ici en cuivre doré, est soudé par thermocompression sur la bride conductrice 13 et peut former
un joint hermétique entre la bride 13 et lui-même.
Il va de soi que de nombreuses modifications peuvent être apportées au dispositif et au procédé décrits et
représentés, sans sortir du cadre de l'invention.
Claims (12)
1 Procédé pour former un dispositif à semiconducteur
caractérisé en ce que: on dépose jusqu'à une épaisseur pré-
déterminée une matière conductrice de la chaleur ( 26, 28, 29, 30) sur un semiconducteur ( 24); on forme un masque ( 31) sur
la matière conductrice de la chaleur déposée, de façon à-
laisser à nu des parties de la matière conductrice de la
chaleur; on dépose, jusqu'à une seconde épaisseur prédéter-
minée, une couche d'une matière de support ( 36) sur les par-
ties à nu de la matière conductrice de la chaleur; on forme un ensemble d'éléments semiconducteurs espacés ( 20) dans le semiconducteur, l'un au moins de ces éléments étant formé sur l'une des régions masquées de la matière conductrice de la chaleur; et on sépare les éléments semiconducteurs ( 20)
par rapport à la matière de support ( 36).
2 Structure à semiconducteur caractérisée en ce qu'elle comprend: une couche de support ( 36) contenant un ensemble d'ouvertures ( 34); une couche conductrice de la chaleur ( 26, 28, 29, 30) disposée sur la couche de support et un ensemble d'éléments semiconducteurs ( 20) disposés sur la couche conductrice de la chaleur, l'un au moins de ces éléments étant aligné avec une ouverture correspondante
parmi l'ensemble d'ouvertures.
3 Structure à semiconducteur selon la revendica-
tion 2, caractérisée en ce qu'elle comprend en outre un ensemble d'électrodes ( 48, 70), chacune de ces électrodes étant connectée à l'un au moins des éléments semiconducteurs
( 20).
4 Dispositif à semiconducteur caractérisé en ce qu'il comprend: une diode en forme de mésa ( 20); et une matière conductrice de la chaleur ( 30) ayant une épaisseur dans la plage de 1 pm à 2 pm, disposée sur la diode en forme
de mésa.
Dispositif à semiconducteur caractérisé en ce qu'il comprend: un ensemble de diodes en forme de mésas ( 20); et une matière conductrice de la chaleur ( 30) ayant une épaisseur dans la plage de 1 pm à 2 pm, disposée sur
chacune des diodes en forme de mésas.
6 Dispositif à semiconducteur caractérisé en ce qu'il comprend: un ensemble d'éléments semiconducteurs ( 20);
une couche de support ( 36) comprenant un ensemble d'ouvertu-
res ( 34); et une couche conductrice de la chaleur ( 26, 28, 29, 30) placée entre la couche de support ( 36) et l'ensemble
d'éléments semiconducteurs ( 20), l'un au moins de ces élé-
ments semiconducteurs étant connecté à la couche conductrice
de la chaleur ( 26, 28, 29, 30) dans chaque région d'un ensem-
ble de régions de la couche conductrice de la chaleur face à
l'une des ouvertures ( 34) dans la couche de support ( 36).
7 Dispositif à semiconducteur caractérisé en ce qu'il comprend: un ensemble d'éléments semiconducteurs ( 20);
une couche de support ( 36) contenant un ensemble d'ouvertu-
res ( 34); une couche conductrice de la chaleur ( 26, 28, 29, ) disposée entre la couche de support ( 36) et l'ensemble d'éléments semiconducteurs ( 20); et en ce que des parties de la couche conductrice de la chaleur sont disposées entre
les ouvertures ( 34) et l'un au moins des éléments de l'ensem-
ble d'éléments semiconducteurs ( 20).
8 Dispositif semiconducteur caractérisé en ce qu'il comprend: une couche conductrice de la chaleur ( 26,
28, 29, 30); un ensemble de groupes ( 42) d'éléments semi-
conducieurs ( 20) disposés sur des parties de la couche con-
ductrice de la chaleur; et un ensemble d'électrodes ( 48, ), chacune de ces électrodes étant connectée à l'un correspondant des groupes ( 42) d'éléments semiconducteurs
( 20).
9 Dispositif semiconducteur caractérisé en ce qu'il comprend: une couche de support ( 36); une couche conductrice de la chaleur ( 26, 28, 29, 30) disposée sur la
couche de support ( 36); un ensemble de groupes ( 42) d'élé-
menus semiconducteurs ( 20) disposés sur la couche de support
( 36); et un ensemble d'électrodes supérieures ( 48, 70),-
chacune de ces électrodes étant connectée à l'un correspon-
dant des groupes ( 42) d'éléments semiconducteurs ( 20).
Procédé de formation d'un électrode supérieure ( 70) pour un dispositif à semiconducteur ( 20), caractérisé en ce que: on dépose une première couche de matière de masquage ( 60) sur une tranche ( 121 ') dans laquelle on a formé un ensemble de dispositifs à semiconducteur; on forme un ensemble d'ouvertures ( 66) dans la première couche de matière de masquage, chacune de ces ouvertures étant alignée avec un sommet des dispositifs à semiconducteur ( 20); on dépose une couche adhérente ( 62) sur la première couche de matière de masquage ( 60); on dépose une couche conductrice ( 64) sur la
couche adhérente; on forme un ensemble d'ouvertures sous-
dimensionnées ( 67) dans la couche adhérente ( 62) et la couche
conductrice ( 64), en alignement avec le sommet des disposi-
tifs à semiconducteur ( 20); on dépose une seconde couche de matière de masquage ( 71) définissant un motif d'électrode sur la couche conductrice; et on dépose une matière conductrice à l'intérieur des ouvertures sousdimensionnées ( 67) et du
motif défini par la matière de masquage ( 71).
11 Procédé pour former des conducteurs poutres ( 48) sur un dispositif à semiconducteur ( 20), caractérisé en ce que: on dépose une première couche de matière de réserve
photographique ( 60) sur un ensemble de dispositifs à semicon-
ducteur ( 20); on forme un ensemble d'ouvertures ( 66) dans la matière de réserve photographique, chaque ouverture étant alignée avec une partie supérieure correspondante de chacun des dispositifs à semiconducteur ( 20) consistant en diodes
mésas; on nivelle la couche de matière de réserve photogra-
phique de façon que cette couche affleure pratiquement aux sommets des mésas ( 20); on dépose une couche adhérente ( 62) sur la première couche de matière de réserve photographique ( 60); on dépose une couche conductrice ( 64) sur la couche adhérente; on forme un ensemble d'ouvertures ( 67) dans la
couche adhérente et dans la couche conductrice, chaque ouver-
ture étant plus petite qu'un sommet de mésa correspondant et alignée avec ce sommet; on dépose une seconde couche de
matière de réserve photographique ( 82) sur la couche conduc-
tri-e ( 64); on enlève par attaque des parties sélectionnées de la couche de matière de réserve photographique ( 82) pour définir un motif de conducteurs poutres ( 48); et on dépose un métal conducteur à l'intérieur du motif de conducteurs
17 122
poutres qui est défini par la matière de réserve ( 82).
12 Procédé pour former un dispositif à semicon-
ducteur comportant sur l'une de ses surfaces un motif d'électrode ( 70, 48) qui interconnecte un groupe ( 42) d'éléments semiconducteurs ( 20), caractérisé en ce que: on
dépose une première couche de matière de réserve photogra-
phique ( 60) sur un ensemble de groupes ( 42) d'éléments semi-
conducteurs ( 20); on forme un ensemble d'ouvertures ( 66) dans la couche de matière de réserve photographique, chacune de ces ouvertures étant alignée avec l'un correspondant des dispositifs semiconducteurs; on dépose une couche adhérente
( 62) sur la première couche de matière de réserve photogra-
phique ( 60); on dépose une couche conductrice ( 64) sur la couche adhérente; on dépose sur la couche conductrice ( 64) une seconde couche de matière de réserve photographique ( 71, 82), définissant un ensemble de motifs d'électrodes supérieures, chacun de ces motifs correspondant à l'un des groupes ( 42); et on dépose un métal conducteur dans le
motif d'électrode supérieure en matière de réserve photogra-
phique.
13 Procédé pour former un dispositif à semicon-
ducteur comportant un radiateur ( 30) et un motif d'électro-
de ( 70, 48), caractérisé en ce que: on dépose une matière conductrice de la chaleur ( 26, 28, 29, 30) sur une première surface d'un semiconducteur ( 24, 25), jusqu'à une épaisseur prédéterminée; on forme un ensemble de zones de matière de réserve photographique ( 32) sur la matière déposée; on dépose une seconde couche ( 36) d'une seconde matière, jusqu'à une seconde épaisseur prédéterminée, de façon que la seconde couche de matière ( 36) soit déposée dans des zones non recouvertes par les zones de matière de réserve
photographique, ce qui forme un ensemble de régions d'ouver-
tures ( 34) dans la seconde couche déposée; on forme un ensemble d'éléments semiconducteurs ( 20) dans le substrat de matière semiconductrice ( 24, 25),1 'un au moins de ces éléments semiconducteurs étant formé à partir de la matière
semiconductrice dans chaque zone se trouvant sur les ouver-
tures ( 34) qui sont formées dans la seconde couche déposée ( 36); on dépose une première couche de matière de réserve photographique ( 60) sur la matière semiconductrice; on forme un ensemble d'ouvertures ( 66) dans la première couche
de matière de réserve photographique, chacune de ces ouver-
tures étant alignée avec l'un correspondant des éléments semiconducteurs ( 20); on dépose une couche adhérente ( 62) sur la première couche de matière de réserve photographique ( 60) et dans les ouvertures ( 66) qui sont formées dans cette couche de matière de réserve photographique; on dépose une couche conductrice ( 64) sur la couche adhérente ( 62); on
dépose une seconde couche de matière de réserve photographi-
que ( 71, 82) définissant un motif d'interconnexion ( 70, 48) sur la couche conductrice; et on dépose un métal conducteur à l'intérieur du motif d'interconnexion ( 70, 48) défini par
la matière de réserve photographique.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/323,781 US4536469A (en) | 1981-11-23 | 1981-11-23 | Semiconductor structures and manufacturing methods |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2517122A1 true FR2517122A1 (fr) | 1983-05-27 |
| FR2517122B1 FR2517122B1 (fr) | 1986-03-14 |
Family
ID=23260702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8219604A Expired FR2517122B1 (fr) | 1981-11-23 | 1982-11-23 | Dispositif semi-conducteur, notamment diode micro-ondes et son procede de fabrication |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4536469A (fr) |
| JP (1) | JPS5896772A (fr) |
| CA (1) | CA1201537A (fr) |
| FR (1) | FR2517122B1 (fr) |
| GB (4) | GB2109995B (fr) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4536469A (en) * | 1981-11-23 | 1985-08-20 | Raytheon Company | Semiconductor structures and manufacturing methods |
| US4499659A (en) * | 1982-10-18 | 1985-02-19 | Raytheon Company | Semiconductor structures and manufacturing methods |
| GB8328573D0 (en) * | 1983-10-26 | 1983-11-30 | Plessey Co Plc | Diamond heatsink assemblies |
| US4596070A (en) * | 1984-07-13 | 1986-06-24 | Texas Instruments Incorporated | Interdigitated IMPATT devices |
| DE3435306A1 (de) * | 1984-09-26 | 1986-04-03 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur herstellung von laserdioden mit jutierter integrierter waermesenke |
| US4669175A (en) * | 1985-12-02 | 1987-06-02 | Honeywell Inc. | Front-to-back alignment procedure for Burrus LED's |
| US4800420A (en) * | 1987-05-14 | 1989-01-24 | Hughes Aircraft Company | Two-terminal semiconductor diode arrangement |
| US4951123A (en) * | 1988-09-30 | 1990-08-21 | Westinghouse Electric Corp. | Integrated circuit chip assembly utilizing selective backside deposition |
| FR2640438B1 (fr) * | 1988-12-09 | 1991-01-25 | Thomson Csf | Procede de realisation de lasers semi-conducteurs et lasers obtenus par le procede |
| US5304461A (en) * | 1989-01-10 | 1994-04-19 | Kabushiki Kaisha Kobe Seiko Sho | Process for the selective deposition of thin diamond film by gas phase synthesis |
| US5192716A (en) * | 1989-01-25 | 1993-03-09 | Polylithics, Inc. | Method of making a extended integration semiconductor structure |
| US5148265A (en) | 1990-09-24 | 1992-09-15 | Ist Associates, Inc. | Semiconductor chip assemblies with fan-in leads |
| US7198969B1 (en) | 1990-09-24 | 2007-04-03 | Tessera, Inc. | Semiconductor chip assemblies, methods of making same and components for same |
| US5679977A (en) * | 1990-09-24 | 1997-10-21 | Tessera, Inc. | Semiconductor chip assemblies, methods of making same and components for same |
| US20010030370A1 (en) * | 1990-09-24 | 2001-10-18 | Khandros Igor Y. | Microelectronic assembly having encapsulated wire bonding leads |
| US5300788A (en) * | 1991-01-18 | 1994-04-05 | Kopin Corporation | Light emitting diode bars and arrays and method of making same |
| EP0514615B1 (fr) * | 1991-05-23 | 1995-05-03 | STMicroelectronics S.r.l. | Dispositif électronique de puissance réalisé par une série de composants semiconducteurs connectés en parallèle et procédé de fabrication apparenté |
| US6359335B1 (en) | 1994-05-19 | 2002-03-19 | Tessera, Inc. | Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures |
| US5776796A (en) * | 1994-05-19 | 1998-07-07 | Tessera, Inc. | Method of encapsulating a semiconductor package |
| US5834339A (en) | 1996-03-07 | 1998-11-10 | Tessera, Inc. | Methods for providing void-free layers for semiconductor assemblies |
| US6232152B1 (en) | 1994-05-19 | 2001-05-15 | Tessera, Inc. | Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures |
| US5519363A (en) * | 1994-05-31 | 1996-05-21 | The Whitaker Corporation | Controlled impedance lines connected to optoelectronic devices |
| US5798286A (en) * | 1995-09-22 | 1998-08-25 | Tessera, Inc. | Connecting multiple microelectronic elements with lead deformation |
| DE4425389B4 (de) * | 1994-07-19 | 2007-12-27 | Robert Bosch Gmbh | Gleichrichteranordnung sowie Verfahren zur Herstellung einer elektrisch und thermisch leitenden Verbindung und Anordnung zur Durchführung des Verfahrens |
| JP3828179B2 (ja) * | 1995-05-12 | 2006-10-04 | 富士通株式会社 | 半導体光検出装置およびその製造方法 |
| GB2334633B (en) * | 1998-02-21 | 2002-09-25 | Mitel Corp | Low leakage electrostatic discharge protection system |
| US6214640B1 (en) | 1999-02-10 | 2001-04-10 | Tessera, Inc. | Method of manufacturing a plurality of semiconductor packages |
| EP1162661B1 (fr) * | 2000-06-06 | 2006-09-27 | STMicroelectronics S.r.l. | Dispositif semiconducteur contenant un dissipateur de chaleur |
| US20050276868A1 (en) * | 2004-06-10 | 2005-12-15 | Bart Degreve | Bicarbonate-based peritoneal dialysis solutions |
| US8053870B2 (en) * | 2009-12-15 | 2011-11-08 | International Business Machines Corporation | Semiconductor structure incorporating multiple nitride layers to improve thermal dissipation away from a device and a method of forming the structure |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3657615A (en) * | 1970-06-30 | 1972-04-18 | Westinghouse Electric Corp | Low thermal impedance field effect transistor |
| US3896473A (en) * | 1973-12-04 | 1975-07-22 | Bell Telephone Labor Inc | Gallium arsenide schottky barrier avalance diode array |
| DE2646404A1 (de) * | 1975-10-14 | 1977-04-28 | Thomson Csf | Verfahren zur herstellung von halbleitervorrichtungen mit hoher waermeleitfaehigkeit |
| GB2004415A (en) * | 1977-09-14 | 1979-03-28 | Raytheon Co | Semiconductor device with thermal properties |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB966909A (en) * | 1960-03-21 | 1964-08-19 | Westinghouse Brake & Signal | Improvements relating to contact cooled sealed dry plate rectifier assemblies |
| US3556951A (en) * | 1967-08-04 | 1971-01-19 | Sylvania Electric Prod | Method of forming leads on semiconductor devices |
| NL6902447A (fr) * | 1969-02-14 | 1970-08-18 | ||
| GB1290926A (fr) * | 1969-06-20 | 1972-09-27 | ||
| US3925880A (en) * | 1971-04-29 | 1975-12-16 | Signetics Corp | Semiconductor assembly with beam lead construction and method |
| US3747202A (en) * | 1971-11-22 | 1973-07-24 | Honeywell Inf Systems | Method of making beam leads on substrates |
| US3856591A (en) * | 1972-12-11 | 1974-12-24 | Rca Corp | Method for making beam lead device |
| JPS5731311B2 (fr) * | 1974-05-09 | 1982-07-03 | ||
| US3932226A (en) * | 1974-12-06 | 1976-01-13 | Rca Corporation | Method of electrically interconnecting semiconductor elements |
| US4011144A (en) * | 1975-12-22 | 1977-03-08 | Western Electric Company | Methods of forming metallization patterns on beam lead semiconductor devices |
| US4080722A (en) * | 1976-03-22 | 1978-03-28 | Rca Corporation | Method of manufacturing semiconductor devices having a copper heat capacitor and/or copper heat sink |
| GB2019995B (en) * | 1978-04-10 | 1982-09-29 | Kaartinen N | Method and apparatus for handling batches of liquids |
| JPS55130178A (en) * | 1979-03-30 | 1980-10-08 | Fujitsu Ltd | Semiconductor device |
| US4536469A (en) * | 1981-11-23 | 1985-08-20 | Raytheon Company | Semiconductor structures and manufacturing methods |
| US4499659A (en) * | 1982-10-18 | 1985-02-19 | Raytheon Company | Semiconductor structures and manufacturing methods |
-
1981
- 1981-11-23 US US06/323,781 patent/US4536469A/en not_active Expired - Lifetime
-
1982
- 1982-10-22 CA CA000414043A patent/CA1201537A/fr not_active Expired
- 1982-11-02 GB GB08231351A patent/GB2109995B/en not_active Expired
- 1982-11-23 FR FR8219604A patent/FR2517122B1/fr not_active Expired
- 1982-11-24 JP JP57205933A patent/JPS5896772A/ja active Granted
-
1984
- 1984-12-07 GB GB08430904A patent/GB2151079B/en not_active Expired
- 1984-12-07 GB GB08430906A patent/GB2150756B/en not_active Expired
- 1984-12-07 GB GB08430905A patent/GB2150755B/en not_active Expired
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3657615A (en) * | 1970-06-30 | 1972-04-18 | Westinghouse Electric Corp | Low thermal impedance field effect transistor |
| US3896473A (en) * | 1973-12-04 | 1975-07-22 | Bell Telephone Labor Inc | Gallium arsenide schottky barrier avalance diode array |
| DE2646404A1 (de) * | 1975-10-14 | 1977-04-28 | Thomson Csf | Verfahren zur herstellung von halbleitervorrichtungen mit hoher waermeleitfaehigkeit |
| GB2004415A (en) * | 1977-09-14 | 1979-03-28 | Raytheon Co | Semiconductor device with thermal properties |
Also Published As
| Publication number | Publication date |
|---|---|
| GB8430906D0 (en) | 1985-01-16 |
| JPS5896772A (ja) | 1983-06-08 |
| GB8430905D0 (en) | 1985-01-16 |
| GB2109995B (en) | 1986-07-02 |
| CA1201537A (fr) | 1986-03-04 |
| GB2150756A (en) | 1985-07-03 |
| JPH058591B2 (fr) | 1993-02-02 |
| GB8430904D0 (en) | 1985-01-16 |
| GB2151079A (en) | 1985-07-10 |
| GB2150756B (en) | 1986-07-02 |
| GB2151079B (en) | 1986-07-02 |
| US4536469A (en) | 1985-08-20 |
| GB2150755B (en) | 1986-07-02 |
| GB2150755A (en) | 1985-07-03 |
| GB2109995A (en) | 1983-06-08 |
| FR2517122B1 (fr) | 1986-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2517122A1 (fr) | Dispositif semi-conducteur, notamment diode micro-ondes et son procede de fabrication | |
| EP0688033B1 (fr) | Microcontacteur magnétique et son procédé de fabrication | |
| FR2645346A1 (fr) | Dispositif semi-conducteur a trous de traversee d'interconnexion et son procede de fabrication | |
| FR2923081A1 (fr) | Procede d'interconnexion verticale de modules electroniques 3d par des vias. | |
| FR2613134A1 (fr) | Dispositif semiconducteur du type transistor a effet de champ | |
| WO1998045716A1 (fr) | Procede de fabrication d'une carte a pointes de contact multiple pour le test des puces semiconductrices | |
| WO2004027878A2 (fr) | Dispositif semiconducteur de puissance quasi-vertical sur substrat composite | |
| EP1483793B1 (fr) | Diode schottky de puissance a substrat sicoi, et procede de realisation d'une telle diode | |
| EP0022383B1 (fr) | Procédé de réalisation d'un transistor à effet de champ à grille Schottky auto-alignée, et transistor obtenu par ce procédé | |
| FR2667725A1 (fr) | Dispositif a semiconducteurs ayant un dissipateur de chaleur et procede pour sa fabrication. | |
| FR2502399A1 (fr) | Dispositif a semi-conducteurs comportant un contact rapporte a faible resistance | |
| EP2254243B1 (fr) | Résonateur à ondes acoustiques de volume et son procédé de fabrication | |
| WO2005086232A1 (fr) | Dispositif microelectronique d'interconnexion a tiges conductrices localisees | |
| FR2534743A1 (fr) | Procede de fabrication de plusieurs composants semi-conducteurs sur une couche conductrice commune et dispositif obtenu, en particulier diode hyperfrequence | |
| EP0079265B1 (fr) | Procédé de réalisation d'un socle pour le montage d'une pastille semiconductrice sur l'embase d'un boîtier d'encapsulation | |
| EP0085607A2 (fr) | Procédé collectif de fabrication de diodes hyperfréquences avec encapsulation incorporée et diodes obtenues par ce procédé | |
| US5144413A (en) | Semiconductor structures and manufacturing methods | |
| EP3459907B1 (fr) | Micro-dispositif comportant un element protege contre une gravure hf et forme d'un materiau comprenant un semi-conducteur et un metal | |
| FR2638894A1 (fr) | Dispositif et procede de connexion et de fixation de composants | |
| FR2558647A1 (fr) | Transistor a effet de champ de type schottky pour applications hyperfrequences et procede de realisation permettant d'obtenir un tel transistor | |
| EP0387143B1 (fr) | Procédé de dépôt électrolytique sur un substrat semiconducteur | |
| FR2566581A1 (fr) | Procede de mise a la masse de dispositifs semi-conducteurs plans et de circuits integres, et produits ainsi obtenus | |
| JP2003197924A (ja) | 半導体素子の製造方法および半導体素子 | |
| CA1212181A (fr) | Montages semiconducteurs, et leur fabrication | |
| TW202143518A (zh) | 聲波裝置及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |