FR2507799A1 - MICROCOMPUTER - Google Patents
MICROCOMPUTER Download PDFInfo
- Publication number
- FR2507799A1 FR2507799A1 FR8210537A FR8210537A FR2507799A1 FR 2507799 A1 FR2507799 A1 FR 2507799A1 FR 8210537 A FR8210537 A FR 8210537A FR 8210537 A FR8210537 A FR 8210537A FR 2507799 A1 FR2507799 A1 FR 2507799A1
- Authority
- FR
- France
- Prior art keywords
- ram
- bus
- cpu
- address
- central processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
- G06F15/7864—Architectures of general purpose stored program computers comprising a single central processing unit with memory on more than one IC chip
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
- Debugging And Monitoring (AREA)
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
A.MICRO-ORDINATEUR DE TABLE. B.MICRO-ORDINATEUR COMPORTANT UNE UNITE CENTRALE CPU 1, UNE MEMOIRE MORTE ROM 2, UNE MEMOIRE VIVE RAM 3 ET UNE SECONDE MEMOIRE VIVE RAM 12 RELIEES A UN DISPOSITIF D'AFFICHAGE 13 SUR TUBE CATHODIQUE 23, LES ENTREES D'ADRESSES INFERIEURES ET SUPERIEURES ENTRE L'UNITE CENTRALE CPU 1 ET LA SECONDE MEMOIRE VIVE RAM 12 ETANT INVERSEES. C.L'INVENTION CONCERNE L'INFORMATIQUE.A. TABLETOP MICRO-COMPUTER. B. MICRO-COMPUTER CONTAINING A CENTRAL UNIT CPU 1, A ROM DEAD MEMORY 2, A RAM RAM 3 AND A SECOND RAM RAM 12 CONNECTED TO A DISPLAY DEVICE 13 ON CATHODIC TUBE 23, THE LOWER ADDRESS INPUTS AND HIGHER BETWEEN THE CENTRAL UNIT CPU 1 AND THE SECOND RAM 12 RAM BEING INVERTED. C. THE INVENTION CONCERNS COMPUTING.
Description
ii
" Micro-ordinateur "." Microcomputer ".
La présente invention concerne un micro- The present invention relates to a micro-
ordinateur et notamment un micro-ordinateur qui comporte un affichage à tube cathodique. Récemment, les micro-ordinateurs de table se computer and in particular a microcomputer that includes a CRT display. Recently, tablet PCs are
sont développés dans une très large mesure De tels micro- are developed to a very large extent.
ordinateurs utilisent généralement une unité centrale de traitement (CPU) à 8 bits, avec des adresses à 16 bits de façon que l'unité CPU puisse accéder directement à une zone mémoire à 64 K positions c'est-à-dire entre les adresses hexadécimales OOOOH jusqu'à FFFFH, chaque position contenant une donnée à 8 bits (c'est-a-dire un octet) Ainsi dans un ordinateur domestique du type ci-dessus qui utilise un microprocesseur à 8 bits, on peut avoir 32 K de positions dans la zone-mémoire, par exemple comme zone de mémoire morte (ROM) pour enregistrer un programme de commande et/ou un interpréteur BASIC, les autres parties d'adresses ou de mémoire parmi les 32 K positions pouvant servir de zones de mémoire vive (RAM) Toutefois lorsqu'on utilise un micro-ordinateur computers generally use an 8-bit CPU with 16-bit addresses so that the CPU can directly access a memory zone at 64 K positions, that is, between hexadecimal addresses OOOOH up to FFFFH, each position containing 8-bit data (i.e., one byte) Thus in a home computer of the above type that uses an 8-bit microprocessor, one can have 32K of positions in the memory area, for example as a read-only memory (ROM) area for registering a control program and / or a BASIC interpreter, the other address or memory parts among the 32 K positions that can be used as RAM areas (RAM) However when using a microcomputer
avec un dispositif d'affichage ou de contr 8 le à tube catho- with a cathode tube display or control device
dique (CRT), il faut avoirune zone de mémoire vive RAM vidéo Par exemple pour un affichage vidéo ou graphique de 640 x 400 points, un bit étant attribué à un pointe il faut une mémoire vive RAM, vidéo de 32 K octets ou moins Il en résulte qu'il y a peu ou pas de zones de mémoire vive RAM pour la programmation par l'utilisateur Pour étendre la For example, for a video or graphics display of 640 x 400 points, a bit being allocated to a point requires a random access memory RAM, video of 32 K bytes or less It is necessary to have a RAM RAM area. As a result, there are few or no RAM RAM areas for user programming.
zone de mémoire et éviter de tels inconvénients, on a pro- memory area and to avoid such disadvantages, we have
posé de prévoir plusieurs ensembles de mémoires qui sont reliés sélectivement au microprocesseur CPU sous la commande du programme du système Toutefois comme la commutation des différents ensembles de mémoires doit se faire en fonction du programme, cette commutation est complexe et la vitesse provided to provide several sets of memories that are selectively connected to the CPU microprocessor under the control of the program of the system However, as the switching of different sets of memories must be done according to the program, this switching is complex and the speed
de traitement du programme est réduite De plus, l'établis- In addition, the establishment of the program is
sement d'un tel programme est une opération relativement complexe puisqu'il faut faire le travail avec une attention Such a program is a relatively complex operation since it is necessary to do the work with
et un soin extrêmes pour éviter les erreurs. and extreme care to avoid mistakes.
La présente invention a pour but de créer un micro-ordinateur remédiant aux inconvénients des solutions de l'art antérieur, notamment un microordinateur de table destiné à être combiné à un affichage sur tube cathodique, et ayant une zone de mémoire-tampon vidéo pour l'affichage cathodique qui est intégré dans une zone d'adresses entrée/ It is an object of the present invention to provide a microcomputer overcoming the disadvantages of the prior art solutions, including a tabletop microcomputer for combination with a CRT display, and having a video buffer memory area for the computer. cathode display which is integrated into an input / output zone
sortie du micro-ordinateur.output of the microcomputer.
L'invention a également pour but de créer un The invention also aims to create a
micro-ordinateur dans lequel la zone des adresses directe- microcomputer in which the address area directly
ment accessibles par l'utilisateur pour la programmation accessible by the user for programming
ne soit pas diminuée, en attribuant une zone de mémoire- not be diminished, by assigning a memory area-
tampon vidéo à une zone d'adresses entrée/sortie du micro- video buffer to an input / output address area of the micro-
ordinateur ou une zone de mémoire-tampon vidéo pour l'affi- computer or a video buffer area for displaying
chage cathodique commandé par les instructions entrée/sortie cathodic chase controlled by the entry / exit instructions
du microprocesseur CPU.CPU microprocessor.
A cet effet, l'invention concerne un micro- For this purpose, the invention relates to a micro-
ordinateur qui comporte un moyen de traitement central fonc- computer which includes a central processing means
tionnant avec des données de N bits et des informations with N-bit data and information
d'adresses de m bits, un bus, une mémoire morte pour enre- of m-bit addresses, a bus, a read-only memory for recording
gistrer un programme de commande et qui est reliée à l'unité centrale de traitement par le bus, une première mémoire vive comme zone de travail reliée au moyen de traitement central register a control program and which is connected to the central processing unit by the bus, a first RAM as a work area connected to the central processing means
par le bus, une seconde mémoire vive, distincte pour l'affi- by the bus, a second RAM, separate for the display
chage vidéo reliée au moyen de traitement central par le bus video display connected to the central processing by bus
et destinée à etre accédée par des instructions entrée/sor- and intended to be accessed by input / output instructions
tie du moyen de traitement central.of the central processing means.
La présente invention sera décrite plus en détail à l'aide des dessins annexés, dans lesquels: les figures l A et 1 B sont des schémas servant The present invention will be described in more detail with the aid of the accompanying drawings, in which: FIGS. 1A and 1B are diagrams
à expliquer le fonctionnement de l'unité centrale de traite- explain the operation of the central processing unit
ment du micro-ordinateur selon l'invention. the microcomputer according to the invention.
la figure 2 est un schéma-bloc d'un micro- FIG. 2 is a block diagram of a micro-
ordinateur correspondant à un mode de réalisation de l'in- computer corresponding to an embodiment of the invention.
vention.vention.
les figures 3 A et 3 B sont des schémas servant à expliquer les attributions des adresses de mémoire du FIGS. 3A and 3B are diagrams for explaining the assignments of the memory addresses of the
micro-ordinateur selon la figure 2.microcomputer according to Figure 2.
les figures 4 A-4 D sont des schémas servant à FIGS. 4A-4D are diagrams for
expliquer le branchement entre l'unité centrale de traite- explain the connection between the central processing unit
ment et la mémoire-tampon vidéo selon l'invention. and the video buffer according to the invention.
DESCRIPTION DETAILLEE D'UN MODE DE REALISATION PREFERENTIEL: DETAILED DESCRIPTION OF A PREFERENTIAL EMBODIMENT:
Selon les dessins et notamment la figure 2, un micro-ordinateur selon un mode de réalisation de l'invention comprend une unité centrale de traitement (CPU) 1 qui peut par exemple être le microprocesseur Z 8 OA de Zilog (marque) ou les microprocesseurs NSC-800 de National Semiconductor According to the drawings, and in particular FIG. 2, a microcomputer according to one embodiment of the invention comprises a central processing unit (CPU) 1 which can for example be Zilog's Z 8 OA microprocessor (brand) or the microprocessors NSC-800 from National Semiconductor
(marque) Ci-après le microprocesseur CPU 1 sera le micro- (brand) Hereinafter the microprocessor CPU 1 will be the micro-
processeur Z 8 QA qui servira à l'illustration de l'invention. processor Z 8 QA which will serve to illustrate the invention.
Le micro-ordinateur selon l'invention comporte également une mémoire morte ROM 2 qui enregistre un programme de commande et un programme interpréteur BASIC, et qui contient par exemple 32 K positions d'adresses à 8 bits allant de l'adresse OOOOH jusqu'à l'adresse 7 FFFH comme représenté à la figure 3 A Le micro-ordinateur comporte également une mémoire vive RAM 3 qui permet d'inscription du programme de l'utilisateur The microcomputer according to the invention also comprises a ROM 2 which stores a control program and a BASIC interpreter program, and which contains for example 32 K 8-bit address positions ranging from the address OOOOH to the address 7 FFFH as shown in Figure 3 A The microcomputer also includes a RAM RAM 3 which allows registration of the user program
et qui constitue également une zone de travail pour le mi- and which is also a working area for the middle
croprocesseur CPU 1 Comme représenté à la figure 3 B, la processor 1 As shown in FIG. 3B, the
mémoire vive RAM 3 contient également 32 K positions d'adres- RAM 3 also contains 32 K address positions.
ses à 8 bits allant de l'adresse 8000 H jusqu'à l'adresse FFFFH Il est à remarquer que les numéros des positions its 8 bits from the 8000 H address to the FFFFH address It should be noted that the position numbers
d'adresses à 8 bits sont uniquement donnés à titre d'exem- 8-bit addresses are only given as examples.
ple et l'invention n'est pas limitée à ces cas particuliers. ple and the invention is not limited to these particular cases.
Un bus de données 4 à 8 bits, un bus d'adresses inférieures à 8 bits, SL et un bus d'adresses supérieures à 8 bits 5 H A 4 to 8-bit data bus, an 8-bit lower address bus, SL, and an 8-bit 5-bit address bus
sont reliés aux bornes de données D 0-D 7, aux bornes d'adres- are connected to the data terminals D 0 -D 7 at the address terminals
ses A 0-A 7 et aux bornes d'adresses A 8-A 15 respectives du microprocesseur CPU 1 de la mémoire morte ROM 2 et de la its A 0 -A 7 and the respective address terminals A 8-A 15 of the microprocessor CPU 1 of the read-only memory ROM 2 and the
mémoire vive RAM 3 pour l'échange des informations. RAM RAM 3 for the exchange of information.
Pour commander la lecture de l'information de To order the reading of the information from
la mémoire morte ROM 2 et de la mémoire vive RAM 3, le micro- the ROM 2 and RAM 3 RAM, the micro-
processeur CPU 1 fournit un signal de demande de mémoire MREQ et/ou un signal de lecture RD aux entrées respectives de la porte OU 6 pour dériver un signal de mémoire MEMR qui est fourni aux bornes de lecture respectives R de chacune CPU 1 provides a memory request signal MREQ and / or a read signal RD at the respective inputs of the OR gate 6 to derive a memory signal MEMR which is supplied to the respective reading terminals R of each
des mémoires ROM 2 et RAM 3 De la même manière, pour effec- ROM 2 and RAM 3 memory. In the same way, for
tuer une opération d'inscription dans la mémoire RAM 3, un signal WR est généré par le microprocesseur CPU 1 et un to kill an enrollment operation in the RAM 3, a signal WR is generated by the microprocessor CPU 1 and a
signal d'inscription WR et/ou le signal de demande de mé- registration signal WR and / or the request signal for
moire MREQ sont fournis aux entrées respectives de la porte OU 7 Ce dernier circuit donne un signal d'inscription de mémoire MEMW qui est fourni à la borne d'inscription W de la MREQ are provided at the respective inputs of the OR gate 7. This latter circuit gives a MEMW memory registration signal which is supplied to the registration terminal W of the
mémoire RAM 3.RAM memory 3.
Dans l'ordinateur selon l'invention comme re- In the computer according to the invention as
présenté à la figure 2, on a un maximum de 256 ports I/O (entrée/sortie) externes 11 qui peuvent être reliés au microprocesseur CPU 1, chaque port étant repéré par un numéro de port N compris entre OOH et FFH On peut toutefois shown in FIG. 2, there is a maximum of 256 external I / O (input / output) ports 11 which can be connected to the microprocessor CPU 1, each port being identified by a port number N between OOH and FFH.
avoir un nombre de ports I/O, 11 inférieur à 256 Par exem- have a number of I / O ports, 11 less than 256, for example
ple, on peut avoir les ports numérotés de 80 H jusqu'à FFH. ple, we can have ports numbered from 80 H to FFH.
Un ensemble de dispositifs I/O (entrée/sortie) externes tels A set of external I / O (input / output) devices such
qu'un clavier 21 et une cassette à bande magnétique 22 peu- that a keyboard 21 and a tape cassette 22 can
vent être reliés à chaque port I/O 11 avec un maximum de connected to each I / O port 11 with a maximum of
256 dispositifs externes I/O pour chaque port Pour facili- 256 external I / O devices for each port To facilitate
ter la compréhension de l'invention, un seul port I/O il représenté à la figure 2 sera décrit ci-après Le port I/O 11 se compose des bornes de données DO-D 7 reliées au bus de données 4 et les bornes d'adresses A -A 7 reliées au bus In order to understand the invention, only one I / O port shown in FIG. 2 will be described hereinafter. The I / O port 11 consists of the DO-D data terminals 7 connected to the data bus 4 and the terminals address A -A 7 connected to the bus
d'adresses inférieures 5 L De la même manière, comme indi- In the same way, as indi-
qué précédemment pour les mémoires ROM 2 et RAM 3, le micro- processeur CPU 1 commande la lecture et l'inscription d'une information par le port I/O 11 Ainsi, le microprocesseur CPU 11 génère un signal de demande I/O (entrée/sortie) IORQ et le signal de demande I/o et/ou le signal de lecture RD sont fournis aux entrées respectives de la porte OU 8 qui fournit à son tour un signal de lecture I/O (entrée/sortie) As previously for the ROM 2 and RAM 3, the microprocessor CPU 1 controls the reading and the writing of information by the I / O port 11. Thus, the microprocessor CPU 11 generates an I / O request signal ( input / output) IORQ and the I / O request signal and / or RD read signal are provided at the respective inputs of the OR gate 8 which in turn provides an I / O read signal (input / output)
IOR à la borne de lecture R du port I/o 11 De la même ma- IOR at the reading terminal R of port I / o 11 Of the same ma-
nière, le signal de demande I/O IORQ et/ou le signal d'ins- the I / O request signal IORQ and / or the signal of
cription WR sont fournis par le microprocesseur CPU 1 aux entrées respectives d'une porte OU 9 qui à son tour fournit un signal d'inscription I/o, IOW à une borne d'inscription WR are provided by the microprocessor CPU 1 to the respective inputs of an OR gate 9 which in turn provides a registration signal I / O, IOW to a registration terminal.
W du port I/O 11 La lecture et l'inscription d'une informa- W port I / O 11 Reading and recording information
tion entre le port I/o il et le microprocesseur 1 se font between the I / O port and the microprocessor 1 are
de cette façon.like this.
Uniquement à titre d'exemple, on décrira ci- By way of example only, it will be described
après les instructions de travail d'un microprocesseur Z 80 A pour l'échange des données entre un port I/o, 11 externe et le microprocesseur CPU 1 (et par conséquence, la mémoire RAM 3) On remarque d'abord que le microprocesseur Z 80 A comporte au moins A, B, C, D, E, H et L registres généraux et le transfert des données à 8 bits entre un port I/O 11 externe et un ou plusieurs de ces registres se fait par le bus de données 4 L'information d'adresse correspondante est transférée par le bus d'adresses à 16 bits formé du bus d'adresses supérieures à 8 bits, 5 H et du bus d'adresses inférieures à 8 bits, 5 L On peut en particulier utiliser les instructions I/O suivantes: I-1 IN A, n Cette instruction transfère la donnée à 8 bits d'un port d'entrée portant la référence N (n compris entre after the working instructions of a microprocessor Z 80 A for the exchange of data between an external I / O port, 11 and the CPU 1 microprocessor (and consequently, the RAM 3) It is first noted that the microprocessor Z 80 A has at least A, B, C, D, E, H and L general registers and the transfer of 8-bit data between an external I / O port 11 and one or more of these registers is via the bus of The corresponding address information is transferred by the 16-bit address bus formed from the address bus of greater than 8 bits, 5 H and the address bus smaller than 8 bits, 5 L. use the following I / O instructions: I-1 IN A, n This instruction transfers the 8-bit data of an input port with the reference N (n between
O et 255) jusqu'au registre A du microprocesseur CPU. O and 255) to register A of the CPU microprocessor.
I-A OUT n, A Cette instruction transfère la donnée à 8 bits du registre A du microprocesseur à un port de sortie désigné par le numéro de port n Il est à remarquer qu'avec ses instructions la donnée à 8 bits du registre A apparatt à la fois sur les IA OUT n, A This instruction transfers the 8-bit data from register A of the microprocessor to an output port designated by the port number n It should be noted that with its instructions the 8-bit data of the register A appears on the times on the
bornes de données DO-D 7 et sur les bornes d'adresses A 8-A 15. data terminals DO-D 7 and on the address terminals A 8-A 15.
Dans ces conditions, les bornes d'adresses inférieures à 8 bits A 0-A 7 reçoivent 1 ' information d'adresses et indique le numéro de port N comme représenté à la figure 1 A. II-1 IN r, (C) Cette instruction transfère la donnée sur un port (identifié par le numéro de port n) désigné par la paire de registres BC à un registre r, le registre r étant l'un des registres A, B, C, D, E, H, L. II-A OUT (C), r Under these conditions, the 8-bit address terminals A 0-A 7 receive the address information and indicate the port number N as shown in FIG. 1 A. II-1 IN r, (C) This instruction transfers the data to a port (identified by the port number n) designated by the register pair BC to a register r, the register r being one of the registers A, B, C, D, E, H, L II-A OUT (C), r
Cette instruction transfère les données du re- This instruction transfers the data from the re-
gistre r au port (identifié par le numéro de port n) désigné par la paire de registres BC A la figure 1 B, la donnée at the port (identified by the port number n) designated by the pair of BC registers In Figure 1B, the data
correspondant au registre r apparait sur les bornes de don- corresponding to the register r appears on the data terminals.
nées D -D; le registre C contient l'information des bornes d'adresses AOA 7 correspondant au numéro de port N et le born D-D; the register C contains the information of the AOA address terminals 7 corresponding to the port number N and the
registre B contient l'information des bornes d'adresses A 8- register B contains the information of the address terminals A 8-
A 15 correspondant au dispositif I/O (entrée/sortie) relié au port désigné Comme on a 8 bits d'informations dans le registre C, on peut brancher un maximum de 256 dispositifs I/o (c'est-à-dire entre O et 255 dispositifs) sur chaque A 15 corresponding to the I / O device (input / output) connected to the designated port As there are 8 information bits in the C register, a maximum of 256 I / O devices can be connected (i.e. O and 255 devices) on each
port comme cela a été indiqué.port as has been indicated.
Il découle clairement de l'exposé ci-dessus que les instructions de transfert de bloc suivantes sont également utilisées dans le microprocesseur CPU 1: It is clear from the above discussion that the following block transfer instructions are also used in the CPU 1 microprocessor:
III-1 INIR, INDRIII-1 INIR, INDR
Pour ces instructions, un ensemble d'octets de données c'est-à-dire des blocs de données peut 9 tre transféré d'un port N à la mémoire principale Dans ce cas, la paire de registres BC est utilisée pour déterminer le numéro de port (registre C) et le nombre d'octets à transférer (registre B). Le bloc de données est transféré à une position de mémoire For these instructions, a set of data bytes i.e. blocks of data can be transferred from a port N to the main memory In this case, the pair of registers BC is used to determine the number port (C register) and the number of bytes to be transferred (B register). The data block is transferred to a memory position
dont l'adresse est déterminée par la paire de registres HL. whose address is determined by the pair of HL registers.
Par exemple, la position de la dernière adresse à laquelle la donnée doit 9 tre transférée est stockée dans la paire de For example, the position of the last address to which the data is to be transferred is stored in the pair of
registres HL.HL registers.
Le registre B est alors utilisé comme compteur; ce registre décompte jusqu'à zéro En particulier, la valeur contenue dans le registre B est décrémentée en permanence d'une unité et au cours de chaque décrément d'une unité, il Register B is then used as a counter; this register counts down to zero In particular, the value contained in the register B is decremented permanently by one unit and during each decrement of one unit, it
y a transfert d'un octet du bloc Lorsque la grandeur enre- There is a transfer of a byte from the block When the magnitude
gistrée dans le registre B est égale àzéro, tous les octets registered in register B is equal to zero, all bytes
du bloc de données ont été transférés vers le port I/O res- of the data block were transferred to the remaining I / O port.
pectif désigné par le registre C.dot designated by the C register.
III-2 OTIR, OTDRIII-2 OTIR, OTDR
Pour ces instructions, on peut transférer un bloc de données de la mémoire principale à un port I/o désigné par le registre C La paire de registres HL et le For these instructions, a block of data can be transferred from the main memory to a port I / o designated by the register C. The pair of registers HL and the
registre B sont utilisés de la m 9 me manière que celle décri- register B are used in the same way as that described in
te ci-dessus.te above.
A titre d'exemple des instructions ci-dessus, on peut utiliser le programme suivant pour effectuer ce transfert: As an example of the instructions above, the following program can be used to perform this transfer:
LD HL, 08 FFHLD HL, 08 FFH
LD BC, FF 03 HLD BC, FF 03 H
OTDR A l'aide de ce programme, la dernière adresse de la mémoire principale à laquelle est enregistrée la OTDR Using this program, the last address of the main memory to which the
donnée est chargée dans la paire de registres HL par l'ins- data is loaded into the HL register pair by the
truction de chargement LD c'est-à-dire la dernière adresse O 8 FFH Le numéro de port N est chargé dans le registre C c'est-à-dire 03 H et le nombre d'octets qu'il faut transférer est chargé dans le registre B c'està-dire FFH La valeur chargée dans le registre B est alors décrémentée en continu jusqu'à ce que cette valeur soit égale à zéro; pendant cha- que décrément d'une unité, un octet du bloc de données situé aux adresses 0800 H 08 FFH de la mémoire principale est load truction LD, ie the last address O 8 FFH The port number N is loaded in the register C that is 03 H and the number of bytes to be transferred is loaded in the register B ie FFH The value loaded in the register B is then decremented continuously until this value is equal to zero; during each decrement of one unit, one byte of the data block at the 0800 H 08 FFH addresses of the main memory is
transféré au port désigné par le numéro de port 03 H Lors- transferred to the port designated by the port number 03 H
que la grandeur enregistrée dans le registre B est égale à that the quantity recorded in register B is equal to
zéro, tous les octets du bloc de données sont transférés. zero, all bytes in the data block are transferred.
Selon une caractéristique de l'invention, il est prévu une mémoire vive vidéo RAM 12, distincte comme According to one characteristic of the invention, there is provided a random access memory RAM 12, which is distinct as
mémoire-tampon utilisée dans l'affichage des résultats trai- buffer used in the display of the results processed
tés et, comme représenté à la figure 3 B, il lui est attribué 32 K adresses de mémoire correspondant aux adresses OOOOH jusqu'à 7 FFFH (exemple) Pour faciliter le transfert des and, as shown in Figure 3 B, it is assigned 32 K memory addresses corresponding to the addresses OOOOH up to 7 FFFH (example) To facilitate the transfer of
données entre la mémoire vive vidéo RAM 12 et le micropro- data between the RAM RAM 12 and the micropro-
cesseur Z 80 A (figure 2), les bornes d'adresses inférieures à 8 bits A 0A 7 de la mémoire vidéo RAM 12 sont reliées au bus d'adresses supérieures 5 H correspondant aux bornes d'adresses supérieures à 8 bits A 8-A du microprocesseur Z 80 A (Figure 2), the lower 8-bit address terminals A 0A 7 of the RAM video memory 12 are connected to the upper address bus 5 H corresponding to the higher 8-bit address terminals. A microprocessor
CPU 1 de la mémoire mort ROM 2 et de la mémoire vive RAM 3. CPU 1 of ROM 2 RAM and RAM 3.
De la même manière, les bornes d'adresses supérieurs à 8 bits A 8-A 15 de la mémoire vidéo RAM 12 sont reliées au bus In the same way, the 8-bit address terminals A 8-A 15 of the RAM video memory 12 are connected to the bus
d'adresses inférieures SL correspondant aux bornes d'adres- of lower addresses SL corresponding to the terminals
ses inférieures, à 8 bits A 0-A 7 du microprocesseur CPU 1 de la mémoire morte ROM 2 et de la mémoire vive RAM 3 En outre, un signal de lecture I/o, IOR et un signal d'inscription I/0 IOW provenant des portes OU 8 et 9 respectives sont its lower, 8-bit A 0-A 7 of the microprocessor CPU 1 of the ROM 2 and the RAM RAM 3 In addition, an I / O read signal, IOR and an I / 0 registration signal IOW from the respective OR gates 8 and 9 are
fournis à une borne de lecture R et à une borne d'inscrip- supplied to a reading terminal R and to a registration terminal
tion W respectives de la mémoire vidéo RAM 12 pour commander les opérations de lecture et d'inscription Les bornes de données D -D 7 de la mémoire vidéo RAM 12 sont également reliées au bus de données 4 Pour afficher le contenu de la mémoire vive vidéo RAM 12, il est prévu un écran cathodique de contr 8 le 13 relié à la mémoire vive vidéo RAM 12 pour lire séquentiellement les données de la mémoire-vidéo RAM 12 et fourni ces données au dispositif d'affichage à tube W respectively of the video memory RAM 12 to control the read and write operations The data terminals D-D 7 of the video memory RAM 12 are also connected to the data bus 4 To display the contents of the video RAM RAM 12, there is provided a control screen 13 on the 13 connected to the video RAM RAM 12 for sequentially reading the data of the video memory RAM 12 and provided these data to the display device tube
cathodique 23.cathodic 23.
Dans le micro-ordinateur selon l'invention, représenté à la figure 2, les mémoires morte ROM 2 et vive In the microcomputer according to the invention, represented in FIG. 2, ROM memories 2 and live
RAM 3 sont associées aux zones de commande de mémoire res- RAM 3 are associated with the memory control areas
pectives du microprocesseur CPU 1 alors que la mémoire vive vidéo RAM 12 est associée à une zone I/0 (entrée/sortie) du microprocesseur De cette façon, la mémoire vive vidéo RAM microprocessor CPU 1 while the RAM RAM 12 is associated with a zone I / 0 (input / output) of the microprocessor In this way, RAM video RAM
12 peut être adressée par la paire de registres BC du micro- 12 can be addressed by the pair of BC registers of the micro-
processeur CPU 1 en réponse aux instructions I/0 comme exa- CPU 1 processor in response to the I / O instructions as
miné précédemment, par exemple pour les instructions II-1 mined previously, for example for instructions II-1
et II-2 Ainsi, par suite de cette attribution pour les mé- and II-2 Thus, as a result of this allocation for the
moires ROM 2 et RAM 3 et RAM 12, la zone de travail ou zone ROM 2 and RAM 3 and RAM 12, the work area or zone
programmable utilisable dans la mémoire RAM 3 n'est pas ré- programmable memory that can be used in the RAM memory 3 is not
duite par la zone de mémoire vive vidéo RAM, ce qui permet through the RAM video RAM area, which allows
à l'utilisateur de disposer d'une plus grande zone de pro- the user to have a larger area of pro-
gramme De plus comme la zone de la mémoire vive vidéo RAM gram Plus like the RAM video RAM area
12 peut avoir jusqu'à 32 K octets, on peut réaliser une fonc- 12 can be up to 32 K bytes, we can perform a function
tion graphique ayant une résolution élevée correspondant par exemple à 640 x 400 points Il est à remarquer que les instructions ou ordres fournis par le micro-ordinateur CPU 1 aux mémoires ROM 2 et RAM 3 peuvent être analogues à ceux For example, it is important to note that the instructions or commands provided by the microcomputer CPU 1 to the ROM 2 and RAM 3 memories may be similar to those
utilisés dans un micro-ordinateur classique et les instruc- used in a conventional microcomputer and the instruc-
tions I/0 ou ordres 1-1, I-2, II-1, II-2, III-1 et III-2 peuvent facilement être utilisés dans la mémoire vive vidéo RAM 12 En d'autres termes, il est important d'avoir une mémoire vidéo RAM 12, distincte qui est accédée par les instructions I/Odu microprocesseur CPU 1 En conséquence, la mémoire vive vidéo RAM 12 peut être considérée comme un I / O or commands 1-1, I-2, II-1, II-2, III-1 and III-2 can easily be used in RAM RAM 12 In other words, it is important to to have a separate RAM memory 12 which is accessed by the instructions I / O CPU microprocessor 1 As a result, RAM RAM 12 can be considered as a
autre port I/0 ou un autre dispositif I/0. another I / O port or other I / O device.
Il est également à remarquer que comme précé- It should also be noted that as
demment examiné, les connexions entre les bornes d'adresses have been examined, the connections between the
inférieures à 8 bits A -A et les bornes d'adresses supé- less than 8 bits A-A and the higher address
rieures à 8 bits A 8-A 15 de la mémoire vive vidéo RAM 12 sont inversées ou sont échangées par rapport à celles du microprocesseur CPU 1 et des mémoires ROM 2 et RAM 3 comme The 8-bit A 8-A 15 of the RAM RAM 12 are inverted or are exchanged with respect to those of the CPU 1 microprocessor and the ROM 2 and RAM 3 memories.
représenté aux figures 4 A-4 C au moins lorsque le micropro- 4 A-4 C at least when the micropro-
cesseur CPU 1 est un microprocesseur Z 8 QA En conséquence, le transfert des blocs d'une unité de 256 octets peut se faire entre la mémoire vive RAM 3 et la mémoire vidéo RAM 12 en réponse aux instructions I/o, III-1 et III-2 Par exemple, le programme OTDR ci-dessus peut servir à réaliser ce transfert Dans ces conditions, la valeur enregistrée The CPU 1 processor is a Z 8 QA microprocessor. Accordingly, the transfer of the blocks of a 256-byte unit can be done between the RAM RAM 3 and the RAM video memory 12 in response to the instructions I / O, III-1 and III-2 For example, the OTDR program above can be used to perform this transfer Under these conditions, the recorded value
dans le registre C désigne la mémoire vive vidéo RAM 12. in the register C denotes the video RAM RAM 12.
Avec un tel programme, on peut facilement transférer directe- With such a program, one can easily transfer directly
ment les données de la mémoire vive RAM 3 à la mémoire vive Data RAM 3 RAM to RAM
vidéo RAM 12 sans aucune mémoire-tampon ou dispositif ana- RAM 12 video without any buffer or analog device
logue Comme représenté à la figure 4 D, les adresses infé- As shown in Figure 4D, the addresses below
rieures à 8 bits A 0-A 7 du microprocesseur CPU 1 enregistrées dans le registre C correspondent aux positions d'adresses respectives du port I/0 11 ou de la mémoire vidéo RAM 12 alors que les instructions I/O I-1, I-2, II-1, II-2, III-1, III-2 peuvent servir dans la mémoire vive vidéo 12 de façon 8-bit A 0-A 7 of the microprocessor CPU 1 stored in the register C correspond to the respective address positions of the I / O port 11 or the video memory RAM 12 while the I / O instructions I-1, I -2, II-1, II-2, III-1, III-2 can be used in video RAM 12 so
analogue à un micro-ordinateur classique. analogous to a conventional microcomputer.
Il est à remarquer que dans la présente inven- It should be noted that in the present invention
tion, il est inutile de d'abord choisir un ensemble de mé- tion, it is useless to first choose a set of
moires puis accéder à cet ensemble La vitesse d'exécution du programme n'est pas diminuée et il n'est pas nécessaire then access this set The speed of execution of the program is not diminished and it is not necessary
que le programmeur prépare un programme complexe. that the programmer prepares a complex program.
Claims (1)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56092826A JPS57207970A (en) | 1981-06-16 | 1981-06-16 | Microcomputer |
Publications (2)
Publication Number | Publication Date |
---|---|
FR2507799A1 true FR2507799A1 (en) | 1982-12-17 |
FR2507799B1 FR2507799B1 (en) | 1985-01-04 |
Family
ID=14065231
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR8210537A Granted FR2507799A1 (en) | 1981-06-16 | 1982-06-16 | MICROCOMPUTER |
Country Status (8)
Country | Link |
---|---|
JP (1) | JPS57207970A (en) |
AT (1) | AT388620B (en) |
AU (1) | AU561809B2 (en) |
CA (1) | CA1181528A (en) |
DE (1) | DE3222704A1 (en) |
FR (1) | FR2507799A1 (en) |
GB (1) | GB2103398B (en) |
NL (1) | NL8202448A (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3308612A1 (en) * | 1983-03-11 | 1984-09-13 | hob Horst Brandstätter, 8502 Zirndorf | Screen arrangement for computer or memory systems |
GB2137382B (en) * | 1983-08-20 | 1985-12-04 | Christopher John Favero Jordan | Computer memories |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3973244A (en) * | 1975-02-27 | 1976-08-03 | Zentec Corporation | Microcomputer terminal system |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4026555A (en) * | 1975-03-12 | 1977-05-31 | Alpex Computer Corporation | Television display control apparatus |
US4298931A (en) * | 1978-06-02 | 1981-11-03 | Hitachi, Ltd. | Character pattern display system |
JPS6036592B2 (en) * | 1979-06-13 | 1985-08-21 | 株式会社日立製作所 | Character graphic display device |
JPS57101888A (en) * | 1980-12-16 | 1982-06-24 | Sony Corp | Character display |
JPS57101887A (en) * | 1980-12-16 | 1982-06-24 | Sony Corp | Character display |
-
1981
- 1981-06-16 JP JP56092826A patent/JPS57207970A/en active Pending
-
1982
- 1982-06-10 AU AU84772/82A patent/AU561809B2/en not_active Ceased
- 1982-06-14 CA CA000405102A patent/CA1181528A/en not_active Expired
- 1982-06-15 GB GB08217266A patent/GB2103398B/en not_active Expired
- 1982-06-16 NL NL8202448A patent/NL8202448A/en not_active Application Discontinuation
- 1982-06-16 AT AT233082A patent/AT388620B/en not_active IP Right Cessation
- 1982-06-16 FR FR8210537A patent/FR2507799A1/en active Granted
- 1982-06-16 DE DE19823222704 patent/DE3222704A1/en not_active Ceased
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3973244A (en) * | 1975-02-27 | 1976-08-03 | Zentec Corporation | Microcomputer terminal system |
Non-Patent Citations (2)
Title |
---|
COMPUTER DESIGN, vol. 17, no. 3, mars 1978, pages 122-126, Concord, US * |
ELEKTRONIK, vol. 30, no. 11, juin 1981, pages 62-64, Munich, DE * |
Also Published As
Publication number | Publication date |
---|---|
CA1181528A (en) | 1985-01-22 |
GB2103398A (en) | 1983-02-16 |
AU8477282A (en) | 1982-12-23 |
GB2103398B (en) | 1985-07-17 |
FR2507799B1 (en) | 1985-01-04 |
AU561809B2 (en) | 1987-05-21 |
AT388620B (en) | 1989-08-10 |
ATA233082A (en) | 1988-12-15 |
NL8202448A (en) | 1983-01-17 |
DE3222704A1 (en) | 1982-12-30 |
JPS57207970A (en) | 1982-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1495514A (en) | Procedure calls and stack mechanism | |
JPS6155688B2 (en) | ||
EP0027851A1 (en) | System for controlling the duration of the time interval between data blocks in a computer-to-computer transmission system | |
FR2507799A1 (en) | MICROCOMPUTER | |
FR2491241A1 (en) | CONTROL UNIT FOR DISPLAY BODY | |
EP0018298A1 (en) | Method of obtaining the result of a numerical calculation in floating-point representation with the number of exact significant digits, and numerical calculating device for carrying out this method | |
EP0519847A1 (en) | Data count memory card and reading apparatus | |
FR2420172A1 (en) | DEVICE FOR THE TRANSFER OF PARTIAL DATA BLOCKS INTO A DATA PROCESSING SYSTEM | |
FR2637708A1 (en) | Device for data processing | |
FR2526561A1 (en) | MICROPROCESSOR MICROCOMPUTER SYSTEM | |
EP0081873A1 (en) | Data processing system allowing use of the same erasable and programmable memory for both reading and writing instructions and data | |
EP0135428B1 (en) | Method and device for determining a velocity | |
EP0191656B1 (en) | Character generator and use of it in a display system | |
JPH0776983B2 (en) | IC card | |
US5321822A (en) | Information processing system with addressing exception | |
JPS58193577A (en) | Graphic japanese character learning machine | |
JPH0120514B2 (en) | ||
JPH0363094B2 (en) | ||
FR3136079A1 (en) | Method for managing a sensitive data area in FLASH memory | |
JPH05265432A (en) | Memory card circuit | |
FR2445987A1 (en) | DATA PROCESSING UNIT | |
EP0449190A1 (en) | Programmer producing binary output signals in response to a clock signal | |
JPH01314386A (en) | Image processor | |
FR2520528A1 (en) | MICROCOMPUTER PROCESSOR | |
FR2576123A1 (en) | Stand alone graphics terminal for displaying block diagrams with an evolving display, method for generating such block diagrams |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ST | Notification of lapse |