FR2497616A1

FR2497616A1 - Generateur de vibrations numeriques corrigees

Info

Publication number: FR2497616A1
Application number: FR8100421A
Authority: FR
Inventors: Philip Stephen Crosby; Dale A Jordan
Original assignee: Tektronix Inc
Current assignee: Tektronix Inc
Priority date: 1981-01-07
Filing date: 1981-01-07
Publication date: 1982-07-09
Also published as: FR2497616B1

Abstract

GENERATEUR DE VIBRATIONS NUMERIQUES CORRIGEES, DESTINE A PRODUIRE UNE SEQUENCE D'ETATS DE VIBRATION. CE GENERATEUR PRODUIT EFFECTIVEMENT DES VALEURS ANALOGIQUES DISCRETES QUI RESTENT CONSTANTES A CHAQUE REPETITION D'UN SIGNAL EN COURS DE CHIFFRAGE; CES VALEURS ANALOGIQUES SONT ADDITIONNEES EN 50 A UNE VALEUR ANALOGIQUE D'ENTREE EN COURS DE CHIFFRAGE; LES ETATS DE VIBRATION POSSEDENT DEUX CARACTERISTIQUES UTILES: UN DIAGRAMME A INVERSION DE BIT DANS LEQUEL ON UTILISE UNE SEQUENCE DE VALEURS DE VIBRATION POUR ASSURER PROGRESSIVEMENT LA RESOLUTION MAXIMALE DU CHIFFREUR ET UNE TECHNIQUE DE CORRECTION DES VALEURS GRACE A UNE QUANTITE CONNUE DANS LE BUT D'AMELIORER STATISTIQUEMENT LA PRECISION DU CHIFFREUR. APPLICATION AUX SYSTEMES NECESSITANT LA CORRECTION NOTAMMENT D'ERREURS DE QUANTIFICATION.

Description

La présente invention a trait au domaine des convertisseurs analogiques-numériques et plus particulièrement à un appareil et un procédé pour améliorer la précision et la résolution, ou pouvoir séparateur, d'un indicateur numérique.

Au cours du processus de convertion de signaux analogiques en signaux numériques, certaines erreurs sont introduites dans le signal numérique de sortie. Des sources-type d'erreurs sont les erreurs bien connues dites de suppression, les erreurs de facteur de proportionalité, les erreurs de linéarité et de non-monotonicité. Une autre source d'erreur concerne le processus de quantification proprement dit.

Connue sous le nom d'erreur de quantification, cette erreur se produit lorsqu'on applique un signal continu à un dispositif quantificateur. Le signal continu est quantifié en le compartimentant en gammes discrètes. Toutes les valeurs analogiques qui se trouvent dans une gamme déterminée sont représentées par le même code numérique, qui correspond à une valeur d'entrée analogique de gamme nominale intermédiaire.

Un point de coupure, désigné en n, est défini comme étant la tension d'entrée analogique à laquelle il est également probable que le code de sortie numérique sera soit n, soit n + 1. Par conséquent, il existe une erreur inhérente de quantification de - bit moins significatif (BMS) dans le processus de conversion analogique-numérique. Des méthodes antérieures visant à réduire cette tension d'erreur comportent l'accroissement du nombre de bits dans le code de sortie.

Suivant la présente invention, un générateur de vibrations numériques produit une séquence d'états de vibration. Cette séquence d'états de vibration est transformée en tensions analogiques qui sont additionnées avec un signal analogique d'entrée avant que celui-ci soit transformé en un signal numérique par un quantificateur. Les états de vibration comportent deux caractéristiques exceptionnelles. La première est un schéma d'inversion de bit dans lequel la même séquence d'états de vibration est utilisée pour obtenir une résolution maximale du quantificateur. La seconde caractéristique réside dans l'inclusion d'un composant de vibration qui soit égal à l'équivalent analogique d'un nombre entier de BMS afin d'améliorer statistiquement la précision du quantificateur.

Par conséquent, l'un des buts de la présente invention consiste à prévoir un moyen pour améliorer la précision d'un quantificateur.

Un autre but de la présente invention consiste à prévoir un moyen permettant d'améliorer la résolution d'un quantificateur.

L'invention, pour ce qui concerne tant son organisation que la méthode opérationnelle, ainsi que d'autres avantages et buts qui la caractérisent, sera mieux comprise si l'on se réfère à la description qui suit et au dessin annexé, donné à titre d'exemple. Toutefois, il est entendu que le mode de réalisation décrit ne vise nullement à limiter l'invention, car il n'est donné qu'à titre d'illustration pour permettre aux spécialistes dans l'art d'en comprendre totalement les principes et le mode d'ap plication dans un cas pratique déterminé, ce qui permet d'y apporter des modifications sans s'écarter desdits principes.

L'unique Figure du dessin annexé montre un schéma synoptique d'une disposition de circuit destinée à améliorer la précision et la résolution d'un indicateur numérique suivant la présente invention.

Si l'on se réfère maintenant à l'unique Figure du dessin, on voit que le signal analogique que l'on doit convertir en signal numérique ou digital est introduit dans le système par une ligne d'entrée ioe qui l'applique à l'amplificateur sommateur ou additionneur 50. Ce signal d'entrée est également appliqué à un générateur 10 de signaux d'horloge qui engendre effectivement une impulsion d'horloge à la fin de chaque période répétitive du signal d'entrée. La sortie du générateur d'impulsions d'horloge 10 est appliquée à l'entrée d'horloge (CK) du compteur 30.

Le compteur 30 reçoit également une impulsion de remise à zéro par la ligne d'entrée 20. L'impulsion de remise à zéro est appliquée à l'entrée de remise à zéro du compteur 3G de façon à permettre le démarra- ge du système. Cette impulsion de remise à zéro peut entre engendrée par un phénomène extérieur au système de numération ou de chiffrage, par exemple une séquence de mise en circuit. Le compteur 30 peut être par exemple un compteur classique à sortie binaire. on n'a représenté un compteur à cinq bits de type classique que dans un but explicatif.Dans le circuit représenté, la sortie QG est celle aU B.NE (bit le moins significa- tif), tandis que la sorte 24 est celle du BPS (bit le plus significatIf) du mot de sortie du compteur.

Les sorties du compteur 30 sont reliées directement aux entrées des données du convertisseur numérique-analogique 40 (CNA). Ce convertis- seur CNA 4C peut être de tout type disponible dans le commerce, et le nombre de sorties qu'il comporte doit correspondre, naturellement, au nombre de bits du mot de sortie du compteur 3C. Par conséquent, on a représenté un C de 5 bits. La sortie de ce convertisseur C 40 est appliquée à une entrée d'un dispositif additionneur 50 dont 1 'autre sortie reçoit le signal analogique d'entrée original. Le dispositif additionneur 50 peut comporter un amplificateur opérationnel, un réseau résistif, ou des composants similaires.

La sortie de l'amplificateur additionneur 50 est appliquée à l'entrée d'un indicateur ou chiffreur de forme d'onde 60. Ce dernier peut être constitué par n'importe quel indicateur de forme d'onde de type classique, comportant un quantificateur, un générateur d'impulsions d'horloge et des accumulateurs appropriés destinés à accumuler précisément des échantillons successifs du signal quantifié. Dans un but uniquement d'illustration, on a utilisé un quantificateur à 8-bits dans l'indicateur de forme d'onde 60.

Ce dernier affiche l'erreur de quantification mentionnée plus haut, soit h BMS. Le quantificateur à 8 bits proposé à titre d'exemple non-limitatif fonctionne sous une tension maximale d'entrée de 10 Volts. Dans un tel quantificateur, l'équivalent analogique d'entrée analogique en BMS du mot numérique de sortie est de 39,1 millivolts.

Les lignes de sortie du compteur 30 sont reliées aux entrées du CN 40 de telle sorte que ce dernier produit des tensions de sortie conformément au Tableau ci-apres
Etat du compteur Sortie du CNA (en millivolts)
00000 0
00001 19,5 - F BMS
00010 9,8 - 1/4 BMS
00011 29,3 - 3/4 BMS
00100 4,9 - 1/8 BMS
00101 24,4 - 5/8 BMS
001io 14,7 - 3/8 BMS
00111 33,6 - 7/8 BMS
01000 78,2 - 2 BMS
01001 97,7 - 2 h BMS
01010 88,0 - 2 1/4 BMS
01011 107,5 - 2 3/4 BMS
01100 83,1 - 2 1/8 BMS
01101 102,6 - 2 5/8 BMS
01110 92,9 - 2 3/8 BMS
01111 111,8 - 2 7/8 BMS
10000 39,1 - 1 BMS
10001 58,6 - 1 4 BMS
10010 48,9 - 1 1/4 BMS
10011 68,4 - 1 3/4 BMS
10100 44,0 - 1 1/8 BMS
10101 63,5 - 1 5/8 BMS
10110 53,8 - 1 3/8 BMS
10111 72,7 - 1 7/8 BMS
11000 117,3 - 3 BMS
11001 136,8 - 3 e BMS
11010 127,1 - 3 1/4 BMS
11011 146,6 - 3 3/4 ssMS
11100 122,2 - 3 1/8 BMS
11101 141,7 - 3 5/8 BMS
11110 132,0 - 3 3/8 BMS
11111 150,9 - 3 7/8 BMS
Après avoir reçu une impulsion de remise à zéro, le compteur 30 se retrouve dans son état initial (00000). Au terme de chaque période de répétition du signal analogique continu d'entrée, une impulsion d'horloge est engendrée par le générateur de signaux d'horloge 10. Cette impulsion d'horloge est appliquée à l'entrée d'horloge du compteur binaire 30 qui produit les 32 états de compteur représentés dans le tableau ci-dessus.

Chaque répétition du signal d'entrée détermine une sortie individuelle discrète du convertisseur numérique-analogique 40. On peut constater d'après ce tableau que la sortie du convertisseur CNA 40 est amenee à passer par 32 états de vibration, chacun desquels est progressivement ajouté au signal d'entrée avant le processus de quantification de 8 bits qui se déroule dans l'indicateur ou chiffreur de forme d'onde 60.

On comprendra plus clairement le fonctionnement du circuit suivant la présente invention si l'on se réfère à l'unique Figure du dessin annexé au cours de la lecture de la présente description. Le compteur est remis à zéro par un moyen extérieur quelconque (non représenté) et sa sortie reprend son état initial (00000). La répétition initiale du signal analogique est additionnée à la sortie du convertisseur cNA 40, qui est à zéro à cet instant, et chiffrée par le chiffreur ou indicateur de forme d'onde 60. Bien entendu, ce processus devrait produire un signal numérique de sortie basé sur la résolution et la précision du quantificateur à huit bits dudit indicateur ou chiffreur de forme d'onde 60.

Ainsi, on a l'expression (A]

(D0] , où A désigne la séquence initiale des valeurs analogiques d'entrée et Do la séquence initiale des valeurs de sortie. Au terme de la première répétition du signal analogique d'entrée, le générateur 10 de signaux d'horloge engendre effectivement un signal d'horloge et l'applique au compteur binaire 30.

La sortie de ce dernier augmente d'une unité pour passer à 00001. Comme le montre le tableau ci-dessus, le convertisseur numérique-analogique 40 transforme cette sortie de compteur en un équivalent analogique de h BMS du quantificateur du circuit. Cette valeur analogique est additionnée au signal analogique d'entrée dans l'additionneur 50 pour former la séquence CA + h 3MS) .Cette séquence est convertie en valeurs numériques afin de fournir la séquence numérique [D1] . Les séquences FD0i et tD13 peuvent être ajoutées l'une à l'autre pour constituer une nouvelle séquence D0+1]
L'effet produit par le processus ci-dessus réside essentiellement dans le fait qu'il double la résolution ou la définition du quantificateur à huit bits. On peut prouver, par une manipulation mathématique appropriée, que la nouvelle séquence tDC+13 est égale à la sortie numérique produite par un quantificateur à neuf bits fonctionnant sur la séquence analogique (A + 1/4 BMS .Le quantificateur possède maintenant 512 (29)
8 au lieu de 256 (2 ) niveaux de quantification efficace. Par conséquent, cette résolution a été doublée. Si cette séquence est répétée plusieurs fois, la sortie du quantificateur sera égale à la quantification à 10-bits de l'entrée analogique (A + 3/8 BMSJ . Il s'ensuit qu'après un nombre déterminé de répétitions (2R) le nombre de niveaux de quantification effective (Q) sera le suivant 2 2(M+R) (1)
où M = nombre de bits du quantificateur
R = exposant de la puissance de deux, égale au nombre de répétitions.

Par exemple, dans un mode préféré de réalisation, la séquence ci-dessus est répétée huit fois pour donner
Répétitions = 2R
8 = 2R
R=3
Ainsi, le nombre de niveaux de quantification effective est le suivant
Q = 2 (M+R)
Q = 2 (8+3)
Q = 211
Par conséquent, le quantificateur original à 8 bits possède désormais la résolution effective d'un quantificateur à 11 bits. De mime, l1er- reur de quantification a été réduite de 9 BMS d'un quantificateur à 8 bits à
(1 - 2 ) BMS (2)
La présente invention compense également des erreurs survenant dans l'emplacement de chacun des points de coupure dans le quantificateur.

Par exemple, le premier point de coupure peut ne pas se produire à exactement + 4 BMS ou les différences entre des oo nts de coupure peuvent ne pas être égales ou changer de façon uniforme. La présente invention compense la séquence de vibrations sus-indiquée par des multiples entiers d'un BMS.On peut constater cela d'après le Tableau 1 où, après les huit premières répétitions, les huit répétitions suIvantes sont compensées par deux BMS, les huit suivantes sont ensuite compensées par 1 BMS et les dernières huit répétitions sont compensées par 3 PMS. Ainsi, dans le mode préféré de réalisation que montre l'unique Figure du dessin annexé, les erreurs d'emplacement des quatre points adjacents de coupure sont pesés ensemble dans la combinaison des 32 séquences numériques engendrées par le quantificateur. En supposant que les erreurs de points de coupure sont réparties au hasard, l'erreur efficace sera réduite par un facteur égal à la racine carrée du nombre de points de coupure traversés par le sigr.al compensé. Ainsi, dans l'exemple ci-dessus les erreurs sont réduites d'un facteur de 2.

On remarquera dans la description qui précède que celle-ci n'a pas été surchargée par l'inclusion de grandes quantités de détails et d'informations concernant des sujets tels que la disposition des circuits, la temporisation, et similaires, attendu que de tels renseignements sont bien connus des spécialistes dans l'art. Par conséquent, il apparaîtra clairement à ces derniers que l'on peut apporter de nombreux changements et modifications au mode particulier de réalisation de l'invention qui a été décrit plus haut, sans s'écarter cependant des principes de base de l'invention, prise dans son aspect le plus large.

Claims

R E V E N D I C A T I O N S

1. Générateur numérique de vibrations, destiné a engendrer une séquence de tensions de vibration devant être combinées avec un signal analogique d'entrée avant qu'il soit transformé en un signal numérique par un quantificateur a m-bits, ce générateur étant caractérisé en ce qu'il comprend

a) un moyen générateur d'impulsions d'horloge pour produire une impulsion à un taux de répétition égal à celui du signal analogique d'entrée;

b) un moyen à n-bits pour effectuer la conversion du signal numérique en une valeur de vibration analogique;;

c) un moyen compteur de n-bits pour compter lesdites impulsions d'horloge, les sorties de ce moyen compteur étant appliquées aux entrées de commande dudit moyen convertisseur numérique-analogique, et

d) un moyen sommateur pour combiner le signal analogique d'entrée avec ladite valeur de vibration analogique et dont la sortie est appliquée à l'entrée du quantificateur à m-bits.

2. Un système convertisseur analogique-numérique caractérisé en ce qu'il comprend

a) un moyen quantificateur à m-bits pour effectuer la conversion d'un signal analogique d'entrée en un signal numérique de sortie;

b) un moyen générateur d'impulsions d'horloge pour produire une impulsion à un taux de répétition égal à celui dudit signal analogique d'entrée;

c) un moyen à n-bits pour assurer la conversion d'un signal numérique en une valeur analogique de vibration;

d) un moyen compteur à n-bits pour oompter lesdites impulsions d'horloge, dont la sortie est appliquée aux entrées de commande dudit moyen convertisseur numérique-analogique, et

e) un moyen sommateur pour combiner le signal analogique d'entrée avec ladite valeur analogique de vibration, et dont la sortie est appliquée à l'entrée dudit quantificateur à m-bits.

3. Un générateur selon l'une ou l'autre des Revendications 1 et 2, caractérisé en ce que ledit moyen compteur à n-bits comprend un compteur binaire à n-bits.

4. Un générateur selon la Revendication 3, caractérisé en n ce que les 2 états de sortie dudit compteur binaire à n- bits engendrent un nombre correspondant desdites valeurs analogiques de vibration qui sont constantes à chaque répétition dudit signal d'entrée analogique.

5. Un générateur selon la Revendication 3, caractérisé en R ce que, après 2 répétitions du signal analogique d'entrée, le nombre Q de niveaux de quantification effective du quantificateur à m-bits est égal à 2(M+R)

6. Générateur selon la Revendication 3, caractérisé en ce que le premier état de sortie du compteur binaire à n-bits rend ledit moyen convertisseur numérique-analogique à n-bits apte à produire une tension de vibration égale à zéro; que le second état de sortie produit une tension de vibration égale à d BMS(bit le moins significatif) de la sortie quantifiée; que le troisième état de sortie produit une tension de vibration égale aux 3/4 de BMS de la sortie quantifiée) que le cinquième état de sortie produit une tension de vibration égale à 1/8 de BMS de la sortie quantifiée; que le sixième état de sortie produit une tension de vibration égale aux 5/8 de BMS de la sortie quantifiée; que le septième état de sortie produit une tension de vibration égale aux 3/8 de BMS de la sortie quantifiée, et enfin que le huitième état de sortie produit une tension de vibration égale aux 7/8 de BMS.

7. Un générateur selon la Revendication 6, caractérisé en ce que les neuvième à seizième états de sortie dudit compteur binaire à n-bits rendent ledit moyen convertisseur numériqueanalogique apte à produire une tension de vibration supérieure de 2 BMS à chacun desdits premier à huitième états; que les dix-septième à vingt-quatrième états de sortie produisent une tension de vibration supérieure à 1 BMS à chacun des premier à huitième états précités; que les dix-septième à vingtquatrième états de sortie produisent une tension de vibration supérieure de 1 BMS à chacun desdits premier à huitième états, et que les vingt-quatrième à trente-deuxième états de sortie produisent une tension de vibration supérieure de 3

BMS à chacun desdits premier à huitième états de sortie.