FR2495379A1 - Circuit integre a semiconducteurs et procede de fabrication de ce dernier - Google Patents

Circuit integre a semiconducteurs et procede de fabrication de ce dernier Download PDF

Info

Publication number
FR2495379A1
FR2495379A1 FR8117485A FR8117485A FR2495379A1 FR 2495379 A1 FR2495379 A1 FR 2495379A1 FR 8117485 A FR8117485 A FR 8117485A FR 8117485 A FR8117485 A FR 8117485A FR 2495379 A1 FR2495379 A1 FR 2495379A1
Authority
FR
France
Prior art keywords
semiconductor layer
transistor element
layer
transistor
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR8117485A
Other languages
English (en)
Inventor
Akira Muramatsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of FR2495379A1 publication Critical patent/FR2495379A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8228—Complementary devices, e.g. complementary transistors
    • H01L21/82285—Complementary vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233—Integrated injection logic structures [I2L]
    • H01L27/0244—I2L structures integrated in combination with analog structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0828—Combination of direct and inverse vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

L'invention concerne un circuit intégré à semiconducteurs et un procédé pour sa fabrication. Ce circuit intégré comporte un élément à transistor inverse et un élément à transistor normal disposés sur une couche semiconductrice commune 3 a, 3 b et séparés l'un de l'autre par une couche d'oxyde 9 séparant les deux couches 3 a, 3 b, la couche semiconductrice 3 b de l'élément à transistor inverse étant plus mince que la couche semiconductrice 3 a de l'élément à transistor normal. Application notamment aux circuits intégrés comportant des éléments composites I**2 L et bipolaires. (CF DESSIN DANS BOPI)

Description

La présente invention concerne un circuit intégré à semiconducteurs
(désigné ci-après simplement sous les termes de "circuit intégré"), comportant un élément I L
(logique intégrée àinjection) comportant un transistor in-
verse et un élément de circuit bipolaire possédant un transistor normal, ainsi qu'un procédé pour fabriquer ce
circuit intégré.
L'expression "transistor inverse" désigne ici un transistor possédant une structure dans laquelle un corps
semiconducteur tel qu'un substrat semiconducteur ou une cou-
che semiconductrice (couche épitaxiale) est utilisé pour former la région d'émetteur de ce transistor, une première
région semiconductrice ménagée à l'intérieur du corps semi-
conducteur pour former la région de base et une seconde région semiconductrice ménagée à l'intérieur de la première
région semiconductrice et servant de région de collecteur.
D'autre part l'expression "transistor normal" désigne ici un transistor possédant une structure dans laquelle la seconde région semiconductrice mentionnée précédemment est utilisée
en tant que région d'émetteur, la première région semiconduc-
trice mentionnée ci-dessus est utilisée en tant que région de base et le corps semiconducteur mentionné ci-dessus forme
la région du ccllecteolr.
Lorsqu'un élément I 2L et un élément de circuit liné-
aire ou numérique doivent être disposés séparément sur une couche épitaxiale commune, le facteur d'amplification en courant Si du transistor inverse de l'élément I2L augmente lorsque l'épaisseur de la couche épitaxiale diminue, mais la tension de régime de la jonction collecteur-émetteur ou collecteur-base, présente dans l'élément de circuit linéaire possédant un transistor vertical normal, augmente lorsque
l'épaisseur de la couche épitaxiale augmente. C'est pour-
quoi, afin que ces deux éléments puissent coexister sur une couche épitaxiale commune, il faut sacrifier soit le facteur d'amplification de courant soit la tension de régime dans la
mesure o l'épaisseur de la couche épitaxiale est uniforme.
C'est pourquoi un objet de la présente invention est de fournir un circuit intégré du type à éléments composites, dans lequel les deux types de transistors sont disposés sur un substrat semiconducteur unique sans réduction du facteur d'amplification de courant du transistor inverse, ni de la
tension de régime du transistor normal.
Un autre objet de la présente invention est de four-
nir un procédé de fabrication du circuit intégré mentionné
ci-dessus avec un niveau élevé de reproductibilité.
Conformément au circuit intégré de la présente in-
vention, l'élément à transistor inverse et l'élément à
transistor normal sont disposés sur une couche semiconduc-
trice commune et sont séparés l'un de l'autre par une cou-
che d'oxyde pénétrant à l'intérieur de la couche semiconduc-
trice suivant la direction de son épaisseur, et la couche semiconductrice de l'élément à transistor inverse est plus
mince que la couche semiconductrice de l'élément à transis-
tor normal.
A titre d'exemple on a décrit ci-dessous et illus-
tré schématiquement aux dessins annexés deux fortes de réalisa-
tion de l'objet de l'invention.
Les figures lA à 1G sont des vues en coupe montrant
les parties principales du circuit intégré comportant con-
jointement un élément I L et un élément linéaire, conformé-
ment à une forme de réalisation de la présente invention, et permettant d'expliquer les phases opératoires du procédé de
fabrication dudit circuit intégré.
Les figures 2A et 2B sont des vues en coupe montrant
une autre forme de réalisation de la présente invention.
Ci-après, on va décrire en référence aux dessins annexés une forme de réalisation dans laquelle la présente
invention est appliquée à un circuit intégré du type compo-
site comportant un élément de circuit I 2L, possédant un
transistor inverse, et un élément de circuit linéaire a tran-
sistor, comportant un transistor normal.
On va donner des explications concernant le circuit intégré de cette forme de réalisation, conformément à ses
phases de fabrication. Tout d'abord, comme cela est repré-
senté sur la figure 1A, on fait croître une couche épita-
xiale 3 du type N jusqu'à une épaisseur de 1,8 à 2 microns sur un substrat Si de type P 1 au-dessus d'une couche enterrée ou ensevelie 2 de type N+, et l'on oxyde par voie thermique la surface de cette couche épitaxiale 3 de manière à obtenir la croissance d'une mince pellicule 4 de SiO2 protecteur. On fait croître par-dessus cette pellicule une couche de Si3N4 au moyen d'un processus de croissance en phase vapeur, puis on la met sous la forme de blocs ou d'ensembles prédéterminés Sa, 5b au moyen d'un processus photosensible usuel.. Dans ce cas la pellicule 5a de Si3N4 recouvre une partie ot un transistor bipolaire sera formé, tandis que la pellicule 5b de Si3N4 recouvre une partie o
un élément I L Fera formé.
Ensuite, comme représenté sur la figure lB, on effectue une attaque chimique sélective de la pellicule 4 de SiO2 et de la couche épitaxiale 3 située au-dessous de ces pellicules 5a, 5b de Si3N4, jusqu'à une profondeur de 0,6 à 1,2 micron en utilisant les pellicules Sa et 5b comme masques,en réalisant un renfoncement 6 pour une oxydation
dite "locos" (oxydation locale).
Ultérieurement, on oxyde par voie thermique le Si situé dans le renfoncement 6 en utilisant les pellicules 5a, b de Si3N4 en tant que masques,comme cela est représenté sur la figure IC, de manière à former une couche 7 de SiO2 relativement épaisse, qui s'étend à l'intérieur de la couche épitaxiale 3, suivant la direction de l'épaisseur de cette dernière. Cette couche 7 de SiO2 entoure la région de chaque élément et la sépare de l'autre élément. Les conditions de croissance relatives à l'oxydation de la couche 7 de SiO2 consistent en l'application d'une température de 10000C
pendant une durée de 5 heures dans du 02 humide par exemple.
Ensuite, comme cela est représenté sur la figure 1D, on dépose un vernis photorésistant 8 (également dénommé "photoresist") en utilisant des techniques usuelles de manière à recouvrir une région dans laquelle le transistor normal de l'élément de circuit à transistor bipolaire doit être formé, puis on enlève de façon sélective la pellicule 5b de Si3N4 sur la face de l'élément I 2L, qui n'est pas recouverte par le vernis photorésistant8 par exposition à un plasma de CF4, en exposant la pellicule 4 initiale de
SiO2 située sur cet élément.
Ensuite, comme représenté sur la figure lE,-on oxyde successivement par voie thermique la surface de manière à accroître la couche 7 de SiO2 jusqu'à ce qu'elle pénètre dans la couche épitaxiale 3, ce qui provoque la croissance d'une couche 9 épaisse de SiO2 séparant la couche épitaxiale 3 er. formant les deux régiDns 3a et 3b. Ce procèdé est désigné sous le terme de "oxydation LOCOS" et la couche 9 de SiO2 ainsi obtenue agit à la manière d'une pellicule isolante. En même temps que cette oxydation LOCOS se trouve
réalisée l'oxydation de la région 3b de sorte que la pelli-
cule mince 4 de SiO2 croit pour fournir la pellicule 10 de SiO2 relativement épaisse obtenue par oxydation thermique, comme cela est représenté sur le dessin. Cette oxydation peut s'effectuer à une température de 10000C pendant une durée de 3 heures dans du 02 humide. Sous l'effet de ce traitement, l'épaisseur de la pellicule 10 de SiO2 passe de 0,5 à 0,7 micron. Par conséquent la différence existant entre l'épaisseur de la surface de la pellicule 4 de SiO2
de la région 3a de l'élément de circuit-à transistor bipo-
laire et la pellicule superficielle 10 de SiO2 de la région 3b du transistor inverse de l'élément de circuit I L prend à ce moment-là une épaisseur voisine de 0,3 micron par exemple. Cette différence est extrêmement importante étant donné que la couche épitaxiale initiale 3 est extrêmement mince, c'est-à-dire qu'elle possède une épaisseur comprise
entre 1,8 et 2 microns. -
Ensuite, comme cela est représenté sur la figure 1F, une fois que la pellicule 5a de Si3N4 a été éliminée par attaque plasmatique comme cela a été décrit ci-dessus, on perce des fenêtres dans les pellicules superficielles 4, de SiO2 en utilisant un procédé photosensible usuel, et on fait diffuser une impureté du type P, telle que de la vapeur de bore à travers les ouvertures ainsi formées, et il se forme une région 11 semiconductrice du type P destinée à servir de base dans la région 3a, et des régions 12 et 13
semiconductrices de type P+ destinées à constituer respec-
tivement l'injecteur et la base, du transistor inverse dans
la région 3b.
Comme cela est visible sur la figure 1G, on soumet
à une attaque chimique sélective la surface de chaque pelli-
cule de Sio2 en utilisant un procédé photosensible usuel et on fait diffuser une impureté du type N, telle que du phosphore, en phase gazeuse à partir de chaque ouverture ainsi formée. Dans la région 3a il se forme une région de contact ohmique 14 de type N+, destinée à constituer une électrode de collecteur, et une région 15 semiconductrice de type N destinée à servir d'émetteur. Dans la région 3b il se forme une région 16 de contact ohmique de type N+ destinée à former l'électrode d'émetteur du transistor inverse, et
une région semiconductrice 17 de type N+ servant de collec-
teur multiple. On laisse telles quelles les pellicules 4 et
de SiO2 à la surface, en tant que pellicules de passiva-
tion, mais on traite de préférence les surfaces de ces pelli-
cules 4 et 10 avec du phosphore de manière à les stabiliser.
Bien que cela ne soit pas représenté sur le dessin, on aména-
ge une ouverture dans la surface de chaque pellicule de Sio2 en mettant en oeuvre un procédé photosensible usuel, puis on introduit des électrodes dans ces ouvertures (par établissement d'un modèle après vaporisationsous vide du Ai sur l'ensemble de la surface, par exemple) et l'on installe un câblage en Al en tant que couche supérieure avec une pellicule isolante nécessaire disposée entre les couches, ce qui termine la réalisation du circuit intégré. Conformément au circuit intégré du type composite ainsi formé, dans lequel l'élément de circuit I2L et l'élément de circuit
linéaire (bipolaire) sont présents tous les deux, l'épais-
seur de la coudhe épitaxiale 3b de l'élément de circuit
I2L est nettement plus faible que celle de la couche épita-
xiale 3b de l'élément de circuit linéaire, par suite de la différence existant entre les épaisseurs des pellicules 10 et 4 de SiO2. C'est pour cette raison que l'on peut donner une valeur élevée au facteur d'amplification en courant 0. du transistor inverse situé dans l'élément de circuit I L, tout en maintenant à une valeur élevée la résistance de régime du transistor vertical normal situé dans l'élément
de circuit linéaire. Par conséquent les deux exigences rela-
tives à un facteur d'amplification élevé et à une tension
élevée de régime peuvent êzre satisfaites sur la même micro-
plaquette. En outre on peut aisément fabriquer un circuit intégré possédant de telles caractéristiques excellentes, en réalisant une oxydation LOCOS en deux phases, comme cela
a été décrit ci-dessus. En outre, dans ce cas, si les condi-
tions d'oxydation (en particulier la durée d'oxydation) dans la phase opératoire illustrée par la figure 1D sont réglées de façon adéquate, la différence entre les épaisseurs des couches épitaxiales 3a et 3b peut être commande de façon
arbitraire, et ce avec un niveau élevé de reproductibilité.
Par conséquent la structure et le procédé conformes à la présente invention sont très efficaces lorsque la couche épitaxiale destinée à former chaque élément est extrêmement mince. En particulier étant donné que la distribution de la
concentration des impuretés suivant la direction de la pro-
fondeur du transistor inverse de l'élément I2L varie forte-
ment entre les régions semiconductrices, le facteur d'ampli-
fication de courant peut être également amélioré à ce point de vue. Cet avantage résulte du fait que l'épaisseur de la
couche épitaxiale 3b est réduite, dans cette forme de réali-
sation, par suite de la croissance de la pellicule épaisse de SiO2 sur la surface, comme cela a été décrit précédemment,
et qu'il ne se produit pas une post-diffusion d'une concen-
tration aussi élevée de l'impureté du type N à l'intérieur de la même couche. Si l'on fait diffuser ultérieurement le phosphore situé à l'intérieur de la couche ensevelie 2 de type N à l'intérieur de la couche épitaxiale 3b en
vue de réduire l'épaisseur effective de cette couche épita-
xiale, la variation de la concentration des impuretés sui-
vant la direction de l'épaisseur ne se produit que graduelle-
ment en direction du côté de la base (13) par suite de la post-diffusion, et par conséquent le facteur d'amplification
de courant Sidiminue.
Conformément à la présente invention, étant donné que l'épaisseur de la couche semiconductrice de l'élément de circuit I2L devient plus faible que celle de l'élément de
circuit bipolaire normal déjà décrit, on peut obtenir simui-
tanément sur la même microplaquette un facteur d'amplifica-
tion de courant élevé de l'élément de circuit I L et une
tension élevée de régime de l'élément de circuit bipolaire.
En outre on peut satisfaire aisément à ces exigences avec un niveau élevé de reproductibilité ou de possibilité de commande au moyen d'une sélection appropriée des conditions
d'oxydation lors de la réalisation de l'oxydation superfi-
cielle. Ceci est spécialement efficace lorsque la couche
épitaxiale est mince.
Conformément à la présente invention, une isolation particulière est en outre garantie entre les éléments de
circuit par la pellicule isolante, de sorte qu'un transis-
tor parasite ne peut que difficilement se former. La densité d'intégration peut être également améliorée par rapport à
une isolation à jonction PN.
Bien que la présente invention ait été explicitée en référence à la forme de réalisation mentionnée ci-dessus, on peut y apporter de nombreuses modifications sur la base du concept technique de la présente invention. Par exemple dans la phase opératoire illustrée sur la figure 1D, la pellicule 5b de Si3N4 peut être éliminée par attaque
chimique avec de l'acide phosphorique chaud en phase liqui-
de. Dans ce cas il est préférable qu'une pellicule de SiO2 soit déposée par un procédé de croissance chimique en phase vapeur entre le vernis photorésistant8 et la pellicule 5a de Si3N4. Sur la même figure, on peut également enlever la pellicule 5a de Si3N4 et appliquer à cette partie du circuit un masque résistant à l'oxydation. Le type de semiconducteur
de chacune des régions semiconductrices mentionnées précé-
demment peut être modifié de façon appropriée.
On propose le procédé ci-après comme variante de réalisation de la présente invention. En effet, une fois achevée la phase opératoire illustrée sur la figure 1E, on élimine par attaque chimique les pellicules 4, 10 de SiO2 formées à la surface des régions 3a, 3b, comme cela ast représenté sur la figure 2A, et l'on forme des pellicules isolantes 20a, 20b d'une épaisseur désirée sur la surface à nu des régions 3a, 3b. Ensuite on met en oeuvre la phase
opératoire illustrée sur la figure iF.
D'une-façon préférentielle, les pellicules isolantes 20a, 20b sont des pellicules de SiO2 formées par oxydation de la surface des régions 3a, 3b, mais il peut s'agir de pellicules d'oxyde formées au moyen du procédé de dépôt
chimiçue en phase vapeur.
En particulier conformément à ce procédé, les pelli-
cules isolantes 20a, 20b formées à la surface des régions 3a, 3b sont identiques les unes aux autres de sorte qu'une attaque chimique simultanée de ces pellicules isolantes 20a,
b devient aisée.
Au cours de la phase opératoire illustrée sur la figure 1D dans chacun des modes de fabrication mentionrAs'
précédemment, on peut laisser tel quel le vernis photorésis-
tant 8et on peut introduire une impureté de type N, telle que du phosphore, dans la couche épitaxiale 3b à travers une mince pellicule 4 de SiO2 de manière à atteindre la couche ensevelie 2 de type N. L'introduction de l'impureté de type N à l'intérieur de la couche épitaxiale 3b permet d'accroître la vitesse de l'élément de circuit I2L. Eventuellement,
étant donné qu'aucun masque n'est nécessaire pour introdui-
re l'impureté de type N. il est aisément possible de réali-
ser un accroissement de la vitesse de l'élément du circuit I2L.
I L.

Claims (3)

REVENDICATIONS
1. Circuit intégré à semiconducteurs, caractérisé en ce qu'un élément à transistor inverse et un élément à
transistor normal sont disposés sur une couche semiconductri-
ce commune (3) et sont séparés l'un de l'autre par une cou- che d'oxyde (7, 9) pénétrant à l'intérieur de la couche semiconductrice (3) suivant la direction de son épaisseur,
et que la couche semiconductrice (3b) de l'élément à transis-
tor inverse est plus mince que la couche semiconductrice
(3a) de l'élément à transistor normal.
2. Circuit intégré à semiconducteurs,caractérisé en
ce qu'un élément à transistor inverse et un élément à tran-
sistor normal sont disposés sur une couche semiconductrice commune (3) et sont séparés l'un de l'autre par une couche
d'oxyde (7; 9) pénétrant à l'intérieur de la couche semicon-
ductrice (3) suivant la direction de son épaisseur, que l'épaisseur d'une pellicule superficielle d'oxyde (10) de
la partie (3b) de l'élément à transistor inverse est supé-
rieure à celle d'une pellicule superficielle d'oxyde (4) de la partie (3a) de l'élément à transistor normal et que par conséquent la couche semiconductrice (3b) de l'élément à
transistor inverse est plus mince que la couche semiconduc-
trice (3a) de l'élément à transistor normal.
3. Procédé de fabrication d'un circuit intégré à
semiconducteurs selon l'une des revendications 1 ou 2,
caractérisé en ce qu'il consiste à: - oxyder des régions prédéterminées d'une couche semiconductrice (3) à une profondeur intermédiaire suivant la direction de son épaisseur de manière à subdiviser cette couche semiconductrice (3) en au moins deux régions (3a, 3b) par ladite couche d'oxyde (7, 9); - recouvrir la région, dans laquelle un élément à transistor normal doit être constitué par lesdites régions (3a, 3b), par un masque résistant à l'oxydation (5a, 5b); et
- oxyder la surface de ladite couche semiconduc-
trice (3), à l'état recouvert, de manière que ladite couche d'oxyde (7, 9) pénètre dans la couche semiconductrice (3) suivant la direction de son épaisseur et, simultanément, de manière que la pellicule superficielle d'oxyde (10) de la région, dans laquelle l'élément à transistor inverse doit être formé, soit plus épaisse que la pellicule super- ficielle d'oxyde (4) de la région, dans laquelle l'élément
à transistor normal doit être formé.
FR8117485A 1980-12-01 1981-09-16 Circuit integre a semiconducteurs et procede de fabrication de ce dernier Pending FR2495379A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55168044A JPS5792858A (en) 1980-12-01 1980-12-01 Semiconductor integrated circuit device and manufacture thereof

Publications (1)

Publication Number Publication Date
FR2495379A1 true FR2495379A1 (fr) 1982-06-04

Family

ID=15860776

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8117485A Pending FR2495379A1 (fr) 1980-12-01 1981-09-16 Circuit integre a semiconducteurs et procede de fabrication de ce dernier

Country Status (8)

Country Link
US (1) US4502201A (fr)
JP (1) JPS5792858A (fr)
DE (1) DE3146779A1 (fr)
FR (1) FR2495379A1 (fr)
GB (1) GB2088627B (fr)
HK (1) HK43586A (fr)
IT (1) IT1139738B (fr)
MY (1) MY8600603A (fr)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58210283A (ja) * 1982-05-31 1983-12-07 トステム株式会社 連段窓改装における旧窓枠除去方法
JPS58210281A (ja) * 1982-05-31 1983-12-07 トステム株式会社 連段窓改装における旧窓枠除去方法
US4797372A (en) * 1985-11-01 1989-01-10 Texas Instruments Incorporated Method of making a merge bipolar and complementary metal oxide semiconductor transistor device
US5023690A (en) * 1986-10-24 1991-06-11 Texas Instruments Incorporated Merged bipolar and complementary metal oxide semiconductor transistor device
EP0309788A1 (fr) * 1987-09-30 1989-04-05 Siemens Aktiengesellschaft Procédé de formation d'un oxyde encastré
JP2005116973A (ja) * 2003-10-10 2005-04-28 Seiko Epson Corp 半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2352403A1 (fr) * 1976-05-20 1977-12-16 Comp Generale Electricite Circuit integre rapide
EP0000114A1 (fr) * 1977-06-16 1979-01-10 International Business Machines Corporation Procédé pour fabriquer un circuit logique intégré comportant des transistors bipolaires et circuit intégré fabriqué à l'aide de ce procédé.
EP0032016A2 (fr) * 1979-12-29 1981-07-15 Fujitsu Limited Procédé de fabrication d'un dispositif semiconducteur

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3962717A (en) * 1974-10-29 1976-06-08 Fairchild Camera And Instrument Corporation Oxide isolated integrated injection logic with selective guard ring
DE2455347A1 (de) * 1974-11-22 1976-05-26 Itt Ind Gmbh Deutsche Monolithisch integrierte festkoerperschaltung und herstellungsverfahren
DE2835632A1 (de) * 1978-08-14 1980-02-28 Bosch Gmbh Robert Monolithisch integrierte schaltung und verfahren zu ihrer herstellung
DE3020609C2 (de) * 1979-05-31 1985-11-07 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Verfahren zum Herstellen einer integrierten Schaltung mit wenigstens einem I↑2↑L-Element
DE3029013A1 (de) * 1980-07-31 1982-02-25 Robert Bosch Gmbh, 7000 Stuttgart Hochintegrierte, monolithische halbleiterschaltung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2352403A1 (fr) * 1976-05-20 1977-12-16 Comp Generale Electricite Circuit integre rapide
EP0000114A1 (fr) * 1977-06-16 1979-01-10 International Business Machines Corporation Procédé pour fabriquer un circuit logique intégré comportant des transistors bipolaires et circuit intégré fabriqué à l'aide de ce procédé.
EP0032016A2 (fr) * 1979-12-29 1981-07-15 Fujitsu Limited Procédé de fabrication d'un dispositif semiconducteur

Also Published As

Publication number Publication date
US4502201A (en) 1985-03-05
JPS5792858A (en) 1982-06-09
GB2088627A (en) 1982-06-09
HK43586A (en) 1986-06-20
DE3146779A1 (de) 1982-09-09
GB2088627B (en) 1985-01-03
MY8600603A (en) 1986-12-31
IT8125073A0 (it) 1981-11-13
IT1139738B (it) 1986-09-24

Similar Documents

Publication Publication Date Title
EP0098775B1 (fr) Procédé de réalisation de l'oxyde de champ d'un circuit intégré
FR2532784A1 (fr) Dispositif a circuits integres a semiconducteurs comprenant une gorge profonde remplie d'un materiau isolant et procede de fabrication d'un tel dispositif
EP0197078B1 (fr) Procede de fabrication d'ilots de silicium monocristallin isoles electriquement les uns des autres
EP0057126B1 (fr) Procédé de fabrication d'une structure de transistors
FR2691837A1 (fr) Dispositif semiconducteur sur substrat du type soi et son procédé de fabrication.
FR2477771A1 (fr) Procede pour la realisation d'un dispositif semiconducteur a haute tension de blocage et dispositif semiconducteur ainsi realise
FR2538621A1 (fr) Dispositif a semi-conducteurs comportant un capteur de pression et procede de fabrication d'un tel dispositif
FR2544916A1 (fr) Procede de fabrication de transistors a effet de champ mos
EP0005721A1 (fr) Procédé de fabrication d'un transistor bipolaire comportant un contact de base en silicium polycristallin et un contact d'émetteur en silicium polycristallin ou en métal
FR2682811A1 (fr) Dispositif a semiconducteurs de type empile et procede de fabrication.
EP0164281A1 (fr) Procédé de fabrication d'une couche isolante enterrée dans un substrat semiconducteur, par implantation ionique
FR2553576A1 (fr) Dispositif a circuits integres a semi-conducteurs et procede de fabrication d'un tel dispositif
FR2462023A1 (fr) Procede de fabrication d'un dispositif semi-conducteur
EP0490761A1 (fr) Procédé de réalisation d'une barrière de diffusion électriquement conductrice à l'interface métal/silicium d'un transistor MOS et transistor correspondant
FR2481518A1 (fr) Procede de realisation d'un dispositif semiconducteur comportant des transistors a effet de champ complementaires
FR2475292A1 (fr) Procede de fabrication d'une structure de logique d'injection integree comportant un contact de base auto-aligne
FR2495379A1 (fr) Circuit integre a semiconducteurs et procede de fabrication de ce dernier
EP1103072A1 (fr) Structure semiconductrice en couche mince comportant une couche de repartition de chaleur
FR2675310A1 (fr) Processus d'isolation d'elements de dispositifs semiconducteurs.
EP0135401A1 (fr) Procédé de fabrication de composants semi-conducteurs isolés dans une plaquette semi-conductrice
EP0002087B1 (fr) Dispositif semiconducteur monolithique comprenant deux transistors complémentaires et son procédé de fabrication
FR2502399A1 (fr) Dispositif a semi-conducteurs comportant un contact rapporte a faible resistance
FR2728391A1 (fr) Procede de fabrication d'un substrat soi et d'un transistor bipolaire l'utilisant
JPH0613457A (ja) 半導体装置のための縦方向および横方向アイソレーションを形成する方法
FR2564241A1 (fr) Procede de fabrication de circuits integres du type silicium sur isolant