FR2491243A1 - Dispositif pour le traitement d'un signal electrique variable par multiplexage - Google Patents
Dispositif pour le traitement d'un signal electrique variable par multiplexage Download PDFInfo
- Publication number
- FR2491243A1 FR2491243A1 FR8117982A FR8117982A FR2491243A1 FR 2491243 A1 FR2491243 A1 FR 2491243A1 FR 8117982 A FR8117982 A FR 8117982A FR 8117982 A FR8117982 A FR 8117982A FR 2491243 A1 FR2491243 A1 FR 2491243A1
- Authority
- FR
- France
- Prior art keywords
- signals
- signal
- amplifier
- switch
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
- H03H19/004—Switched capacitor networks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Networks Using Active Elements (AREA)
- Selective Calling Equipment (AREA)
- Stereo-Broadcasting Methods (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
L'INVENTION CONCERNE UN FILTRE MUTIPLEXE A N CANAUX DE FILTRAGE PASSE-BANDE. LE FILTRE MULTIPLEXE A N CANAUX COMPREND AU MOINS UN AMPLIFICATEUR G AVEC EN CONTRE-REACTION N CAPACITES C A C ASSOCIEES AUX INTERRUPTEURS S A S. LA RESISTANCE COMMUTEE R C, K, K EST MONTEE A SON ENTREE. LES SIGNAUX DE COMMUTATION PH ET PH SONT APPLIQUES AUX INTERRUPTEURS K ET K TANDIS QUE DES SIGNAUX DE MULTIPLEXAGE PH A PH SONT APPLIQUES AUX INTERRUPTEURS S A S. LE SIGNAL PH A UNE PERIODE T ET LES SIGNAUX PH A PH ONT DES PERIODES DE LA FORME T2 T AVEC I2 A 4. CE FILTRE A N BANDES-PASSANTES PEUT SERVIR AVANTAGEUSEMENT POUR L'ANALYSE EN FREQUENCE D'UN SIGNAL ELECTRIQUE DELIVRE PAR UN MICRO.
Description
La présente invention a pour objet un dispo-
sitif pour le traitement d'un signal électrique variable
par multiplexage.
De façon plus précise, l'invention concerne un tel dispositif qui comprend au moins un ensemble de traitement à plusieurs canaux de traitement,par exemple
un ensemble de filtrage multicanal multiplexé, dans le-
quel les résistances sont remplacées par des capacités
commutées formant des composants transporteurs de charges électriques.
Il existe de nombreux appareils dans lesquels
des dispositifs d'analyse en fréquence d'un signal élec-
trique sont utilisés. C'est le cas dans des circuits qui analysent la parole. Ces circuits peuvent en particulier être intégrés dans des appareils directement commandés par la parole. Il faut donc que le dispositif puisse
identifier les instructions verbales données à l'appa-
reil pour commander les différentes fonctions remplies par cet appareil. C'est par exemple le cas dans une
montre dont les différentes fonctions seraient comman-
dées directement par des mots-clés. Bien entendu, le dispositif objet de l'invention n'est nullement limité à l'application à l'analyse de la parole ni encore moins à l'analyse de la parole pour la commande par la
parole des fonctions d'une montre multifonction.
Comme cela a déjà été indiqué, l'invention con-
cerne un tel dispositif qui utilise des capacités com-
mutées comme équivalent des résistances. Cette techni-
que est en elle-même bien connue et présente l'avantage de rendre l'intégration de l'ensemble du circuit plus
aisée que cela le serait en utilisant des résistances.
Il n'est peut être pas inutile cependant de rappeler le
principe de fonctionnement de telles capacités commutées.
Pour cela, on se référera aux figures la et lb annexées.
La figure la montre une capacité C' montée entre le point commun à deux interrupteurs L1 et L2 et - 2 -
la masse M. Les interrupteurs Lt et L2 sont respective-
ment reliés à des sources de tension V1 et V2. La fi-
gure lb montre les signaux périodiques logiques de com-
mande des interrupteurs L1 et L2.Les signaux f1 et f2 sont constitués par des impulsions de niveau logique
1 et de période t'. Les impulsions appliquées aux en-
trées de commande des interrupteurs L1 et L2 provoquent la fermeture de ces interrupteurs. Ainsi, l'impulsion I1 du signal f1 fermant l'interrupteur L1 provoque la
charge de la capacité C' par la tension V1 et l'impul-
sion I'1 du signal f2 provoque la décharge de la capa-
cité C' dans la source de tension V2. En effet, à cet instant, le signal f1 est au niveau 0, c'est-à-dire que
l'interrupteur L1 est ouvert. En moyenne, pendant l'in-
tervalle t' qui sépare deux impulsions I1 ou deux impul-
sions I' successives, tout se passe comme si une l t' résistance R égale à e était placée entre les sources
de tension. Il apparaît donc que cette résistance équi-
valente dépend à la fois de la valeur de la capacité
C', et également de la période t' de commande des in-
terrupteurs L1 et L2.
Les filtres multicanaux multiplexés de l'art antérieur utilisent conme cellule de base un amplificateur en contre-réaction duquel sont montées en parallèle une pluralité de capacités de stockage de charges électriques, et une pluralité de capacités de transfert de charges constituant l'équivalent de résistances de
filtrage montées à l'entrée de l'amplificateur et qui sont comman-
dées par des signaux de multiplexage et de commnutation. Chaque capa-
cité de stockage définit un canal de filtrage. Les signaux de mul-
tiplexage commandent séquentiellement la charge et la décharge des
capacités de stockage. La constante de temps associée à chaque ca-
nal de filtrage dépend du rapport entre les valeurs de la capacité de stockage et de la capacité de transfert correspondant au canal considéré et du temps s'écoulant entre deux impulsions de commande
d'une même capacité de stockage.
La figure 2 montre un diagramme de temps des signaux de multiplex-age d'un filtre multicanal multiplexé
249 1243
-3- selon l'art antérieur. Les signaux de multiplexage Ai, A2, A A4 commandant les interrupteurs associes aux différentes capacités de stockage présentent tous la même période T et leurs impulsions de niveau logique 1 (J1,
S J2> JV J4) sont décalées les unes par rapport aux au-
tres. Un tel circuit multiplexé multicanal présente deux
inconvénients majeurs. D'une part, il entraîne une con-
sommation excessive des amplificateurs opérationnels associés au circuit de filtrage, et d'autre part, il nécessite l'utilisation de capacités qui peuvent avoir des valeurs très élevées. Le premier inconvénient est
dû au fait que la consommation des amplificateurs opé-
rationnels est directement fonction de sa fréquence de travail. La figure 2 montre que s'il y a n signaux Ai (n = 4) de commutation, il apparaît n impulsions de commande pendant le temps T. Si l'on
appelle F = T la fréquence du signal A1, l'amplifica-
T teur travaille avec une fréquence n x F. L'autre inconvénient est dû au fait que la constante de temps associée à chaque canal de filtrage dépend de la période T du signal de commande du canal
considéré et du rapport des capacités correspondant res-
pectivement à la capacité de transfert et à la capacité de sto-
ckage du canal de filtrage considéré. Comme pour tous les canaux de filtrage la période T est la même, il est aisé de comprendre que, pour certaines constantes de temps, il sera nécessaire d'utiliser des capacités de valeur élevée afin d'obtenir le rapport de capacités désire.
La présente invention a précisément pour ob-
jet un dispositif de traitement par multiplexage d'un
signal électrique variable comprenant au moins un ensem-
ble à plusieurs canaux de traitement comportant au moins une capacité commutée qui pallie les inconvénients
rappelés ci-dessus.
Pour atteindre ce but, l'invention se carac-
térise en ce que le dispositif de traitement comprend
_ 'i -
au mois un amplificateur en contre-réaction duquel sont
montées en parallèle une pluralité de composants accumu-
lateurs de charges. Chaque composant comprend une capaci-
_é associée à un interrupteur, chaque élément accumula-
teur définissant un canal de traitement. Les interrup- teurs des éléments accumulateurs sont commandée par des
signaux de multiplexage. Les signaux de multiplexage sont pé-
riodiques et constitués par une alternance de niveaux actifs et de niveaux inactifs. Parmi ces signaux, un d'entre eux présente
une période plus faible que tous les autres et les ni-
veaux actifs des autres signaux pris globalement sont
tels qu'il y ait un seul niveau actif d'un de ces si-
gnaux entre deux niveaux actifs successifs du signal présentant la période la plus faible. Il en résulte
quesi la fréquence du signal de période la plus fai-
ble est F', la fréquence à laquelle travaille l'ampli-
ficateur est égale à 2 x F' puisqu'entre deux niveaux
actifs successifs du signal de fréquence la plus éle-
vé il se présente au plus un niveau actif d'un des au-
tres signaux.
L'invention concerne également un circuit de filtrage multicanal utilisant au moins un ensemble de traitement du type précédent dans lequel chaque élément
de traitement définit un canal de filtrage.
L'invention concerne encore un dispositif
d'analyse comportant non seulement un ou plusieurs éta-
ges de filtrage multiplexés, mais encore un circuit multiplexé de redressement et de moyennage du signal
délivré par l'étage ou les étages de filtrage et un cir-
cuit pour la comparaison avec un seuil des signaux dé-
livrés par le circuit de redressement et de moyennage,
ce circuit de comparaison étant également multiplexé.
De toute façon, les avantages et caractéris-
tiques de l'invention apparaîtront plus clairement à la
lecture de la description qui suit de plusieurs modes
de réalisation de l'invention donnés à titre d'exem-
-5 -
pies non limitatifs. La description se réfère aux fi-
gures annexées sur lesquelles: - les figures 1, déjà décrites, représentent
un schéma d'une capacité commutée équivalente à une ré-
sistance, (fig. la) et les signaux de commande de cette capacité commutée (fig. lb); - la figure 2, déjà décrite, représente un diagramme des signaux de nultiplexage d'un filtre multicanal multiplexé selon l'art antérieur; - la figure 3 montre un schéma d'un filtre multiplexé à quatre canaux selon l'invention;
- la figure 4 représente un diagramme des si-
gnaux de commande du circuit de filtrage représenté sur la figure 3; 1S les figures 5 montrent un schéma d'ensemble d'un circuit de filtrage multiplexé à huit canaux et à deux étages de filtrage selon l'invention (fig. Sa),
la figure Sb montrant en détail la réalisation d'un sous-
ensemble de filtrage du circuit de la figure Sa;
- la figure 6 montre une définition des ban-
des-passantes du circuit de filtrage représenté sur les figures 5;
- les figures 7 montrent un diagramme des si-
gnaux de commande du filtre de la figure 5, la figure 7b correspondant au sous-ensemble présenté sur la figure b, la figure 7a correspondant à l'autre sous-ensemble; - la figure 8 montre un circuit d'élaboration des signaux de commande pour le filtre selon la figure Sa;
- les figures 9 montrent un schéma d'un am-
plificateur utilisable à l'entrée du filtre dans le cas de la réalisation d'un dispositif d'analyse de la
parole (fig. 9a) et la courbe de réponse de l'amplifi-
cateur (fig. 9b);
- les figures 10 montrent un schéma d'un cir-
cuit de redressement et de détermination de la valeur moyenne des signaux délivrés par le filtre (fig. lOa) et un diagramme des signaux de commande dudit circuit - 6 - (fig. lOb): et
- les figures 11il montrent un schéma d'un cir-
cuit de comparaison avec un seuil des signaux délivrés
par le circuit de la figure 10 (fig. lla) et un diagram-
me des signaux de commande dudit circuit (fig. llb). La figure 3 montre un mode de réalisation d'un circuit de filtrage multiplexé à un seul étage et à quatre canaux de filtrage. Ce circuit comporte d'une part un premier amplificateur G1 ayant une entrée e e et o10 une sortie s. Entre cette entrée e et cette sortie sl, et en contre-réaction de l'amplificateur, sont montés une capacité commutée portant la référence générale R3 formant un composant de transfert de charges électriques et quatre éléments de filtrage E à E4 qui sont tous de même nature. Ces cinq éléments sont montés en parallèle. L'élément R3 est constitué par une capacité de transfert C montée entre la masse et le point conmmun k aux deux q interrupteurs Kg et Klo de commutation constitués par exemple par des transistors MOS. L' élément R3 reconstitue donc exactement le circuit représenté sur la figure 1. Chacun des éléments de filtrage E1 à E4
est constitué par une capacité C1 à C4 de stockage et un interrup-
teur Sl à S4 de multiplexage. Ces interrupteurs sont constitués par exemple par des transistors MOS. Le dispositif comprend également un
deuxième amplificateur G2 ayant une entrée e2 et une sortie s2 En-
tre l'entrée e2 et la sortie s2, sont montés en parallèle et en contreréaction de l'amplificateur G2, les ensembles de filtrage E5 à E8. Chacun de ces ensembles est constitué par une capacité C5 à C8 de stockage et un interrupteur S5 à S8. En d'autres termes, les éléments E5 a E8 ont exactement la même structure que les éléments
E1 à E4 et les capacités C5 à C8 sont respectivement égales aux ca-
pacités Cl C4. L'entrée eI de l'amplificateur G est reliée à l'en-
trée du circuit de filtrage par l'intermédiaire d'une ca-
pacité commutée R1 formant un composant de transfert de charges. Cet ensemble R1 est constitué par une capacité
de transfert C qui est raccordée à l'entrée E par l'in-
r terrupteur K et à l'entrée e de l'amplificateur G1 par l'interrupteur K2.En outre,les deux électrodes de la capacité C sont - 7 - respectivement reliées à la masse par un interrupteur K3 et à la sortie s2 de l'amplificateur G2 par l'intermédiaire
de l'interrupteur K4. De plus, la sortie s1 de l'ampli-
ficateur G est reliée à l'entrée e de l'amplificateur G2 par l'intermédiaire d'une capacité commutée R2. Cet ensemble R2 est constitué par une capacité C'r reliée
d'une part à la sortie s de l'amplificateur G1 par l'inter-
rupteur K et d'autre part à l'entrée e de l'amplificateur G2 par l'intermédiaire de l'interrupteur K6* En outre, une des électrodes de la capacité C' est reliée à la r masse par l'intermédiaire de l'interrupteur K7, tandis que l'autre électrode de cette même capacité est reliée
à la masse par l'intermédiaire de l'interrupteur K8.
Les capacités Cr et C'r sont égales. La sortie 51 de
l'amplificateur G1 forme en même temps la sortie S du cir-
cuit de filtrage.
Il faut observer que l'ensemble R2 constitue une capacité commutée d'un type un peu particulier. Les quatre interrupteurs de commutation K5,K6,K7 et K8 ainsi montés permettent de permuter l'électrode de la capacité de transfert C'r qui est reliée à la masse. L'effet des
capacités parasites entre les électrodes de C'r et la mas-
se lors de la commutation de la capacité est ainsi annulé.
De même dans l'ensemble R1 la capacité Cr et les interrup-
teurs K1,K2 et K ont respectivement le même rôle que la
capacité C' 2 et les interrupteurs K5,K6 et K7. L'inter-
rupteur K 4 a pour but de reboucler la sortie s de l'am-
plificateur G2 sur l'entrée ei de l'amplificateur G1. Cet interrupteur avec sa capacité réalise ainsi l'équivalent
d'un sommateur d'une boucle d'asservissement.
Le fonctionnement de ce circuit est le sui-
vant: On suppose tout d'abord que les interrupteurs
S2 à S4 et S6 à S8 sont ouverts alors que les interrup-
teurs S1 et S5 sont fermés. Par ailleurs, les signaux - 8 -
fi et Cp représentés sur la figure 4 sont appliqués res-
pectivement d'une part aux interrupteurs K1, K4, K5, K8 et K!0 et d'autre part aux interrupteurs K2, K3, K6, K7
et K9. Le circuit fonctionne alors comme un filtre pas-
se-bande à un seul canal dont la fonction de transfert en fonction de la fréquence (f) obéit à l'équation suivante: A T (f) = A 1 + Q2 (f -)2 f?)f o dans laquelle Q représente le facteur de qualité, fo la
fréquence d'accord et A le gain du filtre.
La fréquence d'accord de ce filtre élémentaire est dé-
finie par le rapport de la valeur de la. capacité Cr et de la valeur de la capacité C1 et par la période t de commutation des interrupteurs K à K0 associés aux capacités commutées,c'est-à-dire la période des signaux fi et p. Le facteur de qualité Q est défini par le rapport de la valeur des capacités C et C. Bien entendu, si seuls les interupteurs S2,S6 ou S3, S7 ou encore S4, S8 étaient fermés, le même fonctionnement serait obtenu,
mais avec des fréquences d'accord à chaque fois différentes corres-
pondant aux capacités C2, C3 et C4.
Si maintenant, les signaux de multiplexage
1' %2' c3 et 94 représentés sur la figure 4 sont appli-
qués respectivement sur les groupes d'interrupteurs S1-
S5' S2-S6, S3-S7 et S4-S8, un fonctionnement multiplexé du circuit est obtenu, définissant ainsi quatre canaux de filtrage passe-bande, correspondant aux groupes de capacités C1-C5, C2, C6, C3-C7 et C4-C 8 Comme le montre la figure 4, le signal _1 est constitué par une succession d'impulsions périodiques de niveau logique 1 séparées par des portions de signal au niveau logique 0. Les interrupteurs Si (i = 1 à 8) sont tels que, lorsqu'un signal de niveau logique 1
est appliqué à leur entrée de commande, ces interrup-
teurs sont fermés, c'est-à-dire qu'ils laissent passer
le courant. Pour le niveau logique 0, ces mêmes inter-
rupteurs sont bien sûr ouverts. Dans la suite de la
description, le niveau logique du signal provoquant la
fermeture de l'interrupteur sera dit "niveau actif" (niveau 1 dans l'exemple) et le niveau logique provoquant
l'ouverture de l'interrupteur sera dit "inactif" (ni-
veau 0 dans l'exemple). Les interrupteurs Si sont par exemple constitués par des transistors MOS commandés
par leur électrode de grille.
Le signal 1 a une période T. Le signal 2
a une période T2 = 2 T1.. et le signal 4 a une pério-
de T4 = 23T. De plus, comme cela est visible sur la figure 4, les signaux 2 àa sont décalés par rapport au signal fî de telle manière qu'une seule impulsion au
plus des signaux c2 à p4 apparaisse entre deux impul-
sions successives du signal f1 Ainsi, à chaque ins-
tant,au plus un seul signal présente un niveau actif.
De plus, les signaux fi et c ont une période égale à
T et chacun des signaux fi et p présente une impul-
p sion pour chaque niveau actif des signaux a à4. Les
capacités Cr et Cq sont donc chargées et déchargées du-
rant chaque état actif de chaque signal de multiplexage
+l à +4-
Durant chaque impulsion du signal h1 le signal apparaissant à la sortie S du circuit correspond à la portion du signal contenoe dans la bande passante définie par la capacité C1. Plus précisément, si C est choisie de telle manière que C = Cr /Q (Q étant le facteur de qualité commun à tous les canaux) la constante de temps équivalente est égale à Cl T Pour les trois autres Cr l'C canaux, les constantes de temps équivalentes sont Cr T2; C T et C4 T. Il faut remarquer que si les quatre Cr3 Cr 4 bandes passantes sont distantes les unes des autres d'ure octave, les capacités C1 à G4 sont égales puisque les périodes correspondantes T1,T2...T4 sont toutes dans un rapport 2.Le facteur
de qualité reste évidemment le même pour tous les canaux de filtrage.
En outre, il est clair que, entre deux niveaux
- 10 -
actifs successifs du signal fl,il existe un seul niveau actif,des autres signaux pris globalement à l'exception des instants qui correspondent aux périodes T1 x 2,
pour n > 3 o il n'y a pas de niveau actif. En consé-
quent les amplificateurs G et G2 ne travaillent qu'
avec la période 2T1, ce qui réduit leur consommation.
Enfin, pour définir les constantes de temps des différents canaux, il est possible de jouer sur la valeur de deux paramètres: la valeur de la période T. du signal de multiplexage et la valeur de la capacité Ci. Il est ainsi possible de maintenir les valeurs des
capacités dans des domaines raisonnables.
D'une manière plus générale, si le circuit comprend n canaux de filtrage, il y aura n signaux de multiplexage. Si est le signal dont la période T1 est inférieure à celle de tous les autres signaux +2 a les autres signaux auront des périodes et des n décalages tels qu'au plus une impulsion, c'est-à-dire au plus un niveau actif, de ces signaux pris globalement soit présente entre deux niveaux actifs successifs du
signal +. Ainsi, les amplificateurs G1 et G2 travail-
lent effectivement à la période maximale!T1. Si la condition énoncée précédemment est respectée, toutes
les combinaisons de périodes T à T sont possibles.
2 n
Elles dépendent des fréquences centrales des bandes-
passantes à définir. Il sera possible d'adopter, comme dans l'exemple précédent
T. = 2 T avec i = 2 à n.
i 1 Il est encore possible de choisir pour les périodes T2 à Tn la même valeur nT1, les niveaux actifs des signaux a2 à étant décalés d'une durée2 Tl par rapport à4f Pour mieux comprendre les caractéristiques de l'invention, un circuit de filtrage correspondant aux bandes de filtrage représentées sur la figure 6 va être décrit en liaison avec les figures Sa et 5b. Les valeurs
caractéristiques des huit canaux de filtrage sont résu-
mées dans le tableau suivant
- il -
f (Hz) f (Hz) f- (Hz) B (Hz) Q=f/B o L-r / a 106 75 150 75 1.41 b 212 150 300 150 1.41 c 377 300 475 175 2.15 d 600 475 756 281 2.15 e 952 756 1200 444 2.15 f 1512 1200 1905 705 2.15 g 2400 1905 3024 1119 2.15 h 3810 3024 4800 1776 2.15 Dans ce tableau f0 est la fréquence centrale; fL et fH sont des fréquences de coupure hautes et basses
à - 3 dB; B est la largeur de bande; et Q est le fac-
teur de qualité.
Il apparaît que les deux canaux de filtrage
les plus bas en fréquence (a,b) sont des filtres d'octa-
ve, alors que les six autres canaux de filtrage sont des
filtres 2/3 d'octave. Il est de plus imposé que les cour-
bes de réponse soient plates dans la bande-passante et aient une coupure de 40 dB par décade en dehors de la
bande-passante.
Pour réaliser la condition de coupure à 40 dB par déca-
de, le circuit est constitué par deux étages de filtrage montés en cascade donnant chacun une coupure de 20 dB par décade. En d'autres termes, la fonction de transfert globale T' (f) est le produit des deux fonctions de transfert suivantes A1 T (f) et T2 (f) 1 +CL2 Q2 ' f _ o)2 A2 /1 + a2 Q2 ( af -0) 2 dans lesquelles a et 3 sont les coefficients qui valent respectivement 1,46 et 1,29 pour les filtres d'octave et 1,43 et 1, 18 pour les filtres 2/3 d'octave. En =
- 12 -
outre, le gain global A est égal à j A1 A2, Le coef-
ficient j est égal à 0,47 pour un filtre d'octave et
0,49 pour un filtre 2/3 d'octave.
Compte-tenu du fait qu'il y a des filtres d'octave et des filtres 2/3 d'octave, il est préféra- ble de réaliser le circuit de filtrage complet à l'aide de deux sous-ensembles référencés 2 et 4 sur la figure a. Le sousensemble 2 prend en charge les bandes-
passantes a, b, c et f et le sous-ensemble 4 les ban-
des-passantes d, e, g et h. Cette répartition a simple-
ment pour but de simplifier le circuit, mais cela ne change rien au principe de l'invention. A des détails près, les sous-ensembles 2 et 4 sont identiques et en
fait ils se distinguent surtout par les valeurs de ca-
pacité correspondant aux différentes bandes-passantes.
C'est pourquoi, seul le sous-ensemble 2 est représenté
en détails sur la figure 5b.
Les sous-ensembles 2 et 4 sont montés
en parallèle après l'entrée commune 6. Chaque sous-
ensemble comprend un étage de pré-filtrage 8 et 8', un premier étage de filtrage 10 et 10' et un deuxième étage de filtrage 12 et 12'. L'utilité
des deux étages de filtrage a déjà été expliquée.
Les deux étages de filtrage 10 et 12 ont des structures totalement identiques. Seules les valeurs
des capacités changent en passant de l'étage 10 à l'ét-
tage 12. En outre, chacun de ces étages est très peu différent du circuit représenté sur la figure 3. C'est pourquoi, pour les parties communes, les références
de la figure 3 seront reprises. Pour le deuxième éta-
ge 12, les références de l'étage 10 seront reprises,
mais avec le signe "prime".
Le pré-filtre 8 est un filtre passe-bas dont la fréquence de coupure est de 2,4 kHz. Il a pour but
d'éliminer les fréquences indésirables. Il comprend, en-
* tre son entrée 14 reliée à l'entrée 6 du circuit et sa - 3 -
sortie 16 reliée à l'entrée E de l'étage 10, un amplifi-
cateur 18 dont la sortie est reliée à son entrée inver-
seuse, des résistances 20 et 22 montées en série entre l'entrée 14 et l'entrée directe de l'amplificateur 18, une capacité C9 montée entre la masse et l'entrée direc- te de l'amplificateur et une capacité C10 montée entre
ce même point commun aux résistances 20 et 22 et l'en-
trée inverseuse de l'amplificateur 18.
L'étage 10 comprend, comme le circuit de la figure 3, les amplificateurs G1 et G2, les résistances
commutées R1 et R2 et les éléments de filtrage E1 à E8.
Il comprend de plus montés en parallèle avec respecti-
vement les éléments de filtrage E1 à E4 et E5 à E8 des interrupteurs Kll et K12 qui servent à remettre à zéro respectivement la sortie des amplificateurs G1 et G2 à
l'aide du signal %C qui sera explicité ultérieurement.
L'amplificateur G1 comporte de plus en contre-
réaction la capacité commutée R4 qui se substitue à la capacité commutée R3 de la figure 3. Cet élément R4 comprend une capacité Cql montée entre la masse et le point commun aux interrupteurs Kg et K10. Il comprend de plus la capacité C 2 montée entre le point commun et
l'interrupteur K13, lui-même relié à la masse. Ce cir-
cuit R4 constitue bien une capacité commutée, mais qui
peut prendre deux valeurs distinctes. Lorsque l'inter-
rupteur K13 est ouvert par le signal %, seule la capacité Cql est commutée. Lorsque l'interrupteur K13 est fermé par le signal 4, les deux capacités Cql et Cq2 sont commutées en parallèle. Ces deux valeurs de la capacité commutée R4 sont rendues nécessaires par le
fait que, comme l'indique le tableau, le facteur de qua-
lité Q est différent pour les bandes a et b et pour
les bandes c et f.
L'entrée E' de l'étage 12 est reliée à la sortie S de l'étage 10. Sur la sortie S' apparaît le signal de sortie Vabcf qui comporte les échantillons du signal d'entrée correspondant aux bandes de fréquence
- 14 -
a, b, c et f. Pour réaliser les quatres bandes-passantes, a, b, c et f, les capacités de filtrage ont les valeurs suivantes: Ci = C5 = 4,46 pF; C2 = C6 = 8,92 pF; C3 = C4 = C7 = C= 7,24 pF; C1 = C'5 = 6,22 pF; C'2 = C' 12,5 pF;
C' = C' = C' = C' = 12,1 pF.
3 4 7 8
Les capacités commutées ont les valeurs suivantes: Cr ' r = 2 pF; Cql = C'ql = 0,65 pF et Cq2 = C' 2 =
0,32 pF.
Pour le pré-filtre les résistances 20 et 22 égales à MQ et les capacités C9 et C10 valent respectivement
9,38 pF et 4,69 pF.
Dans le sous-ensemble 4, le pré-filtre 8' constitue un pré-filtre passebas dont la fréquence de coupure vaut 6 kHz. I1 a exactement la même structure
que le pré-filtre 8. Seule la valeur des capacités chan-
ge. C9 vaut 1,88 pF et C10 3,75 pF.
Le premier étage de filtrage 10' du sous-
ensemble 4 est identique à l'étage 10 du sous-ensem-
ble 2 à l'exception du fait que l'ensemble R4 ne com-
porte que la capacité Cql. Il est donc identique à
l'élément R3 de la figure 3 et Cql est égale à 0,65 pF.
En effet, pour les bandes d, e, g, h, le facteur de qualité Q est le même. Quant au deuxième étage 12', il est identique à l'étage 10'. Dans le sous-ensemble, la capacité Cr vaut toujours 2 pF, et les autres capacités valent: C C3 = C5 C7 = 7,06 pF; C2 = C4= C6 = C = 9,86 pF; CI 5,6 pF CCI= C C'1 = C' = C' = C' = 5,6 pF; C'2 = C'4, C'6 = C'8 = i 3 C5 ce7 2 = 45'c 6 =c8
7,84 pF.
En choisissant convenablement les valeurs des capacités C 1à C4 respectivement pour les premiers étages de filtrage et 10', les fréquences des signaux de multiplexage
peuvent être choisies de la manière suivante pour ob-
tenir effectivement les bandes-passantes ayant la dis-
position representée sur la figure 6: 8 (canal a) = 3,125 kHz p7 (canal b) = 6,25 kHz.
- 15- 6 (canal c) = 12,5 kHz ' (canai f): 25 kHz
Ces signaux commandent le sous-ensemble 2.
Pour le sous-ensemble 4, les signaux de mul-
tiplexage sont: ' = 12,5 kHz (canal d) ' = 25 kHz (canal e) = 50 kHz (canal g) ' = 100 kHz (canal h)
2 1
Leurs périodes sont respectivement référencées T'8
à T' sur les figures 7a et 7b.
Les valeurs de fréquence des signaux de mul-
tiplexage montrent que les signaux '3 et ' ainsi que c'4 et '6 sont identiques. Ceci ne perturbe pas le fonctionnement du circuit complet puisqu'il
y a deux multiplexages indépendants respective-
ment pour le sous-ensemble 2 et le sous-ensemble 4.
s15 La répartition des canaux a à h entre les sous-
ensembles 2 et 4 a été faite comme décrit précédemment
seulement pour en simplifier la réalisation.
La figure 8 donne un exemple de réalisation d'un ensemble d'élaboration des signaux '1 à V' La borne d'entrée E1 de ce circuit est reliée d'une part à la première entrée d'une porte ET 30 par l'intermédiaire d'un inverseur 31, et d'autre part à un
circuit 33 donnant un retard T aux fronts de montée et de des-
cente du signal appliqué à son entrée. La sortie du circuit retard 33 est reliée d'une part à la deuxième entrée de la porte ET 30 par
l'intermédiaire d'un inverseur 34 et d'autre part à la deuxième en-
trée d'une porte ET 32. Enfin, l'entrée E est de plus reliée à la première entrée de la porte ET 32. La sortie de la porte ET 30 est reliée d'une part à l'entrée d'horloge 36a d'un compteur binaire 36 et d'autre part à l'entrée de remise à zéro 38a d'un flip-flop D 38. La sortie de la porte ET 32 est reliée à l'entrée d'horloge 38b du flip-flop 38 par un inverseur 40. Les sorties binaires 36'a à 36'fqui délivrent les signaux Q1 à Q6 sont respectivement reliées aux entrées d'horloge 42'a à 42'f de six flip-flops D référencés 42a à 42f. En outre, les entrées de remise à zéro 42" a à 42''f sont
- 16 -
reliées à la sortie 38c du flip-flop 38. Les sorties 42"'a à 42t'f des fiiD-flops 42a à 42f donnent les signaux de multiplexage 4'1 à '8 comptetenu du fait que 4' et '5 sont identiques, tout comme '4 et P'6
3 5 '6
A l'entrée E1 de ce circuit, un signal CK
à 200 kHz est appliqué. La porte 30 délivre sur sa sor-
tie le signal.i à 200 kHz qui est inversé par rapport au signal CK et dont les fronts montants présentent un retard T par rapport aux fronts descendants du signal CK, les fronts descendants de fi coïncidant avec les fronts montants de CK. La porte 32 délivre le signal <p dont les fronts de montée sont retardés de T par rapport aux fronts montants de CK, les fronts descendants des deux signaux coïncidant. Le flip-flop 38 délivre un signal QR dont les impulsions sont en phase avec les fronts descendants du signal <p et ont une durée égale à T. Le compteur binaire 36 délivre de façon classique les
signaux Q1 à Q6 sur ses sorties 36'a à 36'f. Ces si-
gnaux sont représentés sur la figure 7. Les sorties des flip-flops 42a à 42f délivrent les signaux a'1 à 8' Ils ne différent des signaux Q1 à Q6 que par le fait qu'ils sont remis à zéro par les impulsions QR' La figure 7a montre l'élaboration des signaux %'1 à %'4 alors que la figure 7b. montre l'élaboration des signaux
a' à 8' Le changement d'échelle des temps a simple-
ment pour but de rendre plus lisible la figure 7a.
Grâce à l'introduction du retard T tout ris-
que de chevauchement des signaux fi' <p et < à '8 est évité. La figure 8 montre également l'élaboration des signaux C C' et <q. Les sorties des flip-flop 42a, 42b, 42c et 42d sont reliées aux entrées d'une porte NONOU 43 dont la sortie délivre le signal %'C de remise à
zéro des amplificateur G1 et G2 G' et G' 2 du sous-
G1 G2, G'1
ensemble 4. Les sorties des flip-flops 42e et 42f sont reliées aux entrées d'une porte OU 45. La sortie de la
porte 45 délivre le signal <q de commande des.interrup-
_ 17 _
teurs K13 et K'13 du sous-ensemble 2. Enfin, une troisième porte NOM-OU 47 reçoit sur ses entrées les sorties des flip-flops 42c et 42d et la sortie de la porte OU 45. La sortie de la porte 47 délivre le signal C Le fonctionnement du circuit représenté sur
la figure 5 est analogue à celui du circuit de la fi-
gure 3. Les signaux de multiplexage 9' 6' '7 et 9'8 jouent le même rôle que les signaux %1 %2 43 et 94 de
la figure 3. Il s'y ajoute seulement le fait que,lors-
qu'il n'y a aucun niveau actif de signal de multiplexage, le signal 4C remet la sortie des amplificateurs du sous-ensemble 2 à zéro. De même, le signal 4'C remet
à zéro la sortie des amplificateurs du sous-ensemble 4.
Enfin, lorsque les signaux de multiplexage 4'7 et %' présentent un niveau actif, le signal 4q modifie la q
valeur de la capacité commutée R4 et R' du sous-ensem-
ble 2 pour ajuster la valeur du facteur de qualité Q. Sur la sortie S' du sous-ensemble 12, il
apparaît le signal multiplexé Vabcf dont les échantil-
lons successifs représentent l'amplitude des échantillons du signal d'entrée pour les bandes de filtrage a, b, c et f. De même sur la sortie S' du sous-ensemble 12',
il apparaît le signal multiplexé Vdegh dont les échan-
tillons successifs représentent l'amplitude des échan-
tillons du signal d'entrée pour les bandes de filtrage d,e,g,h.
La description précédente concerne un filtre
multicanal passe-bande complet. Il va de soi que l'in-
vention concerne également la réalisation de dispositifs de traitement plus simples et par exemple un filtre passe-bas ou un filtre passe-haut a plusieurs canaux de filtrage. Elle concerne également la réalisation
d'un intégrateur avec plusieurs constantes d'intégra-
tion commandé par des signaux de multiplexage. En effet, dans tous ces cas, le circuit utilise la même cellule de base qui consiste en un amplificateur qui comporte
_ 18 _
en contre-réaction et en parallèle une pluralité d'éléments de même nature comportant chacun un interrupteur compandé par un signal de multiplexage et une capacité dont la valeur définit l'action du canal de traitement et à l'encrée de l'amplificateur une capacité commutée dont les interrupteurs sont conmandés par les signaux de commutation.. Cette cellule de base est par exemple représentée sur la figure 3 avec les éléments montés en contre-réaction de l'amplificateur G2 et la capacité commutée. Bien entendu, cet ensemble est conmandé par des
signaux de ccxmutation et de muitiplexage présentant les caractéristi-
ques définies précéderment.
Le circuit de filtrage décrit ci-dessus forme
un tout qui peut présenter de nombreuses utilisations.
Cependant, ce circuit peut être complété pour former un dispositif complet d'analyse du signal appliqué à l'entrée du circuit de filtrage. Dans le cas o le dispositif complet concerne l'analyse de la parole
pour la commande d'une montre, il peut être intéres-
sant d'ajouter un amplificateur d'entrée qui traite le signal électrique sortant du convertisseur parole/ signal électrique. A la sortie du circuit de filtrage,
il peut également être intéressant d'ajouter des cir-
cuits qui traitent le signal multiplexé délivré par le circuit de filtrage. Ces circuits peuvent servir à
redresser et à faire la moyenne des échantillons cor-
respondant à un même canal. Ils peuvent également ser-
vir à comparer la valeur moyenne du signal pour chaque
canal avec une valeur de référence. Ce sont ces cir-
cuits complémentaires qui vont être décrits ci-après.
La figure 9a montre un circuit amplificateur d'entrée dont la caractéristique gain (A) en fonction de la fréquence d)exprimée en Hertz est représentée sur la figure 9b. Le circuit comprend un amplificateur
différentiel (par exemple un amplificateur opération-
nel) dont l'entrée directe 60a est reliée à l'entrée E du circuit, et dont la sortie est reliée à la sortie e S du circuit. Une résistance R est montée entre la masse et l'entre 60a. Une rsistance R2 et une capaci- 1
masse et l'entrée 60a. Une résistance R2 et une capaci-
- 19 -
té C15 sont montées en sérIe entre la masse et l'entrée
inverseuse 60b de l'amplificateur 60. En outre, la ré-
sistance R3 est montée en contre-réaction entre l'en-
trée 60b et la sortie de l'amplificateur. Si les ré-
sistances R1, R2 et R3 valent respectivement 10 M ?, MO et 10 MS?, et si la capacité C15 est égale à 53 pF, le circuit amplificateur présente la courbe de réponse
représentée sur la figure 9b. Cet amplificateur présen-
te un gain d'environ 100 ce qui est convenable à la sor-
tie d'un microphone. En outre, il accentue les fréquen-
ces élevées jusqu'à 3 kHz, avec une pente de 20 dB par décade. Cette caractéristique est favorable lorsque le
signal électrique appliqué à son entrée E est repré-
e
sentatif de la parole.
Le circuit représenté sur la figure lOa permet
d'élaborer des signauk représentatifs de la valeur moy-
enne redressée des échantillons correspondant aux dif-
férents canaux de filtrage. Dans le cas particulier du
circuit représenté sur la figure 10, il traite les échan-
tillons correspondant aux canaux de filtrage d, e, h et
g, c'est-à-dire le signal Vdegh.
L'entrée E10 est reliée d'une part à un cir-
cuit 70 de détection de signe par l'interrupteur S10
et d'autre part au circuit de redressement et de moyenna-
ge 72 par l'interrupteur S11.
Le circuit 70 comprend un comparateur 74 dont l'entrée 74a est reliée à l'interrupteur S10. Un condensateur C16 est monté entre la masse et
l'entrée 74a. L'entrée inverseuse 74b d compara-
teur est reliée directement à la masse. La sortie du comparateur 74 est reliée d'une part à la porte ET 76
et d'autre part à la porte ET 78 par l'inverseur 80.
Les autres entrées des portes ET 76 et 78 sont reliées à une borne de commande 82. Sur les sorties 76c et 78c
apparaissent respectivement les signaux + et Q_ indi-
quant que le signal appliqué à l'entrée directe 74a du comparateur 74 est positif ou négatif. Sur l'entrée
_ 20 _
de commande 82 est appliqué le signal <p déjà décrit
en liaison avec les figures 5.
Le circuit 72 comprend une capacité Ci7 mon-
tée entre l'entrée Eli et un point 1. Ce point 1 peut Àêtre mis à la masse soit par l'interrupteur S12 soit par l'interrupteur S13. De même, l'entrée El, peut être mise à la masse par l'interrupteur S14. Les points El et 1 peuvent être respectivement reliés à la ligne 84 par les interrupteurs S15 et S16. Des capacités C18,
C19, C20 et C21 sont montées entre la masse et des in-
terrupteurs S17, S18 S19 et S20 qui permettent de
relier ces capacités au conducteur 84. A titre d'exem-
ple, les capacités C16 et C17 valent 1 pF et les capa-
cités C18 à C20 valent 10 pF.
Le fonctionnement de ce circuit va être expli-
qué en liaison avec la figure 0lb, qui représente les signaux de commande appliqués aux interrupteurs S1 à s2o. S20 La première ligne de la figure lOb montre une
forme possible du signal multiplexé Vdegh appliqué à l'en-
trée El0 du circuit. Sur cette figure apparaissent les
signaux <p et fi déjà décrits. Les signaux de multiple-
pi xage a'1 à '4 ont déjà été décrit. Les signaux "' tt2, tt3 et V"4 sont définis de la manière suivante: V' = '1 %p; V"2= %'2 *; t3 = p ' 3 * <p et <"4 = 4 '.p En d'autres termes les signaux '' à <'" correspondent à la portion des signaux f' l à<'4 apparaissant en même temps que le signal p. De plus,
il faut noter que le signal <' présente un niveau lo-
gique 1, c'est-à-dire un niveau actif pour chaque pério-
de o le signal Vdegh contient un échantillon correspon-
dant au canal h du circuit de filtrage. Il en va de même pour le signal <"2 et le canal g etc.... Ces signaux
" à <"4 sont respectivement appliqués aux interrup-
1 à"4
teurs S17 à S20. La figure lO0b explique également l'éla-
boration des signaux de signe <+ et <_. Le signal <S apparaît à la sortie du comparateur 74. Le comparateur _21 _
délivre un signai de niveau + 1 si son entrée reçoit un signal su-
périeur à zéro, et un signal de niveau 0 dans les autres cas. Le signal < est la partie commune aux signaux + p et s' tandis que le signal <_ es-t la partie commune aux signaux <s etp Les signaux <"1 à <" sont res- s p 4 pectivement appliqués aux interrupteurs S17 à S20. Le signal fi est appliqué aux interrupteurs S10, Sll et S13, le signal + aux interrupteurs S15 et S12 et enfin
le signal < aux interrupteurs S14 et S16.
La réalisation du circuit d'élaboration de ces signaux est évident pour l'homme de l'art. Il n'y
a donc pas lieu de la décrire.
Le fonctionnement du circuit de la figure 10a est le suivant: A chaque instant o le niveau 1 du signal fi
est appliqué aux interrupteurs S10, Sll et S13, la capa-
cité C17 emmagasine une charge correspondant à la valeur
du signal Vdegh présente à l'entrée El à ces instants.
Simultanément, le signal <s correspondant est élaboré par le détecteur de polarité 74. A l'instant o se présente le niveau logique 1 suivant du signal <p, les interrupteurs S10, Sll et S13 sont ouverts et le signal + ou <_ est délivré à la sortie de la porte 76 ou 78 selon le signe de Vdegh. Ce signal <+ ou _,en fermant les interrupteurs S12 et S15 ou S14 et S16,relie soit l'entrée Ell à la ligne 84 et le point 1 à la masse M, soit l'entrée El à la masse M et le point 1 à la ligne 84. Simultanément, un des signaux de commande <" 1 à <" 4 présente le niveau logique 1. Celui des interrupteurs S17 à S20 correspondant à ce signal est donc fermé et
la charge contenue dans la capacité C17 est trans-
férée dans la capacité correspondant à l'interrupteur fermé. Il faut observer que grâce à l'action des signaux
+ et <_ la charge est transférée avec son signe.
Si, par exemple, c'est le signal <"'3 qui pré-
sente le niveau logique 1, c'est l'interrupteur S19 qui
- 22 -
est fermé et la charge est transférée dans la capacité C20. Cette capacité correspond au canal e tout comme
bien sûr, le signal " 3.
Selon le même processus les charges correspon-
dant respectivement aux canaux h, g, e et d sont stockées
avec leur signe dans les capacités C18, C19, C20 et C21.
les tensions aux bornes des capacités C18 à C21 sont donc
18 21
respectivement représentatives des valeurs moyennes Vh,
Vg, Vf et Ve des échantillons du signal appliqué à l'en-
trée du circuit de filtrage pour les différents canaux
de filtrage h, g, e et d.
Il apparaît que, de plus, le circuit de la figure 10a assure le démultiplexage du signal multiplexé délivré par le sous-ensemble de filtrage 4. Un circuit
analogue serait associé au sous-ensemble de filtrage 2.
Enfin, le circuit de comparaison à un seuil est représenté sur la figure lla. Ce circuit permet de comparer la valeur moyenne du signal correspondant à une bande de filtrage à la valeur moyenne du signal relatif
à plusieurs bandes de filtrage, cette valeur étant aug-
mentée d'une tension de décalage Vth.
Le circuit complet comprend deux sous-ensembles: le sous-ensemble 100 qui traite les signaux moyens Vh,
Vg, Vf et Ve correspondant aux canaux e à h et le sous-
ensemble 100' qui traite les signaux Vd, Vc, Vb et Va
correspondant aux canaux a à d.
Le sous-ensemble 100 comprend l'amplificateur
102 dont l'entrée directe 102a est reliée par les interrup-
teurs S30 à S33 aux bornes d'entrée B1 à B4. La sortie 102c de l'amplificateur 102 est reliée par la ligne 106 à l'entrée inverseuse 104b du comparateur 104. La ligne
106 comprend les interrupteurs S34et S35 qui sont cons-
titués, par exemple, par des transistors MOS. En outre, l'entrée 102a de l'amplificateur 102 est directement
reliée par la ligne 108 à l'entrée directe 104a du com-
parateur 104. Une capacité C42 est montée entre la masse et l'entrée 104a. Ce sous-ensemble 100 comprend également
249 1243
- 23 -
les capacités C40 et C41 montées en parallèle entre la
ligne 106 et une ligne 110 commune aux deux sous-ensem-
bles. Enfin, la sortie 104c du comparateur 104 est reliée aux entrées de quatre mémoire-tampons 112, 114, 116 et 118 munies des entrées de commande 112a, 114a, 116a et
118d. La ligne 110 est alimentée par une source de ten-
sion -Vth et comprend les interrupteurs S36 et S37 qui permettent d'isoler la source Vth des capacités C40 et C41' Le sous-ensemble 100'a exactement la même structure que le sous-ensemble 100. Les éléments de ce
sous-ensemble portent les mêmes références que les élé-
ments correspondant du sous-ensemble 100, mais affec-
tées du signe"prime". Toutes les capacités C40; C42
et C'40; C42 valent 1 pF tandis que C41 et C'41 valent 10 pF.
Le signal fi' déjà décrit, est appliqué sur les entrées de commande des interrupteurs S34 S'34 et S36, tandis que le signal 4p, également déjà décrit,
est appliqué sur les entrées de commande des interrup-
teurs S35, S'35 et S37 Les signaux de multiplexage P1 à P4 appliqués
aux interrupteurs S30 à S33 et S' 30 à S'33 sont repr-
33 30 33 rpé sentés sur la figure llb. I1 en va de même des signaux
de démultiplexage P'1 à P' qui sont appliqués aux en-
1 P4aplqé trées de commande 112a à 118a des mémoire-tampons 112 à l11. Comme cela est visible sur la figure llb, les
impulsions dessignaux P à P4 coincident avec des impul-
1 4
sions du signal %i' alors que les impulsions des signaux P' à P' coincident avec des impulsions du signal p. 1 4p En outre, les signaux P à P et P', P'4 ont la même
1 4 1 4
période. Enfin, les signaux Pi à P4 sont décalés entre
eux d'une durée égale à la période des signaux <i et <p.
I1 en va de même des signaux P' à P' 1 4 Le fonctionnement du circuit de la figure lla est le suivant: les signaux Vh à Ve sont appliqués aux
- 24 -
bornes B1 à B du sous-ensemble 100, alors que les si-
gnaux Vd à Va sont appliqués aux bornes BI' à B'4 du
- 1 4
sous-ensemble 100'.
* A chaque instant o il apparaît une impulsion du signal fi' un des signaux P1 à P4 présente également une impulsion qui ferme un des interrupteurs S30 à S33 et un des interrupteurs S'30 à S'.33 Le signal fi ferme 33i les interrupteurs S34, S'34 et S36. On suppose que c'est
34 S6
le signal P3 qui présente cette impulsion. La capacité C40 a donc a cet instant une borne à la tension Vf et l'autre borne à la tension de décalage -VTh. Elle se charge de la quantité d'électricité correspondante. De même,la capacité C'40 a, à cet instant, une borne à la tension Vc et une autre borne à la tension -VTh. Cette capacité acquiert donc la charge correspondante. Par
ailleurs, la capacité C49,à chaque impulsion de multi-
plexage,a une charge correspondant à l'échantillon du signal Vefgh associé au signal de multiplexage P1 à P4 qui présente le niveau logique 1 (dans l'exemple le
signal P3). La capacité C42 a donc une tension représen-
tative de Vf. Lorsqu'apparaît l'impulsion suivante du
signal 4p,les interrupteurs S35, S37 et S' 35 sont fer-
p 35 més, alors que les interrupteurs S34, S'34 et S36 sont ouverts. Les charges contenues dans les capacités C40
et C'40 sont respectivement transférées dans les capa-
cités C41 et C 41. Ces charges nouvelles viennent s'ajou-
ter à la charge déjà contenue dans les capacités C41 et C'. Il y a donc aux bornes des capacités C41 et C'
41 41 41
des tensions qui correspondent respectivement à la
valeur moyenne du signal Vhgfe et Vdcba et qui sont ré-
férencées Vhgfe et Vdcba.
Lorsque le signal P' est appliqué à l'en-
trée de commande des mémoire- tampons 116 et 116', les signaux logiques de comparaison Df et Dc sont présents sur les sorties des mémoires 116 et 116'. Le signal a le niveau 1 si la tension Vf, respectivement Vc,est
supérieureà la tension de comparaison Vefgh, respective-
_ 25 _
ment Vabcd, et le niveau O dans le cas contraire. Il
en va bien sûr de même pour les autres canaux.
Ce circuit présente l'avantage d'être multi-
plexé. En conséquence, il suffit d'un seul comparateur par tension de référence.
Il résulte de la description précédente que
l'invention présente de nombreux avantages par rapport aux techniques de l'art antérieur. En particulier, le
filtre multicanal permet de diminuer le nombre d'am-
plificateurs utilisés et en outre de diminuer la con-
sommation du filtre. Il permet également de faciliter l'intégration par utilisation de capacités commutées et diminution du nombre de composants complexes comme
les amplificateurs.
1s Le filtre s'adapte particulièrement bien à son utilisation dans une montre puisqu'il permet de diminuer l'encombrement du circuit intégré et surtout de réduire la consommation d'énergie électrique. Or, il est bien connu que dans une montre,les problèmes de durée de vie et donc de consommation électrique sont critiques. En outre, l'élaboration des signaux de multiplexage est
simplifiée puisque la montre comprend déjà les divi-
seurs binaires pour l'élaboration des impulsions horaires.
- 26 -
Claims (10)
1. Dispositif pour le traitement d'un signal électrique variable par multiplexage à n canaux de traitement, du type comprenant un ensemble de traitement comportant un premier amplificateur (G1) et une pluralité de composants accumulateurs de charges (E1 - E4) montés en parallèle et
en contre-réaction dudit amplificateur (G1), un premier composant trans-
porteur de charges (R1) monté entre l'entrée dudit dispositif (E) et l'en-
trée (el) dudit premier amplificateur (G1) et des moyens pour élaborer des signaux de commande desdits composants, ledit dispositif se caractérisant en ce que:
- lesdits composants accumulateurs de charges consistent en n pre-
miers éléments de traitement (E1 à E4) comportant chacun en série un inter-
rupteur de multiplexage (S1 à S4) et une capacité de stockage de charges
(C1 à C4),
- ledit premier- composant transporteur de charges (R1) comprend
une unique capacité (Cr) de transfert de charges et au moins deux inter-
rupteurs de commutation (K1, K2) et lesdits moyens pour élaborer les signaux de commande comprennent des moyens pour élaborer n signaux périodiques de multiplexage (1 à 44) constitués chacun par l'alternance de niveaux actifs et de niveaux inactifs, un desdits signaux de multiplexage (q1) ayant une période (T1) inférieure à celle des autres signaux de multiplexage, les autres signaux de période plus élevée ayant, pris dans leur ensemble, au plus un niveau actif entre deux niveaux consécutifs du signal (dl) de plus faible période (Tl), et des moyens pour élaborer deux signaux périodiques de commutation (f,. p) présentant une alternance de niveaux 'actifs et dé niveaux inactifs, -les hiveaux actifs d'un signal de commutation (4i, qp) sé situant durant les -I *p niveaux inactifs de l'autre signal de commutation (4p, i) chaque signal de commutation (pi, qp) ayant un niveau actif durant chaque niveau actif des signaux de multiplexage (+1 à 44), et en ce qu'il comprend en outre: - des moyens pour appliquer un signal de multiplexage ( à4) à chaque interrupteur de multiplexage (S1 à S.4), et - des moyens pour appliquer des signaux de commutation (ij, p)
à chaque interrupteur de commutation (K1, K2).
2. Dispositif selon la revendication 1, caractérié en ce que lesdits signaux de multiplexage (p1 à 44) ont tous des périodes différentes (T1 à T4) et en ce que les périodes des différents signaux de période plus élevée
249 12 4 3
- 27 -
sont égales à la période du signal de période plus faible multiplié par
2P (p = 1 à n - 1).
3. Dispositif selon 'une quelconque des revendications 1 et 2
dans lequel ledit traitement est un filtrage avec n bandes passantes, caractérisé en ce qu'il comprend en outre:
- un deuxième composant transporteur de charges (R3) monté en contre-
réaction dudit premier amplificateur (G1) et comportant une capacité de transfert (Cq) montée entre deux interrupteurs de commutation (K9, K10), q - un deuxième amplificateur (G2) dont l'entrée (e2) est reliée à la sortie (sl) dudit premier'amplificateur (G1) par un troisième composant
transporteur de charges (R2) comprenant une unique capacité (C' r) de trans-
fert et au moins un premier et un deuxième interrupteurs (K5, K6) de commu-
tation, ledit deuxième aplificateur (G2) comportant en contre-réaction et en parallèle n deuxièmeséléments de traitement (E5à E8) comportant chacun en série une capacité de stockage de charges (C5 à C8) et un interrupteur de multiplexage (S5 à S8), la sortie dudit deuxième amplificateur (s2) étant reliée au premier composant transporteur de charges (R1); - des moyens pour appliquer un des signaux de multiplexage (Q1 à Q4) à chaque interrupteur (S5 à S8) des n deuxièmeséléments de traitement (E5 à E8); et - des moyens pour appliquer aux interrupteurs desdits deuxième (K9, Klo) et troisième composants (K5, K6) transporteurs de charges lesdits signaux de commutation (+i, +P), ledit premier amplificateur (G1) délivrant
sur sa sortie (s1) un signal multiplexé constitué par une succession d'é-
chantillons du signal variable filtré selon lesdites bandes-passantes.
4. Dispositif selon la revendication 3, dans lequel lesdites n
bandes-passantes sont décalées d'une octave, caractérisé en ce que les ca-
pacités des premier (C1 à C4) et deuxième (C5 à C8) éléments de traitement
sont toutes égales.
5. Dispositif selon l'une quelconque des revendications 3 et 4, ca-
ractérisé en ce que le deuxième composant transporteur de charges (R4) comprend en outre une capacité supplémentaire (Cq2) de transfert de charges
et un interrupteur supplémentaire de commutation (K13), les deux inter-
rupteurs de commutation (Kg9, Klo) étant montés en série entre l'entrée (e1) et la sortie (sl) dudit premier amplificateur (G1) et reliés à un point commun, ladite capacité de transfert (Cq) étant montée entre ledit point
2 4 9 12 43
- 28 -
commun et la masse, ledit interrupteur supplémentaire (K12 de commuta-
tion et ladite capacité supplémentaire de transfert (Cq2) étant montés
en série entre ledit point commun et la masse.
6. Dispositif selon-l'une quelconque des revendications 3 à 5,
caractérisé en ce que ledit troisième composant de transfert de charges (R2) comprend en outre un premier (K7) et un deuxième (K8) interrupteurs supplémentaires de commutation, ledit premier interrupteur de commutation
(K5) étant monté entre la sortie (s) du premier amplificateur et la pre-
mière électrode de ladite capacité de transfert (C7), ledit deuxième inter-
rupteur(K6)de commutation étant monté entre l'entrée(e2)dudit deuxième ampli-
ficateur et la deuxième électrode de ladite capacité de transfert (C r),
lesdits premier et deuxième interrupteurs supplémentaires (K7, K8) de com-
mutation étant montés entre la masse et respectivement la première et la deuxième électrodes de ladite capacité de transfert (C r), et en ce que lesdits premier interrupteur de commutation (K5) et premier interrupteur supplémentaire (K8) de commutation sont commandés par celui des signaux de commutation (f.) dont le niveau actif apparait en premier, lesdits deuxième interrupteur (K6) et deuxième interrupteur supplémentaire de commutation
(K7) étant commandés par l'autre signal de commutation (t p).
7. Dispositif selon l'une quelconque des revendications 3 à 6, ca-
ractérisé en ce qu'il comprend en outre un circuit de démultiplexage (fig LOa) du signal multiplexé délivré par ledit premier amplificateur (G1)
et de détermination de la valeur moyenne redressée des échantillons succes-
sifs correspondant aux différents canaux de filtrage, ledit circuit compor-
tant: - des moyens (70) pour détecter le signe de chaque échantillon;
- des premiers moyens (C17) pour mémoriser la valeur des échantil-
lons successifs;
- n deuxièmes moyens de mémorisation (Cl8 à C21) des valeurs moyen-
nes desdits échantillons; - n interrupteurs de démultiplexage (S17 à S20) pour transférer la valeur dudit échantillon dudit premier moyen (C17) de mémorisation dans des deuxièmes moyens (C18 à C21) de mémorisation selon son signe; et - des moyens pour élaborer n signaux préiodiques de démultiplexage (4" à i4) appliqués auxdits interrupteurs (S17 à S20) pour fermer ledit interrupteur qui correspond au canal de filtrage de l'échantillon appliqué
- 29 -
à l'entrée (Elo0) dudit circuit de démultiplexage.
8. Dispositif selon la revendication 7, caractérisé en ce que
lesdits moyens de mémorisation sont des capacités (C18 à C21).
9. Dispositif selon la revendication 7, caratérisée en ce que lesdits n signaux de démultiplexage (+"l +"4) présentent respectivement les mêmes niveaux actifs que lesdits signaux de multiplexage ( q à +4),
mais de durée inférieure.
10. Dispositif selon l'une quelconque des revendications 7 à 9,
caractérisé en ce qu'il comprend de plus un circuit de comparaison (100) de n signaux d'entrée à un seuil, ledit circuit de comparaison comprenant: - n entrées (B1 à B4) pour recevoir chacun de n signaux à comparer; - n interrupteurs (S30 à S33) pour mémoriser successivement la valeur de chaque signal dans une première capacité (C40); - des moyens interrupteurs (S34, S35) pour transférer la tension de ladite première capacité (C40) dans une deuxième capacité de stockage (c4); - des moyens (104, C42) pour comparer la tension de ladite deuxième capacité (C41) à chacun desdits signaux d'entrée; - des moyens pour transférer le résultat de la comparaison dans une parmi n mémoires (112 à 118), à chaque mémoire étant associée à un signal d'entrée; - des moyens pour élaborer n signaux de multiplexage de commande (P1 à P4) des n interrupteurs (S30 à S 33): et des moyens pour élaborer n signaux de démultiplexage (P'1 à P'4) de
commande desdites mémoires (112 à 118) pour commander le transfert de la-
dite comparaison dans une desdites mémoires.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CH732980A CH641005B (fr) | 1980-10-01 | 1980-10-01 | Dispositif pour le traitement d'un signal electrique variable par multiplexage. |
Publications (2)
Publication Number | Publication Date |
---|---|
FR2491243A1 true FR2491243A1 (fr) | 1982-04-02 |
FR2491243B1 FR2491243B1 (fr) | 1986-05-02 |
Family
ID=4323428
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR8117982A Expired FR2491243B1 (fr) | 1980-10-01 | 1981-09-22 | Dispositif pour le traitement d'un signal electrique variable par multiplexage |
Country Status (6)
Country | Link |
---|---|
US (1) | US4443757A (fr) |
JP (1) | JPS5790700A (fr) |
CH (1) | CH641005B (fr) |
DE (1) | DE3137943A1 (fr) |
FR (1) | FR2491243B1 (fr) |
GB (1) | GB2084835B (fr) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4849662A (en) * | 1986-04-14 | 1989-07-18 | Crystal Semiconductor Corporation | Switched-capacitor filter having digitally-programmable capacitive element |
US5182521A (en) * | 1987-08-28 | 1993-01-26 | The University Of Melbourne | Time-multiplexed switched capacitor circuit having reduced capacitance |
WO1989002192A1 (fr) * | 1987-08-28 | 1989-03-09 | The University Of Melbourne | Circuit de condensateur a commutation |
WO1989006069A1 (fr) * | 1987-12-24 | 1989-06-29 | The University Of Melbourne | Circuits condensateurs commutes |
JP3337241B2 (ja) * | 1991-07-26 | 2002-10-21 | テキサス インスツルメンツ インコーポレイテツド | 改良型多重チャンネル・センサーインターフェース回路とその製造方法 |
US5187445A (en) * | 1991-10-28 | 1993-02-16 | Motorola, Inc. | Tuning circuit for continuous-time filters and method therefor |
US5514997A (en) * | 1993-04-14 | 1996-05-07 | U.S. Philips Corporation | Inverting delay circuit |
US6313620B1 (en) * | 1995-09-14 | 2001-11-06 | Northrop Grumman Corporation | Detector system for identifying the frequency of a received signal useful in a channelized receiver |
US7551519B2 (en) * | 2006-12-21 | 2009-06-23 | Dan Slater | Passive long range acoustic sensor |
US9709671B1 (en) | 2014-08-19 | 2017-07-18 | Dan Slater | Electrosound camera |
US9374063B1 (en) * | 2015-02-05 | 2016-06-21 | University Of Macau | Gain-boosted N-path bandpass filter |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2019151A (en) * | 1978-04-03 | 1979-10-24 | Northern Telecom Ltd | Improvements in sampled analog filters |
FR2430134A1 (fr) * | 1978-06-28 | 1980-01-25 | Siemens Ag | Resonateur integrable realise suivant la technique mos et constitue au moyen de capacites interconnectees |
DE2950433A1 (de) * | 1978-12-18 | 1980-06-26 | Centre Electron Horloger | Elektronische schaltung mit geschalteten kapazitaeten |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3466431A (en) * | 1966-12-30 | 1969-09-09 | Weston Instruments Inc | D.c. power spectrum and fourier transform analyzer |
GB1534319A (en) * | 1976-08-20 | 1978-11-29 | Cossor Ltd A C | Electrical filter networks |
US4179665A (en) * | 1978-09-08 | 1979-12-18 | American Microsystems, Inc. | Switched capacitor elliptic filter |
US4306197A (en) * | 1979-12-17 | 1981-12-15 | American Microsystems, Inc. | Switched-capacitor elliptic filter |
DE3022252C2 (de) * | 1980-06-13 | 1983-06-23 | Siemens AG, 1000 Berlin und 8000 München | Elektrische Filterschaltung zur Verarbeitung analoger Abtastsignale |
-
1980
- 1980-10-01 CH CH732980A patent/CH641005B/fr unknown
-
1981
- 1981-09-22 FR FR8117982A patent/FR2491243B1/fr not_active Expired
- 1981-09-24 US US06/305,277 patent/US4443757A/en not_active Expired - Fee Related
- 1981-09-24 DE DE19813137943 patent/DE3137943A1/de active Granted
- 1981-09-29 GB GB8129315A patent/GB2084835B/en not_active Expired
- 1981-09-30 JP JP56154046A patent/JPS5790700A/ja active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2019151A (en) * | 1978-04-03 | 1979-10-24 | Northern Telecom Ltd | Improvements in sampled analog filters |
FR2430134A1 (fr) * | 1978-06-28 | 1980-01-25 | Siemens Ag | Resonateur integrable realise suivant la technique mos et constitue au moyen de capacites interconnectees |
DE2950433A1 (de) * | 1978-12-18 | 1980-06-26 | Centre Electron Horloger | Elektronische schaltung mit geschalteten kapazitaeten |
Non-Patent Citations (3)
Title |
---|
ELECTRONICS LETTERS, vol. 15, no. 13, 21 juin 1979, Londres (GB) * |
ELECTRONICS LETTERS, vol. 16, no. 9, avril 1980, Londres (GB) * |
IEEE JOURNAL OF SOLID-STATE CIRCUITS, vol. SC-7, no. 3, juin 1972, New York (US) * |
Also Published As
Publication number | Publication date |
---|---|
DE3137943A1 (de) | 1982-05-19 |
US4443757A (en) | 1984-04-17 |
CH641005GA3 (fr) | 1984-02-15 |
FR2491243B1 (fr) | 1986-05-02 |
GB2084835B (en) | 1984-10-24 |
DE3137943C2 (fr) | 1988-07-28 |
JPS5790700A (en) | 1982-06-05 |
CH641005B (fr) | |
GB2084835A (en) | 1982-04-15 |
JPS6348451B2 (fr) | 1988-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0377388B1 (fr) | Générateur de forme d'onde de signal analogique | |
EP1646147A1 (fr) | Filtre analogique à composants passifs pour signaux à temps discret | |
FR2604839A1 (fr) | Procede pour reduire les effets du bruit electrique dans un convertisseur analogique/numerique | |
FR2491243A1 (fr) | Dispositif pour le traitement d'un signal electrique variable par multiplexage | |
FR2597279A1 (fr) | Procede et circuit pour l'utilisation de condensateurs en temps partage | |
EP0011556B1 (fr) | Filtre à transfert de charges électriques, programmable numériquement | |
EP0307276A1 (fr) | Dispositif de filtre échantillonné à capacités commutées | |
FR2489627A1 (fr) | Codeur-decodeur | |
FR2503962A1 (fr) | Convertisseur mic pour la loi m ou la loi a | |
FR2939985A1 (fr) | Circuit integrateur a multifenetrage temporel | |
EP0847626B1 (fr) | Dispositif de traitement numerique d'un signal analogique devant etre restitue sous forme analogique | |
EP0069673B1 (fr) | Analyseur spectral à filtres communs à deux voies, notamment pour la reconnaissance vocale | |
FR2551279A1 (fr) | Generateur d'onde sinusoidale, dont la frequence est asservie a un signal binaire, notamment pour modem | |
FR2582461A1 (fr) | Filtre a decimation | |
FR2911449A1 (fr) | Filtre echantillonne a reponse impulsionnelle finie | |
EP0616419B1 (fr) | Générateur multifréquence programmable | |
CA1160726A (fr) | Dispositif pour amplifier et echantillonner des signaux multiplexes | |
FR2518848A1 (fr) | Systeme amplificateur comprenant un circuit de compensation de decalage | |
FR2712413A1 (fr) | Procédé et appareil pour intégrer une pluralité de signaux d'entrée. | |
EP0783109B1 (fr) | Dispositif de mesure d'une force à l'aide d'un capteur capacitif | |
EP0938732B1 (fr) | Cellule electronique analogique, notamment destinee a etre implantee dans un circuit integre, et circuit integre comportant de telles cellules | |
EP0143024B1 (fr) | Intégrateur exponentiel à constante de temp élevée, réalisé avec des capacités commutées | |
EP0046105B1 (fr) | Dispositif opérateur numérique rapide | |
FR2620883A1 (fr) | Convertisseur numerique/analogique de sommes ponderees de mots binaires | |
FR2478906A1 (fr) | Gyrateur a un seul amplificateur |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ST | Notification of lapse |