FR2471703A1 - Circuit a boucle verrouillee en phase - Google Patents
Circuit a boucle verrouillee en phase Download PDFInfo
- Publication number
- FR2471703A1 FR2471703A1 FR8026227A FR8026227A FR2471703A1 FR 2471703 A1 FR2471703 A1 FR 2471703A1 FR 8026227 A FR8026227 A FR 8026227A FR 8026227 A FR8026227 A FR 8026227A FR 2471703 A1 FR2471703 A1 FR 2471703A1
- Authority
- FR
- France
- Prior art keywords
- circuit
- output
- signal
- resistor
- circuit according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 8
- 238000013016 damping Methods 0.000 description 15
- 230000010355 oscillation Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 102220431943 c.61C>T Human genes 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/04—Modifications for maintaining constant the phase-locked loop damping factor when other loop parameters change
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
Abstract
A.CIRCUIT A BOUCLE VERROUILLEE EN PHASE. B.CIRCUIT CARACTERISE PAR UN MOYEN DE COMMANDE 37 COUPLE AU FILTRE PASSE-BAS 33 POUR COMMANDER LA CONSTANTE DE TEMPS DU CIRCUIT A CONSTANTE DE TEMPS EN FONCTION DU SIGNAL DE COMMANDE CONTINU. (R, RC). C.L'INVENTION S'APPLIQUE NOTAMMENT AUX TUNNERS.
Description
La présente invention concerne un circuit à boucle verrouillée en phase et
notamment un circuit équipé
d'une commande du coefficient d'amortissement.
Récemment, on a utilisé de façon générale un dis-
positif d'accord (tuner) synthétiseur de fréquence à boucle verrouillée en phase (encore appelée "boucle PLL") utilisant un circuit PLL comme circuit d'oscillation local. Dans ce type de tuner, lors de la réception d'un poste émetteur, il est habituel
que le rapport de division de fréquence N du diviseur programma-
ble du circuit PLL varie pour âtre accordé sur le poste émetteur choisi. Dans ce cas, la bande de fréquence de la bande FM, générale est fixée entre 76,1 MH à 89,9 MHz au Japon, 87,9 EHz
à 107,9 MH aux USA et 87,5 MH à 108 MH en Europe. C'est pour-
z z quoi, pour couvrir à la fois la bande des fréquences du Japon et celle des Etats Unis, on arrive à un coefficient de division qui doit varier dans une plage importante. Or en augmentant le coefficient au rapport de division N, on abaisse le coefficient d'amortissement du circuit PLL et on risque de ne pas avoir une
réception stable.
Jusqu'à présent on n'a pas proposé de circuit de
commande du coefficient d'amortissement qui soit d'une cons-
truction simple pour remédier aux inconvénients ci-dessus.
La présente invention a pour but de créer un cir-
cuit PLL remédiant aux inconvénients des solutions connues,
permettant de commander automatiquement le coefficient d'amor-
tissement à l'aide de la tension de commande du circuit PLL,
ayant un filtre passe-bas dont la constante de temps soit modi-
fiée automatiquement par la tension de commande du circuit PLLo A cet effet, l'invention concerne un circuit a
boucle verrouillée en phase comportant un oscillateur de réfé-
rence, un oscillateur commandé en tension, un diviseur program-
mable à la sortie de l'oscillateur commandé en tension, un comparateur de phase dont les entrées reçoivent les deux signaux
de sortie de l'oscillateur de référence et du diviseur program-
mable pour donner un signal d'erreur correspondant à la diffé-
rence de phase entre les deux signaux, et un filtre passe-bas à constante de temps, qui reçoit le signal d'erreur pour donner un signal de commande continu qui est appliqué à l'oscillateur commandé en tension pour en bloquer la phase sur celle du signal de référence, circuit caractérisé par un circuit de commande
2471 703
couplé au filtre passe-bas pour commander la constante de temps
du circuit à constante de temps en fonction du signal de com-
mande continu.
La présente invention sera décrite plus en détail à l'aide des dessins annexés, dans lesquels: - la figure 1 est un schéma-bloc de principe d'un
exemple de circuit PLL connu.
- les figures 2 et 3 sont des graphiques servant à
expliquer le fonctionnement du circuit PLL de la figure 1.
- la figure 4 est un schéma-bloc de principe avec une partie de schéma de branchement d'un exemple de circuit PLL
selon l'invention.
- les figures 5 et 6 sont des graphiques servant à expliquer le fonctionnement de l'exemple de l'invention selon
la figure 4.
DESCRIPTION D'UN MODE DE REALISATION PREFERENTIEL
Avant de décrire d'invention, on décrira un cir-
cuit PLL connu en se reportant à la figure 1 et aux graphiques
des figures 2 et 3 pour mieux comprendre l'invention.
Dans l'exemple de la figure 1, le circuit PLL est appliqué à un récepteur radiophonique qui est par exemple un récepteur radiophonique FM à large bande, dont la fréquence reçue peut varier entre 76 MHz et 108 MHze pour couvrir les
deux bandes FM utilisées au-Japon et aux Etats Unis.
Selon la figure lt l'amplificateur RF (de fréquence radio) reçoit le signal RF de l'antenne. Le signal RF fourni
à l'amplificateur RF, 1 est appliqué à un mélangeur 2 qui con-
vertit sa fréquence pour donner un signal IF (signal de fréquence intermédiaire) à l'aide de la fréquence d'oscillation locale du circuit PLL constituant l'oscillateur local. Si par exemple on a un système basse hétérodyne, les signaux respectifs des fréquences 65,3 à 97,3 MHz du circuit PLL sont appliqués au mélangeur 2 en fonction des signaux respectifs aux fréquences 76 MHz jusqu'à 108 MHz de l'amplificateur RF, 1. C'est pourquoi, à la sortie du mélangeur 2, on obtient toujours un signal IF de
fréquence 10,7 MHz.
Le signal IF du mélangeur 2 est appliqué à un amplificateur IF 3 qui l'amplifie pour attaquer un détecteur de fréquence 4. Le signal de sortie du détecteur est appliqué à l'amplificateur basse fréquence 5, puis au haut-parleur 6 qui
2471703"
émet un signal de fréquence audio.
Le circuit PLL est principalement composé d'un oscillateur de référence 10, d'un diviseur de fréquence 11, d'un comparateur de phase 13, d'un filtre passe-bas 14, d'un amplificateur à courant continu 15 amplifiant le signal de sortie du filtre passe-bas 14, d'un oscillateur VCO (oscillateur
commandé en tension) 16 et d'un circuit préscalaire 17. L'oscil-
lateur de référence 10 génère un signal de référence d'une fréquence par exemple égale à 100 KPz; le diviseur de fréquence 100 divise la fréquence de l'oscillateur de référence 10 suivant le rapport 1/20; le comparateurde phase 13 compare la phase du signal divisé en fréquence fourni par le diviseur de fréquence 11 et le signal de sortie d'un diviseur programmable 12 décrit ultérieurement: le filtre passe-bas 14 supprime les composantes de bruit et les composantes haute fréquence du signal de sortie du comparateur de phase 13 en fonction de l'erreur de phase entre les signaux qui lui sont appliqués; il sert de.circuit de maintien pour stabiliser la boucle m9me lorsque le circuit PLL est déverrouillé pour une raison quelconque. La fréquence d'oscillation de l'oscillateur VCO 16 est commandée en fonction du signal de sortie c'est-à-dire du signal d'erreur fourni par l'amplificateur continu 15; le circuit préscalaire 17 divise la fréquence d'oscillation de l'oscillateur VCO 16 suivant un
rapport de division essentiellement identique à celui du divi-
seur de fréquence 11. Dans certains cas, on peut supprimer
l'amplificateur continu 15.
Comme filtre passe-bas 14, on utilise un filtre
dit actif du type RC qui se compose par exemple d'un amplifica-
teur opérationnel 18, du montage en série d'un condensateur et d'une résistance 20, ce montage étant branché entre la sortie et l'entrée de l'amplificateur opérationnel 18 et une résistance
21 à l'entrée de l'amplificateur opérationnel 18.
Le diviseur de fréquence programmable 12 est une sorte de diviseur de fréquence variable dans lequel on peut programmer de façon logique la valeur numérique que l'on veut diviser en fréquence; le signal d'entrée est divisé en fréquence
suivant la valeur numérique programmée.
Lorsqu'on traite un signal d'entrée dont la fréquence est trop élevée pour la diviser en fréquence à l'aide du diviseur programmable 12, on prévoit le circuit préscalaire 17 dans l'étage
2471703-
d'entrée du diviseur 12 (figure 1) pour abaisser la fréquence
du signal d'entrée avant de diviser cette fréquence par le divi-
seur programmable 12.
En général, la limite d'utilisation en fréquence du diviseur programmable 12 est de plusieurs MHz, si bien que
dans l'exemple de la figure 1, la fréquence d'oscillation com-
prise entre 65,3 et 97,3 MHz de l'oscillateur VCO 16 est divisée par le circuit préscalaire 17 selon le rapport 1/20 pour que la fréquence d'entrée du diviseur programmable 12 soit comprise
entre 3,265 et 4,865 MHz. La fréquence d'entrée est alors divi-
sée par le diviseur programmable 12 donnant la même fréquence que celle du signal du diviseur de fréquence 5 c'est-à-dire KH. Les fréquences d'entrée comprises entre 3,265 et 4,865 MH z z
sont divisées dans le diviseur programmable 12 suivant un rap-
port compris entre 1/653 et 1/973.
Le rapport de division de fréquence de la boucle c'est-à-dire le rapport de division de fréquence N pour la fréquence d'oscillation de l'oscillateur VCO 16 êt la fréquence d'entrée appliquée au comparateur de phase 13 est\représenté par le produit du rapport de division de fréquence du circuit préscalaire 17 et celui du diviseur programmable 12, ce qui donne dans cet exemple un coefficient compris entre 13060 et 19460 (20 x 653... 20 x 973). Cette grandeur est importante et le rapport de variation entre la valeur maximale et la valeur minimale est de l'ordre de 1,5, ce qui est également un
rapport important.
Si le rapport de division de fréquence N et le rapport de variation sont tous deux importants, il est difficile
d'agir sur le temps de retard-de la boucle pour fixer les cons-
tantçs respectives du filtre passe-bas 14, ce qui limite la
plage de réglage. -
Dans le cas d'un circuit PLL prévu dans un récep-
teur radiophonique portatif, le coefficient d'amortissement de la boucle est fixé à une valeur relativement importante dans
la plage des grandeurs appropriées. Le coefficient d'amortisse-
ment t est un paramètre déterminant la réponse transitoire de la boucle; ce coefficient est donné par la formule suivante t>l t, = 2 ( KN > 2ns cette formule V et sont les constantes de temps du filtre passe-bas 14; = R1c = R2C; K est le gain de la boucle c'est-à-dire le produit du gain de conversion du
comparateur de phase 13, du gain de l'amplificateur opération-
nel 18 et du gain en tension de l'amplificateur continu 15 ainsi que du gain de conversion tension-fréquence de l'oscillateur VC0 16; R1 est la valeur de la résistance 21; R2 est la valeur
de la résistance 20; C est la capacité du condensateur 19.
De façon générale, le circuit PLL oscille suivant des oscillations entretenues à la fréquence naturelle (fréquence d'oscillation lorsque la boucle est soumise à une oscillation entretenue) pour un coefficient d'amortissement % égal à zéro C = 0) alors que ce circuit oscille de façon atténuée pour O < t <l1 Lorsque 4 = 1, l'oscillation du circuit PLL est dite critique. Pour % > 1, le circuit PLL n'oscille pas, le signal
subissant seulement une atténuation.
De la sorte, le circuit PLL n'est pas verrouillé en phase lorsque le coefficient d'amortissement t est supérieur a la valeur appropriée et il risque d'être influencé par les vibrations et les bruits extérieurs lorsque t est faible comme cela vient d'être indiqué. Il faut pour cela que le coefficient d'amortissement t soit constant dans une plage prédéterminée et la valeur appropriée du coefficient d'amortissement% soit généralement comprise entre 0,6 et 0,8 bien que ce choix dépende
du rapport de division de fréquence.
Dans le circuit PLL connue le coefficient d'amor-
tissement t varie de façon inversement proportionnelle à la racine carrée du rapport de division de fréquence N (graphique de la figure 2). De la sorte, lorsque le rapport de variation du rapport de division de fréquence N est important, par exemple égal à 1,5 comme indiqué ci-dessus, il est difficile de rendre
constant le coefficient d'amortissement t en fixant les cons-
tantes de temps du filtre passe-bas 14, si bien que la boucle verrouillée en phase se déverrouille et le circuit PLL est très
facilement influencé par des variations et des bruits extérieurs.
En outre lorsque le rapport de division de fréquence N est important par exemple compris entre 13060 et 19460 comme indiqué ci-dessus, la plage optimale pour le coefficient d'amortissement z est très réduite du fait du retard de la boucle, ce qui limite la plage de réglage. Il en résulte l'inconvénient du
6 - 2471703
déverrouillage de la boucle.
Lorsque le rapport de variation du rapport de division de fréquence N est important, la caractéristique de fréquence du filtre passe-bas 14 rétrécit du fait du retard de phase provoqué par le diviseur de fréquence, si bien qu'il est nécessaire de changer la caractéristique de fréquence. Dans le filtre passe-bas 14, connu, comme la caractéristique de fréquence est déterminée par les constantes de temps fixes t et et2 (graphique de la figure 3), il est impossible de changer la caractéristique de fréquence suivant le rapport de division de fréquence N; il en résulte en général une détérioration de
la vitesse de réponse de la boucle.
Dans l'exemple du circuit PLL selon l'invention, qui présente une structure simple, on remédie aux inconvénients ci-dessus propres au circuit PLL de l'art antérieur et son coefficient d'amortissement est rendu constant dans une plage prédéterminée pour améliorer les caractéristiques; ce circuit
sera décrit ci-après à l'aide des figures 4 à 6.
La figure 4 est un schéma-bloc d'un exemple de circuit PLL selon l'invention; dans ce circuit, on a utilisé les mêmes références numériques qu'à la figure 1 pour désigner
les mêmes éléments dont la description ne sera pas reprise dans
un but de simplification.
A la figure 4, la borne d'entrée 31 reçoit le
signal de sortie du comparateur de phase 13. Cettiàborne d'en-
trée 31 est reliée par une résistance 32 à la borne d'entrée d'un amplificateur opérationnel 33 dont la borne de sortie est reliée à la borne 34. Le signal de sortie du filtre passe-bas est appliqué par la borne de sortie 34 à l'amplificateur à courant continu 15. Cet amplificateur 15 peut le cas échéant
être supprimé.
Entre la borne d'entrée et la borne de sortie de l'amplificateur opérationnel 33, on a prévu le montage en série d'un condensateur 35 et d'une résistance 36; en parallèle sur la résistance 36, on a le montage en série d'un transistor 37 et d'une résistance 38. Les résistances de polarisation 39, 40 sont branchées en série entre l'alimentation +B et la masse; le point de jonction des résistances 39, 40 est relié à la base
du transistor 37 pour lui appliquer la tension de polarisation.
L'amplificateur opérationnel 33 est alimenté par la source
2471703-
d'alimentation +B. Le filtre passe-bas 30 est formé dans ce cas des résistances 32, 36, du condensateur 35 et de l'amplificateur
opérationnel 33.
Les autres parties du circuit de l'invention selon la figure 4 sont essentiellement les mêmes que celles de l'exem-
ple de l'art antérieur de la figure 1.
On décrit ci-après le fonctionnement du circuit PLL selon la figure 4. On suppose que la tension de sortie de
l'amplificateur opérationnel 33 soit égale à V0 et que la ten-
sion de base du transistor 37 soit égale à VB. Pour VO - VB, le transistor 37 est bloqué. La constante de temps tt1 du filtre passe-bas 30 est égale à R1c (t 1 = R1C) et la constante V devient <21 c'est-à-dire R21C ('21 = R21C), 1 et 21 respectivement la valeur des résistances 32 et 36; C est la capacité du condensateur 35. Lorsque le rapport de division de fréquence N est petit, la fréquence de l'oscillateur VCO 16 est également faible et la tension de commande appliquée à une capacité variable varicap (non représentée) est faible. Ainsi pour VO < VB, le transistor 37 se débloque. La constante de tempsZ est la m9me que celle du cas précédent mais comme z'
1 2
devient égal à re22 et que 't22 = 21//R22 est la valeur combinée de la résistance 38 et de l'impédance.de sortie du transistor 37). Dans ce cas, le transistor 37 constitue un
élément d'impédance variable et non pas un composant de commu-
tation.
La figure 5 est un graphique montrant la relation
entre le coefficient d'amortissement t du circuit PLL en fonc-
tion du rapport de division de fréquence N lorsqu'on utilise le filtre passe-bas 30. Dans le graphique de la figure 5, les lignes en pointillé a et b sont les caractéristiques respectives dépendant de R21 et21 // R22; la courbe en trait plein c est
la caractéristique correspondant à la combinaison des caracté-
ristiques ci-dessus. Le graphique de la figure 5 montre que si la constante de temps t2 change en fonction de la tension de sortie VO fournie par l'amplificateur opérationnel 33, quelles que soient les variations du rapport de division N, on maintient
à une valeur constante appropriée par exemple 1, le coeffi-
cient d'amortissement dans une plage, pré-
déterminée.
La figure 6 est un graphique montrant la caracté-
ristique de fréquence du filtre passe-bas 30. Ce graphique mon-
tre que la région qui dépend de la constante de temps t et qui chute à partir dune région dépendant de la constante de temps t' suivant un gradient égal à 6 dB/oct, puis devient constante,peut être modifiée en changeant la constante de temps t2. En d'autres termes lorsque le rapport de division N est important, on dilate la caractéristique de fréquence alors que
si le rapport de division N est faible, on rétracte la caracté-
ristique de fréquence.
Comme décrit ci-dessus, selon l'invention, on change la constante de temps du filtre passe-bas en réponse à la tension de commande destinée à l'oscillateur VCO pour que le coefficient d'amortissement du circuit PLL se trouve dans une plage prédéterminée, ce qui permet de réduire les variations
du coefficient d'amortissement et d'éviter que même si le rap-
port de division de fréquence de la boucle et son rapport de variation sont importants, on ne déverrouille la boucle et que le circuit PLL ne soit pas influencé par des vibrations ou des
bruits externes.
En outre selon l'invention, comme la caractéristi-
que de fréquence du filtre passe-bas est changée automatiquement en réponse au rapport de division de fréquence, on a un circuit PLL ayant une vitesse de réponse très importante, sans entraîner
de retard de phase dans la boucle.
En outre comme la plage des variations du coeffi-
cient d'amortissement du circuit PLL est réduite selon 1'inven-
tion, on a une très grande liberté pour fixer les constantes
du filtre passe-bas.
De même selon l'invention, le signal de changement de la constante de temps du filtre passe-bas est la tension de commande de l'oscillateur VCO, c'est-à-dire qu'il ne s'agit pas
de signal particulier; il est ainsi inutile de prévoir un cir-
cuit particulier tel qu'un détecteur de commutation ou analogue
ce qui simplifie la réalisation du circuit.
De même selon l'invention, on utilise la tension de commande de l'oscillateur VCO elle-même comme signal de commutation ce qui réduit au minimum l'influence des éléments externes. En d'autres termes, la dispersion au moment (valeur
de la tension) pour commuter la tension de commande de l'oscil-
lateur VCO est en définitive faible.
9 2471703
De plus si au moins l'une des valeurs des résis-
tances de polarisation 39 et 40 changea le signal de commuta-
tion c'est-à-dire la tension de base VB du transistor 37 peut
etre fixée a une valeur déterminée.
Claims (2)
- 9 ) Circuit selon la revendication 8, caractérisé en ce qu'il comporte un diviseur de fréquence branché entre la sortie de l'oscillateur de signal de référence et l'une desentrées du comparateur de phase.
- 100) Circuit selon la revendication 9, caractérisé en ce que la sortie de l'oscillateur commandé7en tension estappliquée à un mélangeur d'un récepteur radiophonique FM.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16008679A JPS5683135A (en) | 1979-12-10 | 1979-12-10 | Pll circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2471703A1 true FR2471703A1 (fr) | 1981-06-19 |
| FR2471703B1 FR2471703B1 (fr) | 1986-07-25 |
Family
ID=15707554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8026227A Expired FR2471703B1 (fr) | 1979-12-10 | 1980-12-10 | Circuit a boucle verrouillee en phase |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4355413A (fr) |
| JP (1) | JPS5683135A (fr) |
| AT (1) | AT386498B (fr) |
| AU (1) | AU541683B2 (fr) |
| CA (1) | CA1160699A (fr) |
| DE (1) | DE3046540A1 (fr) |
| FR (1) | FR2471703B1 (fr) |
| GB (1) | GB2065396B (fr) |
| NL (1) | NL8006711A (fr) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3215747C2 (de) * | 1982-04-28 | 1986-04-30 | Deutsche Thomson-Brandt Gmbh, 7730 Villingen-Schwenningen | Schaltungsanordnung zum Abstimmen von Hochfrequenzempfängern mit Hilfe einer Phase-Locked-Loop-Schaltung |
| US4506233A (en) * | 1982-06-28 | 1985-03-19 | General Electric Company | Bandwidth control circuit for a phase locked loop |
| US4807254A (en) * | 1985-08-09 | 1989-02-21 | Nec Corporation | Carrier wave recovery system |
| JPS62172819A (ja) * | 1986-01-27 | 1987-07-29 | Nec Corp | 位相同期回路 |
| US4811424A (en) * | 1987-04-24 | 1989-03-07 | Bell Communications Research, Inc. | Rapid phase correcting carrier recovery circuit |
| JP2634814B2 (ja) * | 1987-05-29 | 1997-07-30 | 日本電気株式会社 | デイジタル位相制御回路 |
| US5349544A (en) * | 1988-06-15 | 1994-09-20 | Advanced Micro Devices, Inc. | Programmable system synchronizer |
| JPH02144099U (fr) * | 1989-02-13 | 1990-12-06 | ||
| US4970472A (en) * | 1989-09-01 | 1990-11-13 | Delco Electronics Corporation | Compensated phase locked loop circuit |
| US5369376A (en) * | 1991-11-29 | 1994-11-29 | Standard Microsystems, Inc. | Programmable phase locked loop circuit and method of programming same |
| US6429734B1 (en) | 2001-12-19 | 2002-08-06 | Neoaxiom Corporation | Differential active loop filter for phase locked loop circuits |
| JP2003319288A (ja) * | 2002-04-22 | 2003-11-07 | Sharp Corp | 音声復調回路 |
| US20080231254A1 (en) * | 2006-10-03 | 2008-09-25 | Advantest Corporation | Spectrum analyzer, spectrum analysis method and recording medium |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1100805A (en) * | 1964-05-08 | 1968-01-24 | Telefunken Patent | Improvements in or relating to oscillation generator arrangements |
| FR2031529A1 (fr) * | 1969-02-19 | 1970-11-20 | Siemens Ag | |
| DE2706224A1 (de) * | 1977-02-14 | 1978-08-17 | Rohde & Schwarz | Digital einstellbarer frequenzgenerator |
| DE2812377A1 (de) * | 1978-03-21 | 1979-09-27 | Siemens Ag | Phasengeregelter oszillator |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2676262A (en) * | 1950-03-29 | 1954-04-20 | Hartford Nat Bank & Trust Co | Automatic frequency control system for oscillators |
| FR1583855A (fr) * | 1968-05-10 | 1969-12-05 | ||
| US4007429A (en) * | 1976-01-19 | 1977-02-08 | Gte International Incorporated | Phase-locked loop having a switched lowpass filter |
| GB1590444A (en) * | 1976-10-27 | 1981-06-03 | Rca Corp | Phase locked loop tuning system with preset tuning |
| JPS5571328A (en) * | 1978-11-24 | 1980-05-29 | Kensonitsuku Kk | Frequency synthesizer |
-
1979
- 1979-12-10 JP JP16008679A patent/JPS5683135A/ja active Granted
-
1980
- 1980-12-05 CA CA000366255A patent/CA1160699A/fr not_active Expired
- 1980-12-05 AU AU65129/80A patent/AU541683B2/en not_active Ceased
- 1980-12-08 GB GB8039254A patent/GB2065396B/en not_active Expired
- 1980-12-09 AT AT0597680A patent/AT386498B/de not_active IP Right Cessation
- 1980-12-09 US US06/214,740 patent/US4355413A/en not_active Expired - Lifetime
- 1980-12-10 DE DE19803046540 patent/DE3046540A1/de not_active Ceased
- 1980-12-10 NL NL8006711A patent/NL8006711A/nl not_active Application Discontinuation
- 1980-12-10 FR FR8026227A patent/FR2471703B1/fr not_active Expired
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1100805A (en) * | 1964-05-08 | 1968-01-24 | Telefunken Patent | Improvements in or relating to oscillation generator arrangements |
| FR2031529A1 (fr) * | 1969-02-19 | 1970-11-20 | Siemens Ag | |
| DE2706224A1 (de) * | 1977-02-14 | 1978-08-17 | Rohde & Schwarz | Digital einstellbarer frequenzgenerator |
| DE2812377A1 (de) * | 1978-03-21 | 1979-09-27 | Siemens Ag | Phasengeregelter oszillator |
Also Published As
| Publication number | Publication date |
|---|---|
| CA1160699A (fr) | 1984-01-17 |
| JPS6349935B2 (fr) | 1988-10-06 |
| GB2065396B (en) | 1983-11-30 |
| NL8006711A (nl) | 1981-07-01 |
| DE3046540A1 (de) | 1981-08-27 |
| GB2065396A (en) | 1981-06-24 |
| AU6512980A (en) | 1981-06-18 |
| JPS5683135A (en) | 1981-07-07 |
| AT386498B (de) | 1988-08-25 |
| ATA597680A (de) | 1988-01-15 |
| US4355413A (en) | 1982-10-19 |
| FR2471703B1 (fr) | 1986-07-25 |
| AU541683B2 (en) | 1985-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2471703A1 (fr) | Circuit a boucle verrouillee en phase | |
| EP0016705B1 (fr) | Tête à radiofréquence à dynamique autoadaptative et récepteur comportant une telle tête | |
| US6512414B2 (en) | Automatic filter tuning control system | |
| EP0238141B1 (fr) | Récepteur de signaux modulés en fréquence | |
| US5146187A (en) | Synthesizer loop filter for scanning receivers | |
| EP0746114A1 (fr) | Dispositif d'émission radio à modulation de fréquence | |
| JPH07202573A (ja) | Ｆｍ搬送波の復調方法および復調回路 | |
| EP0647031A1 (fr) | Circuit de correction du déphasage et des amplitudes | |
| FR2504328A1 (fr) | Circuit a boucle a verrouillage de phase | |
| FR2546686A1 (fr) | Circuit oscillant a frequence variable se presentant sous forme d'un circuit integre | |
| FR2530898A1 (fr) | Dispositif d'accord a boucle a verrouillage de phase | |
| EP0661816B1 (fr) | Synthétiseur de fréquences à boucle unique et ensemble électronique comportant un tel synthétiseur | |
| JPH06164382A (ja) | 位相ロックループ | |
| FR2565437A1 (fr) | Etage de synthese de frequence de frequence ajoutant des grands pas de frequence a une frequence initiale. | |
| FR2813481A1 (fr) | Modulateur de frequence a faible bruit ayant une frequence porteuse variable | |
| EP0302562A1 (fr) | Synthétiseur de fréquences présentant un dispositif indicateur d'accord | |
| EP0319415B1 (fr) | Dispositif d'asservissement rapide et à faible bruit de la fréquence et de la phase d'un signal à un signal imposé | |
| JPH11503889A (ja) | 高品質発振器装置にて負ｆｍフィードバックを使用する装置及び方法 | |
| EP0503416B1 (fr) | Démodulateur à boucle de phase | |
| FR2552955A1 (fr) | Procede de commande de la frequence d'un oscillateur et circuit de commande a boucle d'asservissement de phase | |
| EP1052772B1 (fr) | Dispositif et procédé pour produire un signal filtré | |
| EP0504015A1 (fr) | Récepteur de signaux modulés en fréquence à bande d'accrochage controlée | |
| FR2619978A1 (fr) | Dispositif comportant une boucle a verrouillage de phase | |
| EP0772359A1 (fr) | Dispositif de filtrage pour traiter une pluralité de canaux dans un système de distribution de télévision par câble | |
| FR2600848A1 (fr) | Dispositif d'asservissement d'un oscillateur a une source hyperfrequence a tres faible bruit de phase et agile en frequence |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |