FI85317B - Correction system and correction circuit - Google Patents

Abstract

The invention concerns a correction system and a correction circuit. The correction system according to the invention is characterized in that it comprises an input 116 for inputting time-multiplexed I- and Q-samples in the form of complex sample pairs/symbols into a demultiplexer 90; a corrector 300 connected to the demultiplexer 90 for receiving the demultiplexed I- and Q- samples from the demultipexer; a device 40 for inputting a number of demonstration signals into the corrector 300, which demonstration signals correspond to required characteristics which can occur in the demultiplexed I- and Q-samples; and a device 348 for comparing the actual powers input into the corrector 300 with the required groups of output powers during the time of occurrence of each of the abovementioned demonstration signals in order to obtain a group of bias factors. <IMAGE>

Description

1 853171 85317

Korjainjärjestelmä ja korjainpiiri Jakamalla erotettu hakemuksesta 864943Equalizer system and equalizer circuit Divided by application 864943

Keksinnön kohteena on patenttivaatimuksen 1 mukai-5 nen korjainjärjestelmä ja patenttivaatimuksen 2 mukainen korjainpiiri.The invention relates to an equalizer system according to claim 1 and an equalizer circuit according to claim 2.

Keksintö liittyy yleisesti tilaajajärjestelmäyksik-köön digitaalista langatonta puhelinjärjestelmää varten, jossa tilaajayksikkö on sovitettu olemaan langattomassa 10 yhteydessä tukiaseman kanssa. Tilaajayksikössä on perus-kaistaprosessori, joka suorittaa joukon toimintoja sisältäen sisääntulevien ja uloslähtevien signaalien koodauksen yhdestä bittijonotyypistä toiseen ja aikaansaa kaiunpois-ton. Se toimii myös ohjausmikroprosessorina, kuten esimer-15 kiksi informoimalla järjestelmässä olevaa syntetisaattoria käytettäväksi halutusta toimintataajuudesta. Se on lisäksi kytketty muistivälineeseen sen suorittamien tai vastaanottamien useiden toimintojen vastaanottamiseksi ja tallentamiseksi .The invention relates generally to a subscriber system unit for a digital cordless telephone system, wherein the subscriber unit is adapted to communicate wirelessly with a base station. The subscriber unit has a baseband processor that performs a number of functions, including encoding incoming and outgoing signals from one bit string type to another, and provides echo cancellation. It also acts as a control microprocessor, such as by informing the synthesizer in the system of the desired operating frequency for use. It is further connected to a memory medium for receiving and storing a plurality of functions performed or received by it.

20 Peruskaistaprosessori on kytketty modeemiprosesso- riin, johon se on kytketty suorasaantivälineellä, joka estää näiden molempien prosessorien samanaikaisen pääsyn, mutta nämä kaksi prosessoria kommunikoivat keskenään ja modeemiprosessori, joka toimii isäntänä järjestelmässä, 25 voi päästä peruskaistaprosessorin muistiin suorasaantivä- lineen kautta. Kuitenkin on muodostettu lukitusvälineet, jolloin tietyissä olosuhteissa modeemiprosessorin suorittama peruskaistaprosessorin ohjaus on estetty.The baseband processor is connected to a modem processor to which it is connected by a direct access means that prevents simultaneous access of both processors, but the two processors communicate with each other and the modem processor hosting the system can access the baseband processor memory via the direct access means. However, locking means are provided whereby, under certain conditions, control of the baseband processor by the modem processor is prevented.

Modeemiprosessori lähettää signaalinsa ennalta mää-30 rätyllä näytteenottotaajuudella taajuussiirretyn komplek- sisignaalin kautta, joka on muunnettu analogiseksi signaaliksi. Tästä analogisesta signaalista poistetaan häiriö-piikit sammutusprosessin avulla. Häiriöpiikeistä vapautettu signaali muunnetaan sitten ylöspäin ja suodatetaan vä-35 Iitaajuussignaalin muodostamiseksi, joka tämän jälkeen vahvistetaan. Vahvistetun välitaajuussignaalin taajuus summataan taajuuteen, joka on kehitetty edellä mainitulla syntetisaattorilla ja tuloksena oleva radiotaajuussignaali vahvistetaan ja syötetään antennille.The modem processor transmits its signal at a predetermined sampling frequency via a frequency-shifted complex signal that is converted to an analog signal. Interference spikes are removed from this analog signal by a shutdown process. The signal released from the interference peaks is then converted upwards and filtered to generate an inter-frequency signal, which is then amplified. The frequency of the amplified intermediate frequency signal is summed to the frequency generated by the above-mentioned synthesizer, and the resulting radio frequency signal is amplified and fed to the antenna.

2 853172,85317

Tilaajayksikkö käyttää jatkuvasti toistuvia kehyksiä, joissa se lähettää kunkin kehyksen yhden osan aikana ja vastaanottaa sen toisen osan aikana, näiden osien ollessa nimettyinä "väleiksi". Tiettyjen tukiasemalta vas-5 taanotettujen signaalien pohjalta peruskaistaprosessori tuottaa käynnistyssignaalit, jotka määrittävät, onko tilaajayksikkö lähetystilassa vai vastaanottotilassa.The subscriber unit uses continuously repeating frames in which it transmits each frame during one part and receives it during the other part, these parts being designated as "slots". Based on certain signals received from the base station-5, the baseband processor generates start-up signals that determine whether the subscriber unit is in transmit mode or receive mode.

Järjestelmän käynnistysten välisinä aikaväleinä käytetään harjoittelutilaa, jossa tunnettua signaalia mo-10 deemiprosessorilta verrataan takaisinsilmukoituun signaalin korjausvakioiden tuottamiseksi, jotta kompensoidaan epäsuotavat vaihtelut välitaajuussignaalissa, jotka johtuvat vaihteluista lämpötilassa, komponenttiarvoissa jne. Nämä korjausvakiot tallennetaan käytettäväksi todellisia 15 vastaanotettuja signaaleja korjattaessa.As a time interval between system starts, a training mode is used in which a known signal from the modem processor is compared to loopback to produce signal correction constants to compensate for undesirable variations in the intermediate frequency signal due to variations in temperature, component values, etc. These correction constants are stored for use.

Demoduloinnin aikana moduloidut digitaaliset signaalit syötetään modeemiprosessorille aikamultipleksoi-tujen I- ja Q-näytteiden muodossa ja ne demultipleksoi-daan. Demultipleksoidut I- ja G-näytteet syötetään tasain-20 ja taajuuskorjainpiirille virheiden minimoimiseksi joh taen taajuuskorjaussignaalien tuottamiseen, joita käytetään korjaamaan mitkä tahansa virheet järjestelmän ajoituksessa ja syntetisaattorin ulostulossa.During demodulation, the modulated digital signals are input to the modem processor in the form of time-multiplexed I and Q samples and are demultiplexed. The demultiplexed I and G samples are fed to an equalizer-20 and equalizer circuit to minimize errors, resulting in the generation of frequency correction signals that are used to correct any errors in system timing and synthesizer output.

Oheisissa piirustuksissa 25 Kuvio 1 on kaaviokuva, joka esittää esillä olevaa keksintöä luonnehtivan tilaajayksikön.In the accompanying drawings, Fig. 1 is a schematic diagram showing a subscriber unit characterizing the present invention.

Kuvio 2 on kuviossa 1 esitetyn modeemiprosessorin modulaattoriosan lohkokaavio.Figure 2 is a block diagram of the modulator portion of the modem processor shown in Figure 1.

Kuvio 3 on kuviossa 2 esitetyn DPSK-muuntoyksikön 30 lohkokaavio.Figure 3 is a block diagram of the DPSK conversion unit 30 shown in Figure 2.

Kuvio 4 esittää kuviossa 2 esitetyn FIR-suotimen rakenteen j a toiminnan.Figure 4 shows the structure and operation of the FIR filter shown in Figure 2.

Kuvio 5 on kuviossa 1 esitetyn interpolaattorin lohkokaavio.Figure 5 is a block diagram of the interpolator shown in Figure 1.

35 Kuvio 6 on kuviossa 1 esitetyn syntetisaattorin li 3 85317 lohkokaavio.Fig. 6 is a block diagram of the synthesizer li 3 85317 shown in Fig. 1.

Kuvio 7 on kuviossa 1 esitetyn järjestelmän sisääntulo-osan modifioitu muoto.Figure 7 is a modified form of the inlet portion of the system shown in Figure 1.

Kuvio 8 on kuviossa 1 esitetyn modeemiprosessorin 5 demodulaattoriosan lohkokaavio.Fig. 8 is a block diagram of the demodulator part of the modem processor 5 shown in Fig. 1.

Kuvio 9 on kuviossa 8 esitetyn reittitaajuusohjaus-moduulin lohkokaavio.Fig. 9 is a block diagram of the route frequency control module shown in Fig. 8.

Kuvio 10 on kuviossa 8 esitetyn AFC:n ja symboli-ajoi tusmoduul in lohkokaavio.Figure 10 is a block diagram of the AFC and symbol timing module shown in Figure 8.

10 Sanasto10 Glossary

Selityksessä käytettyjen lyhenteiden ja sanojen sanasto.Glossary of abbreviations and words used in the description.

ACRONYM: Määrittely A/D: Analogia-digitaalimuunnin 15 ADJ: Asetussisääntulo AFC: Automaattinen taajuussäätö AGC: Automaattinen vahvistuksensäätö BLANKING: Ohjausmenettely signaalin pitämiseksi ennalta määrätyllä amplituditasolla ohjausvälineiden käyn-20 nistyksen aikana CODEC: Yhdistetty koodain ja dekoodain CPE: Tilaajan hankkima varuste (puhelinkone) D/A: Digitaali-analogiamuunnin DMA: Suora muistihaku 25 DPSK: Differentiaalivaihesiirto-avainnusmodulaatio DS: Datavalinta EEPROM: Sähköisesti pyyhittävä ohjelmoitava luku- muisti EPROM: Pyyhittävä ohjelmoitava lukumuisti 30 FIFO: Jonomuisti FIR: Äärellinen impulssivaste GLITCH: Epäsuotava transienttisignaali HOLD: Lepotila I: Vaiheessa oleva 35 IF: Välitaajuus 4 85317ACRONYM: Definition A / D: Analog to digital converter 15 ADJ: Setting input AFC: Automatic frequency control AGC: Automatic gain control BLANKING: Control procedure to keep the signal at a predetermined amplitude level during control start-up CODEC: Combined encoder and decoder CPE D / A: Digital-to-analog converter DMA: Direct memory search 25 DPSK: Differential phase shift keying modulation DS: Data selection EEPROM: Electrically erasable programmable read-only memory EPROM: Erasable programmable read-only memory 30 FIFO: Sequential memory IEP: Finite impulse response GL: Phase 35 IF: Intermediate frequency 4 85317

Kbps: Kilobittejä sekunnissa ns: Nanosekunti PAL: Ohjelmoitava jonologiikka PCM: pulssikoodimodulointi 5 PROM: Ohjelmoitava lukumuisti PSK: Vaihesiirtoavainnusmodulaatio Q: Kvadratuuri RAM: Suorasaantimuisti RELP: Jäännösherätteinen lineaariennuste 10 RF: Radiotaajuus R/W: Luku/kirj oitus S/H: Näytteenotto ja -pito SLIC: Tilaajasilmukan liitäntäpiiri STROBE: Näytteenottosignaali 15 UART: Universaali asynkroninen lähetinvastaanotin VCXO: Jänniteohjattu kideoskillaattori XF: Ulkoinen lippu-ulostulo, jota käytetään muiden prosessorien signalointiin Tämä keksintö liittyy tiedonvälitysjärjestelmiin 20 useiden informaatiosignaalien langatonta siirtoa varten käyttäen digitaalisia aikajakopiirejä tukiaseman ja yhden tai useampien tilaaja-asemien välillä ja se liittyy erityisesti tällaisen tilaaja-aseman rakenteeseen ja toimintaan.Kbps: Kilobits per second so-called: Nanosecond PAL: Programmable Ionology PCM: Pulse code modulation 5 PROM: Programmable read-only memory PSK: Phase shift keying modulation Q: Quadrature RAM: Direct access memory RELP: Residual excitation linear prediction / R The present invention relates to communication systems 20 for transmitting multiple signals to multiple processors and to multiple information transmitters. and relates in particular to the structure and operation of such a local loop.

25 Viitaten nyt yksityiskohtaisemmin piirustuksiin, joissa samat viitenumerot viittaavat samanlaisiin osiin,25 Referring now in more detail to the drawings, in which like reference numerals refer to like parts,

kuviossa 1 on esitetty liitin 10 liitettäväksi asiakkaan hankkimaan laitteeseen (CPE). Johdinpari 12 johtaa liit-timeltä 10 SLIC:iin 14 ja se on myös yhdistettävissä soit-30 topiiriin 16 releen 18 kautta. SLIC 14 on standardisiru useiden toimintojen aikaansaamiseksi, kuten paristojänni-te, ylijännitesuojaus, soitto, signaloinnin ilmaus, kuten pyörivältä valintakiekolta, kuulokkeen tila, linjan testaus jne. Se sisältää myös hybridin, joka erottaa useat 35 äänet sisääntuleviksi ja uloslähteviksi signaaleiksi. SLICFigure 1 shows a connector 10 for connection to a customer-supplied device (CPE). A pair of conductors 12 leads from terminal 10 to SLIC 14 and can also be connected to caller 30 topir 16 via relay 18. SLIC 14 is a standard chip for providing various functions such as battery voltage, overvoltage protection, ringing, signal detection such as rotary dial, headphone status, line testing, etc. It also includes a hybrid that separates multiple sounds into incoming and outgoing signals. SLIC

5 85317 14 on kytketty koodekkiin 20, jossa on sisääntulevat ja ulostulevat linjat peruskaistaprosessorilta 22 ja sille, jolloin se sisääntulevassa suunnassa muuttaa analogiset äänisignaalit digitaalisiksi signaaleiksi, ts. 64 kbps u-5 laki-PCM-signaaleiksi samalla kun se ulostulevassa suunnassa muuttaa digitaaliset signaalit analogisiksi äänisignaaleiksi. Voi olla joskus suotavaa ohittaa koodekki siten, että SLIC 14 on kytketty suoraan peruskaistaproses-soriin 22. Siinä on vaihtoehtoinen pääsy peruskaistapro-10 sessorille liittimen 24 ja UART:in 26 kautta, joka muodostaa suoran digitaalisen liitännän peruskaistaprosessorille ohittaen siten SLIC:in ja koodekin. Tämä suora hakuliitän-tä palvelee kahta tarkoitusta: (1) ainoastaan digitaalisten signaalien päästämiseksi läpi näin haluttaessa, jol-15 loin ohitetaan kaikki analogiset liitännät ja (2) suoran haun sallimiseksi prosessoreihin ja muisteihin huolto- ja testaustarkoituksia varten.5,853,17 14 is connected to a codec 20 having inbound and outbound lines from and to baseband processor 22, thereby converting analog audio signals to digital signals in the incoming direction, i.e., 64 kbps u-5 legal PCM signals while converting digital signals to analog in the outgoing direction. audio signals. It may sometimes be desirable to bypass the codec so that the SLIC 14 is connected directly to the baseband processor 22. It has alternative access to the baseband processor 10 via terminal 24 and UART 26, which provides a direct digital connection to the baseband processor, thus bypassing the SLIC and codec. This direct paging interface serves two purposes: (1) to allow only digital signals to pass through, if desired, bypassing all analog connections, and (2) to allow direct paging to processors and memories for maintenance and testing purposes.

Peruskaistaprosessorilla 22 on useita toimintoja, joista yksi on muuttaa 64 kbps PCM-signaali 14,57 ... kbps 20 koodinmuuttotoiminnon avulla, kuten esimerkiksi aikaansaatuna jäännösherätteisen lineaariennusteen (RELP) avulla. Se myös aikaansaa kaiunpoiston ja lisäksi toimii, kuten ohjausmikroprosessori, kuten esimerkiksi informoimalla järjestelmässä käytettyä syntetisaattoria halutusta toi-25 mintataajuudesta. Peruskaistaprosessori 22 on kytketty itse ohjautuvaan muistisiruun 28 samoin kuin sarja-EEPROM:-iin 30, joka on sähköisesti pyyhittävä, haihtumaton muisti, jossa valitut bitit voidaan sähköisesti pyyhkiä pyyhkimättä muita siihen tallennettuja bittejä. Tätä EEPR0M:ia 30 30 käytetään tallentamaan sitä tilaajan identifikaationu mero että verkoston identifikaationumero (tukiasema, jonka kanssa sitä käytetään). Lisäksi peruskaistaprosessori 22 on kytketty täysinopeuksiseen RAM:iin 32, jossa se tallentaa siihen vastaanotetut signaalit. RAM 32 sisältää myös 35 "välimuistivälineen" ja lisäksi sitä käytetään suorasaan- 6 35317 timuistina RELP-muuntoa, kaiunpoistoa ja muita ohjaustoimintoja varten. Peruskaistaprosessori 22 on myös kytketty puolinopeuksiseen EEPROM:iin 34 ja täysinopeuksiseen PROMriin 36, jotka tallentavat RELP:in ja kaiunpoistofunk-5 tiot samoin kuin muut eri funktiot, kuten ohjausfunktion. Peruskaitaprosessori 22 on lisäksi kytketty suoran muis-tihaun (DMA) 38 kautta modeemiprosessoriin 40.The baseband processor 22 has a number of functions, one of which is to convert a 64 kbps PCM signal by a 14.57 ... kbps 20 code change function, such as provided by residual excitation linear prediction (RELP). It also provides echo cancellation and further functions, such as a control microprocessor, such as informing the synthesizer used in the system of the desired operating frequency. The baseband processor 22 is coupled to a self-controlling memory chip 28 as well as a serial EEPROM 30, which is an electrically erasable, non-volatile memory in which selected bits can be electrically erased without erasing other bits stored therein. This EEPR0M 30 30 is used to store its subscriber identification number and the network identification number (base station with which it is used). In addition, the baseband processor 22 is coupled to a full rate RAM 32 where it stores signals received therein. RAM 32 also includes 35 "cache means" and is further used as a direct access memory for RELP conversion, echo cancellation, and other control functions. The baseband processor 22 is also coupled to a half-rate EEPROM 34 and a full-rate PROM 36 that store RELP and echo cancellation functions, as well as other various functions, such as a control function. The baseband processor 22 is further connected via a direct memory access (DMA) 38 to the modem processor 40.

DMA 38 estää RAM:in 32 samanaikaisen haun esiintymisen sekä peruskaista- että modeemiprosessorien toimesta. 10 DMA-liitäntää käytetään siirtämään ääni- ja ohjaus- dataa peruskaista- ja modeemiprosessorien välillä. Modee-miprosessori 40 toimii isäntänä ja ohjaa peruskaistapro-sessoria 22 pitolinjojen kautta (ei esitetty). Modeemipro-sessorilla 40 on kyky päästä peruskaistaprosessoriin 22, 15 pysäyttää sen käsittely ja saada ohjauslinjat, osoite- ja dataväylät ottamaan kolmiasentoisen ulostulon korkeaimpe-danssinen tila. Tämä sallii modeemiprosessorin 40 päästä peruskaistaprosessorin DMA-muistiin DMA-liitännän kautta ja lukea siitä tai kirjoittaa siihen.DMA 38 prevents simultaneous retrieval of RAM 32 by both baseband and modem processors. 10 The DMA interface is used to transfer voice and control data between baseband and modem processors. Modem microprocessor 40 hosts and controls baseband processor 22 via hold lines (not shown). The modem processor 40 has the ability to access the baseband processor 22, 15 to stop its processing and cause the control lines, address, and data buses to assume the high-impedance state of the three-position output. This allows the modem processor 40 to access and read from or write to the DMA memory of the baseband processor through the DMA interface.

20 Tämä on aikaansaatu modeemiprosessorilla 40, joka puolustaa XF-bittiään, joka on portitettu peruskaistaprosessorin pitosisääntuloon. Kun peruskaistaprosessori vastaanottaa tämän komennon, se päättää vallitsevan komentonsa suorittamisen, pysäyttää käsittelyn, saa ohjausdata- ja 25 osoiteväylänsä ottamaan kolmiasentoisen ulostulon korkea-impedanssisen tilan ja sitten antamaan pitovahvistussig-naalin takaisin modeemiprosessorille. Välittömästi sen jälkeen kun modeemiprosessori antaa pitokomennon, se jatkaa muita tehtäviään samalla kun odottaa peruskaistapro-30 sessorin lähettävän pitovahvistussignaalin. Sen jälkeen kun modeemiprosessori vastaanottaa pitovahvistussignaalin, se ottaa peruskaistaprosessorin ohjaus-, data- ja osoite-väylien ohjauksen ja sitten lukee tai kirjoittaa DMA-RAM:iin 32. Sen jälkeen kun modeemiprosessori on päättänyt 35 DMA-RAM:iin käytön, se ottaa pois pitosisääntulon perus- 7 85317 kaistaprosessorilta, joka tällöin jatkaa käsittelyä siitä, mihin se jäi. Peruskaistaprosessorilla on myös kyky lukita modeemiprosessori ulos asettamalla sen oma XF-bitti ylös. Tämä bitti portitetaan pidon kanssa modeemiprosessori1ta 5 ja se voi syrjäyttää pitolinjan missä tahansa pisteessä ennen kuin peruskaistaprosessori menee pitotilaan. Modeemiprosessori käyttää 10-bittistä osoiteväylää ja kaikkia dataväylän 16 bittiä. Se käyttää myös kolmea ohjauslinjaa: STROBE, R/W ja DS.This is accomplished by a modem processor 40 that defends its XF bit gated to the hold input of the baseband processor. When the baseband processor receives this command, it terminates its current command, stops processing, causes its control data and address buses to take the high-impedance state of the three-position output, and then provides a hold gain signal back to the modem processor. Immediately after the modem processor issues a hold command, it continues its other functions while waiting for the baseband processor to send a hold gain signal. After the modem processor receives the hold gain signal, it takes control of the baseband processor control, data, and address buses and then reads or writes to the DMA-RAM 32. After the modem processor has finished using the 35 DMA-RAM, it removes the hold input from the basic 7 85317 band processor, which then continues processing from where it left off. The baseband processor also has the ability to lock the modem processor out by setting its own XF bit up. This bit is gated with hold by modem processor 5 and can displace the hold line at any point before the baseband processor enters hold. The modem processor uses a 10-bit address bus and all 16 bits of the data bus. It also uses three control lines: STROBE, R / W and DS.

10 Joko peruskaitaprosessori 22 tai modeemiprosessori 40, jotka toimivat jompaankumpaan suuntaan, voivat saada signaaleja RAMrlta 32 yllä kuvattujen signaalien mukaisesti. Nämä kaksi prosessoria kommunikoivat toistensa kanssa RAM:in 32 osan avulla, joka on asetettu sivuun käy-15 tettäväksi välimuistina. Modeemiprosessori 40 on myös kytketty täysinopeuksiseen PROMtiin 44, joka sisältää ohjelman tätä prosessoria varten.Either the baseband processor 22 or the modem processor 40 operating in either direction can receive signals from the RAM 32 according to the signals described above. The two processors communicate with each other via a portion of RAM 32 set aside to be used as a cache. The modem processor 40 is also connected to a full speed PROM 44 which contains a program for this processor.

Modeemiprosessori modulaatiotilassaan lähettää signaalinsa FIFO:n 46 kautta interpolaattorille 48 näiden 20 signaalien ollessa 320 kHz näytteenottotaajuudella. Inter-polaattori 48 lisää tehokkaasti tätä näytteenottotasoa viidellä muuttaen sen 1 600 kilonäytettä/sekunnissa (1,6 meganäytettä/sekunti). Interpolaattorl yhteistoiminnassa kidesuotimen (selitetään seuraavassa), joka toimii inte-25 graattorina, tehokkaasti approksimoi viisi väliottoista FIR-suodinta. Tämä digitaalisen ja analogisen laitteiston käyttö FIR-suotimen toteuttamiseksi poikkeaa klassisesta täysin digitaalisen piiristön FIR-sovellutuksesta. Inter-polaattorin ulostulo syötetään PAL:iin 50.In its modulation mode, the modem processor transmits its signals through the FIFO 46 to the interpolator 48 with these 20 signals at a sampling frequency of 320 kHz. Interpolator 48 effectively increases this sampling level by five, changing it to 1,600 kilosamples / second (1.6 mega samples / second). In conjunction with the interpolator, the crystal filter (explained below), which acts as an integrator, efficiently approximates the five tap FIR filters. This use of digital and analog hardware to implement an FIR filter differs from the classic FIR application of a fully digital circuit. The output of the interpolator is fed to PAL 50.

30 PAL on muodostettu sekoittimen tyyppiseksi, johon syötetään 400 kHz suorakulma-aalto, Jota on merkitty viitenumerolla 50, joka tulee ajoitusgeneraattorilta 51 samoin kuin 1 600 kilonäytettä/sekunnissa -signaali. 1 600 kilonäytettä/sekunnissa -signaali edustaa 16 kilosymbolia/ 35 sekunnissa PSK-signaalia nollakantoaallolla ja halutulla 8 35317 20 kHz kaistanleveydellä. Itse asiassa PAL:ia voidaan pitää taajuusmuuntimena. PAL-piiri, joka kun se on muodostettu suorittamaan 2:n komplementtifunktio ohjattuna 400 kHz suorakulma-aallolla, suorittaa tehokkaasti aikamulti-5 pleksoidun kvadratuurisekoituksen ja muuttaa tehokkaasti 20 kHz leveän peruskaistasignaalin taajuudella 400 kHz.The PAL is formed in the form of a mixer to which a 400 kHz rectangular wave is applied, denoted by the reference numeral 50 coming from the timing generator 51 as well as a signal of 1,600 kg samples per second. The 1,600 kilo samples / second signal represents 16 kilosymbols / 35 seconds of PSK signal with zero carrier and the desired 8,35317 20 kHz bandwidth. In fact, PAL can be considered as a frequency converter. A PAL circuit which, when configured to perform the complement function of 2 controlled by a 400 kHz rectangular wave, efficiently performs time-multi-plexed quadrature mixing and efficiently converts a 20 kHz wide baseband signal at 400 kHz.

PAL:in 50 ulostulo on aikamultipleksoitu, taajuus-muunnettu kompleksisignaali, joka johdetaan D/A-muunti-melle 52, joka muuttaa digitaalisen signaalin analogisek-10 si signaaliksi. D/A-muuntimen 52 ulostulo syötetään se-koittimelle 54, johon syötetään myös häiriöpiikkien poisto/ sammutuspulssi 56 sammutusgeneraattorimoduulilta 58. Häiriöpiikkienergia on kohinan päälähde näytteytetyssä datajärjestelmässä. Häiriöpiikkienergiaa esiintyy siirty-15 mien aikana yhdestä sisääntulosanasta toiseen. D/A-muunti-messa kukin sisään tuleva bitti riippuen sen tilasta, voi aiheuttaa muutoksen analogisessa ulostulotasossa. Tällaiset muutokset johtuen eri biteistä, eivät tavanomaisesti esiinny samanaikaisesti eivätkä siten aiheuta häiriöpiik-20 kejä. Tämän ongelman klassiset ratkaisut ovat näytteenoton ja -pidon käyttö seuraten D/A-muuntoa tai häiriöpiikit poistavan D/Amuunnon käyttö. Molemmat nämä vaihtoehdot ovat kuitenkin epäsuotavan kalliita. "Sammutus" palauttaa sekoittimen ulostulon keskimääräiselle vertailutasolle 25 siirtojaksojen aikana tyypillisesti noin 35 ns ennen ja 130 ns jälkeen digitaalisten kytkentähetkien, vaimentaen siten suuret häiriöpiikit, jotka esiintyvät D/A-ulostulos-sa. Vaikkakin sammutus aikaansaa harmonisia kiinnostavan keskitaajuuden ulkopuolelle, suhteellisen tiukan välitaa-30 juussuodatuksen käyttö oleellisesti poistaa nämä harmoniset. Tämä sammutusmenetelmä myös vähentää näytteenottotaajuuden pitoisuutta ulostulossa.The output of the PAL 50 is a time-multiplexed, frequency-converted complex signal which is applied to a D / A converter 52 which converts the digital signal to an analog-to-analog signal. The output of the D / A converter 52 is fed to a mixer 54, which is also supplied with a spike removal / shutdown pulse 56 from the shutdown generator module 58. The spike energy is the main source of noise in the sampled data system. Interference peak energy occurs during transitions from one input word to another. In a D / A converter, each incoming bit, depending on its state, can cause a change in the analog output level. Such changes, due to the different bits, do not normally occur simultaneously and thus do not cause interference peaks. The classic solutions to this problem are the use of sampling and holding following D / A conversion or the use of D / A conversion to eliminate interference peaks. However, both of these options are undesirably expensive. "Shutdown" returns the mixer output to an average reference level during 25 transmission periods, typically about 35 ns before and 130 ns after the digital switching moments, thereby attenuating the large interference peaks that occur at the D / A output. Although quenching produces harmonics outside the center frequency of interest, the use of relatively strict intermediate-to-30 hair filtration substantially eliminates these harmonics. This quenching method also reduces the concentration of the sampling frequency at the output.

Sekoittimen 54 ulostulo merkittynä viitenumerolla 60 syötetään sekoittimelle 62 ylöspäinmuuntimessa, jota on 35 yleisesti merkitty viitenumerolla 64. Sekoittimella 62 on li 9 85317 20 MHz sisääntulo, jota on merkitty viitenumerolla 65, joka on yhteinen 20 MHz linjan 66 kanssa. Sekoittimen 62 ulostulo on summa 20 MHz:sta sisääntulosta 65 ja 400 kHz -signaalista, joka on vastaanotettu sekoittimelta 54 tulok-5 sen ollessa 20,4 MHz ulostulo. Tämä ulostulo syötetään kidesuotimeen 68, joka päästää läpi ainoastaan tämän summan, joka muodostaa välitaajuussignaalin, vahvistimelle 70.The output of mixer 54, indicated by reference numeral 60, is fed to mixer 62 in an upconverter, generally designated 35, reference numeral 64. Mixer 62 has a 20 MHz input, indicated by reference numeral 65, common to line 20 MHz. The output of mixer 62 is the sum of the 20 MHz inputs 65 and the 400 kHz signal received from mixer 54 with the output 5 being the 20.4 MHz output. This output is fed to a crystal filter 68, which passes only this sum, which forms an intermediate frequency signal, to the amplifier 70.

Syntetisaattori on esitetty viitenumerolla 72. Täs-10 sä syntetisaattorissa 72 on syntetisaattorimoduuli, joka aikaansaa ulostulon LOI. Myös syntetisaattorimoduulissa toinen piiri ohjaa toista ulostuloa L02, jolloin L02:n ulostulo seuraa LOI:n ulostuloa 5 MHz LOI:n taajuuden alapuolella. Syntetisaattori käyttää 80 MHz VCX0:ta vertai-15 luna. Ulostulo LOI syötetään linjan 74 kautta sekoitti-melle 76, joka vastaanottaa myös välitaajuusulostulon vahvistimelta 70. Koska tälitaajuussignaalin arvo on 20,4 MHz, jos halutaan esimerkiksi taajuus 455,5 MHz sekoittimen 76 ulostuloon, syntetisaattoria käytetään kehittä-20 mään taajuus 435,1 MHz, joka summattuna 20,4 MHz taajuuteen, antaa halutun taajuuden 455,5 MHz. Tämä ulostulo vahvistetaan sitten vahvistukseltaan säädettävällä vahvistimella 80. Peruskaistaprosessori 22 tiettyjen signaalien dekoodauksen perusteella perusasemalta lähettää vahvistuk-25 sensäätösignaalin linjalla 81 D/A-muuntimen 82 läpi vahvistukseltaan säädettävälle vahvistimelle 80. Vahvistukseltaan säädettävällä vahvistimella 80 on rajoitettu kaistanleveys ja siten se ei päästä läpi epäsuotavaa erotaa-juutta, joka myös tuotetaan sekoittimessa 76. Vahvistimen 30 80 ulostulo päästetään linjan 83 läpi tehovahvistimelle 84, joka toteuttaa lopullisen vahvistuksen ennen kuin ra-diotaajuussignaali pääsee releen 86 läpi antennille 88.The synthesizer is shown at 72. Here, the synthesizer 72 has a synthesizer module that provides an output LOI. Also in the synthesizer module, the second circuit controls the second output L02, whereby the output of L02 follows the output of the LOI below the frequency of 5 MHz LOI. The synthesizer uses an 80 MHz VCX0 compared to the 15-Luna. The output LOI is fed via line 74 to mixer 76, which also receives intermediate frequency output from amplifier 70. Since the value of the intermediate frequency signal is 20.4 MHz, if, for example, 455.5 MHz is desired for mixer 76 output, a synthesizer is used to generate 435.1 MHz. , which summed up to 20.4 MHz gives the desired frequency of 455.5 MHz. This output is then amplified by a gain-adjustable amplifier 80. Based on the decoding of certain signals from the base station, the baseband processor 22 sends a gain control signal on line 81 through the D / A converter 82 to the gain-adjustable amplifier 80. The gain-adjustable amplifier 80 has limited bandwidth which is also produced in mixer 76. The output of amplifier 30 80 is passed through line 83 to power amplifier 84, which performs final gain before the radio frequency signal passes through relay 86 to antenna 88.

Yksikkö käyttää järjestelmää, jossa kehys toistuu joka 45 millisekunti. Tässä järjestelmässä yksikkö lähet-35 tää kunkin kehyksen toisen puoliskon osan aikana ja vas- ίο 8 5 31 7 taanottaa kehyksen ensimmäisen puoliskon osan aikana. Yksi rakennevaihtoehto olisi se, jossa puoliskon molemmat osat ovat yhtä pitkiä (vaikka niiden ei tarvitse välttämättä olla yhtä pitkiä). Toinen vaihtoehto (16-kantainen) 5 voisi olla se, jossa tilaajan käytettävissä on neljä yhtä pitkää osuutta koko kehyksen aikana. Kutakin neljästä osasta voidaan nimittää väliksi. Kukin väli sisältää osana alkuperäisestä datastaan uniikin sanan, jota käytetään yksikön toimesta aikaansaamaan ajoitus välissä jäljellä 10 olevan datan vastaanottoa varten. Ensimmäistä väliä neljästä edeltää AM-kolo, jota käytetään määrittämään väli, jonka tukiasema on mielivaltaisesti nimennyt ensimmäiseksi väliksi. AM-kolo ja uniikki sana ovat osa tukiasemalta si-sääntulevasta signaalista. AM-kolon kestoa käytetään mää-15 rittämään, onko tietty radiotaajuuskanava ohjauskanava vaiko äänikanava.The unit uses a system in which the frame repeats every 45 milliseconds. In this system, the unit transmits each frame during the second half portion and receives the frame during the first half portion. One design option would be one where both parts of the half are the same length (although they do not necessarily have to be the same length). Another option (16-base) 5 could be one where the subscriber has four equally long sections available throughout the frame. Each of the four parts can be called an intermediate. Each slot contains, as part of its original data, a unique word which is used by the unit to provide a timing for receiving the data remaining in the slot. The first slot of four is preceded by an AM cavity, which is used to determine the slot that the base station has arbitrarily designated as the first slot. The AM hole and the unique word are part of the signal coming in from the base station. The duration of the AM cavity is used to determine whether a particular radio frequency channel is a control channel or an audio channel.

Datasignaali johdetaan viitenumerolla 116 merkityn signaalin keskimääräisestä tasosta. Kynnysarvoa, joka on verrannollinen mainittuun keskimääräiseen tasoon, verra-20 taan ei-keskimääräistettyihin tasoihin. Jos mainittu ei-keskimääräistetty taso ei ylitä kynnystä ennalta määrätyn ajan sisällä, oletetaan että AM-kolo on ilmaistu. Modeemi-prosessori 40 tallentaa hetken, jona AM-kolo määritettiin esiintyvän, RAM:iin 32. Peruskaistaprosessori perustuen 25 (a) modulaatiotilaan (4-kantainen tai 16-kantainen), (b) hetkeen, jona AM-kolo esiintyi, tallennettuna RAM:iin 32 ja (c) hetkeen, jona uniikki sana vastaanotettiin määritettynä erillisesti peruskaistaprosessorilla, tuottaa käynnistyssignaalit, jotka ilmaisevat, milloin yksikön 30 tulisi olla lähetystilassa tai vastaanottotilassa. Tällaiset käynnistyssignaalit kytketään linjan 90 kautta kehys-ajoitusmoduuliin 91.The data signal is derived from the average level of the signal indicated by reference numeral 116. A threshold proportional to said average level is compared to non-averaged levels. If said non-averaged level does not exceed a threshold within a predetermined time, it is assumed that the AM cavity is detected. The modem processor 40 stores the moment the AM cavity was determined to occur in RAM 32. The baseband processor based on 25 (a) modulation mode (4-base or 16-base), (b) the moment the AM cavity occurred, stored in RAM: 32 and (c) until the moment when the unique word was received as determined separately by the baseband processor, generates trigger signals indicating when the unit 30 should be in transmit or receive mode. Such start signals are connected via line 90 to the frame timing module 91.

Kehysajoitusmoduuli 91 muuttaa käynnistyssignaalit kahdeksi pulssisarjaksi. Toinen pulssisarja on kytketty 35 linjan 92 kautta sallimaan tehovahvistin 84 ja käynnistä- li 11 8 5 31 7 mään rele 86 vahvistimen 84 ulostulon kytkemiseksi antenniin 88. Linjalla 92 olevan pulssin jakson aikana yksikkö on nimetty olevan lähetystilassa. Kun rele 86 ei ole aktivoitu, se on sovitettu kytkemään antenni 88 esivahvlstimen 5 94 sisääntuloon.The frame timing module 91 converts the start signals into two sets of pulses. The second set of pulses is connected 35 via line 92 to allow a power amplifier 84 and triggered a relay 86 to connect the output of amplifier 84 to antenna 88. During the pulse period on line 92, the unit is designated to be in transmit mode. When the relay 86 is not activated, it is adapted to connect the antenna 88 to the input of the preamplifier 5 94.

Toinen pulssisarja kehysajoitusmoduulilta 91 on kytketty linjan 93 kautta esivahvistimelle 94 tämän esi-vahvistimen sallimiseksi. Yksikön on nimetty olevan vastaanottotilassa tämän pulssisarjan aikana. Esivahvistin 94 10 päästää vastaanotetut signaalit sekoittimelle 96, joka vastaanottaa myös ulostulon L02 syntetisaattorilta 72 linjan 98 kautta. Sekoittimen 96 ulostulo syötetään kidesuo-timelle 100, jonka ulostulo puolestaan syötetään välitaa-juusvahvistimelle 102.A second set of pulses from the frame timing module 91 is connected via line 93 to a preamplifier 94 to allow this preamplifier. The unit is designated to be in receive mode during this pulse train. The preamplifier 94 10 passes the received signals to a mixer 96, which also receives the output L02 from the synthesizer 72 via line 98. The output of the mixer 96 is fed to a crystal filter 100, the output of which in turn is fed to an intermediate frequency amplifier 102.

15 Modeemiprosessori 40 päästää linjan 89 kautta en nalta määrätyn datasignaalin, joka on johdettu viitenumerolla 116 merkityn signaalin keskimääräisestä tasosta D/A-muuntimelle 104, joka tuottaa analogisen AGC-jännitesig-naalin, joka kulkee linjan 106 läpi vahvistimelle 102 il-20 maisten siten tälle vahvistimelle, kuinka paljon vahvistusta tarvitaan, jotta kompensoidaan siten, että välitaa-juussignaali on aina amplitudiltaan sama. Tämä vahvistin vastaanottaa myös ulostulon kidesuotimelta 100. Ulostulo vahvistimelta 102 pääsee sekoittimelle 108, johon syöte-25 tään myös 20 kHz sisääntulo linjalta 109 tuloksena olevan 400 MHz signaalin tuottamiseksi. Tämä 400 kHz -signaali päästetään sitten A/D-moduulille, joka koostuu näytteen-ottopiiristä 110, A/Dmuuntimesta 112 ja FIFOrsta 114.The modem processor 40 passes, via line 89, a predetermined data signal derived from the average level of the signal indicated by reference numeral 116 to a D / A converter 104, which produces an analog AGC voltage signal passing through line 106 to amplifier 102. to the amplifier how much gain is needed to compensate so that the intermediate frequency signal is always of the same amplitude. This amplifier also receives an output from the crystal filter 100. The output from the amplifier 102 is passed to a mixer 108, to which a 20 kHz input from line 109 is also input to produce the resulting 400 MHz signal. This 400 kHz signal is then applied to an A / D module consisting of a sampling circuit 110, an A / D converter 112, and a FIFO 114.

Ulostulo A/D-muuntomoduulista on 64 kilonäytettä 30 sekunnissa ja tämä ulostulo syötetään linjan 116 kautta modeemiprosessoriin 40. Modeemiprosessori 40 demoduloi tämän signaalin ja syöttää demoduloidun datan RAM:iin 32 välimuistiosaan, johon peruskaistaprosessori 22 pääsee, jossa prosessorissa RELP-muunto tapahtuu. Tuloksena ole-35 valla ulostulolla on 64 kbps PCM jatkuvassa sarjamuodossa.The output from the A / D conversion module is 64 kilo samples per 30 seconds and this output is fed via line 116 to the modem processor 40. The modem processor 40 demodulates this signal and feeds the demodulated data to RAM 32 in the cache access to the baseband processor 22 where RELP conversion occurs. The resulting output is 64 kbps PCM in continuous serial format.

i2 8 5 31 7 Tämä ulostulo syötetään koodekkiin, joka muuttaa sen analogiseksi signaaliksi, joka sitten syötetään SLIC:iin, joka puolestaan syöttää sen puhelinkoneelle tai vaihtoehtoisesti 16 kbps välimuistista voidaan dekoodata digitaa-5 liseksi signaaliksi, joka syötetään UART:iin 26.i2 8 5 31 7 This output is fed to a codec which converts it into an analog signal which is then fed to a SLIC which in turn feeds it to a telephone or alternatively 16 kbps from the cache can be decoded into a digital signal fed to UART 26.

Käytettynä opettelutilassa silmukkatakaisinkytkentä on muodostettu kohtaan 118 kahden releen 120 ja 122 väliin. Tämä silmukkatakaisinkytkentä, joka on välitaajuus-puolella eikä radiotaajuuspuolella, vähentää vaadittujen 10 elementtien lukumäärää. Opettelutila on se, jossa tunnettu signaali lähetetään modeemiprosessorin toimesta jäljellä olevien lähettimen elementtien läpi, jotka on koottu väli-taajuusvahvistimeksi 70. Koska releet 120 ja 122 ovat käytettyjä, vahvistimen 70 ulostulo on kytketty kidesuotimen 15 100 sisääntuloon.When used in the learning mode, a loop feedback is formed at 118 between the two relays 120 and 122. This loop feedback, which is on the intermediate frequency side and not on the radio frequency side, reduces the number of elements required. The learning mode is one in which a known signal is transmitted by the modem processor through the remaining transmitter elements assembled into an intermediate frequency amplifier 70. Since relays 120 and 122 are used, the output of amplifier 70 is connected to the input of crystal filter 15100.

Lisäksi peruskaistaprosessorin 22 ulostulo merkittynä linjana 90 sulautuu kehysajoitukseen 91 Ja saa pulssin linjalla 93 täysin estämään vahvistimen 94 opettelu-tilan aikana. Edelleen opettelutilan aikana kehysajoitus 20 91 tuottaa toisen pulssin linjalle 92, joka täysin estää vahvistimen 84. Modulaattorin kehittämää tunnettua signaalia verrataan todelliseen signaaliin, joka on palautettu demodulaattorille. Sitten asetetaan aliohjelma kompensoimaan muutokset, jotka johtuvat eri tekijöistä, kuten muu-25 toksista lämpötilassa, komponenttiarvoissa jne. Korjaus- vakiot tallennetaan RAM:iin 32. Modeemi liittää nämä tallennetut korjaukset vastaanotettuihin signaaleihin. Opettelutila tapahtuu järjestelmän käynnistysten välisinä aikaväleinä .In addition, the output of baseband processor 22 as marked line 90 merges with frame timing 91 and causes a pulse on line 93 to completely block amplifier 94 during learning mode. Further, during the learning mode, frame timing 20 91 produces a second pulse on line 92 that completely blocks amplifier 84. The known signal generated by the modulator is compared to the actual signal returned to the demodulator. The subroutine is then set to compensate for changes due to various factors such as changes in temperature, component values, etc. Correction Constants are stored in RAM 32. The modem associates these stored corrections with the received signals. The learning mode takes place at intervals between system starts.

30 Syntetisaattorimoduuli 72 sisältää 80 MHz oskil laattorin (VCXO), joka on johdettu vastaanotetusta signaalista. Oskillaattorin kehittämä 80 MHz -signaali kulkee linjan 124 läpi neljällä jakavaan piiriin 126, jonka ulostulo menee sekoittimille 62 ja 108. Tämä ulostulo menee 35 myös kahdelle prosessorille kellopulssien (suorakulma-aal- li i3 8531 7 toja) aikaansaamiseksi. Lisäksi se menee linjan 124 kautta viidellä jakavaan piiriin 130 ja sitten ajoitusmoduulille 51. Modeemiprosessori määrittää kaikki erot taajuudessa sisääntulevan signaalin keskitaajuuden ja kellotaajuuden 5 murto-osan välillä.Synthesizer module 72 includes an 80 MHz oscillator (VCXO) derived from the received signal. The 80 MHz signal generated by the oscillator passes through line 124 to four dividing circuits 126, the output of which goes to mixers 62 and 108. This output also goes to two processors to produce clock pulses (rectangular wave i3 8531 7). In addition, it goes through line 124 to five dividing circuits 130 and then to timing module 51. The modem processor determines any differences in frequency between the center frequency of the incoming signal and a fraction of the clock frequency 5.

Mahdollinen tuloksena oleva ero syötetään modeemi-prosessorilla linjan 132 kautta D/A-muuntimelle 134. D/A-muuntimen 134 ulostulo syötetään linjan 136 ja ADJ-sisään-tulon 138 kautta VCXOtlle (joka kuvataan seuraavassa) si-10 ten, että muutetaan sen taajuutta suuntaan, joka vaaditaan minimoimaan edeltävä tuloksena oleva ero. Lukituksen menetyksen ilmaisusignaali syötetään linjan 120 kautta perus-kaistaprosessorille 22 ilmaisemaan, milloin on menetetty tahdistus syntetisaattorissa.Any resulting difference is fed by the modem processor via line 132 to the D / A converter 134. The output of the D / A converter 134 is fed through the line 136 and the ADJ input 138 to the VCXOt (described below) to change it. frequency in the direction required to minimize the resulting resultant difference. The loss of lock detection signal is applied via line 120 to the baseband processor 22 to indicate when synchronization has been lost in the synthesizer.

15 Modeemiprosessori 40, kuten on esitetty kuviossa 2, käsittää DPSK-muuntimen 150, johon syötetään dataa linjan 152 kautta. Data syötetään sitten 16 kHz symbolia sekunnissa taajuudella FIR-suotimelle 154. Ulostulo FIR-suoti-mesta 154 ilmaistuna viitenumerolla 156 on asynkronista 20 dataa, joka käsittää 10 kompleksista näytettä/symboli, aikamultipleksoitua IQ-paria. Tämä ulostulo syötetään FIFOron 46, joka on kuvattu yllä, jossa tapahtuu muunto asynkronisesta synkroniseen. Ulostulo FIFOrsta 46 160000 datasanaparia/sekunti muodossa syötetään interpolaattoriin 25 48, joka on kuvattu yllä ja joka demultipleksoi IQ-parit ja uudelleenmultipleksoi IQ-näytteet 1,6 MHz taajuudella.The modem processor 40, as shown in Figure 2, comprises a DPSK converter 150 to which data is input via line 152. The data is then input at 16 kHz symbols per second to FIR filter 154. The output from FIR filter 154, indicated by reference numeral 156, is asynchronous 20 data comprising 10 complex samples / symbols, time-multiplexed IQ pairs. This output is fed to FIFO 46, described above, where the conversion from asynchronous to synchronous takes place. The output from the FIFO 46 in the form of 160,000 data word pairs / second is fed to an interpolator 25 48 described above which demultiplexes the IQ pairs and re-multiplexes the IQ samples at a frequency of 1.6 MHz.

16-kantaisessa modulaatiokaavassa binaarisisääntu-lojakso jaetaan 4-bittisiksi symboleiksi. 16-kantaisessa PSK:ssa 4-bittiset symbolit määrittävät kantoaallon vai-30 heen tietyn symbolijakson aikana. Binaarisen sisääntulon muuntotehtävä PSK-aaltomuotoon suoritetaan modulaattorilla.In the 16-base modulation scheme, the binary input period is divided into 4-bit symbols. In a 16-base PSK, 4-bit symbols define the phase of the carrier during a given symbol period. The conversion task of the binary input to the PSK waveform is performed by a modulator.

Kuvio 3 esittää, miten näytteiden (S) sekvenssi, joka on esitetty viitenumerolla 160, muunnetaan vaiheessa 35 olevien (I) ja kvadratuuri (Q) -näytteiden sekvenssiksi i4 8531 7 modeemiprosessorin 40 DPSK-muuntimessa 150. Symbolit ovat ensin käänteisesti Gray-koodattuja, kuten on esitetty kohdassa 162. Tämä on tehty bittivirheiden lukumäärän minimoimiseksi, joita esiintyy todennäköisimminkin vääristä 5 symbolipäätöksistä johtuen demodulaattorissa.Figure 3 shows how the sequence of samples (S) shown by reference numeral 160 is converted to a sequence of (I) and quadrature (Q) samples in step 35 in the DPSK converter 150 of the modem processor 40 of i4 8531 7. The symbols are first inverted Gray encoded, as shown in section 162. This is done to minimize the number of bit errors that are most likely to occur due to erroneous 5 symbol decisions in the demodulator.

Käänteisen Gray-koodaimen 162 ulostulo syötetään vaihekvantisoijaan 164, joka määrittää absoluuttisen vai-hearvon Θ, esitettynä vallitsevalla symbolilla. Tämä vai-hearvo syötetään sitten differentiaalikoodaimeen 166, joka 10 laskee absoluuttisen vaihearvon Θj' . Θj ' edustaa vallitsevan differentiaalivaiheen Θ ja edeltävän vaiheen Θj —|' modulo 16 summaa.The output of the inverse Gray encoder 162 is fed to a phase quantizer 164 which determines the absolute vai-hearvon Θ, represented by the prevailing symbol. This vai-hearvo is then fed to a differential encoder 166 which calculates the absolute phase value Θj '. Θj 'represents the predominant differential phase Θ and the preceding phase Θj - |' modulo 16 summa.

Öj ' = (Öj + Θ - |') MOD 16Öj '= (Öj + Θ - |') MOD 16

Modulo 16 lisäys vastaa modulo 360 lisäystä, joka 15 suoritetaan, kun summataan kulmia.The addition of modulo 16 corresponds to the addition of modulo 360, which is performed when summing the angles.

Differentiaalinen vaihe öj' syötetään kosini- ja sinihakutaulukoihin vallitsevan symbolin I- ja Q-kompo- nenttien laskemiseksi.The differential step öj 'is input to the cosine and sine look-up tables to calculate the I and Q components of the prevailing symbol.

I- ja Q-näytteet syötetään 6-väliottoiseen äärelli-20 sen impulssivasteen omaavaan (FIR) suotimeen 154, joka on esitetty yksityiskohtaisemmin kuviossa 4. FIR-suotimen tehtävänä on luoda ylinäytteytetty PSK-aaltomuoto I- ja Q-näytteistä. Q-näytteet syötetään 10 6-väliottoisen FIR-suotimen ryhmään, joita on nimetty "h|, j" (j = 1 ... 10). 25 Samalla tavoin I-näytteet syötetään 10 suotimen ryhmään nimettyinä "h^". Näiden 20 suotimen ulostulot on aikaja-komultipleksoitu, kuten on esitetty yhdelle ainoalle rinnakkaisväylälle, joka kulkee näytteenottotaajuudella, joka on 10 kertaa I, Q parien näytteenottotaajuus suotimen si-30 sääntulossa.The I and Q samples are fed to a 6-tap finite impulse response (FIR) filter 154, shown in more detail in Figure 4. The purpose of the FIR filter is to generate an oversampled PSK waveform from the I and Q samples. The Q samples are fed to a group of 10 6-tap FIR filters designated "h |, j" (j = 1 ... 10). Similarly, I samples are fed to a group of 10 filters designated "h ^". The outputs of these 20 filters are time and multiplexed, as shown for a single parallel bus running at a sampling frequency of 10 times the sampling frequency of I, Q pairs at the filter input si-30.

Interpolaattori 48, joka on esitetty yksityiskoh taisemmin kuviossa 5, käsittää sisääntulon 180 ja releen 182, joka on kytketty PAL:iin 50 linjalla 183 releen 182 ollessa siirrettävissä sisääntulon 180 ja linjan 184 vä-35 Iillä. Valinnaisesti linjaan 183 on sovitettavissa kerto- is 8531 7 ja 185, jota voidaan käyttää kertomaan sisääntulot linjalta 183 samoin kuin valinnainen sisääntulo 187, jota voidaan syöttää modeemiprosessorilta tai miltä tahansa halutulta ulkopuoliselta muistilta. Rele 182 on kytketty 5 PALriin 50 linjalla 183 ja linja 184 johtaa I-muistista 186, jolla on sisääntulo 188 Q-muistista 190. 1,6 MHz sisääntulo on muodostettu sekä I/Q- ja Q/I-muisteille, kuten on esitetty kohdissa 192 ja 194 vastaavasti. Interpolaat-tori demultipleksoi multipleksoidut I,Q-näytteet 160 kHz 10 taajuudella ja uudelleennäytteyttää ja uudelleenmultiplek-soi ne 800 kHz taajuudella.The interpolator 48, shown in more detail in Figure 5, comprises an input 180 and a relay 182 connected to the PAL 50 on the line 183, the relay 182 being movable between the input 180 and the line 184. Optionally, a multiplier 8531 7 and 185 may be provided on line 183, which may be used to multiply inputs from line 183, as well as optional input 187, which may be input from a modem processor or any desired external memory. Relay 182 is connected to 5 PALs 50 on line 183 and line 184 leads from I memory 186, which has input 188 from Q memory 190. A 1.6 MHz input is formed for both I / Q and Q / I memories, as shown in 192 and 194, respectively. The interpolator demultiplexes the multiplexed I, Q samples at 160 kHz at 10 frequencies and resamples and re-multiplexes them at 800 kHz.

Syntetisaattori 72, jonka toimintaa on kuvattu yllä, on esitetty kuviossa 6, jossa on esitetty 80 MHz VCXO-moduuli 200, joka vastaanottaa signaalin ADJ-sisääntulosta 15 138. Tämä sisääntulo ohjaa VCXO-moduulin tarkkaa tajuutta.Synthesizer 72, the operation of which is described above, is shown in Figure 6, which shows an 80 MHz VCXO module 200 that receives a signal from ADJ input 15 138. This input controls the exact frequency of the VCXO module.

Ulostulo VCXO-moduulilta on kytketty linjan 202 kautta syntetisaattoriin 204. Tämä syntetisaattori 204 kykenee syntetisoimaan taajuuksia välillä 438,625 - 439,65 MHz hyväksyttävässä tahdissa linjalla 202 olevien signaalien 20 kanssa. Tietty taajuus valitaan sisääntulosignaalilla linjan 128 kautta (esitetty myös kuviossa 1).The output from the VCXO module is connected via line 202 to synthesizer 204. This synthesizer 204 is capable of synthesizing frequencies between 438.625 and 439.65 MHz at an acceptable rate with signals 20 on line 202. A particular frequency is selected by the input signal via line 128 (also shown in Figure 1).

Syntetisaattorin 204 ulostulo syötetään linjan 206 ja suotimen 208 kautta tullakseen signaaliksi LOI. Syntetisaattorin 204 ulostulo syötetään myös linjan 210 kautta 25 synkroniselle kääntäjälle 212. VCX0:n 200 ulostulo syötetään linjan 214 kautta 16 jakavaan moduuliin 216, jonka 5 MHz ulostulo syötetään linjan 218 kautta synkroniselle kääntäjämoduulille 212. Ulostulo linjalla 214 on kytketty myös vertailu-ulostuloon 221.The output of synthesizer 204 is fed through line 206 and filter 208 to become signal LOI. The output of synthesizer 204 is also fed through line 210 to synchronous inverter 212. The output of VCX0 200 is fed through line 214 to 16 splitter module 216, the 5 MHz output of which is fed through line 218 to synchronous inverter module 212. The output at line 214 is also connected to reference output 211.

30 Moduuli 212 vähentää 5 MHz sisääntulon linjalta 218 taajuudesta linjalla 210 tuottaen erotaajuuden, joka syötetään suotimen 220 kautta tullakseen signaaliksi L02. Tällä tavoin taajuudet, jotka esiintyvät L02:na vaihtele-vat välillä 433,625 - 434,65 MHz, jolloin L02:n taajuus on 35 aina 5 MHz LOI:n taajuuden alapuolella.Module 212 subtracts the 5 MHz input from line 218 from the frequency at line 210, producing a differential frequency that is input through filter 220 to become signal L02. In this way, the frequencies that occur as LO 2 range from 433.625 to 434.65 MHz, with the LO 2 frequency always below the 5 MHz LOI frequency.

ie 8 531 7ie 8 531 7

Lisäksi ulostulo syntetisaattorilta 204 linjan 222 kautta ja ulostulo synkroniselta kääntäjältä 212 linjan 224 kautta yhdistetään tahdistusilmaisimessa 226 sillä tavoin, että jos joko taajuus linjalla 206 ei ole synkro-5 ninen linjalla 202 olevan taajuuden kanssa tai synkronisen kääntäjän 212 ulostulon taajuus ei ole synkroninen linjalla 206 olevan taajuuden ja 16 jakavan moduulin 216 ulostulotaajuuden yhdistelmän kanssa, lähetetään tahdistuksen menetys (lukituksen menetys) signaali linjalla 140 10 (esitetty myös kuviossa 1).In addition, the output from synthesizer 204 via line 222 and the output from synchronous inverter 212 via line 224 are combined in synchronization detector 226 in such a way that if either the frequency on line 206 is not synchronous with the frequency on line 202 or the output frequency of synchronous inverter 212 is not with a combination of frequency and 16 output module 216 output frequency, a loss of synchronization (loss of lock) signal is transmitted on line 140 10 (also shown in Figure 1).

Yhden syntetisaattorin 204 ja 16 jakavan moduulin 216 ja synkronisen kääntäjän 212 erityinen yhdistelmä aikaansaa saman funktion kuin kaksi erillistä syntetisaattoria, joita on aiemmin käytetty, mutta vähemmillä osilla 15 suuremmalla stabiilisuudella, helpommilla toleransseilla jne.The particular combination of the splitter module 216 of one synthesizer 204 and 16 and the synchronous inverter 212 provides the same function as the two separate synthesizers previously used, but with fewer parts 15 with greater stability, easier tolerances, and so on.

Kuvio 7 esittää edullisen piirin asiakasliitännän testaamiseksi. Tässä suhteessa modeemiprosessori 22 (esitetty kuviossa 1) kehittää digitaalisesti 1 kHz sinlaal-20 lon, joka syötetään koodekkiin 20 (esitetty kuviossa 1), joka muuttaa sen analogiseksi siniaalloksi, joka puolestaan viedään SLICrin 14 hybrldifunktion kautta linjaparil-le 12. Rele K (ei esitetty kuviossa 1) on sovitettu välittömästi liittimen 10 viereen siten, että se voi erottaa 25 liittimen piiristä. Mahdollinen heijastunut signaali päättämättömästä linjaparista 12 avoimella releellä K palautetaan SLICK:in hybridifunktion kautta ja se muutetaan digitaaliseksi signaaliksi koodekilla 20. Tämä digitaalinen signaali syötetään peruskaistaprosessorille 22, joka ver-30 taa heijastunutta signaalia alkuperäiseen signaaliin ja määrittää, onko epäsuotavia impedansseja tai liitoksia, esimerkiksi maadoituksia, läsnä linjaparilla 12.Figure 7 shows a preferred circuit for testing a client interface. In this regard, the modem processor 22 (shown in Figure 1) digitally generates a 1 kHz sine wave 20, which is fed to a codec 20 (shown in Figure 1), which converts it to an analog sine wave, which in turn is applied via a hybrid function of the SLIC 14 to line pair 12. Relay K (not shown in Figure 1) is arranged immediately adjacent to the connector 10 so that it can separate the connector 25 from the circuit. Any reflected signal from the indeterminate line pair 12 by the open relay K is returned via the SLICK hybrid function and converted to a digital signal by codec 20. This digital signal is fed to a baseband processor 22 which compares the reflected signal to the original signal and determines whether there are undesired impedances, e.g. , present on line pair 12.

Kuvio 8 esittää modeemiprosessorin 40 demodulaat-toriosan ja esittää 400 kHz ulostulon sekoittimelta 108 35 (esitetty kuviossa 1) syötettynä suuritarkkuuksiseen näyt- n i7 8531 7 teenottopiiriin 110, jolla on 25 nanosekunnin tai sitä pienempi aukkoepävarmuus, jonka ulostulo viedään A/D-muun-timelle 112. A/D-muuntimen 112 ulostulo syötetään linjan 116 kautta modeemiprosessorille (kaikki kuten on esitetty 5 kuviossa 1). Sisääntulo linjalla 116 käsittää aikamulti-pleksoidut I- ja Q-näytteet (joilla voi olla jonkin verran keskinäistulovääristymää) kahden kompleksisen näyteparin/ symboli muodossa. Mainitut aikamultipleksoidut I- ja Q-näytteet syötetään demultiplekserille 298, jossa ne demul-10 tipleksoidaan. Demultipleksoidut I- ja Q-näytteet syötetään tasainmoduulille 300, jonka tehtävinä on minimoida (a) vastaanotetun datavuon virhe-energia, (b) datavuon modifioitu virhe-energia viivästettynä 0,05 T (T:n ollessa 1/16 000 sekuntia), (c) datavuon modifioitu virhe-energia 15 siirrettynä eteenpäin 0,05 T, (d) datavuon energia viereiseltä ylemmältä kanavalta (haluttu vastaanottotaajuus + 25 kHz) ja (e) viereisen alemman kanavan datavuon energia (haluttu vastaanottotaajuus -25 kHz).Fig. 8 shows the demodulator portion of the modem processor 40 and shows the 400 kHz output from the mixer 108 35 (shown in Fig. 1) fed to a high-precision sample i7 8531 7 input circuit 110 having an aperture uncertainty of 25 nanoseconds or less, the output of which is output to A / D conversion. to the timer 112. The output of the A / D converter 112 is fed via line 116 to the modem processor (all as shown in Figure 1). The input on line 116 comprises time-multiplexed I and Q samples (which may have some mutual input distortion) in the form of two complex sample pairs / symbols. Said time multiplexed I and Q samples are fed to a demultiplexer 298 where they are demultiplexed. The demultiplexed I and Q samples are fed to an equalizer module 300, the functions of which are to minimize (a) the error energy of the received data stream, (b) the modified error energy of the data stream with a delay of 0.05 T (T being 1 / 16,000 seconds), ( c) the modified error energy 15 of the data stream shifted forward by 0.05 T, (d) the energy of the data stream from the adjacent upper channel (desired reception frequency + 25 kHz) and (e) the data stream energy of the adjacent lower channel (desired reception frequency -25 kHz).

Tasain on kompleksi 28 väliottoinen FIR-suodin, 20 jossa suodinpainatukset on määritetty minimoimalla yllä mainitut viisi kohdetta. Tätä tarkoitusta varten kehitetään viisi opettelusignaalia modulaattorilla. Nämä ovat: (a) signaali halutulla tajuudella, jolla vastaanottimen ja lähettimen kellot ovat tahdistetut, (b) sama signaali kuin 25 (a), mutta jolloin vastaanottokello on siirretty eteenpäin lähetyskellon suhteen 0,05 T, (c) sama signaali kuin (b), paitsi että sitä on viivästetty 0,05 T, (d) sama signaali kuin (a), mutta jossa kantoaaltotaajuutta on kasvatettu 25 kHz ja (e) sama signaali (d), paitsi että kantoaaltotaa-30 juutta on vähennetty 25 kHz. Tapauksissa (d) ja (e) opet-telusignaalin kehittämiseksi 25 kHz poikkeamalla modeemi-prosessori siirtää lähetys-FIR-suotimen kertoimia 25 kHz :11a.The equalizer is a complex 28 tap FIR filter in which the filter prints are determined by minimizing the above five items. For this purpose, five learning signals are generated by a modulator. These are: (a) a signal at the desired frequency at which the receiver and transmitter clocks are synchronized, (b) the same signal as 25 (a), but with the receiving clock shifted forward by a transmission clock of 0.05 T, (c) the same signal as (b) ), except that it is delayed by 0.05 T, (d) the same signal as (a), but in which the carrier frequency is increased by 25 kHz, and (e) the same signal (d), except that the carrier frequency is reduced by 25 kHz. In cases (d) and (e), in order to generate a learning signal with a deviation of 25 kHz, the modem processor shifts the coefficients of the transmission FIR filter to 25 kHz.

Vertaamalla todellisia sisääntuloja kunkin viiden 35 opettelusignaalin esittämisen aikana haluttujen ulostu- ie 85 31 7 lojen ryhmään, saadaan ryhmä painatuskertoimia, jotka kun ne on sovitettu tasaimeen, toteuttavat yllä mainitut kohteet. Nämä painatuskertoimet on tallennettu RAM:iin 32.Comparing the actual inputs to the group of desired outputs 85 31 7 during the presentation of each of the five 35 learning signals, a group of print coefficients is obtained which, when fitted to the equalizer, are realized by the above objects. These print coefficients are stored in RAM 32.

Tasatut I- ja Q-näytteet syötetään moduuliin 302, 5 joka tuottaa ulostulon, joka on tasattujen Q- ja I-näytteiden suhteen arkustangentti. Tämä ulostulo esitettynä kohdassa 304 edustaa vastaanotetun signaalin vaihetta.The aligned I and Q samples are fed to a module 302, 5 which produces an output that is cantilevered with respect to the aligned Q and I samples. This output, shown at 304, represents the phase of the received signal.

Tasatut I- ja Q-näytteet syötetään samanaikaisesti myös reittitaajuusmoduulille 306, joka on esitetty yksilö tyiskohtaisemmin kuviossa 9. I- ja Q-näytteet summataan alemman sivukaistan 308 tuottamiseksi (kuten on esitetty kuviossa 9) ja samanaikaisesti I- ja Q-näytteiden erotus muodostetaan tuottamaan ylempi sivukaista 310. Tasolasken-ta suoritetaan sitten sekä ylemmälle että alemmalle sivu-15 kaistalle, kuten on esitetty kohdissa 312 ja 314. Tasojen välinen erotusoperaatio tapahtuu kohdassa 316. Tämä ero ilmaistuna kohdassa 318 edustaa taajuusvirhettä.The aligned I and Q samples are also simultaneously applied to the path frequency module 306, shown in more detail in Figure 9. The I and Q samples are summed to produce a lower sideband 308 (as shown in Figure 9) and simultaneously the difference between the I and Q samples is formed to produce upper sideband 310. The level calculation is then performed for both the upper and lower side-15 bands, as shown in steps 312 and 314. The inter-level separation operation occurs at 316. This difference, expressed at 318, represents a frequency error.

Kuten on esitetty kuviossa 8, arkustangenttimoduu-lin 302 ulostulo 304 syötetään AFCthen ja symboliajän seu-20 rantamoduulille 320 (joka on esitetty yksityiskohtaisemmin kuviossa 10). Vaihekorjausarvo ilmaistuna kohdassa 322 kuviossa 10, vähennetään ilmaistusta vaiheesta 304 johtaen korjattuun vaiheeseen, joka on ilmaistu linjalla 324. Korjattu vaihe 324 syötetään symboli-ilmaisimeen 326, joka 25 ilmaisee vallitsevan symbolin vaihearvon muodossa ja kvan-tisoi vaiheen lähimpään 22,5 °:een lisäykseen. Kvantisoitu vaihe ilmaistuna kohdassa 328 vähennetään korjatusta vaiheesta 324 kohdassa 330. Tämä johtaa vaihevirhesignaaliin, joka on ilmaistu kohdassa 332. Tämä virhesignaali 332 syö-30 tetään toisen kertaluokan silmukkasuotimeen, jota on ylei sesti merkitty viitenumerolla 334, joka laskee vaihevirhe-arvon ilmaistuna linjalla 336 samoin kuin taajuuskorjaus-signaalin, joka on esitetty kohdassa 338. Tämä taajuuskor-jaussignaali syötetään VCX0:lle kuviossa 1 esitetyn linjan 35 132 kautta.As shown in Figure 8, the output 304 of the arctangent module 302 is fed to the AFCthe and the symbol time tracking module 320 (shown in more detail in Figure 10). The phase correction value expressed at 322 in Fig. 10 is subtracted from the detected step 304 resulting in a corrected phase indicated by line 324. The corrected step 324 is input to a symbol detector 326 which detects the prevailing symbol in the form of a phase value and quantizes the phase to the nearest 22.5 ° increment. . The quantized phase expressed at 328 is subtracted from the corrected step 324 at 330. This results in a phase error signal expressed at 332. This error signal 332 is fed to a second order loop filter, generally indicated by reference numeral 334, which calculates the phase error value indicated by line 336. than the frequency correction signal shown at 338. This frequency correction signal is applied to the VCX0 via the line 35 132 shown in Fig. 1.

li i9 8531 7li i9 8531 7

Virhesignaali 332 syötetään linjan 340 kautta sym-boliajoituksen seurantamoduulille 342, joka myös vastaanottaa ulostulon symboli-ilmaisumoduulilta 326 linjan 344 kautta. Symboliajoituksen seurantamoduuli 342 sisältää 5 algoritmin, joka seuraa vaihetta lukuisten ennalta määrättyjen symbolien suhteen etsien ensimmäisen symbolin aloitusvaihetta ja viimeisen symbolin vaihetta ja määrittää sitten kaltevuuden. Se yrittää määrittää vaiheen aikafunktiosta sen, missä nollanylitykset todella tapahtuivat ja 10 vertaa niitä siihen, missä niiden olisi tullut tapahtua ja laskee ajoitusasetuksen, joka korjaa virheen. Symbolikel-loa asetellaan seuraavan aikavälin alussa. Symboliajoituksen seurantamoduuli 342 aikaansaa ulostulon 346, joka syötetään ajoitusmoduulille 51 (esitetty kuviossa 1).The error signal 332 is input via line 340 to the symbol timing tracking module 342, which also receives output from the symbol detection module 326 via line 344. The symbol timing tracking module 342 includes 5 algorithms that track a step with respect to a plurality of predetermined symbols, searching for the start step of the first symbol and the step of the last symbol, and then determining the slope. It tries to determine from the phase time function where the zero crossings actually occurred and 10 compares them to where they should have occurred and calculates a timing setting that corrects the error. The symbol clock is set at the beginning of the next time slot. The symbol timing monitoring module 342 provides an output 346 which is fed to the timing module 51 (shown in Figure 1).

15 Taajuuskorjaussignaali 338 AFCrltä ja symboliajoi- tusmoduulilta 320 syötetään painotusmoduulille 348 (kuten on esitetty kuviossa 8), jossa se painatetaan. Ulostulo 350 moduulilta 348 syötetään summausmoduuliin 352, jossa signaali 350 summataan moduulin 346 ulostuloon 318 ulostu-20 lon 354 aikaansaamiseksi, joka syötetään D/A-muuntimelle 134. D/A-muuntimen ulostulo on esitetty kuviossa 1 syötettynä syntetisaattorille kohdassa 138.The frequency correction signal 338 from the AFC and the symbol timing module 320 is applied to a weighting module 348 (as shown in Fig. 8) where it is printed. The output 350 from the module 348 is applied to a summing module 352, where the signal 350 is summed to the output 318 of the module 346 to provide an output 354 which is fed to a D / A converter 134. The output of the D / A converter is shown in Figure 1 fed to the synthesizer at 138.

Vaikka keksintö yllä kuvatulla tavalla muodostuu useista erillisistä elementeistä, on mahdollista sisällyt-25 tää monet näiden elementtien toiminnoista, kuten esimerkiksi täysinopeuksinen ROM 44, FIFO 46, interpolaattori 48 ja PAL 50 riittävän suurikapasiteettiseen modeemiprosesso-riin. Tämä voi päteä myös sellaisille elementeille, kuten kehysajoitus 91, sammutuksen kehittäminen 58, ajoitusväli-30 neet 51, neljällä jakaja, viidellä jakaja ja koko syntetisaattori 72 tai osa siitä. Lisäksi peruskaistaprosessori ja modeemiprosessori voidaan myös yhdistää yhdeksi ainoaksi yksiköksi, joka voi sisältää myös koodekin ja UART:n.Although the invention consists of several separate elements as described above, it is possible to incorporate many of the functions of these elements, such as full speed ROM 44, FIFO 46, interpolator 48 and PAL 50, into a sufficiently high capacity modem processor. This may also be the case for elements such as frame timing 91, quenching 58, timing means 51, four divider, five divider, and all or part of synthesizer 72. In addition, the baseband processor and the modem processor may also be combined into a single unit, which may also include a codec and a UART.

Claims (6)

20 8531 720 8531 7 1. Korjäinjärjestelmä, tunnettu siitä, että se käsittää 5 sisääntulon (116) aikamultipleksoitujen I- ja Q- näytteiden syöttämiseksi kompleksisten näyteparien/symbolin muodossa demultiplekserille (90); korjaimen (300), joka on kytketty demultiplekseriin (90) demultipleksoitujen I- ja Q-näytteiden vastaanottami-10 seksi demultiplekserilta; välineen (40) useiden harjoitussignaalien syöttämiseksi korjaimeen (300), jotka harjoitussignaalit vastaavat epäsuotavia ominaisuuksia, joita voisi esiintyä demulti-pleksoiduissa I- ja Q-näytteissä; ja 15 välineen (348) korjaimelle (300) syötettyjen todel listen sisääntulojen vertaamiseksi kunkin mainitun harjoi-tussignaalin esittämisen aikana haluttujen ulostulojen ryhmään painotuskertoimien ryhmän saamiseksi.A equalizer system, characterized in that it comprises 5 inputs (116) for supplying time-multiplexed I and Q samples in the form of complex sample pairs / symbols to a demultiplexer (90); an equalizer (300) coupled to the demultiplexer (90) for receiving demultiplexed I and Q samples from the demultiplexer; means (40) for inputting a plurality of training signals to the equalizer (300), the training signals corresponding to undesirable characteristics that may be present in the demultiplexed I and Q samples; and means (348) for comparing the actual inputs input to the equalizer (300) during the presentation of each said training signal to a group of desired outputs to obtain a group of weighting factors. 2. Korjainpiiri, tunnettu siitä, että se 20 käsittää sisääntulon (116) aikamultipleksoituja I- ja Q-näytteitä varten, välineet mainittujen aikamultipleksoitujen I- ja Q-näytteiden syöttämiseksi kompleksisten näyteparien/symbo-25 Iin muodossa demultiplekserille (298), korjaimen (300), joka on kytketty demultiplekseriin (298) demultipleksoitujen I- ja Q-näytteiden vastaanottamiseksi siitä, taajuusvirheen ilmaisuvälineen, joka on kytketty 30 korjaimeen taajuusvirhesignaalin tuottamiseksi ja joka sisältää välineen useiden harjoitussignaalien syöttämiseksi korjaimelle, harjoitussignaalien vastatessa epäsuotavia ominaisuuksia, joita voisi esiintyä demultipleksoiduissa I- ja Q-näytteissä, ; 35 välineen korjaimelle syötettyjen todellisten si- 2i 85 31 7 sääntulojen vertaamiseksi haluttujen ulostulojen ryhmään kunkin harjoitussignaalin esittämisen aikana painotusker-toimien ryhmän saamiseksi; ja taajuudenkorjausvälineen, joka on vasteellinen mai-5 nitulle taajuusvirheen ilmaisuvälineelle taajuuskorjatun signaalin muodostamiseksi.An equalizer circuit, characterized in that it comprises an input (116) for time-multiplexed I and Q samples, means for supplying said time-multiplexed I and Q samples in the form of complex sample pairs / symbo-25 I to a demultiplexer (298), an equalizer (300 ) connected to a demultiplexer (298) for receiving demultiplexed I and Q samples therefrom, frequency error detecting means coupled to the equalizer to produce a frequency error signal and including means for supplying a plurality of training signals to the equalizer, the training signals corresponding to undesirable characteristics that may occur In Q samples,; Means for comparing the actual inputs input to the equalizer with the group of desired outputs during the presentation of each training signal to obtain a group of weighting factors; and frequency correction means responsive to said frequency error detecting means for generating a frequency corrected signal. 3. Patenttivaatimuksen 1 mukainen piiri, tunnettu siitä, että korjain on kytketty muistivälineeseen mainittujen painotuskertoimien tallentamiseksi.A circuit according to claim 1, characterized in that the equalizer is connected to a memory means for storing said weighting factors. 4. Patenttivaatimuksen 2 mukainen piiri, tun nettu siitä, että painotusväline on kytketty taajuudenkor jausvälineeseen taajuuskorjatun signaalin painottamiseksi .A circuit according to claim 2, characterized in that the weighting means is connected to the frequency correction means for weighting the frequency corrected signal. 5. Patenttivaatimuksen 2 mukainen piiri, t u n -15 n e t t u siitä, että taajuuskorjattu signaali syötetään ajoituslaitteen säätövälineelle.A circuit according to claim 2, characterized in that the frequency-corrected signal is applied to the control means of the timing device. 6. Patenttivaatimuksen 2 mukainen piiri, tunnettu välineestä useiden harjoitussignaalien syöttämisek-20 si korjaimelle, jotka harjoitussignaalit vastaavat epäsuo-tavia ominaisuuksia, joita voisi esiintyä demultipleksoi-duissa I- ja Q-näytteissä, välineestä korjaimelle syötettyjen todellisten sisääntulojen vertaamiseksi haluttujen ulostulojen ryhmään 25 kunkin harjoitussignaalin esittämisen aikana painotuskertoimien ryhmän saamiseksi, ja siitä, että korjain on kytketty arkustangenttivälineeseen, joka on sovitettu vastaanottamaan korjaimen ulostulo ja tuottamaan korjattujen Q- ja I-näytteiden suhteen arkustan-30 gentti vaihetta edustavan signaalin tuottamiseksi, korjain on kytketty myös karkeaan taajuudensäätövä-lineeseen, joka on sovitettu vastaanottamaan mainitut korjatut I- ja Q-näytteet, summaamaan ne alemman sivukaistan tuottamiseksi ja samanaikaisesti saamaan niiden välinen 35 erotus ylemmän sivukaistan tuottamiseksi, sitten saamaan 22 8531 7 mainittujen sivukaistojen suuruudet ja tämän jälkeen saamaan näiden suuruuksien välinen erotus taajuusvirheen esittämiseksi; arkustangenttiväline on kytketty taajuudenkorjaus-5 välineeseen, joka on sovitettu muodostamaan taajuuskorjat- tu signaali, ja summausvälineestä, joka on kytketty sekä karkeaan taajuudensäätövälineeseen että taajuudenkorjausvälineeseen ja joka summaa karkean taajuudensäätövälineen ja taajuu-10 denkorjausvälineen ulostulot. 23 8531 7A circuit according to claim 2, characterized by means for supplying a plurality of training signals to the equalizer, which training signals correspond to undesirable properties that could occur in demultiplexed I and Q samples, means for comparing the actual inputs to the equalizer with the desired output group 25 for each training signal. to obtain a group of weighting factors, and that the equalizer is connected to an arc-tangent means adapted to receive the output of the equalizer and to produce a signal representing the arc-phase relative to the corrected Q and I samples, the equalizer is also connected to a coarse frequency control line, is adapted to receive said corrected I and Q samples, sum them to produce a lower sideband and at the same time obtain a difference between them to produce an upper sideband, then obtain 22 8531 7 said and then obtain the difference between these values to represent the frequency error; the arctangent means is coupled to a frequency correction means 5 adapted to generate a frequency corrected signal, and summing means coupled to both the coarse frequency control means and the frequency correction means and summing the coarse frequency control means and the frequency correction means. 23 8531 7