FI122301B - Piiri, menetelmä ja järjestely yksinkertaisen ja luotettavan hajautetun väyläarbitroinnin toteuttamiseksi - Google Patents
Piiri, menetelmä ja järjestely yksinkertaisen ja luotettavan hajautetun väyläarbitroinnin toteuttamiseksi Download PDFInfo
- Publication number
- FI122301B FI122301B FI20060767A FI20060767A FI122301B FI 122301 B FI122301 B FI 122301B FI 20060767 A FI20060767 A FI 20060767A FI 20060767 A FI20060767 A FI 20060767A FI 122301 B FI122301 B FI 122301B
- Authority
- FI
- Finland
- Prior art keywords
- bus line
- bus
- arrangement
- circuit
- arbitration
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 19
- 230000008859 change Effects 0.000 claims description 13
- 230000000694 effects Effects 0.000 claims description 9
- 230000004044 response Effects 0.000 claims description 7
- 230000004913 activation Effects 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims 1
- 230000006870 function Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 5
- 238000012913 prioritisation Methods 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 4
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 230000001934 delay Effects 0.000 description 4
- 230000003993 interaction Effects 0.000 description 4
- 230000001419 dependent effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000009849 deactivation Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 101100021265 Caenorhabditis elegans lin-5 gene Proteins 0.000 description 1
- 101100172132 Mus musculus Eif3a gene Proteins 0.000 description 1
- 238000013475 authorization Methods 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 230000008685 targeting Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/407—Bus networks with decentralised control
- H04L12/413—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection [CSMA-CD]
- H04L12/4135—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection [CSMA-CD] using bit-wise arbitration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40032—Details regarding a bus interface enhancer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/407—Bus networks with decentralised control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Description
Piiri, menetelmä ja järjestely yksinkertaisen ja luotettavan hajautetun väylä- arbitroinnin toteuttamiseksi - Krets, förfarande och arrangemang för att rea- lisera enkel och pälitlig decentraliserad bussarbitration
5 TEKNINEN ALA
Keksintö liittyy yleisesti tiedonsiirron järjestämiseen useiden elektronisten piirien välillä väylää käyttäen. Erityisesti keksintö liittyy väyläsaantiin ja arbitrointiin ilman keskitettyä arbitraattoria.
KEKSINNÖN TAUSTAA
10 Väyläarbitrointi tarkoittaa järjestelmällistä tapaa päättää, mikä kilpailevista solmuista saa käyttää väylää tiedonsiirtoon, ja saada kilpailevat solmut toimimaan päätöksen mukaisesti. Väyläarbitrointiin on olemassa kaksi perusmenetelmää. Keskitetty arbitrointi sisältää keskitetyn päätöksentekoelimen, joka jakaa solmuille vuoroja väylälle pääsemiseksi tarpeen mukaan. Hajautettu arbitrointi luottaa solmujen 15 omaan kykyyn havaita kilpailutilanteet ja reagoida asianmukaisesti. Esimerkkejä keskitetystä arbitroinnista tunnetaan standardoiduista PCI- (Peripheral Component Interconnect) ja VMEbus- (Versa Module Eurocard bus) ratkaisuista. Tunnettuja rinnakkaisväylästandardeja, jotka käyttävät hajautettua arbitrointia, ovat NuBus ja MultiBus II, ja tunnettuja sarjaväylästandardeja, jotka käyttävät hajautettua arbit-20 rointia, ovat i2c (tai IIC; Inter-Integrated Circuit), CAN (Controller Area Network), ja LIN (Local Interconnect Network).
Kuvio 1 esittää erästä esimerkkiympäristöä, jossa tarvitaan väyläarbitrointia. Tämä ^ esimerkki tunnetaan julkaisusta T. Vallius and J. Röning: “ATOMI II - Framework ™ for easy building of object oriented embedded systems”, proceedings of 9th Euro ni? 25 micro Conference on Digital System Design, Architectures, Methods and Tools, ^ Cavtat, Croatia, August 30th - September 1st, 2006 nimellä EOC (Embedded Ob- i ject Concept), ja se sopii erityisen hyvin käytettäväksi, kun rakennetaan sulautettu- “ ja järjestelmiä modulaarisella ja objektiorientoituneella tavalla lohkoista. Luokkaob- co jekti, kuten viitenumerolla 101 ja 141 esitetyt, edustaa loogisella tasolla kokonaista § 30 objektien luokkaa. Ensimmäisessä objektiluokassa ovat luokkaobjekti 101 ja ob-
O
° jektit 111, 121 ja 131. Toisessa objektiluokassa ovat luokkaobjekti 141 ja objektit 151 ja 161. Kunkin luokkaobjektin ja objektin oletetaan sisältävän joitakin toiminnallisia osia 102, 112, 122, 132, 142, 152 ja 162. Ensimmäinen väylä 171 yhdistää luokkaobjektit toisiinsa. Tätä varten kullakin luokkaobjektilla 101 ja 141 on ensim- 2 mainen väyläliitäntä 103 ja 143. Kussakin luokassa on luokkakohtainen väylä, joista on esitetty väylät 181 ja 191. Luokan luokkaobjekti ja objektit sisältävät kukin väyläliitännän niiden yhdistämiseksi ao. väylään; vrt. väyläliitännät 104, 113, 123, 133, 144, 153 ja 163. Väyläkohtaista arbitrointia tarvitaan erikseen kullakin väylistä 5 171, 181 ja 191.
Keskitetyn arbitroinnin eräs oleellinen ominaisuus on se, että se ei ole skaalattavissa tiettyä suhteellisen matalaa rajaa suuremmalle määrälle solmuja, koska se edellyttää yksilöllistä arbitrointiyhteyttä kultakin solmulta päätöksentekolaitteelle. Kuvion 1 mukaista modulaarista objektiorientoitunutta arkkitehtuuria voidaan va-10 päästi skaalata sekä objektiluokkien lukumäärän että luokan sisältämien objektien lukumäärän suhteen, jolloin hajautettu arbitrointi on ainoa järkevä vaihtoehto.
Hajautettuun arbitrointiin tunnetaan useita perustekniikoita. ’’Avoin kollektori” -porteilla viitataan järjestelmään, jossa toinen väylälinjan digitaalisista tiloista on nk. heikko tila, kun taas toinen on pakotettu tila. Tyypillisesti ylempi jännitetila on heik-15 ko ja alempi jännitetila on pakotettu. Kaksi samanaikaista asetusta tällaisella väy-lälinjalla johtaa aina siihen, että väylälinjan tilaksi tulee pakotettu. Kukin lähettävä solmu tarkkailee lähetysten tuloksia väylälinjalla. Jos lähettävä solmu yritti asettaa väylälinjan heikkoon tilaan, mutta huomaa, että väylälinja onkin pakotetussa tilassa, se tietää, että jokin toinenkin solmu on lähettämässä, ja reagoi luopumalla väy-20 Iästä ja yrittämällä uudestaan myöhemmin. Avoin kollektori -porttien haittapuolena on solmujen lukumäärän funktiona kasvava energian kulutus. Mitä enemmän solmuja, sitä enemmän tarvitaan tehoa vetämään väylälinjan jännite pakotettuun tilaan muiden solmujen ylösvetovastusten päinvastaista vaikutusta vastaan.
Ketjuttaminen (daisy chain) tarkoittaa yhteisen arbitrointilinjan vetämistä väylän ^ 25 kaikkien mahdollisten isäntien läpi. Saantipyyntö kulkee kunkin isännän kautta, jo- c3 ka voi lähettää sen eteenpäin tai pysäyttää sen. Haittapuolena on, että monet ket- ° jutusratkaisut edellyttävät suhteellisen monimutkaista arbitrointilogiikkaa kuhunkin ^ solmuun. Periaatteessa samaa sukua ketjutuksen kanssa on nk. vuororengasme- x nettely (token ring), jossa solmujen välillä kierrätetään lähetysvaltuutusta.
CL
30 CSMA/CD:ssä (carrier sense multi-access / collision detection) solmut kuuntelevat o väylää ja alkavat lähettää vain, kun väylä näyttää olevan vapaana. Aina silloin täl- § löin kaksi tai useampia solmuja aloittaa lähetyksensä yhtä aikaa, mikä johtaa tör-
C\J
mäykseen. Kukin solmu odottaa satunnaisen ajan törmäyksen jälkeen ennen uudelleenyritystä. Paljon väyläkapasiteettia menee helposti hukkaan, erityisesti jos 35 väylästä on jatkuvasti kilpailemassa useita isäntiä. Aikaviipaloitu arbitrointi tai aika- 3 jakoinen arbitrointi tarkoittaa lähetysvuorojen jakamista etukäteen. Se edellyttää, että solmuilla täytyy olla käytettävissä yhteinen kello, ja tuhlaa kapasiteettia tapauksissa, joissa todellinen lähetysaktiviteetti ei jakaudu tasaisesti solmujen kesken.
KEKSINNÖN YHTEENVETO
5 Esillä olevan keksinnön tavoitteena on esittää hyvin skaalattavissa oleva piiri, menetelmä ja järjestely yksinkertaista ja luotettavaa hajautettua väyläarbitrointia varten. Keksinnön eräänä toisena tavoitteena on mahdollistaa se, että ainakin osa ar-bitrointilinjoista on uudelleenkäytettävissä muihin tarkoituksiin. Lisäksi keksinnön tavoitteena on, että ohjainyksiköltä väyläarbitrointiyksikölle tarvitaan vain hyvin yk-10 sinkertainen ohjausyhteys. Vielä keksinnön tavoitteena on, että arbitrointiperiaate on helposti sovellettavissa erilaisiin väyläarkkitehtuureihin.
Keksinnön tavoitteet saavutetaan ratkaisulla, jossa yksi arbitrointilinja välittää va-rausyrityksiä solmujen välillä ja toinen arbitrointilinja toteuttaa väylään liitettyjen solmujen välistä priorisointia. Solmu pitää arbitrointipiirinsä passiivisena, kunnes 15 sen täytyy varata väylä. Kun arbitrointipiiri on aktivoitu, se reagoi väylän vapautumiseen yrittämällä varausta. Suhteellinen sijainti prioriteettilinjalla ratkaisee voittajan niiden kilpailevien solmujen kesken, jotka yrittävät varausta yhtä aikaa.
Keksinnön mukaiselle piirille on tunnusomaista se, mitä on esitetty piiriin kohdistuvan itsenäisen patenttivaatimuksen tunnusmerkkiosassa.
20 Keksinnön mukaiselle menetelmälle on tunnusomaista se, mitä on esitetty menetelmään kohdistuvan itsenäisen patenttivaatimuksen tunnusmerkkiosassa.
Keksinnön mukaiselle järjestelylle on tunnusomaista se, mitä on esitetty järjesteli lyyn kohdistuvan itsenäisen patenttivaatimuksen tunnusmerkkiosassa.
δ
CVJ
ό Keksinnön eräs merkittävä aspekti on oivallus, että väylän varaaminen on dynaa- ^ 25 minen prosessi, jonka etenemistä voidaan tarkkailla vastaanottamalla palautetta samoilta linjoilta, joiden kautta varausyritys tehdään. Solmun kannalta kysymys siili tä, onko väylä vapaa, tulee ajankohtaiseksi vain silloin kun se itse tarvitsee väylää.
Kun näin tapahtuu, solmussa oleva ohjain aktivoi arbitrointipiirin, jonka tila on suo-o raan riippuvainen arbitrointilinjojen senhetkisestä tilasta. Jos ne osoittavat väylän § 30 olevan sillä hetkellä varattuna, arbitrointipiiri odottaa pysyen kuitenkin aktivoituna,
CM
ellei ohjain peruuta aktivointia. Heti kun arbitrointilinjat siirtyvät tilaan, joka osoittaa väylän olevan vapaana, arbitrointipiiri katkaisee yhden arbitrointilinjan, kytkee sen toisen pään kiinteään potentiaaliin ja kuuntelee toista päätä. Mikäli myös toinen 4 pää siirtyy mainittuun kiinteään potentiaaliin, jokin toinen prioriteetiltaan korkeampi solmu siinä päässä teki samanaikaisen varauksen, ja alemman prioriteetin solmun on keskeytettävä varausyrityksensä ja luovutettava väylä. Mikäli kuitenkin katkaistun arbitrointilinjan mainittu toinen pää pysyi ennallaan riittävän pitkään, jotta va-5 raava solmu ehti lähettää varaussignaalin toiselle arbitrointilinjalle, kaikki muut solmut (prioriteetista huolimatta) pysyvät poissa, ja varausyritys on onnistunut.
Vaikka väylä itsessään on digitaalinen, linjan jännitemuutokset varausyrityksen aikana ovat pohjimmiltaan analogisia ilmiöitä, joihin liittyy tiettyjä niille ominaisia aikavakioita ja muutoksen nopeuksia. Mikäli väylän vapautumista on odottamassa 10 useita solmuja, niiden keskinäinen sijainti prioriteettilinjalla mutta myös nopeus, jolla arbitrointipiiri reagoi väylän vapautumiseen, ratkaisevat sen, mikä niistä pääsee varaamaan väylän seuraavana. Solmujen sijoittaminen tiettyyn järjestykseen prio-riteettilinjalle toteuttaa nk. maantieteellisen priorisoinnin, mutta keksintö ei sulje pois mahdollisuutta, että solmut varustetaan eri tavalla viritetyillä arbitrointipiireillä 15 sijainnista riippumattoman solmukohtaisen priorisoinnin toteuttamiseksi.
Arbitrointipiirin tietty sisäinen rakenne mahdollistaa sen, että ohjausyksikkö voi käyttää sen ja arbitrointipiirin välistä samaa linjaa sekä aktivointi/deaktivointikäs-kyjen välitykseen että palautteen vastaanottoon siitä, onnistuiko varausyritys vai ei. Tämä on erityisen edullista, mikäli ohjain on sellainen, joka mahdollistaa nasto-20 jen dynaamisen konfiguroinnin tulo- tai lähtönastoiksi tarpeen mukaan.
Tässä patenttihakemuksessa esimerkkinä esitettyjen suoritusmuotojen ei pidä tulkita asettavan rajoituksia oheisten patenttivaatimusten sovellettavuudelle. Verbiä "käsittää" on käytetty tässä patenttihakemuksessa avoimena rajoitteena, joka ei sulje pois myös tässä mainitsemattomia ominaisuuksia. Epäitsenäisissä patentti-^ 25 vaatimuksissa mainittuja ominaisuuksia voidaan vapaasti yhdistellä, ellei nimenee omaan toisin ole mainittu.
i o
Keksinnölle tunnusomaisina pidetyt uudet ominaisuudet on esitetty yksityiskohtai-^ sesti oheisissa patenttivaatimuksissa. Keksintöä itseään, sen rakennetta ja toimin- £ taperiaatetta, sekä sen lisätavoitteita ja -etuja on kuitenkin selostettu seuraavassa 30 eräiden suoritusmuotojen avulla ja viitaten oheisiin piirustuksiin.
£-
S PIIRUSTUSTEN LYHYT KUVAUS
o C\l
Kuvio 1 esittää modulaarista ja objektiorientoitunutta laitearkkitehtuuria, kuvio 2 esittää keksinnön erään suoritusmuodon mukaista rakenneperiaatetta, 5 kuvio 3 esittää keksinnön erään suoritusmuodon mukaista menetelmää tilakaaviona, kuvio 4 esittää keksinnön erään suoritusmuodon mukaista arbitrointipiiriä, kuvio 5 esittää keksinnön erään suoritusmuodon mukaisen järjestelyn toimin-5 taan liittyvää ajoituskaaviota, kuvio 6 esittää keksinnön erään suoritusmuodon mukaisen laitteen liitäntöjä, kuvio 7 esittää keksinnön erään suoritusmuodon mukaisten ohjattavien viive-elinten mahdollista käyttöä, kuvio 8 esittää erästä mahdollista modifikaatiota kuvion 3 tilakaavioon, ja 10 kuvio 9 esittää erästä vaihtoehtoista tapaa toteuttaa kytkentäjärjestely.
Kuviota 1 on selostettu edellä tekniikan tason kuvauksen yhteydessä.
KEKSINNÖN JA SEN EDULLISTEN SUORITUSMUOTOJEN YKSITYISKOHTAINEN SELITYS
Kuvio 2 esittää rakenteellista jakoa pääsynvalvojaan 201, arbitrointipiiriin 202 ja 15 väylälinjoihin 203. Osa pääsynvalvojan 201 toiminnallisuudesta on lähettää käskyjä arbitrointipiirille 202 ja vastaanottaa siltä vastauksia väylälle pääsyyn liittyen, joka väylä ainakin osittain muodostuu väylälinjoista 203. Pääsynvalvojan tehtävät toteuttavalla piirielimellä voi hyvin olla muitakin tehtäviä. Modulaarisessa sulautetussa järjestelmässä pääsynvalvojan tehtäviä tyypillisesti suorittaa mikrokontrolleriyk-20 sikkö (MCU; Microcontroller Unit). Keksintö ei edellytä mitään kirjaimellisesti erillistä arbitrointipiirinä toimivaa yksikköä, koska varsinkin kun pääsynvalvojana toimii MCU tai jokin muu ohjelmoitava laite, arbitrointitoiminnot voivat kuulua osana saman ohjelmoitavan laitteen toiminnallisuuteen. Keksinnön ja sen edullisten suoritusmuotojen havainnollistamiseksi on kuitenkin hyödyllistä olettaa arbitrointipiirin ^ 25 olevan erillinen yksikkö, δ
CVJ
ό Kuvion 2 periaatteen mukaisesti pääsynvalvoja 201 on konfiguroitu selektiivisesti ^ antamaan aktivointikäsky tai deaktivointikäsky arbitrointipiirille 202. Vasteena arbit- rointipiiri 202 on konfiguroitu antamaan indikaatio väylän varausyrityksen epäon-£ nistumisesta tai onnistumisesta, r- 30 Monenlaiset vuorovaikutukset ovat mahdollisia arbitrointipiirin 202 ja väylälinjojen o 203 välillä. Arbitrointipiiri 202 on konfiguroitu kohdistamaan väylälinjoille 203 va- o ™ rausyritys. Lisäksi arbitrointipiiri 202 on konfiguroitu hylkäämään käynnistetty va- rausyritys tarpeen mukaan. Toisessa suunnassa arbitrointipiiri 202 on konfiguroitu vastaanottamaan väylälinjoilta 203 indikaatioita siitä, että väylä on varattu ja että 6 se on vapaa. Lisäksi arbitrointipiiri 202 on konfiguroitu vastaanottamaan väylälin-joilta 203 indikaatioita siitä, onnistuiko vai epäonnistuiko varausyritys. Kuvioon 2 piirrettyjen nuolien lukumäärää ei pidä sekoittaa tarvittavien fyysisten liitäntöjen todelliseen määrään. Myöhemmin esimerkiksi osoitetaan, miten kaikki neljä pääsyn-5 valvojan 201 ja arbitrointipiirin 202 välistä vuorovaikutusta voivat kulkea yhden yhteisen signaalilinjan kautta.
Kuviossa 3 on tilakaavio, joka havainnollistaa keksinnön erään suoritusmuodon mukaista menetelmää väyläarbitroinnin suorittamiseksi. On huomattava, että tarkasti ottaen kuvion 3 menetelmä kattaa muutakin kuin vain arbitroinnin: jos väylän 10 varausta yritetään hetkellä, jolloin väylä on vapaa, eikä muilta solmuilta ole samanaikaisia varausyrityksiä, ei varsinaista arbitrointia tarvita. Koska kuitenkin pelkkä väylän varaaminen ja toisaalta arbitrointi kilpailevien solmujen kanssa liittyvät läheisesti toisiinsa esillä olevan keksinnön suoritusmuotojen mukaisissa toteutuksissa, on edullista yksinkertaisuuden vuoksi puhua vain arbitroinnista, kun tarkoite-15 taan väylän saantia tavalla, joka estää varauskonfliktit. Tilat on esitetty soikioina kuvion 3 tilakaaviossa, toimenpiteet laatikoina ja liipaisuehdot pelkkänä tekstinä.
Kun väylän varaamiseen ei ole tarvetta, järjestelmä on periaatteessa passiivisessa tilassa 301, ja arbitrointipiiri on deaktivoitu toimenpiteen 302 mukaisesti. Kun ilmenee tarve väylän varaamiseen, arbitrointipiiri aktivoidaan toimenpiteen 303 mukai-20 sesti. Jos väylä on sillä hetkellä vapaa, arbitrointipiiri yrittää varausta heti toimenpiteen 304 mukaisesti. Jos aktivoitu arbitrointipiiri kuitenkin havaitsee, että väylä on jo varattu, se ei edes yritä väylän varaamista, vaan tapahtuu siirtymä odotustilaan 305. Järjestelmä pysyy odotustilassa 305 niin kauan kuin väylä pysyy varattuna. Kun arbitrointipiiri havaitsee väylän vapautuneen, se välittömästi yrittää varata 25 väylän.
^ Väylän varausyrityksestä, toimenpide 304, on kaksi mahdollista tulosta. Myöntei- i ° sessä tapauksessa varausyritys onnistuu, ja tapahtuu siirtymä tiedonsiirtotilaan i ^ 306, jossa väylä on sen varanneen solmun käytettävissä. Toinen vaihtoehto on, x että korkeamman prioriteetin solmu tekee varausyrityksen samanaikaisesti. Siinä “ 30 tapauksessa tapahtuu taas siirtymä odotustilaan 305.
h-
CO
o Tiedonsiirtotilasta 306 järjestelmä palaa passiiviseen tilaan 301, kun ei enää ole § tarvetta pitää väylää varattuna.
CM
Kuvio 4 esittää keksinnön erään suoritusmuodon mukaista arbitrointipiiriä. Kaksi väylälinjaa osallistuu arbitrointiin: RES-linja 401 ja PRI-linja. RES-linja 401 jatkuu 7 suoraan solmulta solmulle niin, että kuvion 4 arbitrointipiirillä on vain tiettyjä kytkentöjä jatkuvaan RES-linjaan. PRI-linja jakautuu vasempaan puoliskoon 402 ja oikeaan puoliskoon 403, joiden välillä on analoginen 2:1 multiplekseri 404, joka on asetettu kytkemään oikea puolisko 403 joko vasempaan puoliskoon 402 tai kiinte-5 ään "alempaan" potentiaaliin, joka tässä on maapotentiaali, mutta joka voisi myös olla jokin muu ennalta määrätty potentiaali.
Kuvion 4 arbitrointipiiri sisältää kaksi muuta analogista 2:1 multiplekseriä. Multiplekseri 405 on konfiguroitu toteuttamaan kytkentä joko RES-linjalta 401 tai kiinteästä "ylemmästä" potentiaalista logiikkaporttijärjestelyn yhteen tuloon, joka logiik-10 kaporttijärjestely tässä suoritusmuodossa on yksittäinen AND-portti 406. PRI-linjan vasen puolisko 402 on yhdistetty AND-portin 406 toiseen tuloon. Multiplekseri 407 on asetettu toteuttamaan kytkentä joko tyhjästä tulosta tai RES-linjalta 401 kiinteään "alempaan” potentiaaliin. Kunkin multiplekserin 404, 405 ja 407 ohjaustulo on kytketty yhteiseen pisteeseen, jota on merkitty A:lla kuviossa 4. 15 BUS_REQUEST-signaalilinja yhdistää pääsynvalvojan (ei esitetty kuviossa 4) oletetun BUS_REQUEST-nastan pisteeseen A. AND-portin 406 lähtö on kytketty BUS_REQUEST-signaalilinjaan vastuksen R2 kautta. Koska multiplekserien 404, 405 ja 407 kytkentätoiminnot voitaisiin toteuttaa myös toisin, kuten käyttäen joukkoa yksinkertaisia on/off-kytkimiä, voidaan yleistyksen vuoksi nimittää kuvion 4 20 multipleksereillä toteutettua toiminnallisuutta kytkentäjärjestelyksi.
Väylä on varattu, kun vähintään toinen RES- ja PRI-linjoista on kiinteässä "alemmassa" potentiaalissa, jota jatkossa nimitetään lyhyemmin alajännitteeksi. Arbitrointipiiri saa yrittää väylän varaamista vain, kun sekä RES- että PRI-linja ovat kiinteässä "ylemmässä" potentiaalissa, jota jatkossa nimitetään lyhyemmin yläjännit-25 teeksi.
^ Kun väylän varaukseen ei ole tarvetta, pääsynvalvoja pitää BUS_REQUEST-nas- ? tan ja siten myös pisteen A pakotettuna alajännitteeseen. Näin ollen PRI-linja jat- kuu suoraan vasemmasta puoliskosta 402 oikeaan puoliskoon 403, eikä arbitroin-x tipiiri olennaisesti vaikuta RES-linjan potentiaaliin, koska molemmat multiplekserit “ 30 404 ja 407 kytkevät Y0-nastansa Z0-nastoihinsa. Lisäksi, koska multiplekseri 405 to kytkee myös Y0-nastansa Z0-nastaansa, AND-portti 406 on asetettu tarkkaile- § maan RES- ja PRI-linjojen potentiaaleja. Huomattakoon että vaikka sekä RES- et- ^ tä PRI-linja olisi yläjännitteessä (väylä on vapaa), AND-portin 406 lähtöön muo dostuva yläjännite ei vaikuta multiplekserien 404, 405 ja 407 ohjaustuloihin, koska 35 pääsynvalvoja pakottaa BUS_REQUEST-linjan alas; vastuksen R2 yli syntyy potentiaaliero.
8
Kun pääsynvalvoja haluaa aktivoida arbitrointipiirin, se kytkee BUS_REQUEST-nastansa pakotetusta alajännitteestä korkeaan impedanssiin. Se, mitä nyt tapahtuu potentiaalille pisteessä A, riippuu RES- ja PRI-linjojen jännitteistä. Jos vähintään toinen niistä on alajännitteessä, jolloin siis väylä on varattu, AND-portin 406 5 lähtö pysyy alhaalla ja multiplekserit 404, 405 ja 407 pysyvät kuten kuviossa 4 on esitetty. Tämä vastaa siirtymää toimenpiteestä 303 tilaan 305 kuviossa 3: järjestelmä siirtyy odotustilaan yrittämättäkään varata väylää. Odotustilan aikana pääsynvalvoja ei vaikuta pisteen A potentiaaliin, koska BUS_REQUEST-nasta on korkeassa impedanssissa, vaan AND-portti 406 pitää pisteen A alajännitteessä.
10 Toinen yksinkertainen vaihtoehto on tapaus, missä sekä RES- että PRI-linja ovat yläjännitteessä, kun pääsynvalvoja aktivoi arbitrointipiirin. AND-portin 406 lähtö on ylhäällä, joten se nostaa pisteen A potentiaalin yläjännitteeseen, koska BUS_REQUEST-linja ei pakota sitä enää alas. Sama tapahtuu, jos järjestelmä on ollut odotustilassa ja RES- ja PRI-linja kumpikin menevät yläjännitteeseen, merki-15 ten väylän vapautumista, mikä päättää odotustilan. Multiplekserit 404, 405 ja 407 näkevät yläjännitteen ohjaustuloissaan, mikä saa ne vaihtamaan tilaansa ja kytkemään Y1 -nastansa Z0-nastaansa. Tällä on seuraavat kolme vaikutusta: 1) PRI-linjan vasen puolisko 402 kytketään irti oikeasta puoliskosta 403, ja oikea puoli 403 kytketään alajännitteeseen multiplekserillä 404.
20 2) RES-linja 401 kytketään alajännitteeseen multiplekserillä 407.
3) AND-portin 406 ylempi lähtö kytketään irti RES-linjasta 401 ja kytketään sen sijaan yläjännitteeseen multiplekserillä 405.
Syntyvässä tilanteessa AND-portin 406 lähtö on ylhäällä, jos PRI-linja on yläjännit-5 teessä. Koska edellä juuri oletettiin, että se on, piste A on ja pysyy samoin yläjän- ^ 25 nitteessä ja väylän varaus on onnistunut. Mikään toinen solmu ei voi ottaa väylää v haltuunsa sen jälkeen, kun pisteen A potentiaali on asettunut yläjännitteeseen, ^ koska kaikki muut solmut näkevät RES-linjan alajännitteessä, mikä estää niitä yritit tämästä varausta. Nyt järjestelmä on kuvion 3 mukaisessa tiedonsiirtotilassa 306.
^ Kun väylän varausta ei enää tarvita, pääsynvalvoja pakottaa BUS_REQUEST-lin- r5 30 jän taas alajännitteeseen, mikä kumoaa AND-portin 406 antaman yläjännitteen o vastuksen R2 ansiosta, ja järjestelmä palaa passiiviseen tilaan.
o
(M
Tutkitaan nyt, mitä tapahtuu, jos väylä on alun perin vapaana (tai vapautuu edellisestä varauksesta), ja kaksi solmua sattuu yrittämään väylän varaamista samanaikaisesti. Toisin sanoen molemmissa solmuissa BUS_REQUEST-linja menee 9 korkeaan impedanssiin täsmälleen samalla hetkellä. Koska molemmissa kilpailevissa arbitrointipiireissä niiden AND-porttien lähtö nostaa pisteen A potentiaalin yläjännitteeseen, multiplekserit kytkeytyvät Y0:sta Y1 :een. Tämä kytkee RES-linjan alajännitteeseen (jopa kahdessa erillisessä sijainnissa) ja saa kummankin 5 arbitrointipiirin AND-portin seuraamaan PRI-linjan potentiaalia näkemässään pisteessä. Jos toinen kilpaileva solmu on vasemmalle siitä, jonka arbitrointipiiri on esitetty kuviossa 4, kuvion 4 AND-portti 406 näkee alajännitteeseen kytketyn PRI-linjan vasemman puoliskon 402. Tämä saa AND-portin 406 lähdön menemään myös alajännitteeseen. Tämän seurauksena multiplekserit 404, 405 ja 407 palaa-10 vat YO-kytkentätilaansa ja varausyritys epäonnistuu. Kuviossa 3 tämä vastaa siirtymää toimenpiteestä 304 tilaan 305 ehdon "samanaikainen suuremman prioriteetin varaus" kautta.
Jos toinen kilpaileva solmu oli oikealle siitä, jonka arbitrointipiiri on esitetty kuviossa 4, AND-portti 406 näkee nyt yläjännitteessä olevan PRI-linjan vasemman puo-15 liskon 402. Tämän seurauksena myös AND-portin 406 lähtö ja piste A pysyvät yläjännitteessä, ja varausyritys onnistuu. Toinen kilpaileva solmu hylkää varausyrityk-sensä, koska se näkee multiplekserillä 404 alajännitteeseen kytketyn PRI-linjan. Tämä selitys kahden kilpailevan solmun välisestä arbitroinnista voidaan helposti yleistää mielivaltaiseen määrään solmuja, jotka yrittävät varausta samanaikaisesti: 20 väylän varaamisessa onnistuva solmu on PRI-linjaan nähden vasemmanpuoleisin. Tämä tarkoittaa maantieteellistä priorisointia. Luonnollisesti termit "vasen" ja "oikea" ovat vain esimerkkejä, jotka viittaavat kuvion 4 esitykseen. Tässä oletetaan, että vain PRI-linjan "vasemmassa" päässä on ylösvetovastus, joten maantieteellisen priorisoinnin parempi kuvaus olisi sanoa, että kilpailevista solmuista voittaja on 25 se, joka sijaitsee lähimpänä ylösvetovastusta PRI-linjalla.
^ Kun verrataan kuvioita 2 ja 4, nähdään että kaikki neljä vuorovaikutusta kuvion 2 ™ pääsynvalvojan 201 ja arbitrointipiirin 202 välillä tapahtuvat kuvion 4 yhden sig- V naalilinjan kautta. Arbitrointipiirin aktivointi tapahtuu, kun pääsynvalvoja kytkee ^ BUS_REQUEST-linjaan kytketyn nastan korkeaan impedanssiin, ja arbitrointipiirin | 30 deaktivointi tapahtuu, kun pääsynvalvoja pakottaa mainitun nastan alajännittee- ^ seen. Kun mainittu nasta on korkeassa impedanssissa, arbitrointipiiri voi ilmoittaa epäonnistuneesta varausyrityksestä BUS_REQUEST-linjan alajännitteellä ja on-o nistuneesta varausyrityksestä BUS_REQUEST-linjan yläjännitteellä. Arbitrointipii- o ^ rin 202 ja väylälinjojen 203 väliset kuvion 2 mukaiset kuusi vuorovaikutusta tapah- 35 tuvat arbitrointipiirin ja RES- ja PRI-linjojen välisten kuvion 4 mukaisten kytkentöjen kautta. Varauksen yrittäminen tarkoittaa, että arbitrointipiiri kytkee RES-linjan 10 alajännitteeseen sekä kytkee PRI-linjan irti ja kytkee sen oikean puoliskon alajän-nitteeseen. Varausyrityksen hylkääminen tarkoittaa, että nämä kytkennät peruutetaan. Arbitrointipiiri vastaanottaa "väylä varattu" -signaalin havaitsemalla alajännit-teen vähintään toisessa RES- ja PRI-linjoista ja "väylä vapaa" -signaalin havait-5 semalla yläjännitteen molemmissa. Varausyrityksen aikana arbitrointipiiri vastaanotti indikaation epäonnistumisesta alajännitteenä PRI-linjan vasemmassa puoliskossa ja indikaation onnistumisesta yläjännitteenä mainitussa puoliskossa.
Kuvio 5 on ajoituskaavio, joka havainnollistaa eräitä arbitrointitilanteeseen liittyviä viiveitä. Tässä oletetaan, että kaksi kilpailevaa solmua yrittää varata väylän sa-10 manaikaisesti sen jälkeen, kun eräs niiden oikealla puolella sijaitseva kolmas solmu vapauttaa sen. Ajoituskaavion alussa RES-linja on alajännitteessä mainitun kolmannen solmun varausta indikoiden. Molemmat kilpailevat solmut näkevät PRI-linjan yläjännitteessä, koska aiempi varaus tehtiin niiden kummankin oikealla puolella. Kuvion 5 PRI-käyrä kuvaa kilpailevien solmujen välissä sijaitsevan PRI-linjan 15 osan potentiaalia.
Kun kolmas solmu vapauttaa väylän, RES-linjan potentiaali alkaa nousta kohti ylä-jännitettä. Jossakin vaiheessa se on saavuttanut jännitteen, jota AND-portti pitää loogisena "ykkösenä", mikä saa AND-portit heilauttamaan lähtönsä alajännitteestä yläjännitteeseen. Käytännön piirielin aiheuttaa viiveen signaalin etenemiseen. Ku-20 viossa 5 on merkitty D1 :llä viivettä siitä hetkestä, jolloin AND-portin RES-kytketty tulo nousi loogiseen "1":een, siihen hetkeen, jolloin AND-portin lähtö nousee loogiseen "1":een. Koska kummassakin kilpailevassa solmussa on AND-portti, kuviossa 5 on esitetty erikseen ensimmäisen solmun AND-portin lähtö AND1 ja toisen solmun lähtö AND2. Oletetaan että kummallakin solmulla on identtiset arbitrointipiirit, 25 jolloin viive D1 on sama kummallekin solmulle.
c3 AND-portin lähtöön kytketty vastus samoin kuin multiplekserien ohjaukseen liitty- ° vät kapasitanssit ja induktanssit aiheuttavat lisäviivettä niin, että jos merkitään ^ A1 :llä sitä potentiaalia, joka määrittää multiplekserin kytkentäasennon ensimmäi- x sessä solmussa (ja vastaavasti A2:lla sitä potentiaalia, joka määrittää multiplekse- 30 rin kytkentäasennon toisessa solmussa), havaitaan että hetken, jolloin AND-portin to lähtö nousee loogiseen "1 ":een, ja hetken, jolloin multiplekserit alkavat vaihtaa kyt- § kentätilaansa, välillä on viive D2. Oletetaan että kapasitanssit ja induktanssit saa- o ° vat potentiaalin A1 muuttumaan yleisesti hitaammin kuin AND-portin lähtö; tästä aiheutuu A1- ja A2-kuvaajien loivempi kaltevuus verrattuna AND1:een ja 35 AND2:een.
11
Multiplekseri aiheuttaa lisäviiveen. Hetken, jolloin ensimmäisessä solmussa PRI-linjan irti kytkevä multiplekseri vastaanottaa signaalin A1 loogisen "1":n, ja hetken, jolloin samassa solmussa PRI-linjan oikea puolisko saavuttaa loogisen "0":n, välillä on viive D3. Oletetaan että ensimmäinen solmu on näistä kahdesta vasemman-5 puoleisin, mikä tarkoittaa, että PRI-linjan katkaisu ensimmäisessä solmussa ja sen oikean puoliskon kytkeminen maahan aiheuttaa sen, että toinen solmu näkee PRI-linjan heilahtavan alajännitteeseen. Signaali etenee AND-portin lähtöön toisessa solmussa viiveellä D4, ja toisessa solmussa multipleksereitä ohjaava A2-signaali saavuttaa loogisen "0":n lisäviiveen D5 jälkeen. Arbitroinnin tuloksena sekä RES-10 että PRI-linja ovat alajännitteessä, mikä tarkoittaa varattua väylää. AND2- ja A2-potentiaali ovat myös molemmat alajännitteessä, mikä tarkoittaa, että toinen solmu on hävinnyt arbitroinnin ja hylännyt varausyrityksen. AND1- ja A1-potentiaali ovat molemmat yläjännitteessä, mikä tarkoittaa, että ensimmäinen solmu on voittanut arbitroinnin ja onnistunut varaamaan väylän.
15 Arbitrointipiiri voidaan toteuttaa kahden hinnaltaan edullisen tavallisen logiikkapor-tin avulla. Piiri 74xx4053 sisältää kolme analogista 2:1 multiplekseriä, ja piiri 74xx1G08 sisältää kaksituloisen AND-portin. Logiikkaperheen valinta vaikuttaa ar-bitrointiprosessissa esiintyviin viiveisiin. Testijärjestelyssä, jossa käytettiin 74HC4053-multiplekseripiiriä ja 74HC1G11 kolmituloista AND-porttia (ks. kuvio 6 20 ja siihen liittyvä selitys myöhemmin tässä tekstissä) sekä 10k vastusta AND-portin lähdössä, havaittiin D1+D2+D3 = 1,79 mikrosekunnin kokonaisviive. Jos pääsyn-valvoja on MCU, johon sisältyy jokin ohjelmoitava logiikka samassa paketissa, arbitrointipiiri voidaan toteuttaa käyttäen tätä ohjelmoitavaa logiikkaa.
Kuviossa 6 on esitetty linjojen käytön ja uudelleenkäytön joitakin aspekteja. Olete- 25 taan väylä, jonka leveys on N+2 linjaa, jossa N on ei-negatiivinen kokonaisluku.
^ Solmu käsittää pääsynvalvojana toimivan MCU:n 601 ja arbitrointipiirin 602.
MCU:n nasta 603 on sellainen, jota MCU voi käyttää tarpeen mukaan tulona tai v lähtönä. Tulomoodissa nastan 603 impedanssi on suuri, eikä oleellisesti vaikuta ^ logiikkaan, johon se on kytketty, mutta se pystyy lukemaan jännitetasot. Tätä omi- | 30 naisuutta käytetään tarkkailtaessa arbitroinnin onnistumista: jos solmu onnistuu ^ varaamaan väylän, MCU 601 havaitsee jatkuvan yläjännitteen nastassa 603. Jos ^ varausyritys epäonnistuu, MCU 601 havaitsee alajännitteen nastassa 603 lyhyen o yläjännitteeseen menevän heilahduksen jälkeen. Jos MCU haluaa käyttää nastas- o ™ sa 603 havaittua jännitelukemaa sen määrittämiseksi, onko se varannut väylän 35 onnistuneesti, sen on näin ollen tehtävä päätöksensä vasta kahden peräkkäisen lukeman jälkeen, joiden välillä on aikajakso, joka on pitempi kuin aika, jonka pis- 12 teen A jännite kuviossa 4 on tilapäisesti ylhäällä epäonnistuvan väylänvarausyri-tyksen aikana. Jos molemmat lukemat indikoivat yläjännitettä, väylän varaus on onnistunut. Tarvittava vähimmäispituus kahden lukeman välillä on yhtä suuri kuin kuvion 5 viiveiden summa D3+D4+D5, ja aiemmin mainitussa testijärjestelyssä 5 sen havaittiin olevan 1,79 mikrosekuntia aivan kuten viive väylän vapauttamisesta seuraavaan varaukseen.
Lähtömoodissa nasta 603 antaa tai ottaa riittävästi virtaa pakottamaan logiikkajän-nitteet vaadittuun tilaan. Tätä ominaisuutta käytetään deaktivoimaan arbitrointipiiri 602 silloin, kun väylän varaamiseen ei ole tarvetta. Erityisesti tässä ratkaisussa 10 nastan 603 on otettava vähintään saman verran virtaa kuin kulkee vastuksen läpi AND-portin lähdössä AND-portin lähtöjännitteen ollessa ylhäällä. AND-portin lähdössä olevalla vastuksella on kaksi tehtävää: yhtäältä se vähentää virtaa, joka nastan 603 on otettava pitääkseen BUS_REQUEST-linjan alajännitteessä, ja toisaalta se heikentää AND-portin lähdön vaikutusta multipleksereille menevään oh-15 jaussignaaliin niin, että voidaan olla varmoja, että nasta 603 voi aina "voittaa" AND-portin lähdön, jos tarpeen ohjaussignaalin tehollisen arvon määrittämiseksi. MCU:n 601 ja arbitrointipiirin 602 välinen vuorovaikutus voitaisiin myös suunnitella sellaiseksi, että edellinen osaisi käskeä jälkimmäistä kytkemään AND-portin lähdön kokonaan irti multiplekserien ohjaustuloista (ja nastasta 603) sellaisina hetki-20 nä, kun arbitrointipiiriä ei tarvita. Tällaisessa vaihtoehtoisessa ratkaisussa olisi kaksi selvästi erillistä ja toisensa poissulkevaa lähdettä multipleksereille menevälle ohjaussignaalille.
Väylä voi myös sisältää RES- ja PRI-linjojen lisäksi muitakin väylän varaukseen vaikuttavia linjoja. Esimerkiksi väylän ensisijaisella isännällä voi olla käytettävis-25 sään resetointilinja, jonka avulla se voi estää kaikkia muita solmuja varaamasta ^ väylää ja jopa peruuttaa olemassa olevia varauksia. Eräs helppo tapa kytkeä täl- ^ laisia linjoja arbitrointipiiriin on käyttää AND-porttia, jolla on enemmän kuin kaksi v tuloa, ja muodostaa yhteys väylän kaikilta tarvittavilta linjoilta arbitrointipiirin AND- ^ porttiin. Kuviossa 6 on esitetty tällä tavoin kytketty linja 604. Alajännite linjalla 604 | 30 pakottaa AND-portin lähdön alas ja siten estää arbitrointipiiriä 602 varaamasta ^ väylää. Yläjännite linjalla 604 antaa arbitrointipiirin 602 suorittaa väylän varausyri- tyksiä edellä kuvatulla tavalla.
CD
o ^ Keksinnön mukaisen arbitrointipiirin eräs merkittävä etu on, että se mahdollistaa RES- ja PRI-linjan uudelleenkäytön muihin tarkoituksiin toisin kuin tekniikan tason 35 mukaiset ketjutustyyppiset ratkaisut, jotka edellyttävät yksisuuntaista prioriteettilin-jaa. Missä määrin tämä on mahdollista, riippuu osittain käytettävästä väyläproto- 13 kollasta. RES- ja PRI-linja muodostavat analogiset ja kaksisuuntaiset yhteydet kaikkiin solmuihin kaikkina aikoina paitsi arbitroinnin aikana. Siten niitä voidaan käyttää tavallisina datalinjoina silloin, kun arbitrointimenettely ei ole käynnissä. Tätä havainnollistetaan kuviossa 6 suorilla yhteyksillä 605 ja 606 RES- ja PRI-linjoilta 5 MClkhun 601.
Puhtaasti maantieteellistä prioriteettia solmujen välillä voitaisiin pitää haittana, koska se ei salli prioriteettien muuttamista dynaamisesti. Koska kaikki solmut, jotka on kytketty samaan RES- ja PRI-linjaan, reagoivat samalla tavalla, kytkin, joka kytkee tai katkaisee PRI-linjan, katkaisee samanaikaisesti kaikissa kilpailevissa 10 solmuissa, minkä jälkeen vasemmanpuoleisin solmu voittaa. Jos solmut kuitenkin reagoisivat väylän vapautumiseen eri viiveillä, sillä olisi vaikutus prioriteettiin.
Kuvio 7 esittää kaavamaisesti järjestelyä, jossa eräs ensimmäinen solmu ja eräs toinen solmu on liitetty väylään. Yksinkertaisuuden vuoksi on esitetty vain väylän RES- ja PRI-linjat. Kuviossa 7 nähdään myös kummankin linjan vasemmassa 15 päässä ylösvetovastukset 701 ja 702, jotka pitävät RES- ja PRI-linjat yläjännittees-sä väylän ollessa vapaana. Kummallakin solmulla on pääsynvalvoja 711, 721 ja arbitrointipiiri 712, 722. Arbitrointipiirien oletetaan noudattavan kuvioissa 4 ja 6 esitettyä topologiaa sillä poikkeuksella, että niihin on lisätty säädettävä viive-elin, jonka tarkoituksena on muodostaa viive arbitrointipiirin reagoidessa ainakin yhden 20 väylälinjan potentiaalin muutoksiin.
Voidaan esimerkiksi olettaa, että viive-elin 713 on kytketty RES-linjan ja multiplekserin (ei esitetty) väliin, joka multiplekseri on asetettu kytkemään joko RES-linja tai kiinteä yläjännite AND-portin (ei esitetty) tuloon; kuvion 4 viitenumerolta käyttäen viive-elin olisi RES-linjan 401 ja multiplekserin 405 YO-tulon välissä. Vastaavasti ^ 25 toisessa solmussa on viive-elin 723, joka on kytketty RES-linjan ja multiplekserin ° (ei esitetty) väliin, joka multiplekseri on asetettu kytkemään joko RES-linja tai kiin- ° teä yläjännite AND-portin (ei esitetty) tuloon.
Eräs toinen mahdollisuus säädettävän viiveen muodostamiseksi olisi korvata AND- £ portin lähdössä oleva vastus (ks. vastus R2 kuviossa 4) digitaalisella potentiomet ri 30 rillä tai jollain muulla piirielimellä, jolla on säädettävä resistanssi. Koska aika, joka o kuluu AND-portin lähdössä olevan yläjännitteen muuttamiseksi varsinaiseksi mul- § tiplekserien kytkentätoiminnaksi, on ainakin osittain niiden välisen resistanssin
CM
funktio, resistanssin muutos muuttaa myös viivettä. Alan ammattilainen voi helposti nähdä muitakin vaihtoehtoisia tapoja toteuttaa säädettävä viive arbitrointipiirissä.
14
Jos oletetaan, että viive-elimet 713 ja 723 toteuttavat yhtä suuren viiveen, tilanne ei muutu kuvion 5 esittämästä, paitsi että RES-linjan jännitteen ylös nousun ja AND-portin lähtöjännitteiden ylös nousun välinen viive pitenee, koska viive-elinten 713 ja 723 aiheuttama viive summautuu viiveeseen D1, joka kuluu AND-portin 5 reagointiin. Jos kuitenkin viive-elimen 713 toteuttama viive ensimmäisessä solmussa on pitempi kuin viive-elimen 723 toteuttama viive toisessa solmussa määrällä, joka on yhtä suuri tai suurempi kuin kuvion 5 summa D1+D2+D3, toinen solmu ehtii vetää RES- ja PRI-linjojen jännitteet alas ennen kuin AND-portti ensimmäisessä solmussa edes alkaa reagoida. Siinä vaiheessa AND1-signaali ei voi 10 enää nousta ylös, koska AND-portti ensimmäisessä solmussa vastaanottaa jo ala-jännitetulon PRI-linjalta.
Mikäli viive-elimillä 713 ja 723 olisi kiinteät eri arvot, eivätkä ne olisi säädettävissä, tällaista viiveohjattua prioriteettia voitaisiin käyttää vain saamaan modulaarisen laitteen solmut noudattamaan väylällä prioriteettijärjestelmää, joka on kiinteä mutta 15 ei välttämättä maantieteellinen. Jos kuitenkin oletetaan, että kumpikin pääsynval-vojista 711 ja 721 on asetettu ohjaamaan viive-elinten 713 ja 723 muodostaman viiveen määrää, saavutetaan paljon suurempi joustavuus. Solmujen prioriteetteja voidaan muuttaa dynaamisesti esimerkiksi ottamaan huomioon väylään kytkettyjen solmujen muuttuva suhteellinen tärkeys. Eräs mahdollisuus on määrittää prioriteet-20 ti riippuvaiseksi sen ajan pituudesta, jonka solmu on ollut odotustilassa odottamassa väylän vapautumista. Kuvio 8 esittää kaavamaisesti pientä muutosta kuvion 3 tilakaavion eräässä osassa: jos järjestelmän täytyy kuluttaa aikaa odotustilassa 305, se kiertää toistuvasti toimenpiteen 801 läpi ja pienentää asteittain RES-jän-nitteen ilmaisussa käytettävää viivettä. Tällä tavoin solmulla, joka on odottanut pit-25 kään väylän vapautumista, voi olla paremmat mahdollisuudet onnistua seuraavas-sa varausyrityksessään, vaikka sillä maantieteellisesti olisikin matala prioriteetti, o Elektronisten komponenttien alalta tunnetaan hyvin sekä kiinteitä että säädettäviä ό viive-elimiä.
i ^ Toteutuksissa, joissa on suotavaa pitää varsinainen arbitrointipiiri mahdollisimman | 30 yksinkertaisena, kuten kuvion 4 piiri ilman mitään lisättyjä viive-elimiä, on mahdol- ^ lista käyttää MCU:n sisäänrakennettua ohjelmoitavaa logiikkaa tai muita osia tar- vittavan viiveen toteuttamiseksi. Siinä tapauksessa, käyttäen kuvion 4 viitenume- o rointia, multiplekserin 405 Y0-tulo ei tulisi suoraan RES-linjalta vaan kiertäisi o MCU:n kautta, missä sopiva (edullisesti säädettävä) viive toteutettaisiin.
35 Edellä esimerkkeinä esitetyt keksinnön suoritusmuodot eivät sulje pois vaihtoehtoisia toteutuksia. Esimerkiksi, vaikka tässä on jatkuvasti viitattu arbitrointiin Nitty- 15 viin väylälinjoihin, jotka ovat yläjänriitteessä väylän ollessa vapaa, on täysin mahdollista soveltaa samoja periaatteita arbitrointiin liittyviin väylälinjoihin, joista ainakin jotkin ovat alajännitteessä väylän ollessa vapaa. Tällöin olisi vain tarpeen muuttaa muidenkin signaalien määritelmät päinvastaisiksi ja käyttää AND-portin 5 asemesta OR-porttia ja/tai käyttää inverttereitä sopivissa kohdissa tarvittavien signaalien invertoimiseksi arbitrointipiirin sisällä. Kytkentätoiminnot, jotka esimerkki-suoritusmuodoissa on toteutettu 2:1 multipleksereillä, voitaisiin myös toteuttaa ha-jautetuimmilla kytkentäjärjestelyillä. Esimerkiksi PRI-linjan katkaiseva multiplekseri voitaisiin korvata kahdella erillisellä kytkimellä, joista yksi varsinaisesti katkaisee 10 PRI-linjan ja toinen kytkee yhden jäljellä olevista PRI-puoliskoista kiinteään potentiaaliin. Ne kaksi multiplekseriä, joilla korvataan kytkentä RES-linjalta AND-porttiin kiinteällä potentiaalitulolla AND-porttiin ja kytketään RES-linja kiinteään potentiaaliin, voitaisiin yhdistää yhdeksi neliporttiseksi kytkentäjärjestelyksi, joka suorittaisi samat toiminnot. Vertailu ja lähtösignaalin muodostustoiminta, joka on esitetty yh-15 tenä loogisena porttina (AND), voitaisiin myös toteuttaa erilaisilla hajautetummilla tavoilla.
Kuvio 9 esittää erästä vaihtoehtoista tapaa toteuttaa kytkentäjärjestely. Tässä tapauksessa kytkentäjärjestelyyn kuuluu vain kaksi analogista 2:1 multiplekseriä 404 ja 901. AND-portin 406 ylemmästä tulosta on kiinteä kytkentä yläjännitteeseen 20 ylösvetovastuksen R3 kautta. Multiplekserin 901 Y0-nasta on kytketty ylösvetovas-tuksen R3 ja AND-portin 406 mainitun ylemmän tulon väliseen pisteeseen, ja Y1-nasta on kytketty maahan. Multiplekserin 901 Z0-nasta on kytketty RES-linjaan 401. BUS_REQUEST-linjan ollessa pakotettuna alajännitteeseen RES-linjalta 401 on kytkentä multiplekserin 901 kautta AND-portin 406 ylempään tuloon, ja tällöin 25 RES-linjan 401 potentiaali kumoaa yläjännitteeseen vastuksen R3 kautta olevan kytkennän vaikutuksen (vastuksen R3 resistanssin täytyy olla riittävän suuri mah-o dollistamaan tällainen kumoaminen). Kun arbitrointipiiri on aktivoituna, AND-portin ό 406 lähdöstä saatu yläjännite pisteessä A saa multiplekserin 901 kytkemään Z0:n ^ Y1 :een, jolloin RES-linjalta 401 on kytkentä maahan ja yläjännitteestä vastuksen 30 R3 kautta AND-portin 406 ylempään tuloon. Siten multiplekseri 901 ja ylösvetovas- £ tus R3 korvaavat kuvion 4 esittämän kahden multiplekserin 405 ja 407 järjestelyn.
i^.
Kuvion 9 periaatetta noudattaen on mahdollista monissa arbitrointipiirin kohdissa o korvata vaihtoehtoinen kytkentä joko ensimmäiseen tai toiseen piirin pisteeseen o ^ järjestelyillä, joissa käytetään kiinteää kytkentää "vaimentavan" vastuksen kautta, 35 joka sitten tarpeen tullen syrjäytetään jollakin toisella, toisesta lähteestä tulevalla vähemmän vaimennetulla vaikutuksella, tai päinvastoin. Olisi esimerkiksi mahdol- 16 lista korvata multiplekseri 404 vastuksella, joka kytkee yhteen PRI-linjan kaksi puoliskoa, ja kytkimellä, joka säädettävästi kytkisi oikean puoliskon suoraan (tai paljon pienemmän resistanssin kautta) maahan. Tässä mielessä ilmaukset kuten "kytkeä irti" tai "katkaista kytkentä" tulee ymmärtää niin, että ne tarkoittavat, että 5 kytkentä joko katkaistaan kokonaan tai se syrjäytetään suoremmalla ja vaikuttavammalla kytkennällä. Vastaavasti "liittää" tai "kytkeä" eivät välttämättä tarkoita kokonaan uuden kytkennän muodostamista vaan sitä, että tietyn kytkennän vaikutusta voidaan lisätä esimerkiksi merkittävästi pienentämällä sen resistanssia, tai jonkin vaikuttavamman kytkennän vaikutus voidaan poistaa niin, että sen seurauk-10 sena heikommasta lähteestä tulee ratkaiseva, ja siten se "kytkeytyy" kyseiseen signaalipisteeseen.
δ
(M
i o
X
CC
CL
I'-- co I'-- o
CO
o o
CM
Claims (17)
1. Piiri arbitroinnin suorittamiseksi väyläsaannin yhteydessä, johon piiriin kuuluu logiikkaporttijärjestely (406), jossa on ensimmäinen tulo, toinen tulo ja lähtö, ja joka on konfiguroitu siten, että sillä on kytkentä eräältä ensimmäiseltä väylälinjalta 5 mainittuun ensimmäiseen tuloon, tunnettu siitä, että: - piiriin kuuluu kytkentäjärjestely (404, 405, 407, 901), joka on konfiguroitu reagoimaan ohjaussignaaliin - kytkemällä irti ensimmäisen väylälinjan ensimmäinen puolisko (402) ensimmäisen väylälinjan toisesta puoliskosta (403) ja kytkemällä mainittu toinen 10 puolisko (403) ensimmäiseen kiinteään potentiaaliin, mainitun ensimmäisen puoliskon (402) ollessa se, josta on kytkentä logiikkaporttijärjestelyn (406) ensimmäiseen tuloon, - kytkemällä irti toinen väylälinja (401) mainitun logiikkaporttijärjestelyn (406) toisesta tulosta ja sallimalla mainitun toisen tulon potentiaalin muuttua oleelli- 15 sesti samansuuruiseksi toisen kiinteän potentiaalin kanssa, ja - kytkemällä mainittu toinen väylälinja mainittuun ensimmäiseen kiinteään potentiaaliin; ja - käytettävissä on kaksi lähdettä ohjaussignaalin antamiseksi kytkentäjärjestelylle (404, 405, 407, 901), ja yksi mainituista kahdesta lähteestä on Iogiikkaporttijärjes- 20 telyn (406) lähtö.
2. Patenttivaatimuksen 1 mukainen piiri, tunnettu siitä, että toinen mainituista kahdesta lähteestä on mainitun piirin ulkopuolelta mainitulle kytkentäjärjestelylle (404, 405, 407, 901) tuleva signaalilinja.
3. Patenttivaatimuksen 2 mukainen piiri, tunnettu siitä, että logiikkaporttijärjes- ^ 25 telyn (406) lähtö on kytketty mainittuun signaalilinjaan vastuksen (R2) kautta, jotta ° heikennetään logiikkaporttijärjestelyn (406) lähdön vaikutusta ohjaussignaalin jän- ° nitearvoon heikommaksi kuin mikä on mainittuun signaalilinjaan mainitun piirin ul- ^ kopuolelta kytketyn jännitteen vaikutus. X a.
4. Patenttivaatimuksen 1 mukainen piiri, tunnettu siitä, että mainittuun kytken- 30 täjärjestelyyn (404, 405, 407) kuuluu kolme ohjaussignaaliin reagoivaa analogista o 2:1 multiplekseriä, joista: § - ensimmäinen multiplekseri (404) on konfiguroitu valinnaisesti kytkemään ensim- CVJ mäisen väylälinjan toinen puolisko (403) ensimmäisen väylälinjan ensimmäiseen puoliskoon (402) tai mainittuun ensimmäiseen kiinteään potentiaaliin riippuen siitä, 35 onko ohjaussignaalilla eräs ensimmäinen arvo vai eräs toinen arvo, - toinen multiplekseri (405) on konfiguroitu valinnaisesti kytkemään mainitun logiik-kaporttijärjestelyn (406) toinen tulo toiseen väylälinjaan (401) tai mainittuun toiseen kiinteään potentiaaliin riippuen siitä, onko ohjaussignaalilla mainittu ensimmäinen arvo vai mainittu toinen arvo, ja 5. kolmas multiplekseri (407) on konfiguroitu valinnaisesti kytkemään toinen väylä- linja (401) ei mihinkään tai mainittuun ensimmäiseen kiinteään potentiaaliin riippuen siitä, onko ohjaussignaalilla mainittu ensimmäinen arvo vai mainittu toinen arvo.
5. Patenttivaatimuksen 4 mukainen piiri, tunnettu siitä, että logiikkaporttijärjes-tely (406) koostuu AND-portista, joka on konfiguroitu antamaan digitaalista yläta- 10 soa edustava jännite lähdössään, kun sekä ensimmäisen väylälinjan ensimmäinen puolisko (402) että toisen multiplekserin (405) lähtö ovat digitaalista ylätasoa edustavassa jännitteessä.
6. Patenttivaatimuksen 1 mukainen piiri, tunnettu siitä, että: -mainittuun kytkentäjärjestelyyn (404, 901) kuuluu kaksi ohjaussignaaliin rea-15 goivaa analogista 2:1 multiplekseriä, joista: - ensimmäinen multiplekseri (404) on konfiguroitu valinnaisesti kytkemään ensimmäisen väylälinjan toinen puolisko (403) ensimmäisen väylälinjan ensimmäiseen puoliskoon (402) tai mainittuun ensimmäiseen kiinteään potentiaaliin riippuen siitä, onko ohjaussignaalilla eräs ensimmäinen arvo vai eräs 20 toinen arvo, ja -toinen multiplekseri (901) on konfiguroitu valinnaisesti kytkemään toinen väylälinja (401) mainitun logiikkaporttijärjestelyn (406) toiseen tuloon tai mainittuun ensimmäiseen kiinteään potentiaaliin riippuen siitä, onko ohjaussignaalilla mainittu ensimmäinen arvo vai mainittu toinen arvo, ja 25 - mainitun logiikkaporttijärjestelyn (406) toinen tulo on kytketty toiseen kiinteään ^ potentiaaliin ylösvetovastuksen (R3) kautta. CVJ
° 7. Patenttivaatimuksen 1 mukainen piiri, tunnettu siitä, että siihen kuuluu viive- ^ elin (713, 723), joka on konfiguroitu pidentämään sitä aikaa, joka kuluu ennen kuin i ensimmäisen väylälinjan ensimmäisen puoliskon (402) ja/tai toisen väylälinjan 30 (403) potentiaalin muutos aiheuttaa muutoksen signaalissa, joka menee logiikkako porttijärjestelyn (406) lähdöstä kytkentäjärjestelylle (404, 405, 407). o CO
§ 8. Patenttivaatimuksen 7 mukainen piiri, tunnettu siitä, että mainittu viive-elin CM (713, 723) on säädettävä viive-elin, joka on konfiguroitu muuttamaan aiheuttamansa viiveen pituutta vasteena viiveen ohjaussignaaliin.
9. Järjestely arbitroinnin suorittamiseksi väyläsaannin yhteydessä, johon järjestelyyn kuuluu pääsynvalvoja (201, 601, 711, 721) ja arbitrointipiiri (202, 602, 712, 722), tunnettu siitä, että arbitrointipiiri (202, 602, 712, 722) on patenttivaatimuksen 1 mukainen piiri.
10. Patenttivaatimuksen 9 mukainen järjestely, tunnettu siitä, että pääsynvalvoja ja arbitrointipiiri ovat mikrokontrollerin osia ja arbitrointipiiri on toteutettu mikrokontrolleriin sisältyvällä ohjelmoitavalla logiikalla.
11. Patenttivaatimuksen 9 mukainen järjestely, tunnettu siitä, että toinen mainituista kahdesta lähteestä, jotka ovat käytettävissä ohjaussignaalin antamiseksi 10 kytkentäjärjestelylle, on arbitrointipiirin ja pääsynvalvojan välinen kytkentä.
12. Patenttivaatimuksen 11 mukainen järjestely, tunnettu siitä, että: - pääsynvalvojassa on nasta (603), joka on dynaamisesti konfiguroitavissa käytettäväksi lähtönastana tai tulonastana, - mainittu arbitrointipiirin ja pääsynvalvojan välinen kytkentä kulkee mainitun nas-15 tan (603) kautta, - pääsynvalvoja on konfiguroitu valinnaisesti aktivoimaan arbitrointipiiri dynaamisesti konfiguroimalla mainittu nasta (603) käytettäväksi tulonastana, jolla on korkea impedanssi, ja - pääsynvalvoja on konfiguroitu valinnaisesti deaktivoimaan arbitrointipiiri dynaa-20 misesti konfiguroimalla mainittu nasta (603) käytettäväksi lähtönastana ja pakottamalla mainittu nasta (603) digitaalista alatasoa edustavaan jännitteeseen.
13. Patenttivaatimuksen 9 mukainen järjestely, tunnettu siitä, että: -järjestelyyn kuuluu säädettävä viive-elin (713, 723), joka on konfiguroitu piden-tämään sitä aikaa, joka kuluu ennen kuin ensimmäisen väylälinjan ensimmäisen o 25 puoliskon (402) ja/tai toisen väylälinjan (403) potentiaalin muutos aiheuttaa muu- ό toksen signaalissa, joka menee logiikkaporttijärjestelyn (406) lähdöstä kytkentäjär- ^ jestelylle (404, 405, 407), ja - pääsynvalvoja on konfiguroitu muuttamaan viive-elimen (713, 723) aiheuttaman £ viiveen määrää antamalla viiveenohjaussignaali viive-elimelle (713, 723).
14. Menetelmä arbitroinnin suorittamiseksi väyläsaannin yhteydessä, tunnettu S siitä, että vasteena väylän varaustarvetta ilmaisevaan aktivointisignaaliin ja ha- o vainioon, että ensimmäinen väylälinja ja toinen väylälinja ovat molemmat toisessa kiinteässä potentiaalissa: - kytketään irti ensimmäisen väylälinjan ensimmäisen puolisko (402) ensimmäisen väylälinjan toisesta puoliskosta (403), - kytketään mainittu toinen puolisko (403) ensimmäiseen kiinteään potentiaaliin, -kytketään toinen väylälinja (401) mainittuun ensimmäiseen kiinteään potentiaa- 5 liin, ja - riippuen ensimmäisen väylälinjan ensimmäisessä puoliskossa (402) havaitusta potentiaalista, - mikäli ensimmäisen puoliskon (402) potentiaali on oleellisesti samansuuruinen toisen kiinteän potentiaalin kanssa, ilmaistaan onnistunut väylän varaus, 10 tai - mikäli ensimmäisen puoliskon (402) potentiaali on oleellisesti samansuuruinen ensimmäisen kiinteän potentiaalin kanssa, ilmaistaan epäonnistunut väylän varaus, uudelleenkytketään ensimmäisen väylälinjan ensimmäinen puolisko (402) ensimmäisen väylälinjan toiseen puoliskoon (403), kytketään irti 15 mainittu toinen puolisko (403) ensimmäisestä kiinteästä potentiaalista ja kyt ketään irti toinen väylälinja (401) mainitusta ensimmäisestä kiinteästä potentiaalista.
15. Patenttivaatimuksen 14 mukainen menetelmä, tunnettu siitä, että vasteena väylän varaustarvetta ilmaisevaan aktivointisignaaliin ja havaintoon, että vähintään 20 jompikumpi seuraavista: ensimmäinen väylälinja ja toinen väylälinja, on ensimmäisessä kiinteässä potentiaalissa, odotetaan kunnes ensimmäinen väylälinja ja toinen väylälinja ovat molemmat toisessa kiinteässä potentiaalissa ja sen jälkeen suoritetaan patenttivaatimuksen 13 mukaiset vaiheet.
16. Patenttivaatimuksen 15 mukainen menetelmä, tunnettu siitä, että mainitun 25 odotuksen jälkeen vasteena sille, että ensimmäinen väylälinja ja toinen väylälinja ^ ovat molemmat toisessa kiinteässä potentiaalissa, odotetaan lisäviiveen keston ^ verran ennen patenttivaatimuksen 14 mukaisten vaiheiden suorittamista. O
^ 17. Patenttivaatimuksen 16 mukainen menetelmä, tunnettu siitä, että siinä pie- x nennetään mainitun lisäviiveen oletusarvoa funktiona sen ajan pituudelle, joka 30 käytetään sen odottamiseen, että ensimmäinen väylälinja ja toinen väylälinja mo- cd lemmat ovat toisessa kiinteässä potentiaalissa, o CD o o C\l
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FI20060767A FI122301B (fi) | 2006-08-25 | 2006-08-25 | Piiri, menetelmä ja järjestely yksinkertaisen ja luotettavan hajautetun väyläarbitroinnin toteuttamiseksi |
EP07823073.7A EP2054809B1 (en) | 2006-08-25 | 2007-08-24 | Circuit, method and arrangement for implementing simple and reliable distributed arbitration on a bus |
US12/310,458 US8190802B2 (en) | 2006-08-25 | 2007-08-24 | Circuit, method and arrangement for implementing simple and reliable distributed arbitration on a bus |
PCT/FI2007/000210 WO2008023091A1 (en) | 2006-08-25 | 2007-08-24 | Circuit, method and arrangement for implementing simple and reliable distributed arbitration on a bus |
JP2009526141A JP4824111B2 (ja) | 2006-08-25 | 2007-08-24 | バス上で単純かつ高い信頼度の分散アービトレーションを行うための回路、方法及び装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FI20060767A FI122301B (fi) | 2006-08-25 | 2006-08-25 | Piiri, menetelmä ja järjestely yksinkertaisen ja luotettavan hajautetun väyläarbitroinnin toteuttamiseksi |
FI20060767 | 2006-08-25 |
Publications (3)
Publication Number | Publication Date |
---|---|
FI20060767A0 FI20060767A0 (fi) | 2006-08-25 |
FI20060767A FI20060767A (fi) | 2008-02-26 |
FI122301B true FI122301B (fi) | 2011-11-30 |
Family
ID=36950668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FI20060767A FI122301B (fi) | 2006-08-25 | 2006-08-25 | Piiri, menetelmä ja järjestely yksinkertaisen ja luotettavan hajautetun väyläarbitroinnin toteuttamiseksi |
Country Status (5)
Country | Link |
---|---|
US (1) | US8190802B2 (fi) |
EP (1) | EP2054809B1 (fi) |
JP (1) | JP4824111B2 (fi) |
FI (1) | FI122301B (fi) |
WO (1) | WO2008023091A1 (fi) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8719112B2 (en) | 2009-11-24 | 2014-05-06 | Microsoft Corporation | Invocation of accessory-specific user experience |
US7865629B1 (en) * | 2009-11-24 | 2011-01-04 | Microsoft Corporation | Configurable connector for system-level communication |
DE102011007437A1 (de) * | 2010-11-15 | 2012-05-16 | Continental Teves Ag & Co. Ohg | Verfahren und Schaltungsanrodnung zur Datenübertragung zwischen Prozessorbausteinen |
US8984194B2 (en) * | 2011-01-21 | 2015-03-17 | Numia Medical Technology Llc | Multi-master bus arbitration and resource control |
US8856415B2 (en) | 2012-02-01 | 2014-10-07 | National Instruments Corporation | Bus arbitration for a real-time computer system |
US8793697B2 (en) * | 2012-02-23 | 2014-07-29 | Qualcomm Incorporated | Method and system for scheduling requests in a portable computing device |
US9430421B2 (en) * | 2014-03-12 | 2016-08-30 | Arm Limited | Interrupt signal arbitration |
WO2019123458A1 (en) * | 2017-12-24 | 2019-06-27 | Technion Research & Development Foundation Limited | Message authentication based on a physical location on a bus |
CN111400239A (zh) * | 2020-04-15 | 2020-07-10 | 联合华芯电子有限公司 | 片内分布式互联总线***及多核处理器 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3170828D1 (en) * | 1980-07-08 | 1985-07-11 | Thomson Csf Mat Tel | Method and apparatus for arbitrating between a plurality of sub-systems |
US5111424A (en) * | 1987-05-01 | 1992-05-05 | Digital Equipment Corporation | Lookahead bus arbitration system with override of conditional access grants by bus cycle extensions for multicycle data transfer |
US5160922A (en) * | 1990-06-29 | 1992-11-03 | Digital Equipment Corporation | System and method for dynamic avoidance of a simultaneous switching output limitation of a integrated circuit chip |
WO1993003439A1 (en) * | 1991-07-26 | 1993-02-18 | Tandem Computers Incorporated | Apparatus and method for frame switching |
JPH05242048A (ja) * | 1992-03-02 | 1993-09-21 | Meidensha Corp | マルチ・プロセッサ・システムの直列調停方法およびその装置 |
JPH0660018A (ja) * | 1992-08-11 | 1994-03-04 | Fujitsu Ltd | バスアービトレーション方法、アービタ回路及びアービタ |
US5430848A (en) * | 1992-08-14 | 1995-07-04 | Loral Fairchild Corporation | Distributed arbitration with programmable priorities |
US5437042A (en) * | 1992-10-02 | 1995-07-25 | Compaq Computer Corporation | Arrangement of DMA, interrupt and timer functions to implement symmetrical processing in a multiprocessor computer system |
US5404538A (en) * | 1992-10-28 | 1995-04-04 | International Business Machines Corporation | Method and apparatus for multilevel bus arbitration |
JPH0793316B2 (ja) | 1992-12-28 | 1995-10-09 | 日本電気株式会社 | 半導体装置の製造方法 |
US5579486A (en) * | 1993-01-14 | 1996-11-26 | Apple Computer, Inc. | Communication node with a first bus configuration for arbitration and a second bus configuration for data transfer |
US5455912A (en) * | 1993-06-18 | 1995-10-03 | Vtech Industries, Inc. | High speed/low overhead bus arbitration apparatus and method for arbitrating a system bus |
US5710891A (en) * | 1995-03-31 | 1998-01-20 | Sun Microsystems, Inc. | Pipelined distributed bus arbitration system |
US5933648A (en) * | 1996-12-20 | 1999-08-03 | Intel Corporation | Configurable arbitration device for controlling the access of components to an arbiter or the like based on a control input |
US5931924A (en) * | 1997-04-14 | 1999-08-03 | International Business Machines Corporation | Method and system for controlling access to a shared resource that each requestor is concurrently assigned at least two pseudo-random priority weights |
KR100252752B1 (ko) * | 1997-06-26 | 2000-04-15 | 김영환 | 다단계 제어 버스 중재장치 |
US6327696B1 (en) * | 1998-05-05 | 2001-12-04 | Lsi Logic Corporation | Method and apparatus for zero skew routing from a fixed H trunk |
US6167478A (en) * | 1998-10-05 | 2000-12-26 | Infineon Technologies North America Corp. | Pipelined arbitration system and method |
US6587905B1 (en) * | 2000-06-29 | 2003-07-01 | International Business Machines Corporation | Dynamic data bus allocation |
US6993612B2 (en) * | 2000-12-07 | 2006-01-31 | Micron Technology, Inc. | Arbitration method for a source strobed bus |
US6948019B2 (en) * | 2002-04-30 | 2005-09-20 | Lsi Logic Corporation | Apparatus for arbitrating non-queued split master devices on a data bus |
JP4182801B2 (ja) * | 2003-04-24 | 2008-11-19 | 日本電気株式会社 | マルチプロセサシステム |
US7461193B1 (en) * | 2004-08-27 | 2008-12-02 | Xilinx, Inc. | Network media access controller embedded in a programmable logic device—receive-side client interface |
JP2009534979A (ja) | 2006-04-24 | 2009-09-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | メッセージのエンドツーエンドフロー制御を有する電子デバイス |
US20110022754A1 (en) * | 2007-12-06 | 2011-01-27 | Technion Research & Development Foundation Ltd | Bus enhanced network on chip |
-
2006
- 2006-08-25 FI FI20060767A patent/FI122301B/fi not_active IP Right Cessation
-
2007
- 2007-08-24 WO PCT/FI2007/000210 patent/WO2008023091A1/en active Application Filing
- 2007-08-24 JP JP2009526141A patent/JP4824111B2/ja not_active Expired - Fee Related
- 2007-08-24 EP EP07823073.7A patent/EP2054809B1/en not_active Not-in-force
- 2007-08-24 US US12/310,458 patent/US8190802B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP2054809B1 (en) | 2013-05-22 |
FI20060767A0 (fi) | 2006-08-25 |
JP2010501954A (ja) | 2010-01-21 |
US8190802B2 (en) | 2012-05-29 |
FI20060767A (fi) | 2008-02-26 |
EP2054809A4 (en) | 2012-07-18 |
WO2008023091A1 (en) | 2008-02-28 |
JP4824111B2 (ja) | 2011-11-30 |
US20090319709A1 (en) | 2009-12-24 |
EP2054809A1 (en) | 2009-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FI122301B (fi) | Piiri, menetelmä ja järjestely yksinkertaisen ja luotettavan hajautetun väyläarbitroinnin toteuttamiseksi | |
JP3834105B2 (ja) | フォールト・トレラントな分散型制御システム | |
JP3827772B2 (ja) | 分散型制御システムのための投票ノード | |
JP3750693B2 (ja) | 接続装置 | |
EP2897244B1 (en) | Protection device with communication bus fault diagnosis function, system and method | |
CN101427196A (zh) | 用于多电压芯片的电力许可分配 | |
US9768977B2 (en) | Low-power can management | |
JPS62160845A (ja) | ロ−カル・エリア・ネツトワ−ク | |
US20010052096A1 (en) | Low power scan flipflop | |
CN103577379B (zh) | 一种检测片上网络中死锁的方法 | |
EP1459159B1 (en) | Communication bus system operable in a sleep mode and a normal mode | |
CN207896980U (zh) | 通信结构及通信*** | |
KR100263002B1 (ko) | 중재자 | |
US5729701A (en) | Method and arrangement to control a data network | |
JP2002507087A (ja) | 複数個のノードのためのデータバス | |
CN105893321B (zh) | 片上网络中基于路径多样性的交叉开关细粒度容错模块及其方法 | |
CN201303336Y (zh) | 一种有效访问多个芯片的装置 | |
CN216118784U (zh) | 双向引脚多功能复用电路、fpga器件及多功能复用*** | |
US7346010B2 (en) | Hybrid data bus for achieving deterministic performance for non-deterministic network bus type interfaces | |
Cisco | Configuring Spanning Tree PortFast, UplinkFast, BackboneFast, and Loop Guard | |
Cisco | Configuring Spanning Tree PortFast, UplinkFast, BackboneFast, and Loop Guard | |
US7061933B2 (en) | Multiplexer bus with local bus nodes | |
CN102594641A (zh) | Can分支器 | |
EP1488570B1 (en) | Remote switching of a communication device in a communication network | |
FI100714B (fi) | Aktiivisen hissiryhmäohjauksen valinta hajautetussa hissijärjestelmäss ä |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FG | Patent granted |
Ref document number: 122301 Country of ref document: FI |
|
MM | Patent lapsed |